ITMI992249A1 - Circuito non lineare per il controllo di assenza di carico in circuiti tipo low-side driver - Google Patents

Description

DESCRIZIONE

dell’ invenzione industriale dal titolo:

“Circuito non lineare per il controllo di assenza di carico in circuiti tipo Low-Side Driver.”

La presente invenzione si riferisce ad un circuito non lineare per il controllo di assenza di carico in circuiti tipo Low-Side Driver.

I moderni circuiti integrati, con interruttori posti sul lato di massa, detti Low-Side Driver, contengono usualmente dei circuiti di diagnosi atti a segnalare malfunzionamenti dovuti al distacco del carico, situazione nota in letteratura tecnica come “open load”

Questi circuiti di diagnosi hanno, inoltre, la caratteristica di rilevare non solo la presenza del carico, e pertanto anche l’assenza, quando il transistore di potenza posto in uscita è spento ma anche quando detto transistore è acceso.

Nel caso in cui il transistore di potenza sia spento la condizione di assenza di carico, cioè di open load, viene verificata tramite la misurazione della tensione di uscita, mentre nel caso in cui il transistore di potenza sia acceso si deve misurare la corrente passante in detto transistore di potenza e controllare se questa corrente risulta essere inferiore ad una determinato valore di corrente di soglia, valore indicante l’assenza di carico.

II problema, dunque, consiste nella misurazione di questa corrente, che fluisce in detto transistore di potenza, ed inoltre nella corretta segnalazione di assenza di carico.

In vista dello stato della tecnica descritto, scopo della presente invenzione è quello di avere una buona precisione della corrente di soglia per evitare situazioni di incertezza sulla condizione del carico, questo grazie al fatto di eseguire la misurazione di detta corrente di soglia con elementi circuitali indipendenti dal transistore di potenza.

In accordo con la presente invenzione, tale scopo viene raggiunto mediante un circuito non lineare per il controllo di assenza di carico in un circuito tipo Low-Side Driver comprendente almeno due transistori di ' potenza, dimensionati secondo un rapporto di aree 1 ad M, con M > 1, caratterizzato dal fatto che il transistore di potenza ad area minore è comandato dal segnale di ingresso del circuito mentre il transistore ad area maggiore è comandato dal valore di uscita di una porta logica, di tipo AND, gestita da un circuito di controllo, che risulta essere regolato dal valore di uscita di un sensore di tensione, posto in parallelo a detto transistore di potenza ad area maggiore, e dal valore di uscita di un sensore di corrente, posto in serie a detto transistore di potenza ad area minore, in modo tale che, quando una corrente che fluisce in detto transistore di potenza ad area minore è inferiore ad un predeterminato valore di corrente di soglia, detto circuito di controllo segnala l’assenza di carico attraverso un pin di uscita.

Grazie alla presente invenzione è possibile realizzare un circuito per la diagnosi di assenza di carico in un circuito di tipo Low-Side Driver quando questi è acceso, avente la massima precisione nel valutare la corrente di limite di perdita di carico ed eliminando, inoltre, gli svantaggi di instabilità circuitale in quanto non sono presenti anelli di reazione contenenti circuiti lineari da compensarsi.

Le caratteristiche ed i vantaggi della presente invenzione risulteranno evidenti dalla seguente descrizione dettagliata di una sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo negli uniti disegni, nei quali:

la figura 1 mostra un circuito di tipo Low-Side Driver secondo la tecnica nota;

la figura 2 illustra un altro circuito di tipo Low-Side Driver secondo la tecnica nota;

la figura 3 mostra uno schema semplificato di un circuito Low-Side Driver secondo l' invenzione;

In figura 1 è mostrato un circuito di tipo Low-Side Driver secondo la tecnica nota.

Secondo quanto illustrato in tale figura si nota che un transistore di potenza 1, ad esempio del tipo DMOS (Doublé Diffused Metal Oxide Semiconductor), ha il terminale di source collegato a massa, chiamata GND, ed inoltre è in comune con un generatore di tensione 2, chiamato Voff; il terminale di gate 6 è l’ingresso del circuito, chiamato IN, ed il terminale di drain 3 risulta essere l’uscita, chiamata OUT. Il terminale di drain 3, inoltre, è in comune con l’ingresso non invertente di un comparatore 4.

Si nota inoltre che il generatore Voff 2 è sull’ingresso invertente di detto comparatore 4, la cui uscita 5 fornisce l' indicazione dell’assenza o presenza di un carico.

Il circuito illustrato in figura 1 misura la corrente I che attraversa il DMOS 1, tramite il rilevamento della caduta di tensione Vds ai capi di quest’ultimo, e confronta detta tensione Vds con la tensione Voff del generatore 2, che funge, dunque, da tensione di riferimento.

Il comparatore 4 rileva l’assenza di carico quando là corrente I passante nel DMOS 1 è inferiore ad una corrente di sottosoglia, detta Isoglia, data dal rapporto dèlia tensione Voff con la resistenza di accensione del DMOS 1, detta Ronl, cioè tale per cui risulta: I < Isoglia con Isoglia = Voff / Ronl .

Il valore della corrente di soglia risulta essere poco preciso in quanto la resistenza Ronl del DMOS 1 è sensibile alle variazioni di temperatura, in particolare aumentando la temperatura aumenta la Ronl, ed ai parametri di processo e ciò, dunque, comporta una scarsa precisione nel rilevare l’assenza del carico.

In figura 2 è illustrato un circuito di tipo Low-Side Driver secondo la tecnica nota.

Secondo quanto illustrato in tale figura si nota che il transistore di potenza è diviso in coppia di transistori 7 e 8, dove il primo di detta coppia funge da rilevatore di corrente. I due transistori hanno in comune i terminali di gate 10 e i terminali di source 9, che risultano essere a massa. Le gate dei due transistori sono sull’uscita di un amplificatore operazionale 11 sul cui ingresso invertente è presente la tensione limite di uscita mentre l’ingresso non invertente è connesso con il drain 12 del transistore 8. Inoltre il terminale di drain 13 del transistore 7 è connesso con l’ingresso non invertente di un comparatore 14, atto a rilevare l’assenza di carico. Detto comparatore 14 ha l’ingresso invertente connesso con il drain 12, mentre il drain 13 è connesso con un generatore di corrente di valore costante Iref.

Lo schema di funzionamento del circuito fa si che venga confrontata la corrente di uscita lout con la corrente generata internamente Iref per stabilire se siamo in situazione di assenza di carico oppure no generando un segnale da porsi sull’uscita del comparatore 14, uscita detta OL.

Tuttavia l' effettiva realizzazione circuitale presenta notevoli difficoltà di compensazione dovute all’alto guadagno del transistore di potenza a causa della configurazione source comune, cioè il terminale di source è connesso a massa, e del funzionamento in inversione debole.

Questo schema è del tutto simile a quello utilizzato nei circuiti High Side e riportato neH'articolo "A 70mOhm Intelligent High Side Switch with full Diagnostics", IEEE J. Solid-State Circ. voi. 31, pp. 915-923, July 1996.

Nel caso di un High-Side si hanno minori problemi di stabilità dell'anello di reazione, in quanto i transistori di potenza vengono utilizzati come inseguitori di tensione (guadagno unitario).

In figura 3 è mostrato uno schema di un circuito Low-Side Driver secondo l’invenzione.

Secondo quanto illustrato in tale figura si nota che il transistore di potenza viene suddiviso in due parti 15 e 16, dimensionate secondo un rapporto di aree 1 ad M, con M > 1, dove il transistore di area M 15 ha il terminale di gate connesso con l’uscita di una porta logica AND 17, il terminale di source 18 connesso con la massa e il terminale di drain 19 risulta essere l' ingresso di un blocco 20, che funge da sensore di tensione. Il transistore 16 ha il terminale di gate 21 connesso con l’ingresso logico del circuito, chiamato IN, ha il terminale di source che risulta essere l’ingresso di un blocco 22, che funge da sensore di corrente, a sua volta collegato a massa e il terminale di drain di detto transistore 16 è posto sull’uscita del circuito, chiamata OUT.

Si nota inoltre che detto blocco 20 genera un segnale 24 che funge da ingresso di un blocco 25, chiamato circuito di controllo, e che detto blocco 22 genera un segnale 26 che funge anch’esso da ingresso per detto blocco 25. Inoltre detto blocco 25 ha come ingresso anche il segnale di ingresso IN.

Il blocco 25 genera una coppia di segnali di uscita 27 e 28, dove il segnale 27 risulta essere l’altro ingresso di detta porta logica 17 mentre il segnale 28, chiamato OL, riporta la condizione di assenza / presenza del carico.

Quando l' ingresso IN è portato ad un livello logico alto entrambi i transistori 15 e 16 sono in zona di saturazione, cioè accesi. Se la tensione di uscita presente sulla linea di OUT scende al di sotto di un determinato livello, predeterminato in sede di progetto, livello rilevato dal blocco 20, ciò sta a significare che la corrente passante in detto transistore 15 non è elevata ed il blocco 25 spegne il transistore 15. A questo punto la corrente di uscita è supportata totalmente dal transistore 16, ed il blocco 22 misura detta corrente. Dalla misurazione di detta corrente se risulta che questa corrente è inferiore ad una soglia prefissata il blocco 25 segnala la perdita di carico attraverso il pin di uscita OL, mentre se la misurazione indica una corrente superiore alla soglia prefissata il blocco 25 riaccende il transistore 15.

Nella stessa figura 3 sono illustrati in maggiore dettaglio i blocchi 20, 22 e 25.

Si evince che il terminale di drain 19 è l’ingresso non invertente di un comparatore 29, mentre il terminale di source 18 è connesso con un generatore di tensione 30 di valore costante, chiamato Voffl che risulta essere l’ingresso invertente di detto comparatore 29. Il blocco 20, dunque, funge da sensore di tensione. Il comparatore 29 ed il generatore di tensione 30 formano nel loro insieme il sensore di tensione 20.

Il terminale di source 31 del transistore 16 ha in serie una resistenza Rs e l' ingresso non invertente di comparatore 32, mentre il terminale invertente è connesso con un generatore di tensione 33 di valore costante Voff2 connesso a massa. Il blocco 22, dunque, funge da sensore di corrente. Il comparatore 32, il generatore 33 e la resistenza Rs formano nel loro insieme il sensore di corrente 22.

Le linee 24 e 26 sono gli ingressi di una struttura di tipo flip - flop, costituite dalle porte logiche NAND, 34 e 35, e NOR, 36 e 37, che formano nel loro insieme il circuito di controllo 25. In particolare si nota che la linea 24 è l’ingresso della porta NAND 34, che funge da segnale di reset, chiamata R, della coppia di porte NAND 34 e 35, mentre la linea 26 è l’ingresso delle porte NOR 36 e 37, il cui segnale di uscita, combinazione del segnale IN complementato tramite la porta NOT 38 e con detto ingresso 26, funge da segnale di set, chiamato S, della coppia di porte NAND 34 e 35.

La linea 27 rappresenta lo stato memorizzato Q, cioè l’uscita, della coppia di porte NAND 34 e 35.

Se è presente sull’ingresso IN un segnale di livello logico basso la porta 38 inverte detto segnale IN, cioè lo rende di valore logico alto, il che comporta che l’uscita della porta 37 è bassa così da portare alto il segnale di stato memorizzato Q. In queste condizioni entrambi i transistori 15 e 16 sono spenti.

Un segnale di stato Q alto inibisce il funzionamento della porta 36, la cui uscita resterà bloccata ad un livello basso, ed abilita la porta 17, che sarà in grado di far passare un eventuale segnale presente all'ingresso IN.

Se l’ingresso EN passa ad una valore logico alto entrambi i transistori di potenza 15 e 16 vengono attivati. Se la caduta di tensione sui transistori di potenza è maggiore del valore del generatore 30 non vi è malfunzionamento, mentre se detta caduta è inferiore a detto valore di tensione il comparatore 29 tramite la linea 24 imposta un nuovo valore sulla coppia di porte 34 e 35 e l’uscita di stato memorizzato è posta basso, il che significa spegnere il transistore 15. Ora tutta la corrente è supportata dal transistore 16 e questa corrente viene confrontata con una corrente, chiamata corrente di soglia Isoglia, avente valore dato dal rapporto tra il valore del generatore di tensione 33 e la resistenza Rs, cioè: Isoglia = Vof£2 / Rs; se la corrente che fluisce in detto transistore 16 è superiore a detta corrente Isoglia la struttura di tipo flip -flop viene impostata dal valore della uscita del comparatore 32 in modo tale che il transistore di potenza 15 venga riacceso, mentre se la corrente che fluisce in detto transistore 16 è inferiore al valore della corrente di soglia Isoglia viene segnalata l’assenza di carico, ponendo il pin di uscita OL ad un valore logico alto.

Perché il funzionamento circuitale, precedentemente illustrato, possa essere eseguito bisogna fare in modo che la resistenza di accensione dei due transistori di potenza e la resistenza Rs siano dimensionate in modo tale che possa sempre essere rilevata l’assenza di carico e ciò è realizzato facendo si che la corrente di soglia Isoglia moltiplicata per il parallelo tra la resistenza di accensione del transistore 15, chiamata Ronl5, e la resistenza risultato della serie della resistenza Rs con la resistenza di accensione del transistore 16, chiamata Ronló, sia inferiore al valore del generatore di tensione 30, cioè che: Isoglia * [Ronl5 // (Ronló Rs)] < Voffl. ;La disequazione precedentemente scritta significa che la caduta di tensione provocata dal passaggio della corrente di soglia Isoglia nei transistori di potenza 15 e' 16 quando entrambi sono in zona di saturazione, cioè quando entrambi sono accesi, deve sempre essere inferiore al valore del generatore di tensione 30, in modo tale che sia possibile rilevare correttamente l’assenza di carico. ;Inoltre si deve porre attenzione alla massima corrente sopportabile dal transistore 16 in quanto la tensione ai capi di detto transistore non deve mai superare la tensione di saturazione massima, chiamata Vsat, riportata nelle specifiche del transistore 16, cioè che: [Voffl / (Ronl5 // Ronl6)] * (Ronl5 Rs) < Vsat.

Effettuando la misura con un circuito secondo l’invenzione si può avere, dunque, una buona precisione in quanto il valore dei generatori 30 e 33 ed il valore della resistenza Rs non sono in alcun modo legati con i transistori di potenza 15 e 16 che hanno una resistenza di accensione Ron15 eRon16 molto variabile in funzione della temperatura di esercizio e della corrente di drain che fluisce in detti transistori.

Inoltre risulta essere una soluzione intrinsecamente stabile perché non sono presenti anelli di reazione contenenti circuiti lineari e pertanto non si ha bisogno di compensazioni di nessun genere.

Claims (10)

1. RIVENDICAZIONI 1. Circuito non lineare per il controllo di assenza di carico in un circuito tipo Low - Side Driver comprendente almeno due transistori di potenza (15, 16), dimensionati secondo un rapporto di aree 1 ad M, con M > 1, caratterizzato dal fatto che il transistore di potenza ad area minore (16) è comandato dal segnale di ingresso (IN) del circuito mentre il transistore ad area maggiore (15) è comandato dal valore di uscita di una porta logica (17), di tipo AND, gestita da un circuito di controllo (25), che risulta essere regolato dal valore di uscita di un sensore di tensione (20), posto in parallelo a detto transistore di potenza ad area maggiore (15), e dal valore di uscita di un sensore di corrente (22), posto in serie a detto transistore di potenza ad area minore (16), in modo tale che quando una corrente fluente in detto transistore di potenza ad area minore (16) è inferiore ad un predeterminato valore di corrente di soglia (Isoglia) detto circuito di controllo (25) segnala l’assenza di carico attraverso un pin di uscita (OL).
2. 2. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detto transistore di potenza ad area maggiore (15) ha il terminale di gate connesso con l’uscita di una porta logica (17) tipo AND, ha il terminale di source (18) connesso con un generatore di tensione di valore costante (30) e con la massa ed ha il terminale di drain (19) connesso con il pin di uscita (OUT) e con l' ingresso non invertente di un comparatore (29), il comparatore (29) ed il generatore di tensione di valore costante (30) formano detto sensore di tensione (20).
3. 3. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detto transistore di potenza ad area minore (16) ha il terminale di gate connesso con il pin di ingresso (IN) del circuito, ha il terminale di drain (23) connesso con il pin di uscita (OUT) ed ha il terminale di source in serie con una resistenza Rs e con la massa ed inoltre detto terminale di source è connesso con il terminale non invertente di un comparatore (32) e con un generatore di tensione di valore costante (33), il comparatore (32) ed il generatore di tensione di valore costante (33) formano detto sensore di corrente (22).
4. 4. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detta corrente di soglia (Isoglia), moltiplicata per il parallelo tra la resistenza di accensione del transistore di potenza ad area maggiore (Ronl5) e la resistenza risultato della somma della resistenza posta in serie (Rs) a detto transistore di potenza ad area minore (16) con la resistenza di accensione di detto transistore ad area minore (Ronl6), è inferiore al valore di tensione del generatore di tensione (30) presente in detto sensore di tensione (20).
5. 5. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detti transistori di potenza (15, 16) e detta resistenza (Rs) in serie a detto transistore di potenza ad area minore (16) sono dimensionati in modo che la tensione ai capi di detto transistore di potenza ad area minore (16) non supera mai la tensione di saturazione massima (Vsat) di detto transistore di potenza ad area minore (16).
6. 6. Circuito secondo la rivendicazione 5, caratterizzato dal fatto che detta tensione ai capi di detto transistore di potenza ad area minore (16) è data della somma di una resistenza (Rs) posta in serie a detto transistore ad area minore (16), compresa in detto sensore di corrente (22), e dalla resistenza di accensione di detto transistóre ad area minore (Ronl6), moltiplicata per la corrente data dal rapporto tra il valore di tensione di un generatore (30) presente in detto sensore di tensione (20) ed il parallelo delle resistenze di accensione dei due transistori di potenza (Ron15, Ron16).
7. 7. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detto transistore ad area maggiore (15) è un transistore di tipo DMOS a canale n.
8. 8. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detto transistore ad area minore (16) è un transistore di tipo DMOS a canale n.
9. 9. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito di controllo (25), comprendente una pluralità di porte logiche tipo NAND (34, 35) e di porte logiche tipo NOR (36, 37), riceve in ingresso un primo segnale (24) generato da detto sensore di tensione (20), un secondo segnale (26) generato da detto sensore di corrente (22) ed un terzo segnale (IN) invertito da una porta logica di tipo NOT (38), in modo tale da implementare una struttura di memorizzazione di detti segnali di ingresso (24, 26, IN) di tipo flip - flop.
10. 10. Circuito non lineare per il controllo di assenza di carico secondo la rivendicazione 9, caratterizzato dal fatto che detto circuito di controllo (25) pone in uscita un primo segnale (27) che è l’ingresso di detta porta logica di tipo AND (17), e genera un secondo segnale di uscita (28), atto a segnalare l' assenza/presenza del carico per mezzo di detto pin di uscita (OL).