ITMI20002807A1 - Metodo per progammare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione - Google Patents
Metodo per progammare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione Download PDFInfo
- Publication number
- ITMI20002807A1 ITMI20002807A1 IT2000MI002807A ITMI20002807A ITMI20002807A1 IT MI20002807 A1 ITMI20002807 A1 IT MI20002807A1 IT 2000MI002807 A IT2000MI002807 A IT 2000MI002807A IT MI20002807 A ITMI20002807 A IT MI20002807A IT MI20002807 A1 ITMI20002807 A1 IT MI20002807A1
- Authority
- IT
- Italy
- Prior art keywords
- programming
- voltage
- operational amplifier
- output terminal
- cells
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000010521 absorption reaction Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Description
Domanda di brevetto per invenzione industriale dal titolo: "Metodo per programmare una pluralità di celle di memoria collegate in parallelo e relativo circuito di programmazione"
DESCRIZIONE
Campo di applicazione
La presente invenzione fa riferimento ad un metodo per programmare una pluralità di celle di memoria collegate in parallelo.
. Più specificatamente l'invenzione si riferisce ad un metodo per programmazione una pluralità di celle di memoria collegate in parallelo tra un primo ed un secondo riferimento di alimentazione ed aventi i terminali di gate collegati tra loro e, tramite mezzi di decodifica di riga, ad un terminale di uscita di un amplificatore operazionale atto a generare un segnale di tensione di parola, detto primo riferimento di tensione venendo generato mediante un circuito a pompa di carica.
L'invenzione fa altresì riferimento ad un circuito di programmazione di una pluralità di celle di memoria collegate, tramite mezzi di decodifica di colonna, ad un riferimento di tensione di programmazione generato da un circuito a pompa di carica, nonché ad un secondo riferimento di tensione ed aventi i terminali di gate collegati tra loro e ad una linea di parola.
L'invenzione riguarda in particolare, ma non esclusivamente, un metodo e ad un circuito di programmazione di celle di memoria di tipo Flash e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.
Arte nota
Come è ben noto, una delle modalità di programmazione di una cella di memoria di tipo Flash prevede l'uso di un circuito che genera una rampa di tensione sul suo terminale di gate.
A regime, il valore della tensione di soglia della cella varia con la stessa pendenza della rampa, con un overdrive dovuto alla tensione richiesta da ogni cella rispetto al valore fornito da tale circuito, la corrente richiesta dal terminale di drain della cella rimanendo costante.
Infatti, essendo la pendenza della rampa di tensione fissata, -anchè là- corrente richiesta da ciascuna cella risulta determinata. Tutto' · questo limita però il numero di celle programmabili in parallelo.
In particolare, la tensione da applicare sul terminale di drain della cella viene generata da opportuni circuiti a pompa di carica che, per motivi di area e di efficienza energetica, sono in grado di erogare una quantità limitata di corrente (alcuni mA) corrispondente ad un numero massimo di celle programmabili in parallelo.
Per poter programmare un quantitativo di celle eccedente rispetto a tale massimo numero consentito dai limiti del circuito a pompa di carica, è noto suddividere l'operazione di programmazione in due fasi distinte:
una prima fase di programmazione di un numero di celle pari al numero massimo consentito;
una seconda fase di programmazione delle rimanenti celle.
In pratica, questa seconda fase di programmazione presenta però una inefficienza dovuta al fatto che il circuito a pompa di carica è in grado di erogare una corrente molto più alta rispetto a quella utilizzata dalle celle rimanenti, in numero inferiore al massimo numero di celle programmabili su cui tale circuito a pompa di carica è settato.
Inoltre i tempi morti dovuti alla suddivisione in due fasi rallentano l'operazione di programmazione.
Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un metodo di programmazione di celle di memoria, in . grado di ottimizzare l'utilizzo di un opportuno circuito a pompa di carico, superando in tal modo gli inconvenienti che tuttora limitano i metodi di programmazione realizzati secondo l'arte nota.
Sommario dell'invenzione
'· L'idea di soluzione che sta alla base della presente invenzione è quella di adattare automaticamente la pendenza della rampa di tensione applicata alle celle di memoria in funzione dell'assorbimento del carico, utilizzando un sistema ad anello comprendente le celle da programmare .
Sulla base di tale idea di soluzione il problema tecnico è risolto da un metodo per programmazione una pluralità di celle di memoria collegate in parallelo tra un primo ed un secondo riferimento di alimentazione ed aventi i terminali di gate collegati tra loro e, tramite mezzi di decodifica di riga, ad un terminale di uscita di un amplificatore operazionale atto a generare un segnale di tensione di parola, detto primo riferimento di tensione venendo generato mediante un circuito a pompa di carica, caratterizzato dal fatto di prevedere l’impiego di un anello di programmazione includente dette celle da programmare e detto amplificatore operazionale per ottenere in uscita da detto circuito a pompa di carica una rampa di tensione con pendenza funzione dell’ assorbimento di dette celle.
Il problema è altresì risolto da un circuito di programmazione di una pluralità di celle di memoria collegate, tramite una pluralità di interruttori di decodifica di colonna, ad un riferimento di tensione di programmazione generato da un circuito a pompa di carica, nonché ad un secondo riferimento di tensione ed aventi i terminali di gate collegati tra loro in una linea di parola, caratterizzato dal fatto di comprendere un amplificatore operazionale avente un primo terminale . di, ingresso collegato a detto riferimento di tensione di programmazione, un secondo terminale di ingresso collegato ad un riferimento di tensione esterno, nonché un terminale di uscita collegato, tramite un ulteriore interruttore di riga, a detta linea di parola per fornire un segnale di tensione di parola, detto amplificatore operazionale essendo inserito con dette celle su un anello di programmazione in grado di regolare la pendenza di una rampa di tensione in uscita da detto circuito a pompa di carica in funzione dell' assorbimento di dette celle.
Le caratteristiche ed i vantaggi del metodo e del circuito di programmazione secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
la Figura 1 mostra schematicamente \un circuito di programmazione di celle di memoria di tipo Flash implementante il metodo di programmazione secondo l'invenzione;
le Figure 2A e 2B mostrano schematicamente l'andamento di segnali interni al circuito di programmazione di Figura
la Figura 3 mostra schematicamente una prima variante di realizzazione del circuito di programmazione di Figura 1;
- la Figura 4 mostra schematicamente „ una seconda variante di realizzazione del circuito di programmazione :di Figura 1;
- la Figura 5 mostra schematicamente una terza variante di realizzazione del circuito di programmazione di Figura 1;
- la Figura 6 mostra in maggior dettaglio un particolare della variante di Figura 1. ’ · ·
Descrizione dettagliata
Con riferimento a tali figure, ed in particolare alla Figura 1, viene illustrato schematicamente un circuito di programmazione, globalmente indicato con il riferimento 1, che implementa il metodo secondo l'invenzione.
Il circuito 1 di programmazione comprende una pluralità di celle 2 di memoria, ad esempio di tipo Flash. Tali celle 2 possono appartenere ad una stessa riga di una matrice di memoria comprendente tali celle ed organizzata classicamente in righe e colonne.
Vantaggiosamente secondo l'invenzione, le celle 2 sono inserite tra un primo riferimento di tensione, ad esempio una tensione di programmazione VPD alla quale sono collegate tramite una pluralità di interruttori [switch] SC0,...,SCN, ed un secondo riferimento di tensione, ad esempio una massa GND. Gli interruttori SC0,...,SCN corrispondono ad opportuni mezzi di decodifica di colonna e consentono di effettuare il collegamento parallelo delle celle 2 al riferimento di tensione di programmazione VPD quando tali celle devono essere programmate. Inoltre le celle 2 presentano i rispettivi terminali di gate collegati tra loro e ad una linea di parola WL, a sua volta collegata alla massa GND tramite un condensatore C.
Il circuito 1 di programmazione, comprende inoltre un circuito 3 a pompa di carica avente un terminale, .di uscita 03 collegato direttamente al riferimento di tensione di programmazione VPD, nonché un amplificatore operazionale 4 avente un primo .terminale di ingresso non invertente (+) collegato a detto riferimento di tensione di programmazione VPD, un secondo terminale di ingresso invertente (-) collegato ad un riferimento fisso di tensione esterno VREF, nonché un terminale di uscita collegato, tramite un ulteriore interruttore di abilitazione di riga SR corrispondente a opportuni mezzi di decodifica di riga, a detta linea di parola WL e fornente un segnale di tensione di parola VPCX, applicato ai terminali di gate delle celle 2 quando l'interruttore di abilitazione di riga SR si chiude.
Inoltre, il terminale di uscita dell'amplificatore operazionale 4 viene equalizzato a tensioni opportune (VEO, VE1, VE2) tramite interruttori di equalizzatone EQO, EQ1, EQ2 ad esso collegati. In particolare, le tensioni di equalizzatone VEO, VE1, VE2, applicate al terminale di uscita dell'amplificatore operazionale 4·, lo aiutano a caricare il condensatore C della linea di parola WL.
In un esempio preferito di realizzazione dell'invenzione, i valori di tali tensioni di equalizzazione sono determinate empiricamente e risultano pari a:
VE0=2.5V VE1=5.5V VE2=7.5V
Inoltre, il riferimento fisso di tensione esterno VREF viene fissato a 4,5V, valore di regime per il riferimento di tensione di programmazione VPD.
E' opportuno osservare che l'insieme delle celle 2 collegate al riferimento di tensione di programmazione VPD ed all'amplificatore operazionale 4 forma quindi un anello di programmazione 5 del circuito 1 di programmazione. .
Vantaggiosamente secondo l'invenzione, il circuito 1 di programmazione comprende inoltre un comparatore 6 avente un primo terminale di ingresso non invertente (+) collegato al terminale di uscita deH'amplificatore operazionale 4, un secondo terminale di ingresso invertente (-) collegato ad una pluralità di riferimenti di tensione selezionabili (VSO, VS1, VS2), mediante una pluralità di interruttori di selezione, STO, STI, ST2, nonché un terminale di uscita che fornisce un segnale di interruzione STOP della programmazione.
In particolare, il comparatore 6 confronta il segnale di tensione di parola VPCX con detti riferimenti di tensione selezionabili.
Inoltre, il segnale di interruzione STOP della programmazione agisce sul circuito 3 a pompa di carica tramite opportuna circuiteria (non illustrata in quanto convenzionale).
In un esempio preferito di realizzazione deH'invenzione, i valori delle tensioni selezionabili (VSO, VS1, VS2) vengono scelte pari a:
VS0=5.5V VS1=6.5V VS2=7.5V
Vediamo ora il funzionamento del circuito 1 di programmazione secondo l'invenzione.
Trascurando la funzione degli interruttori di equalizzazione (EQO, EQ1, EQ2), si osserva che, alla chiusura dell'anello di programmazione 5, in condizioni di regime, il riferimento di tensione di programmazione VPD assume un valore di 4.5V. In altre parole, si ottiene una regolazione della rampa di tensione del circuito 3 a pompa di carica e il terminale di gate delle celle 2 assume di conseguenza un valore di tensione predeterminato. Inoltre, risulta che la corrente erogata dal circuito 3 a pompa di carica è sempre la stessa indipendentemente dal numero di celle 2 collegate dellanello di programmazione 5.
Essendo le celle 2 in condizione di programmazione, il valore della loro tensione di soglia Vth comincia ad aumentare, diminuendo così l'overdrive di tensione di ogni cella 2. In realtà, vantaggiosamente secondo l'invenzione, per mantenere chiuso l'anello di programmazione 5 anche il valore del segnale di tensione di parola VPCX aumenta.
In particolare, inizialmente le celle 2 hanno tensioni di soglia diverse, e quindi velocità di programmazione diverse. Vantaggiosamente nel circuito 1 di programmazione secondo l'invenzione, le celle 2 con soglia più bassa delle altre, e/o le celle 2 più efficienti a programmarsi, incrementano la loro tensione di soglia più velocemente all'inizio, riducendo così il loro overdrive rispetto alle altre, e rallentando al contempo la loro velocità di scrittura. Quindi, a regime, il tutto si bilancia in modo che ciascuna cella 2 assume un valore di , overdrive adatto a far cambiare il valore della tensione di soglia con la stessa velocità, e da quel momento in poi ogni cella 2 conduce una corrente costante.
La tensione sul terminale di gate di tutte le celle 2 dell' anello di programmazione 5, vale a dire il segnale di tensione di parola VPCX, di conseguenza, assume un andamento a rampa, con overdrive costante, come illustrato schematicamente nella Figura 2A, i tratti in pendenza del segnale di tensione di parola VPCX corrispondendo alla fase di programmazione [PROGRAM]· delle celle e gli intervalli fra essi alla fase di verifica successiva [VERIFY] :
La pendenza della rampa dipende dal numero di celle 2 da programmare. Infatti, la corrente del circuito 3 a pompa di carica viene ripartita tra le celle da programmare.
Si ha così che, nel caso di molte celle da programmare, la corrente per ogni cella è piccola, l'overdrive richiesto è piccolo, la velocità di programmazione è bassa, e quindi anche la pendenza del segnale di tensione di parola VPCX è bassa. Viceversa nel caso di un numero piccolo di celle da programmare.
Inoltre nel circuito 1 di programmazione secondo l'invenzione si utilizza come amplificatore operazionale 4 un amplificatore con uno slew rate al valore massimo della pendenza massima tollerata per il segnale di tensione di parola VPCX.
In tal modo infatti si vuole evitare che, nel caso di pochissime celle da programmare, alla chiusura dell'anello di programmazione 5, si produca una rampa di tensione velocissima, che i valori delle tensioni di soglia effettiva delle celle non riescono ad inseguire. In questo caso, infatti, il segnale di tensione di parola VPCX raggiungerebbe il valore massimo con tensioni di soglia che salgono in maniera non controllata, sostanzialmente ad anello aperto, il tutto a scapito della precisione di programmazione.
E' opportuno notare che;· per fermare la programmazione, non è possibile ottenere un risultato analogo utilizzando un comparatore collegato al segnale di tensione di parola VPCX. Infatti, in tal caso, la generazione del segnale di interruzione STOP avverrebbe per un valore delle tensioni di soglia Vth circa pari al valore del segnale di tensione di parola VPCX che causa tale interruzione, diminuito dell' ove rdrive delle celle: quindi overdrive delle celle troppo grandi provocherebbero la generazione del segnale di interruzione STOP molto prima del momento desiderato, causando una sottoprogrammazione delle celle stesse.
Inoltre il riferimento di tensione di programmazione VPD, se l'anello di programmazione 5 non riesce a chiudersi in tempo, sale oltre un valore massimo in grado di provocare stress delle giunzioni di drain su altre celle.
Infine, per rendere meno "brusca" la fase di chiusura dell'anello di programmazione 5, evitando in tal modo sovratensioni istantanee sul riferimento di tensione di programmazione VPD e sul segnale di tensione di parola VPCX, si può pensare "di accendere in maniera graduale il circuito 3 a pompa di carica. Analogamente è possibile aumentare gradualmente i valori di tensione di alimentazione dell'amplificatore operazionale 4, od il suo riferimento fisso di tensione esterno VREF, ottenendo lo stesso risultato.
In una prima variante di realizzazione, illustrata schematicamente in Figura 3, il circuito 1 di programmazione comprende inoltre un circuito limitatore 7 inserito tra il terminale di uscita 03 del circuito 3 a 'pompa di carica ed il riferimento di tensione di programmazione VPD.
In particolare, il· circuito limitatore 7 comprende un transistore MOS M7, inserito tra il terminale di uscita 03 del circuito 3 a pompa di carica ed il· riferimento di tensione di programmazione VPD, nonché un ulteriore amplificatore operazionale aggiuntivo 8, avente un primo terminale di ingresso invertente {-) collegato al riferimento di tensione di programmazione VPD, un secondo terminale di ingresso non invertente (+) collegato ad un secondo riferimento fisso di tensione esterno VREF2, nonché un terminale di uscita collegato al terminale di gate del transistore M7.
In un esempio preferito di realizzazione dell'invenzione, il secondo riferimento fisso di tensione esterno VREF2 viene fissato a 4,8V, vale a dire ad un valore leggermente superiore al valore di regime del riferimento di tensione di programmazione VPD.
Quando il riferimento di tensione di programmazione VPD tende a salire oltre il secondo riferimento fisso di tensione esterno VREF2, l'amplificatore operazionale aggiuntivo 8, normalmente in saturazione, si attiva e limita il riferimento di tensione di programmazione VPD tramite il transistore MOS M7. In questa condizione, infatti, l amplificatore operazionale 4 non riesce a chiudere l'anello di programmazione 5.
Vantaggiosamente secondo tale variante di realizzazione dell'invenzione, il circuito limitatore 7 limita gli stress sui terminali di drain delle celle 2 da programmare.
In una seconda variante di realizzazione, illustrata schematicamente -in Figura 4, il circuito 1 di programmazione comprende ancora un circuito limitatore 7, come descritto in precedenza in relazione: alla prima variante di realizzazione illustrata in Figura 3.
In tale seconda variante, vantaggiosamente secondo l'invenzione, l'amplificatore operazionale 4 presenta il primo terminale di ingresso non invertente (+) collegato non più a detto riferimento di tensione di programmazione VPD, ma al terminale di uscita del circuito 3 a pompa di carica, dove è presente un segnale di tensione di pompa di carica VPchp.
E' opportuno osservare che l'anello di programmazione 5 della seconda variante di realizzazione del circuito 1 di programmazione, illustrata in Figura 4, comprende quindi anche il circuito limitatore 7.
In tal modo si ottiene una tensione di programmazione VPD più stabile, ed in particolare attorno al valore 4,8V, anche nei transitori del circuito.
In Figura 5, è ulteriormente illustrata un terza variante di realizzazione del circuito 1 di programmazione secondo l'invenzione . In particolare, tale variante di realizzazione presenta il circuito limitatore 7 all'interno dell'anello di programmazione 5, come visto in relazione alla Figura 4.
Vantaggiosamente secondo l'invenzione, il circuito 1 di programmazione di Figura 5 non richiede però la presenta degli interruttori (EQO, EQ1, EQ2) e delle tensioni di equalizzazione (VEO, VE1, VE2).
Infatti, tale variante di realizzazione comprende un amplificatore operazionale 4' ad integratore, come schematicamente illustrato in Figura 6.
In particolare, l'amplificatore operazionale 4’ comprende un primo amplificatore di ingresso 9 avente un primo terminale di ingresso invertente (-) collegato ad un primo riferimento fisso di tensione VREF3 ed un secondo terminale di ingresso non invertente (+) collegato ad un terminale di ingresso IN dell' amplificatore operazionale 4', ricevente il segnale di tensione di pompa di carica VPchp, nonché un terminale di uscita collegato ad un primo generatore Gl di una prima corrente di riferimento Irefl e ad un primo terminale di ingresso invertente (-) di un secondo amplificatore 10 tramite un primo interruttore SH1.
L'amplificatore 10 presenta inoltre un secondo terminale di ingresso non invertente (+) collegato ad un riferimento di tensione interno VREF4 ed un terminale di uscita O10 connesso ad un terminale di controllo di un transistore MOS M10 inserito tra un riferimento di tensione di programmazione Vprog ed un terminale'» di uscita OUT dell'amplificatore operazionale 4', a sua volta collegato ad un secondo generatore G2 di una seconda corrente di riferimento Iref2 .
L'amplificatore operazionale 4' comprende inoltre un elemento capacitivo interno Cint inserito in retroazione fra il terminale di uscita ed il primo terminale di ingresso invertente (-) dell'amplificatore 10.
In particolare, l'elemento capacitivo interno Cint presenta un primo capo connesso al primo terminale di ingresso invertente (-) dell' amplificatore.: 4.0,. nonché al riferimento di tensione interno VREF4 tramite ,ùn secondo interruttore SH2 ed un secondo capo connesso al terminale di .uscita dell'amplificatore 10, nonché ad un riferimento di· inizio programmazione Vstartp tramite un terzo interruttore SH3.
Vantaggiosamente secondo l'invenzione, il secondo amplificatore 10 è del tipo ad integratore di carica e genera sul suo terminale di uscita una rampa di tensione a partire dal valore del riferimento di inizio programmazione Vstartp, fissato in modo che il segnale di tensione di parola VPCX risulta pari a 2V.
II valore di corrente integrata dall'amplificatore 10 risulta dato dalla somma della prima corrente di riferimento Irefl e della corrente di uscita dell'amplificatore 9 in modo che i valori minimo e massimo della pendenza della rampa di tensione generata dall’ amplificatore 10 risultano essere ben controllati ed il circuito 1 di programmazione nel suo complesso risulta più stabile.
In sostanza, l amplificatore operazionale 4' comprende uno stadio iniziale di amplificazione di tensione e corrente (includente essenzialmente l amplificatore 9), uno stadio intermedio di integrazione di carica (includente l amplificatore 10, il generatore Gl ed l'elemento capacitivo interno Cint) ed uno stadio finale di tipo Source Follower (includente essenzialmente il transistore MIO ed il generatore G2).
E' opportuno notare che l'amplificatore operazionale 4' secondo l'invenzione utilizza vantaggiosamente l'amplificatore 10 inizialmente come Sample&Hold e mantiene il valore sul suo terminale di uscita. In quasto modo, se un valore di tensione di soglia desiderato non viene · raggiunto dopo un primo impulso di programmazione, un successivo impulso di programmazione riprende dallo stesso valore, di tensione presente siila fine del precedente impulso di programmazione.
In tal modo non è quindi necessario alcun apparato di sincronizzazione.
1 vantaggi del circuito 1 di programmazione secondo l'invenzione sono i seguenti:
possibilità di programmare più celle in parallelo, con un compromesso tra velocità e parallelismo che aumenta così l'efficienza della fase di programmazione;
limitazione automatica della corrente necessaria per la programmazione ad un valore pari a quella fornita dal circuito 3 a pompa di carica, a sua volta dimensionato per la massima efficienza sul valore desiderato;
non è necessario applicare ima rampa in tensione al terminale di gate delle celle in programmazione dal momento che tale rampa si forma automaticamente quando si chiude l'anello di programmazione 5 e che la pendenza della rampa così ottenuta risulta inversamente proporzionale al numero di celle da programmare in parallelo;
limitazione delle sovratensioni sul terminale di drain della cella attraverso l'uso del circuito limitatore 7;
limitazione delle sovratensioni sul terminale di gate della cella utilizzando valori opportuni per lo slew-rate deH'amplificatore operazionale 4.
Il circuito 1 di programmazione consente di implementare metodo dHprogrammazione secondo l'invenzione, che comprende le fasi, di:
(a) , selezione delle celle 2 da programmare, accendendo i corrispondenti interruttori SC0,...,SCN, l'interruttore di abilitazione di riga SR,' nonché primi interruttori di equalizzazione EQO e di selezione STO.
In tal modo, l'anello di programmazione 5 è chiuso, ma il segnale di tensione di parola VPCX viene forzato alla prima tensione di equalizzazione VEO predeterminata e aiuta Γ amplificato re operazionale 4 a caricare il condensatore C della linea di parola WL e raggiungere in fretta il punto di partenza.
(b) inizio della programmazione delle celle 2, mediante apertura deH'interruttore di equalizzazione EQO;
(c) confronto del valore del segnale di tensione di parola VPCX con il primo riferimento di tensione selezionabile VSO tramite il comparatore 6;
(d) generazione del segnale di interruzione STOP della programmazione ;
(e) avvio della fase di verifica della programmazione [Program Verify] (non illustrata in quanto convenzionale), che prevede a sua volta i seguenti passi:
(el) commutazione del segnale di tensione di parola VPCX sulla linea di parola WL, aprendo l'interruttore di abilitazione di riga SR e chiudendo un interruttóre di verifica, da un valore di programmazione ad un valore di lettura;
(fe2) verifica del valore di soglia raggiunta dalle celle programmate tramite opportuni sense amplifier.
(f) abbassamento del segnale di interruzione STOP; ,
(g) al termine della verifica, preparazione della fase di programmazione mediante chiusura dell'interruttore di abilitazione di riga SR, di un secondo interruttore di equalizzazione EQ 1 e di selezione STI;
(h) innesco di una nuova fase di programmazione mediante apertura di detto secondo interruttore di equalizzazione EQ2.
A questo punto, il metodo di programmazione riprende dalla fase (b) sopra illustrata, utilizzando i secondi ed i terzi interruttori di equalizzazione EQ1, EQ2 e di selezione STI, ST2.
Alla fine, tutte le celle 2 risultano programmate.
Inoltre, le tensioni di equalizzazione VEO, VE1, VE2 e selezione STO, STI, ST2 risultano leggermente maggiori rispetto ai valori che le tensioni di soglia Vth delle celle 2 effettivamente assumono. Infatti, in programmazione il terminale di bulk delle celle viene portato ad un valore di tensione negativo (pari a circa -IV) e per effetto Body la tensione di soglia della cella in condizioni di programmazione risulta più alta rispetto alle condizioni di lettura.
In conclusione, il metodo di programmazione secondo l'invenzione consente di utilizzare al meglio la corrente resa disponibile dai circuiti a pompa di carica adattando automaticamente la pendenza della rampa di tensione in uscita in funzione dell'assorbimento del carico.
In particolare, nel caso di molte celle da programmare contemporaneamente, tale rampa di tensione diminuisce di pendenza, diminuendo l'overdrive delle singole celle.
Si ottiene in tal modo da un lato una diminuzione della corrente assorbita da ciascuna cella, nonché dall'altro lato un allungamento dei tempi di programmazione.
Al contrario, nel caso di poche celle da programmare, la rampa di tensione diventa molto più ripida, così come l'overdrive delle singole celle, cori conseguente aumento dell'assorbimento e della velocità di programmazione.
Inoltre, con il metodo secondo l'invenzione, non essendo fissato a priori un numero massimo di celle programmabili in parallelo, non è necessario suddividere l'operazione di programmazione in più fasi.
E' opportuno notare che esiste un limite pratico al numero massimo di celle da programmare dato dal fatto che, diminuendo l'efficienza di programmazione con overdrive molto piccoli, ci si trova di fronte ad una inefficienza energetica troppo alta.
Vantaggiosamente secondo l'invenzione, dato che l'efficienza di programmazione di una cella aumenta all'aumentare della corrente di drain, nel caso di programmazione di poche celle il metodo proposto, oltre ad essere più veloce, risulta anche più efficiente.
Inoltre, il circuito a pompa di carica risulta erogare sempre una certa corrente: questo permette di dimensionare il circuito a pompa di 'carica stesso in modo da avere la massima efficienza nell'intorno del valore nominale desiderato.
L'effetto combinato di aumentata efficienza del circuito a pompa di carica e di aumentata efficienza media dell'operazione di programmazione, determina un risparmio di energia.
Il metodo secondo l'invenzione risulta quindi particolarmente utile ad esempio per aumentare la durata delle batterie in applicazioni portatili, ed in tutte quelle applicazioni dove il consumo energetico risulta un parametro critico.
Claims (26)
- RIVENDICAZIONI 1. Metodo per programmazione una pluralità di celle di memoria (2) collegate in parallelo tra un primo (VPD) ed un secondo riferimento di alimentazione (GND) ed aventi i terminali di gate collegati tra loro e, tramite mezzi di decodifica di riga (SR), ad un terminale di uscita di un amplificatore operazionale (4) atto a generare un segnale di tensione di parola (VPCX) , detto primo riferimento di tensione (VPD) venendo generato mediante un circuito a pompa di carica (3), caratterizzato dal fatto di prevedere l'impiego di un anello di programmazione- (5) includente dette celle da programmare e detto amplificatore operazionale (4) per ottenere in uscita da détto circuito a pompa di carica (3) una rampa di tensione con pendenza funzione dell'assorbimento di dette celle (2).
- 2. Metodo di programmazione secondo la rivendicazione 1, caratterizzato dal fatto di comprendere le fasi di: (a) selezione delle celle da programmare, tramite abilitazione di detti mezzi di decodifica di riga (SR); (b) inizio della programmazione di dette celle, mediante applicazione di ima prima tensione di equalizzazione (VEO); (c) confronto del valore di detto segnale di tensione di parola (VPCX) con un primo riferimento di tensione selezionabile (VSO); (d) generazione di un segnale di interruzione (STOP) della programmazione; (e) svolgimento di una fase di verifica della programmazione [Program Verify]; (i) abbassamento di detto segnale di interruzione (STOP); . (g) al termine di detta fase di verifica della programmazione, preparazione di una nuova fase di programmazione; (h) innesco di detta nuova fase di programmazione; (i) ripetizione delle precedenti fasi a partire dalla fase (b) fino ad esaurimento di dette celle da programmare.
- 3. Metodo di programmazione secondo la rivendicazione 2, caratterizzato dal fatto che detta fase di applicazione di una prima tensione di equalizzazione (VEO) avviene tramite apertura di un primo interruttore di equalizzazione (EQO) collegato a detto terminale di uscita di detto amplificatore operazionale (4).
- 4. Metodo di programmazione secondo la rivendicazione 2, caratterizzato dal fatto che detto confronto del valore , di detto segnale di tensione di parola (VPCX) con un primo riferimento di tensione selezionabile (VSO) avviene tramite un comparatore (6) . . .
- 5. Metodo di programmazione secondo la rivendicazione 2, caratterizzato dal fatto che detto segnale di interruzione (STOP) della programmazione viene applicato a detto circuito a pompa di carica (3).
- 6. Metodo di programmazione secondo la rivendicazione 2, caratterizzato dal fatto che detta preparazione di una nuova fase di programmazione avviene mediante apertura di un secondo interruttore di equalizzazione (EQ2) collegato a detto terminale di uscita di detto amplificatore operazionale (4).
- 7. Metodo di programmazione secondo la rivendicazione 2, caratterizzato dal fatto che detto circuito a pompa di carica (3) eroga una corrente con valore nominale fisso e viene quindi dimensionato il circuito a pompa in modo da avere la massima efficienza nell'intorno di tale valore nominale.
- 8. Circuito di programmazione di una pluralità di celle di memoria (2) collegate, tramite mezzi di decodifica di colonna (SCO,...,SCN), ad un riferimento di tensione di programmazione (VPD) generato da un circuito a pompa di carica (3), nonché ad un secondo riferimento di tensione (GND) ed aventi i terminali di gate collegati tra loro e ad una linea di parola (WL), caratterizzato dal fatto di comprendere un amplificatore operazionale (4) avente almeno un terminale di ingresso (-) collegato ad un riferimento di tensione esterno (VREF), nonché un terminale di uscita collegato , tramite opportuni mezzi di decodifica di riga (SR) a detta linea di parola (WL) per fornire un segnale di tensione di parola (VPCX), . detto amplificatore operazionale (4) essendo inserito con dette celle (2) su un anello di programmazione (5) in grado di regolare la pendenza di una rampa di tensione in uscita da detto circuito a pompa di carica (3) in funzione dell'assorbimento di dette celle (2).
- 9. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto che detto amplificatore operazionale (4) presenta un ulteriore terminale di ingresso (+) collegato a detto riferimento di tensione di programmazione (VPD).
- 10. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto di comprendere opportuni interruttori di equalizzazione (EQO, EQ1, EQ2) collegati a detto terminale di uscita di detto amplificatore operazionale (4) per equalizzare tale terminale a tensioni opportune (VEO, VE1, VE2) ed aiutarlo a caricare un condensatore C inserito tra detta linea di parola (WL) e detto secondo riferimento di tensione (GND).
- 11. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto di comprendere un comparatore (6) avente un primo terminale di ingresso (+) collegato a detto terminale di uscita di detto amplificatore operazionale (4), un secondo terminale di ingresso (-) collegato ad una pluralità di riferimenti di tensione selezionabili (VSO, VS1, VS2), mediante una pluralità di interruttori di selezione (STO, STI, ST2) nonché un terminale di uscita ratto .a fornire un segnale di interruzione (STOP) della programmazione a. detto circuito a pompa di carica (3).
- 12. Circuito di programmazione secondo la rivendicazione 11, caratterizzato dal fatto che detto comparatore (6) confronta detto segnale di tensione di parola (VPCX) con detti riferimenti di tensione selezionabili (V SO, VS1, VS2).
- 13. Circuito di programmazione secondo la rivendicazione 11, caratterizzato dal fatto che detto amplificatore operazionale (4) presenta uno slew rate limitato al valore massimo della pendenza massima tollerata per detto segnale di tensione di parola (VPCX).
- 14. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto di comprendere un circuito limitatore (7) inserito tra detto circuito a pompa di carica (3) e detto riferimento di tensione di programmazione (VPD).
- 15. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto che detto circuito limitatore (7) comprende un transistore (M7), inserito tra detto circuito a pompa di carica (3) e detto riferimento di tensione di programmazione (VPD), nonché un ulteriore amplificatore operazionale aggiuntivo (8), avente uri primo terminale di ingresso (-) collegato a detto riferimento di tensione di programmazione (VPD), un secondo terminale di ingresso (+) collegato ad un secondo riferimento fisso di tensione esterno (VREF2), nonché un terminale di uscita collegato ad un terminale di gate di detto transistore (M7).
- 16. Circuito di programmazione secondo la rivendicazione 10, caratterizzato dal fatto che dette, tensioni di equalizzazione (VEO, VE1, VE2) assumono i seguenti valori: VE0=2.5V VE1=5.5V VE2=7.5V
- 17. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto che dette tensiorii selezionabili (VSO, VS1, VS2) assumono i seguenti valori: VS0=5.5V VS1=6.5V VS2=7.5V
- 18. Circuito di programmazione secondo la rivendicazione 8, caratterizzato dal fatto che detto amplificatore operazionale (4) presenta un ulteriore terminale di ingresso (+) collegato ad un terminale di uscita di detto circuito a pompa di carica (3), dove è presente un segnale di tensione di pompa di carica (VPchp), in modo da stabilizzare detto riferimento di tensione di programmazione (VPD).
- 19. Circuito di programmazione secondo la rivendicazione 18, caratterizzato dal fatto che detto amplificatore operazionale (4') è del tipo ad integratore.
- 20. Circuito di programmazione secondo la rivendicazione 19, caratterizzato dal fatto che detto amplificatore operazionale (4') presenta un terminale di ingresso (IN) ricevente detto segnale di tensione di pompa di carica (VPchp) e collegato mediante un primo (9) ed un secondo amplificatore (10), in cascata tra loro, ad un terminale di controllo di un transistore (M10), a sua volta inserito tra un riferimento di tensione di programmazione (Vprog) ed un terminale di uscita (OUT) di detto amplificatore operazionale (4').
- 21. Circuito di programmazione secondo la rivendicazione 20, caratterizzato dal fatto che detto; primo amplificatore (9) presenta un primo terminale di ingresso (-) . collegato ad un riferimento fisso di tensione (VREF3) ed un secondo terminale di ingresso (+) collegato a detto terminale di ingresso (IN) di detto amplificatore operazionale (4’), nonché un terminale di uscita collegato ad un primo generatore (G1) di una prima corrente di riferimento (Irefl) e ad un primo terminale di ingresso (-) di detto secondo amplificatore (10) tramite un primo interruttore (SH1).
- 22. Circuito di programmazione secondo la rivendicazione 20, caratterizzato dal fatto che detto secondo amplificatore (10) presenta un secondo terminale di ingresso (+) collegato ad un riferimento di tensione interno (VREF4) ed un terminale di uscita (O10) connesso a detto terminale di controllo di detto transistore (M10)
- 23. Circuito di programmazione secondo la rivendicazione 20, caratterizzato dal fatto che detto terminale di uscita (OUT) di detto amplificatore operazionale (4') è a sua volta collegato ad un secondo generatore (G2) di una seconda corrente di riferimento (Iref2).
- 24. Circuito di programmazione secondo la rivendicazione 21, caratterizzato dal fatto che detto amplificatore operazionale (4’) comprende inoltre un elemento capacitivo interno (Cint) inserito in retroazione fra un terminale di uscita e detto primo terminale di ingresso (-) di detto secondo amplificatore (10), detto elemento capacitivo interno (Cint) presentando un primo capo connesso a detto primo terminale di ingresso (-) di detto secondo amplificatore (10), nonché a detto riferimento di tensione interno (VREF4) tramite un secondo interruttore (SH2) ed un.-, .secondo capo connesso a detto terminale di uscita di detto secondo amplificatore (10), nonché ad un riferimento di inizio programmazione (Vstartp) tramite un terzo interruttore (SH3).
- 25. Circuito di programmazione secondo la rivendicazione 20, caratterizzato dal fatto che detto secondo amplificatore (10) è del tipo ad integratore di carica e genera sul suo terminale di uscita una rampa di tensione a partire da un valore pari a detti riferimento di inizio programmazione (Vstartp), fissato in modo che detto segnale di tensione di parola (VPCX) generato su detto terminale di uscita di detto amplificatore operazionale (4') risulta pari ad un valore predeterminato.
- 26. Circuito di programmazione secondo la rivendicazione 25, caratterizzato dal fatto che detto secondo amplificatore (10) integra un valore di corrente integrata dato dalla somma di detta prima corrente di riferimento (Irefl) e di una corrente di uscita di detto primo amplificatore (9) in modo che la pendenza di detta rampa di tensione abbia valori massimo e minimo ben controllati.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2000MI002807A IT1319614B1 (it) | 2000-12-22 | 2000-12-22 | Metodo per programmare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione |
| US10/036,337 US6687159B2 (en) | 2000-12-22 | 2001-12-19 | Method of programming a plurality of memory cells connected in parallel, and a programming circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2000MI002807A IT1319614B1 (it) | 2000-12-22 | 2000-12-22 | Metodo per programmare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITMI20002807A1 true ITMI20002807A1 (it) | 2002-06-22 |
| IT1319614B1 IT1319614B1 (it) | 2003-10-20 |
Family
ID=11446309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT2000MI002807A IT1319614B1 (it) | 2000-12-22 | 2000-12-22 | Metodo per programmare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6687159B2 (it) |
| IT (1) | IT1319614B1 (it) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932090B2 (en) * | 2004-08-05 | 2011-04-26 | 3M Innovative Properties Company | Sample processing device positioning apparatus and methods |
| US7313019B2 (en) * | 2004-12-21 | 2007-12-25 | Intel Corporation | Step voltage generation |
| US7339834B2 (en) * | 2005-06-03 | 2008-03-04 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
| US7233528B2 (en) * | 2005-07-25 | 2007-06-19 | Atmel Corporation | Reduction of programming time in electrically programmable devices |
| US7352626B1 (en) * | 2005-08-29 | 2008-04-01 | Spansion Llc | Voltage regulator with less overshoot and faster settling time |
| US8358543B1 (en) | 2005-09-20 | 2013-01-22 | Spansion Llc | Flash memory programming with data dependent control of source lines |
| US7551489B2 (en) * | 2005-12-28 | 2009-06-23 | Intel Corporation | Multi-level memory cell sensing |
| KR101333503B1 (ko) * | 2006-02-03 | 2013-11-28 | 삼성전자주식회사 | 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법 |
| US7639540B2 (en) * | 2007-02-16 | 2009-12-29 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| US7532515B2 (en) * | 2007-05-14 | 2009-05-12 | Intel Corporation | Voltage reference generator using big flash cell |
| KR101043824B1 (ko) * | 2008-02-04 | 2011-06-22 | 주식회사 하이닉스반도체 | 펌핑전압 발생장치 및 그 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797856A (en) * | 1987-04-16 | 1989-01-10 | Intel Corporation | Self-limiting erase scheme for EEPROM |
| ITMI981193A1 (it) * | 1998-05-29 | 1999-11-29 | St Microelectronics Srl | Dispositivo circuitale e relativo metodo per la propgrammazione di una cella di memoria non volatile a singola tensione di |
-
2000
- 2000-12-22 IT IT2000MI002807A patent/IT1319614B1/it active
-
2001
- 2001-12-19 US US10/036,337 patent/US6687159B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6687159B2 (en) | 2004-02-03 |
| IT1319614B1 (it) | 2003-10-20 |
| US20020105835A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432744B2 (en) | Comparator circuit with built-in programmable floating gate voltage reference | |
| ITMI20002807A1 (it) | Metodo per progammare una pluralita' di celle di memoria collegate inparallelo e relativo circuito di programmazione | |
| ITTO970667A1 (it) | Circuito e metodo di letura di celle di una matrice di memoria analo- gica, in particelle di tipo flash | |
| US20090015320A1 (en) | Temperature compensation for floating gate circuits | |
| JPH11219596A (ja) | 半導体装置の電源回路 | |
| US8339187B2 (en) | Charge pump systems and methods | |
| JPH01119114A (ja) | ディレイ回路 | |
| US6898123B2 (en) | Differential dual floating gate circuit and method for programming | |
| JP5950636B2 (ja) | 昇圧回路 | |
| US9679654B2 (en) | Continuous-time floating gate memory cell programming | |
| ITTO990993A1 (it) | Generatore di tensione commutabile fra primi e secondi valori di tensione fra loro alternati, in particolare per la programmazione di celle | |
| US6914812B2 (en) | Tunnel device level shift circuit | |
| ITMI20002337A1 (it) | Circuito di lettura di memorie non volatili | |
| Navidi | Integrated circuits for programming flash memories in portable applications | |
| US6815983B2 (en) | Analog floating gate voltage sense during dual conduction programming | |
| US6829164B2 (en) | Differential floating gate circuit and method for programming | |
| US6870764B2 (en) | Floating gate analog voltage feedback circuit | |
| US6847551B2 (en) | Apparatus for feedback using a tunnel device | |
| US6867622B2 (en) | Method and apparatus for dual conduction analog programming | |
| JP5976077B2 (ja) | 内部電源電圧発生回路、半導体記憶装置及び半導体装置 | |
| CN111865298B (zh) | 积分电路及积分方法 | |
| US7233521B1 (en) | Apparatus and method for storing analog information in EEPROM memory | |
| JPH02276467A (ja) | 昇圧回路 |