IT8224023A1 - Dispositivo numerico di sincronizzazione di orologio - Google Patents

Dispositivo numerico di sincronizzazione di orologio

Info

Publication number
IT8224023A1
IT8224023A1 ITMI1982A024023A IT2402382A IT8224023A1 IT 8224023 A1 IT8224023 A1 IT 8224023A1 IT MI1982A024023 A ITMI1982A024023 A IT MI1982A024023A IT 2402382 A IT2402382 A IT 2402382A IT 8224023 A1 IT8224023 A1 IT 8224023A1
Authority
IT
Italy
Prior art keywords
signal
phase
input
phase difference
clock
Prior art date
Application number
ITMI1982A024023A
Other languages
English (en)
Other versions
IT1153336B (it
IT8224023A0 (it
Original Assignee
Sa De Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sa De Telecommunications filed Critical Sa De Telecommunications
Publication of IT8224023A0 publication Critical patent/IT8224023A0/it
Publication of IT8224023A1 publication Critical patent/IT8224023A1/it
Application granted granted Critical
Publication of IT1153336B publication Critical patent/IT1153336B/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
    • H03L7/146Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
    • H03L7/148Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

DOCUMENTAZIONE
RILEGATA
Descrizione- dellJ-invenzione^,aven.te-per ti?olo : _ , _ ".DISPOSITIVO- NUMERICO -DT-SINCRQNI ZZAZIONE .DI_OROLOGIQf a .nome . S.OCIETE ANONYME._DE_TELEC.OMMUNICAIIONS-di ..na= ?-?-- --_ -zioriali-t? Jr-anc.e.S-e-, __co.n_.se.de . aJParigi-..
? Inventore : Signor G?rard, Jacques Marie BODY, Depositata il.. 2 Novembre 1982__con_ il _N . 24 023 ??82 O O
? ? _ I
RIASSUNTO _ _ , La presente invenzione concerne la sincronizzazione di '_ s .egn .ali di orologio ris petto ad un orologio di I I
riferimento preparato .
_ L_| i nvenzione consiste sostanzialment e_ nell 'utili zzare un comparatore di fase numerico, il quale valuta ? la differenza di fase tra l ' orologio locale e l 'oro-? logio di riferimento, nonch? un dispositivo che fornisce il valore medio della tensione rappresentativa j deli a dett a differenza. L ' invenzione prevede anche di memorizzare l 'ultima differenza di f ase istanta- j nea appena si verifica la perdita di un impulso 'orologio di riferimento ?
Applicazione alla sincronizzazione di reti di corine ss ione
o o o o o
La presente invenzione concerne un dispositivo numerico di sincronizzazione di un segnale di orologio di-frequenza locale ? su un segnale di orologio di frequenza .incidente fe, comprendente un .anello ..di as servimento di fase comportante primi mezzi atti ?a discriminare numericamente la.differenza, di fase esi nonch? stente tra i segnali di frequenze,f e.f ^ secondi.
0 s
mezzi atti a convertire__la detta._.differenza _in una _ (.tensione , il valore .medio .della detta tensione,essen? do _ottenuto_su.un periodo,,del..segnale di riferimento f , comandando un oscillatore che fornisce il segnar-0 f le alla frequenza asservita fs. ..._ _ _ _Un .simile_dispgs.itivo_viene utilizzato come base di tempo in una rete di connessione. _ _ __ Una rete di connessione deve essere suscettibile di ricevere dei_segnali numerici presentanti una gamma_ _ che va fino ad uno scorrimento di una pluralit? di trame. L1avviso G 811 del CCITT specifica il periodo separante due salti di trama a 70 giorni, cosa che impone una precisione degli oscillatori su-l -1 1
periore_a 10 , il che impone^la sincronizzazione delle reti di connessione.
Il collegamento di sincronizzazione ? costituito da un segnale a 2048 kHz la cui precisione relativa a lungo termine ? di 1?'-11 Questo collegamento tende a sincronizzare l?orologio locale pilota della rete con l'orologio di riferimento.
- 3 - IHU. URLYnm wiii-i i ? ?
JUa_p.resent.einvenzione _?_dir_ejti a. a ,corre_gger e__l a .?ase_dellJ.orQlagio_ locale . de Udrete sincronizzandola .sull?or_olog io_pil o_t a f fornita dal col legamento ?i _s.incrom zzaza_one_._
Un disposit ivo del tipo suddetto ? descritto nel Brevetto americano 39 89 931 .
La domanda di Brevetto Europeo 0 025 217 insegna inoltre, sempre partendo da un dispositivo di questo
I tipo, di memorizzare la differenza di fase fra i segnali d'orologio incidente ed asservito onde mantenere, in caso di perdita del ritmo incidente di sincronizzazione f?, la correzione di frequenza esistente prima della perdita di ritmo .
Tuttavia, la rivelazione di fase si effettua in questo caso mediante un secondo oscillatore destina- :o a contare gli impulsi in una data finestra* Secondo questo procedimento di rivelazione, non ? possibile misurare in continuo una differenza di fase e, inoltre, la memorizzazione di fase concerne l 'errore medio di
- - - 1_
f ase e non l' errore istantaneo. Infine, si tratta di una memorizzazione ciclica ad istanti predeterminati.
Per conseguenza, la presente invenzione si propone di evitare questi inconvenienti , di indicare un dispositivo pi? perfezionato onde consentire una memori z-T? I zazi-one fortuita, ad esempio in caso di perdita - 4 - m< i mm ?AUI C vtmintLLi
di un impulso -di orologio
. .A questo scopo, la presente invenzione , concerne un dispositivo del tipo suddetto, caratterizzato, .dal ai
fatto che comporta,? .ol tramezzi di memorizzazione, della. .differenza di fase, istantanea, emessa dai detti primi mezzi, la differenza di fase memorizzata. essendo . applicata .all 'entrata dei detti secondi mezzi, ai -j* 1 '.atto. _della_sparizipne_ di un. impulso del. segnale di. orologio, incidente f . terzi mezzi adatti a paragonare la differenza di f ase is tantanea emess ? dai detti primi jnezzi_e_ la__dif f ereiza di fase memoriz-_ zata emessa dai detti mezzi_di memorizzazione, i detti, terzi mezzi essendo _capaci di non autorizzare_ la rii presa della differenza di fase istantanea ^e _non_dopo una identit? delle dette differenze di fase .
Secondo una preferita forma di realizzazione del dispositivo oggetto dell' invenzione, i detti terzi mezzi sono capaci di generare un segnale di e di _fjLse all'entrata di un multiplexore, il detto se-? gnale di selezione consenta fendo anche di bloccare
1 * avanzamento di un contatore dei detti primi mezzi, per accelerare la ricerca dell ?identit? delle dette fasi .
Altri vantaggi^caratteristiche dell 'invenzione deriveranno dalla lettura della seguente descrizio ne 5 IWli. DIVANI mi 8 TEMILI
che... si._rifer.is.ee... agl i^annessi^ disegni.. _
_ La_f.igur a. 1 ? una_r_appresentazione__schemat?ca _ . .dell anel 1 o di f as_e._ secondo^il _tro vat.o. ; _ _ ? _ la fi gur a, .2 _?_ tuia _r appre s en t azione _dello_ stato. _ [ del_ cont_a.to.re . e_ .del decontatore. . di__f_igura_l .
_ .la_f igur a_ .3, r appre senta. 1 a_curva _c ar a 11 er i.s tic a del discriminatore di fase numerico della figura 1 _ in modo asservito; _
_ la figura 4 mostra una forma di realizzazione de: dispositivo di figura 1 con memorizzazione della sfasatura; _
la f igura 5 ? una vista particolareggiata dell ? anello della figura 4.
Con riferimento alla figura 1 , il segnale f del-?" 1 'orologio di riferimento ? applicato all 'entrata di un contatore 1 ad N stati, mentre il segnale ?g _ ^ dell?orologio locale ? applicato all ?entrata di un ( decontatore 2 ad N stati, parimenti. Il contatore 1 e il decontatore 2 forniscono rispettivamente un segnale rappresentativo dello stato di fase dei segnali di frequenza fg e f? all 'entra?a di un addizicj natore 3 parimenti ad N stati . Pertanto 1 ? addizionai tore 3 pu? effettuare la differenza tra le fasi di questi due segnali.
Lo stato del contatore 1 e del decontatore 2 ?
HXU. URLTftW I U luiwnuubi
? [iLLustrato-sulla- figura -2-.. -Cosi,- ad-esempior -a -un. ? U -I I
- periodo- orologio-f - . corrisponde-:lo._stato- jru-AL-perio -! e i do seguente, il contatore 1. s ? tro vera nello stato- j -n+1_. Invers amente ,-_quando_il. -decontatore 2 si trova J. _
! nel l o? stato _ p. .e ss o_p ass a_al Lo _ s t at o_ _p-_1_ neL opericelo _ -s.uccessivo_*__Se_l_jdue_o.ro.logi- .f i e _f ..si. .trovano . in^; . . . stati- di -?ase diverse, e cio? s? as ati nel.. .temp.o_,_.l_'.ad- _ . _ . dizionatore. 3 si trova in uno stato. n+p quando_il. con _ _ tato re J ._si_tr.ov_a_nello_. stato_n. e_il dec.ont atore__2-_j _ _ -Si?trova ..nello- stato -P-._ Supponendo, come nella figu- _
t
>a 2 _c he_ l_'_o r o_lo gio _1 oc al e. ? _sia ritardato, _ _quando_ _ i 3 1 __J.il_ .contatore, _1__p_as.s_a._al lo _s tato n+1 , il de contatore | _
2. si trova ancora nel_lo__st ato _p.,__e _ quindi _ addiziq^ _ natore 3 si trova nello stato n+p+1 ? _ _ _
Quando il decontatore 2 avanza nel periodo successivo, esso passa allo stato p-1 e quindi sostituisce
. ! *
1 1 addizionatore 3 allo stato n+p. Siccome i segnali di orologio f g e f ^ hanno lo stesso periodo ma son? semplicemente sfasati in fase, gli stati n+p+1 e^ _
jn+p dell ' addizionatore 3 si riproducono periodica-I
| mente durante un periodo del segnale f di __orolog_io _ _ 'di riferimento^ Se il periodo di riferimento corrisponde a 2 IT e lo sfasamento corrisponde a , lo stato
I
medio in uscita dell ' addizionatore 3 su un periodo ! _ . di riferimento ? uguale a: _ _
2if -(?+?+1 ) - ? (?+?) - - ? - = ?+? -2??" 21? 2?*'/
, . Il segnale, rappresentante ..lo stato dell ' addiziona. tore 3. viene.. .applicato all 'entrata di un conver_ti.tore_nu- _ _ merico analogico 4, cosa che cons.ente di ottenere una tensione proporzionale,, all a differenza ?di_ fase,. _ _ Questa tensione :.v viene utilizzat_a_per comandare, un oscillatore 5 a frequenza controllata. . .
La tensione media V . su un periodo del segnale _ di riferimento , vari a propor zional emt e_ a in .quanto 1 ^ addiz ionatore_ 3_ present a uno_ s t ato, medio uguale
?,
a_^?P?. r-r ? L'oscill atore 5 comporta, alla sua entra-2ir ? " . . t a, un ? i 1 tr o R C , non rappresen tato su Ila ? i gur a 1 , con costante di tempo di grande_zz_a__ opportuna, il quale consente di ottenere questa tensione^ media V^. Per- , tanto, il valore V medio varia in modo continuo proporzionalment e alla differenza di fase esistente tra i due orologi. Questo autorizza ad ottenere una jesatta_ inserzione sulla frequenza di riferimento _ i st antanea dell ? oro 1 o gio f^ . Nella pratica, il_?iltro RC pu? essere abolito, la sua funzione essendo allora assicurata dai circuiti di entrata dell 'oscillatore k comandato in frequenza.
All 'uscita dell 'oscillatore 5? si ottiene la frequenza ? asservita in fase sulla frequenza f^.
m> bfiLH'tH? Oiiu ? o TUHJ uuuui
_ _ [ Pertanto il discrimina tore_di Pese seco.ndo-L'jjii??^
! venzione. comporta il ceHi_atnre__l_nojich? il decantate >.re ..
1
1
< 2, l' addizionatore 3 e il convertitore numerico-ana
1 i
! locrico 4: esso ? caratterizzato dal rapporto K 1 tra
1 \
la variazione massima di tensione V continua ottenuta
i ? all 'uscita del convertitore 4 e la variazione massimale
I
di fase accettabile all 'entrata del discriminatore . !
i ;
j Questa variazione massimale di fase ? proporzionale :
j al numero di stati del contatore 1 e del decontatore
| 2 nonch? dell ' addizionatore 3. Il coefficiente K1 (
! . . ?
si scrive: j
j K1 = ? V max
. 21T (N-1 )
I
- 1 ? ? - - - j
i L 'errore di fase misurato ? una funzione perioi
dica dell'errore di fase vero? con una ampiezza di
2??> (N-1 ) .
La figura 3 illustra la curva caratteristica dei-^l'errore di f ase, la quale ? una curva continua a
i
j denti di - sega di periodo 2TT'N.
I
La figura 4 rappresenta, pi? dettagliatamente e
in una forma di realizzazione preferita, l' anello
I
di fase della figura 1 . In caso di perdita r del ritmo incidente f^, risulta interessante memorizzare l 'errore
l
di fase precedente onde mantenere la correzione di
- -I
frequenza esistente prima della perdita del ritmo.
-I
I
- A questo .scopo- si-dispoue-un-registro? 7? il-qual.e memo. rizza.-?l s egnal.e._emesso_ dall-*_addiz.iona.to.r-e? 3.,? rappre^ .. sentante ..la_diff erenz a, di fase fra il ritmo loc ale f e . il. ritmo incidente f . 11 ritmo incidente .f _ ? . ricevu e e
to dal contatore 1 ad N ..stati come .pure da..un dispositi I
vo 6 di...rivel azione, .di ,perdi.ta..di orologio di. rifer imen to . Il dispositivo 6 rivela una perdita di segnale di orologio f^ appena manca un impul so di orologio e fornii sce un segnale, all'entrata del registro _ 7_f ^rappresent a tivo della buona ricezione del segnale di entrata f e e che autorizza il carico del segnale di usci t a dell 1 addi zionatore 3 all 'entrata di un multiplexore { . Inoltre il dispositivo 6 di rivelazione fornisce, alla sua uscita, un segnale rappresent ativo della perdita dell *
di riferimento che ? applicato al multiplexore 8. Il mul tiplexore 8 rende valida allora la fase memorizzata dal registro 7 nel momento stesso della per dita. Durante la di riferimento
perdita del segnale di orologioV'?B^, il contatore 1
? bloccato e l?uscita dall ' addizionatore 3 varia al ritmo del decontatore 2 che riceve il segnale HSYN d'orologio locale. Il multiplexore 8 trasmette allo? ra l?ultimo risultato dello sfasamento fornito dall 'addizionatore 3 e contenuto nel registro 7 , Questo segnale 'rappresentativo dello sfasamento ? applicato dopo l ?uscita dal multiplexore 8, e, sia che
- 10 - uiv-iiuu w?'-" - ? '
esista-perdi-ta di orologio di riferimento f _ o meno.,
8
si _ inserisce all 'entrata di un convertitore numerico i anal ogico 4.
? Appena l 'orologio di riferimento f riappare, la ? {convalida di fase fornita dal contatore 1 v ?iene ritardata fino al momento in cui il segnale ottenuto all'uscita dell ' addizionatore 3 risulti identico al segnale di sfasamento memorizzato fornito dal registro-7. Durante questo tempo, il contatore 1 rimane bloc-j cato, onde compiere il ciclo pi? rapidamente, mediante applicazione di un sgnale X fornito dal dispositivo
6.
Il convertitore numerico-analogico 4 fornisce
alla sua uscita una tensione proporzionale alla diff ?erenza di fase, che comanda un oscillatore 9 controllato I in frequenza. Il valore medio di questa tensione, ottenuto mediante un filtro RC non rappresentato, disposto all 'entrata dell'oscillatore 9, su un periodo del segna- > le di riferimento fg, varia direttamente e proporzic nalmente a 9^ ovvero allo sfasamento. L'oscillatore 9 ? termostatizzato e consente di generare un segnale
a cresta
di 1 ,4 V, crestaV, a 16, 384 kHz, ad esempio, con uni 1
?8
stabilit? di circa 10 nella gamma 0?C a 50?C.
Un divisore (10) divide per. 8 la frequenza fornii :a dall 'oscillatore 9 e fornisce alla sua uscita un se- ; _gnal e H_ S_.Y_ 1L._ L.a . t ens io ne ..di._con.tr-o 1 lo. di frequenza ? compresa, fra .- . 3, 5 V e 3, 5...V_e_compor_ta -una JV ar ia-_ .z.?Qne_-di_..f.r-equenz.a_di_un._c-en.tinaio._d?__her_tz-_per_vol-t _ sulla . f.re.quenz.a _ 1_6_,_3M_ kHz.. _
_ La figura 5 rappresenta in maniera dettagliata il dispositivo di rivelazione 6 della figura 4 in .modo. me? mori zzato . Esso si compone di diversi elementi.. Il segnale di riferimento HREF entrante viene applicato . _ all ' entrata di un monostabile 65 dopo una doppia inver-I
sione, nella realizzazione descritta, mediante i due _ invertitori 61 e 62 posti in serie, i quali restituiscono pertanto il segnale HREF all 1 entrai a del monostabile 65. Questo mono stabile 65 fornisce sull a sua uscita Q un ? segnale PHREF ed il relativo complemento sulla sua uscita Q. Il segnale PHREF ? un segnale "uno" appena manca un impulso nel segnale HREF di entrata ed ? un segnal e "zero" dopo un secondo di presenza continua del segnale HREF di entrata. Esso ? rappresentativo dell a perdita di ? ? f ase del segnale di riferimento . Un comparatore di fase 66 riceve in entrata il segnale HREF emesso dall ' invertitore 62 come pure il segnale HSYN ottenuto all ' uscita del divisore per otto ( 10) , all ' uscita del dispositivo numerico di sincronizzazione . Il comparatore di fase 66 consente di seglfere la fase dell 'orologio di carico HCH che si trova sia in fase, sia in opposiziona di fase - 1 2 - INU? UKumu
con HSYN, e ci? onde evitare qualsiasi rischio, dovuto alle variazioni di stato, -dellladdiaionatore. 3.. .
Questa, scelta _viene_. effettuata, .mediante un circ?ito. "?" ..esclusivo 6.7, il quale riceve, da un lato, il risultato, del paragone effettuato dal comparatore di fase 66, e, . d' altro .lato., il segnale HSYN. Il segnale HCH em?sso dal circuito. 67. viene _app.lic.ato . al l' entrata di un cj.rcuito ET 68 che convalida il segnale HCH mediante un segnale VHCH di convalida di orologio di carico che sar? indicato ulteriormente . Il segnale HCHV emesso dal circuito 68 viene applicato al registro memorizzatore 7 come segnale di carico? Inoltre, il segnale di orologio di riferimento entrante HREF, dopo inversione in HREF mediante l ' invertitore 61 , viene applicato all 'entrata di una bilancia 64, di cui l ' entrata D riceve lo stesso segnale VCHC. L 'uscita Q di questa bilancia 64 fornisce un segnale che convalida il segnale di orologio di riferimento entrante HREF all 'entrata del circuito
ET 63. Il segnale HREFV uscente dal circuito 63 viene applicato all'entrata del contatore 1 . Il decontator t-e
2 riceve il segnale HSYN di orologio di sincronizzazione ottenuto all 'uscita del dispositivo di sincronizzazione oggetto dell 'invenzione ed applica il proprio segnale di stato all 'entrata del circuito di addizione 3. Nello stesso modo indicato nelle figure anteriori, il 1 o m lifiLTARI OALf i c vtiiunuu
ci rculto?di_addizione_3_e?f-et -tua^una.addizione_de gl?-S-ta_ -ti?de1-contatore?1_e_del decantatore?2?e-fornisce?i pr? p rio_risultato, all'en.trata_del _multip-lexore 8 e del regi=_ -S.tro.memorizzatone?7_.
Questa gr.ande.z.za_rappres_en.t_ativa della.differenza di _ fase memorizzata, emessa dal registro 7, viene applicaia_ all* entrata di un circuito ,di paragone 69 che riceve _ parimenti la differenza di fase normale emessa dal cincuito di addizione 3* Pertanto il circuito di paragone 6 9 pu? paragonare lo stato della nuova fase con l?ultimo stato di fase. Il risultato del paragone viene applicato all'entrata di un circuito "NO-E" 70. Questo circu? :o 70 riceve anche il segnale PHREF rappresentativo della presenza del segnale di orologio di riferimento emesso dal circuito 65. Il risultato del circuito 70 viene appi.icato all'entrata di una bi.lanci.a 71 la cui. entrata J sii. trova a massa, mentre l'entrata K riceve il segnale PHREF rappresentativo della perdita dell'orologio di riferimen to. Il segnale di orologio di carico HCH emesso dal cir? cuito "0" esclusivo 67 viene parimenti applicato.all 'entrata orologio della bilancia 71
Sull'uscita Q della bilancia 71 si ottiene il segnale VHCH che risulta pertanto sincronizzato dal segnale HCH. Questo segnale VHCH, rappresentativo del modo di funzionare normale (asservito) o memorizzato, viene pertanto I?B. IM ISALVIe ffiBDEm
applicato all?'entrata- del circuito ET 68- come..pure ?1'
1 '.entrata .della bilancia. 64?- Questo segnale VHCH vie ne
anche -applicato all 'entrata. A .del .multiplexore 8 ir
cui esso- .comanda la scelta della differenza. di_.?-ase_ appli-
cata .al convertitore 4. .In effetti, quando, il segnai e VHCH ? uguale a zero, il .multiplexore 8 *sposta, Vier-
so. l'usci ta, 1 'entrat a 0 _e cio? la ?ase memori zzat
emessa dal_registro 7, e, quando il segnale VHCH ? vgua-
le ad 1, il multiplexore 8_ sposta, verso 1 'uscita., 1 'en-
trata 1, cio? la fase normale _usce_nt e dal circuito c1 addi
zione 3
Per tanto, riassum endo :
in funzionamento normale: PHREF = 0 e VHCH = 1.
in caso di perdita, PHREF = 1 e allora il segnai ? VHCH
passa a zero con sincronizzazione mediante HCH j
tare di distoreere un impulso HCHV, mentre la di
za di fase, memorizzata nel registro 7, viene si (stata
dal multiplexore 8 verso il convertitore 4.
in caso di ripresa, quando PHREF passa da 1 a 0, onde
evitare un salto fra lo stato memorizzato e lo
in uscita del circuito di addizione 3, l'uscita dal
circuito 3 all'entrata del multiplexore 8 (ed un |nuo-- - dopovo carico nel registro) non si convalida se non^ ssersi
assicurati circa l'identit? (mediante il comparatore
69) dello stato memorizzato (nel registro 7) e dello _ stato .esislente^alllnscita. dal circui-to_di_addiz?Qne^3-. _ : _ j _ Il_segnaLa_VRCH_auto.ri.zz a an.che_il__raulilplfixag3.i0_s.in- _ l_cmn.Lzz_at.o_con.. il segnale_HCH jnedi.ant e il . mul t iplexo.r e__8.. _ _ XI segnale VHCH blocca anche il contatore 1 dopo Lin- _ cronizzazione mediante il seqnale HREF a livello del circulto 63 mentre il comparatore 69 stabilisce una non ?
identit? tra il val .ore me -mori ?zzato e i .l valore emess |o
dal circuito di addizione 3. i
Questo accelera la ricerca dell ' identit? bloccan Tdo
il contatore 1 grazie al circuito ET 63 quando il se I'gna-? - -| -?le VHCH ? uguale a zero.
In effetti, mentre PHREF ? uguale a 1 , il decont?tore
I
2 continua a decontare. Dopo ima ripresa dell Orologio incidente, il segnale PHREF passa a zero e, se la frefosse ' 1 quenza HREF SEKS molto vicina alla frequenza asservita
. f?
?HSYN, il contatore 1 e il decont?tore 2 effettuerebbero
il loro ciclo alla stessa velocit? ed il segnale IDENT
- - - - ? - ? - - - ? - -}?
'emesso dal comparatore 69 tarderebbe ad apparire . Per
^questo, il bloccaggio del contatore 1 mediante il segnale VHCH risincronizzato da HREF, risulta particolarmente vantaggioso .
Nello stesso modo di quello in asservimento, il segnale emesso dai multiplexore 8 viene applicato all 'entrata
di un convertitore analogico 4.
i ?
Il convertitore numerico-analogico 4 fornisce in
- 16 - ?W-T u
uscita una tensione .proporzionale alla differenza
fase memorizzata^ che comanda in uscita un oscillai i
9 controllato,in frequenza.. L'.oscillatore 9 ? termo-*_
_ ,_s_t.atizzato e..consente di generare un segnale _di._1_,4 jv cresta
a cresta a 16,384 kHz, ad esempio,,con una stabilit?
^ 8
di.circa 10... nella gamma da 0?C a 50?C.
Un divisore (10) divide per otto,la frequenza fai nita dall'oscillatore 9 e produce in uscita jun segnale HSYN. La tensione di controllo di frequenza ? compresa fra - 3,5 V e+3,5 V e comporta una variazione
di frequenza di un centinaio di hertz per volt_sull? frequenza _16_,384 kHz._ _
Un simile dispositivo risulta particolarmente inte ressante per sincronizzare i segnali di orologio di
una rete di connessione rispetto ad un orologio di riferimento trasmesso mediante un collegamento di sin cronizzazione
RIVENDICAZIONI
1 ) Dispositivo numerico di sincronizzazione di un segnale di orologio di frequenza locale f su un segnale di orologio di frequenza incidente fe, comprendente un anello di asservimento di,fase che comporta primi mezzi atti a discriminare numericamente
la differenza di fase fra i segnali di frequenze f
fS-nonch? secondi mezzi atti a convertire la detta diffe

Claims (4)

1 7 - MS. m SM 5 raion
irenza j.n-.una_tensiQne.,_.-il?valore^medio- -dellcu-dett a 4
_ |.tensio ne e s sendo__o,t tenuto. _su__un .per io do. .del? s egnal e
4.di rif erimento__? e _e,,e.om andando.. .un _ o s c i 11 a t ore. _.c he . fornisce il. segnale alla frequenza asservita f car at.t er iz z ?t o.
oltre ai s
dal fatto che ,cpmport_a_ SHKks mezzi., di. memori zzazione.._del. . , fla diff er enza di fase istantanea emes sa dai detti primi _ j ine zzi , 1 a differenza di fase memorizzata essendo applicata | all 'entrata dei detti secondi mezzi al momento della sparizione di un impulso del segnale di orologio incidente terzi mezzi atti a paragonare la differenza di
jf ase istantanea emessa dai detti primi mezzi e la diffedi fase memorizzata emessa dai detti mezzi di memorizzazione, i detti terzi mezzi essendo atti a non autoriz? zare la ripresa della differenza di fase istantanea ;se non dopo che si sia verificata una identit? delle dette differenze di f ase
2) Dispositivo secondo la rivendicazione 1 caratte? rizzato dal fatto che i detti terzi mezzi sono atti a generare un segnale di selezione di fase all ' entrata di un muti ipl exore, il detto segnale di selezione consentendo anche di bloccare 1 ' avanzamento di un contatore dei ?ietti primi mezzi, per accelerare , la ricerca dell 'identit? -dette fasi.
Uff .Brev. IMG. CAL VANI, SALVI & VERONELLI
CcJO
et/
IT24023/82A 1981-11-03 1982-11-02 Dispositivo numerico di sincronizzazione di orologio IT1153336B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8120582A FR2515902B1 (fr) 1981-11-03 1981-11-03 Dispositif numerique de synchronisation d'horloge et son application aux reseaux de connexion

Publications (3)

Publication Number Publication Date
IT8224023A0 IT8224023A0 (it) 1982-11-02
IT8224023A1 true IT8224023A1 (it) 1984-05-02
IT1153336B IT1153336B (it) 1987-01-14

Family

ID=9263648

Family Applications (1)

Application Number Title Priority Date Filing Date
IT24023/82A IT1153336B (it) 1981-11-03 1982-11-02 Dispositivo numerico di sincronizzazione di orologio

Country Status (3)

Country Link
FR (1) FR2515902B1 (it)
GB (1) GB2112236B (it)
IT (1) IT1153336B (it)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3401486A1 (de) * 1984-01-18 1985-07-25 Bayer Ag, 5090 Leverkusen Verfahren und mittel zur verhinderung von erdoellagerstaettenblockierungen durch emulsionsbildung aufgrund von asphaltenabscheidungen
US5258720A (en) * 1984-03-02 1993-11-02 Itt Corporation Digital sample and hold phase detector
GB2267617B (en) * 1985-04-15 1994-04-27 Int Standard Electric Corp A digital sample and hold phase detector
GB2199708B (en) * 1986-11-01 1991-05-01 Storno As Digital automatic frequency control
US5228057A (en) * 1989-11-15 1993-07-13 Telefonaktiebolaget L M Ericsson Method of determining sampling time points
EP0609967B1 (en) * 1990-06-29 1998-03-11 Analog Devices, Inc. Apparatus for detecting phase errors
ES2048681B1 (es) * 1992-10-30 1995-01-01 Alcatel Standard Electrica Sintetizador digital de frecuencias.
US5861842A (en) * 1997-08-29 1999-01-19 Space Systems/Loral, Inc. Spacecraft disciplined reference oscillator
US7194056B2 (en) * 2001-06-25 2007-03-20 Rambus Inc. Determining phase relationships using digital phase values
JP4356946B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Pll装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940558A (en) * 1975-01-31 1976-02-24 Digital Communications Corporation Remote master/slave station clock
US3989931A (en) * 1975-05-19 1976-11-02 Rockwell International Corporation Pulse count generator for wide range digital phase detector
JPS5821967B2 (ja) * 1977-11-07 1983-05-06 日本電気株式会社 位相同期装置
JPS594900B2 (ja) * 1979-09-03 1984-02-01 日本電気株式会社 クロック再生回路

Also Published As

Publication number Publication date
IT1153336B (it) 1987-01-14
IT8224023A0 (it) 1982-11-02
FR2515902A1 (fr) 1983-05-06
GB2112236A (en) 1983-07-13
FR2515902B1 (fr) 1985-12-06
GB2112236B (en) 1985-06-19

Similar Documents

Publication Publication Date Title
IT8224023A1 (it) Dispositivo numerico di sincronizzazione di orologio
US3626307A (en) Counting system for measuring a difference between frequencies of two signals
US3024417A (en) Proportional digital synchronizer
IT8267919A1 (it) Procedimento e strumento per la misura dell&#39;ampiezza di un segnale periodico fortemente affetto da rumore e senza riferimento di fase
JPS62207012A (ja) デジタル移相器
JPS5817745A (ja) 同期検出方式
US5228035A (en) Synchronizing system in digital communication line
WO1997030357A1 (en) Phase- and frequency detector
GB1398607A (en) Speech interpolation systems for time-division multiplexed signals
SU454704A1 (ru) Устройство дл определени частоты стаффинга вторичных цифровых систем св зи с икм-вд
SU743163A1 (ru) Фазовый дискриминатор
SU970681A1 (ru) Преобразователь частота-код
SU617747A1 (ru) Цифровой след щий фазометр
SU922948A1 (ru) Устройство для автоматической настройки дугогасяшего реактора i
SU475740A1 (ru) Устройство контрол канала св зи по переходным характеристикам
SU883785A1 (ru) Устройство дл измерени дифференциальной фазы
SU1539999A2 (ru) Устройство автоматической подстройки частоты
SU692062A1 (ru) Устройство дл управлени тиристорным регулируемым автономным инвертором с широтно-импульсной модул цией
SU587403A1 (ru) Цифровой пол рно-координатный автокомпенсатор
SU1443173A1 (ru) Устройство фазовой автоподстройки частоты
SU1698987A1 (ru) Устройство автоматической подстройки частоты
SU1679642A2 (ru) Устройство синхронизации тактовых генераторов узлов цифровой коммутации
SU1003382A2 (ru) Устройство дл измерени дифференциально-фазовых искажений
SU1109913A1 (ru) Цифровой синтезатор частот
SU944079A1 (ru) Синхронный самонастраивающийс фильтр