IT8021908A1 - Sistema di memorizzazione seriale per elaboratori di dati - Google Patents
Sistema di memorizzazione seriale per elaboratori di dati Download PDFInfo
- Publication number
- IT8021908A1 IT8021908A1 IT1980A21908A IT2190880A IT8021908A1 IT 8021908 A1 IT8021908 A1 IT 8021908A1 IT 1980A21908 A IT1980A21908 A IT 1980A21908A IT 2190880 A IT2190880 A IT 2190880A IT 8021908 A1 IT8021908 A1 IT 8021908A1
- Authority
- IT
- Italy
- Prior art keywords
- data
- storage means
- data storage
- processing system
- locations
- Prior art date
Links
- 238000013500 data storage Methods 0.000 claims description 164
- 230000004044 response Effects 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 25
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- KVCQTKNUUQOELD-UHFFFAOYSA-N 4-amino-n-[1-(3-chloro-2-fluoroanilino)-6-methylisoquinolin-5-yl]thieno[3,2-d]pyrimidine-7-carboxamide Chemical compound N=1C=CC2=C(NC(=O)C=3C4=NC=NC(N)=C4SC=3)C(C)=CC=C2C=1NC1=CC=CC(Cl)=C1F KVCQTKNUUQOELD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
- G06F5/085—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register in which the data is recirculated
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
- Image Input (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Description
D E S C R I Z I O N E
dell'invenzione avente per titolo:
"Sistema di memorizzazione seriale per elaboratori di dati"
Riassunto dell'invenzione
Viene fornito un sottosistema di memorizzazione seriale per un elaboratore di dati. Il sistema include un primo elaboratore e un primo dispositivo di memorizzazione di dati includente una molteplicit? di posizioni destinate a memorizzare dati. Un secondo disnositivo di memorizzazione di dati include una molteplicit? di posizioni destinate a memori: zare dati. E' previsto un dispositivo di controllo associato al primo elaboratore che. provvede a selezionare una della molteplicit? di posizioni di memorizzazione di dati del primo dispositivo di memorizzazione di dati come finestra di accessi per accedere al secondo dispositivo di memorizzazione di dati cos? che il primo elaboratore ottiene l'accesso ad almeno una della molteplicit? di posizioni di memorizzazione di dati del secondo dispositivo di memorizzazione di dati indirizzando la p?sizione selezionata fra la pluralit? di posizioni di memorizzazione di dati del primo dispositivo di memorizzazione di
dati. Il sistema include inoltre un secondo elaboratore che, in risposta al primo elaboratore, provvede a trasferire dati fra la posizione selezionata della molteplicit? di posizioni di memorizzazione di dati del.primo dispositivo di memorizzazione di dati e almeno una della molteplicit? di posizioni di memoriz zazione di dati del secondo dispositivo di memorizzazione di dati.
Descrizione dell?invenzione
La presente invenzione si riferisce a sistemi di calcolo e a sottosistemi di memorizzazione di dati e, pi? particolarmente, ad un sistema di memorizzazione di spazi d'indirizzo multi-dimensionato utilizzante dispositivi di memorizzazione a blocchi.
Un problema che continua a presentarsi ai progettisti di calcolatori e ai programmatori di calcolatori ? la necessit? di ridurre al minimo il costo di memoria di un calcolatore senza aumentare il tempo di accesso richiesto per localizzare i dati desiderati. I dispositivi di memoria dai quali i programmi di calcolatore derivano dati diretti sono chiamati, di norma, memorie principali o primarie e come tali devono essere in grado di fornire dati dimensionati secondo varie lunghezze, ovvero in forma di parole. X dispositivi di memoria secondar
memorizzano grandi quantit? di dati che vengono forniti alla
memoria primario in forma di blocchi sotto il controllo di
istruzioni di scrittura e lettura date dal programmatore.
Inoltre, nella tecnica, un'informazione di indirizzo per un elemento di dati viene solitamente trattata come un elemento di dati vero e proprio. La rappresentazione massima di un dato oggetto ? divenuta la rappresentazione massima di un indirizzo Di conseguenza, l'architettura dei calcolatori ? stata ingrandita per memorizzare indirizzi pi? grandi e informazioni d'indiriz zo ampliate, con un conseguente aumento dei costi. L'alternativa a tale estensione ? la riduzione dello spazio d'indirizzo ma ci? conduce ad un'utilizzazione limitata del calcolatore.
Le memorie della tecnica nota sono state tecnicamente limitate a liste lineari ad accesso casuale o sequenziale, che spesso richiedono che il relativo contenuto venga continuamente riorganizzato mediante istruzioni programmate. Memorie tipiche sono organizzate come liste unidimensionali, lineari, organizzate a parole, ad accesso casuale o sequenziale. Inoltre, cataste e code sono esempi di strutture d'informazioni comunemente usate che non sono ad accesso casuale.
F' stato pure proposto di impiegare matrici multidimensionali come dispositivi di memoria. Le memorie della tecnica nota includono matrici con indici al piede,che vengonc linearizzate attraverso tecniche complesse di conversione d'indirizzo. La dimensionalit? specifica il numero di coordinate di una memoria. In una memoria lineare unidimensionale, organizzata a parole, ad accesso casuale, una matrice a n dimensioni e linearizzata. Per tale linearizzazione ? richiesta un'estesa manipolazione di programma.
E' sorta cos? la necessit? di una memoria multidimen sionale che sia invisibile o interna alla struttura fisica del calcolatore per la memorizzazione e il trasferimento di blocchi di informazioni e che non richiede manipolazione da parte del programmatore. Tale sistema di memoria permetterebbe di aumen tare la quantit? di spazio di memoria in un elaboratore di dati senza aumentare i requisiti di indirizzamento della memoria principale. E' sorta l'ulteriore necessit? di impiegare dispo sitivi di memorizzazione a blocchi in combinazione con tecnicie di accesso diretto in memoria per realizzare la tecnologia attuale in dispositivi di memoria.
In conformit? alla presente invenzione, viene forniio un sottosistema di memorizzazione seriale per un elaboratore ci dati. Il sistema include un primo elaboratore e un primo dispositivo di memorizzazione di dati includente una pluralit di posizioni di memorizzazione di dati. Un secondo dispositive di memorizzazione di dati include una pluralit? di posizioni di memorizzazione di dati. E' previsto un dispositivo di contro lo che ? associato al primo elaboratore per selezionare una della pluralit? di posizioni di memorizzazione di dati del primo dispositivo di memorizzazione di dati come finestra di accesso per l'accesso al secondo dispositivo di memorizzazion di dati, cos? che il primo elaboratore ottiene l'accesso ad
almeno una della pluralit? di posizioni di memorizzazione di dati del secondo dispositivo di memorizzazione di dati indiriz zando una selezionata della pluralit? di posizioni di memorizzazione di dati del primo dispositivo di memorizzazione di dati. Il sistema include inoltre un secondo elaboratore che in risposta al primo elaboratore, provvede a trasferire dati fra la posizione selezionata tra la pluralit? di posizioni di memorizzazione,di dati del primo dispositivo di memorizzazione di dati ed almeno una della pluralit? di posizioni di memorizzazione di dati del secondo dispositivo di memorizzazione di dati.
Secondo un altro aspetto della presente invenzione, viene fornito un sottosistema di memorizzazione per un elabori tore di dati. Il sistema include un primo elaboratore e un dispositivo di memorizzazione di dati ad accesso casuale associato al primo elaboratore includente una pluralit? di posizio ni di memorizzazione di dati destinate a memorizzare dati. E fornito un dispositivo di memorizzazione a blocchi seriale che include una pluralit? di posizioni di memorizzazione di dati aventi capacit? variabili, per la memorizzazione di dati. Un dispositivo di controllo ? accoppiato al primo elaboratore e seleziona una della pluralit? di posizioni di memorizzazione li dati dal dispositivo di memorizzazione di dati ad accesso casuale come finestra, di accesso per accedere ad almeno una della pluralit? di posizioni di memorizzazione di dati del dispositivo di memorizzazione a blocchi seriale. E' previsto un secondo elaboratore il quale, in risposta al primo elaboratore, ? in grado di trasferire dati fra la posizione seleziona ta della pluralit? di posizioni di memorizzazione di dati del dispositivo di memorizzazione di dati ad accesso casuale ed almeno una della pluralit? di posizioni di memorizzazione di dati del dispositivo di memorizzazione a blocchi seriale. Un dispositivo di memorizzazione temporanea ? associato al primo elaboratore e un dispositivo di memorizzazione temporanea ? associato al dispositivo di memorizzazione a blocchi seriale. I dispositivi di memorizzazione temporanea memorizzano temporaneamente dati prima del trasferimento di questi fra i dispositivi di memorizzazione aumentando cos? la velocit? alla quale i dati vengono trasferiti fra i dispositivi di memorizzazione.
Per una descrizione pi? dettagliata della presente invenzione e di ulteriori scopi e vantaggi della stessa, si faccia riferimento alla descrizione che segue, considerata in unione ai disegni allegati in cui:
la figura 1 ? un diagramma a blocchi schematico dei principali componenti di un sistema di elaborazione di dati incorporante il sottosistema di memorizzazione della presente invenz ione
La figura 2 ? un diagramma a blocchi schematico pi? dettagliato di un sistema di elaborazione di dati incorporante il sottosistema di memorizzazione della presente invenzione.
La figura 3 ? un diagramma a blocchi schematico di u sistema di elaborazione di dati incorporante l'aspetto di memorizzazione temporanea dei dati della presente invenzione.
La figura 4 ? un'illustrazione grafica delle posizioni di memorizzazione di dati di una memoria a blocchi rappresentata secondo una configurazione ad anello; e
la figura 5 ? un diagramma a blocchi schematico illustrante l'impiego della presente invenzione per la multiplazione.di dati da un dispositivo di entrata/uscita.
Si faccia riferimento alla figura 1 in cui sono illustrati i componenti principali di un sistema di elaborazio ne di dati nel quale viene utilizzato il sottosistema di memorizzazione seriale della presente invenzione. Il sistema include un elaboratore di dati, identificato dal numero di riferimento 10, e un microelaboratore 12. Tranne modifiche minime, la struttura generale del microelaboratore 12 ? quale quella mostrata e descritta con riferimento alla figura 17 del brevetto statunitense No. 4.038.642 intitolato "Input/Output Interface Logic for Concurrent Operations" rilasciato a Boukntcht ed altri il 26 luglio 1977 e ceduto alla International Business Machines Corporation di Armonk. New York, detto brevetto inten dendosi qui incorporato da questo riferimento. Al microelabotatare 12 e associato un dispositivo di memorizzazione principale 14 che memorizza dati e istruzioni di programma. Un pr?? gramma vieneeseguito estraendomne le relative istruzioni dal dispositivo di memorizzazione principale 14 in modo sequenziale.
Al dispositivo di memorizzazione principale 14 ? associato un registro indirizzo memoria (SAR) 16 che memorizza l?indirizzo dell?istruzione successiva per scopi di indirizzamento della istruzione successiva nel dispositivo di memorizzazione princi pale 14 attraverso le linee di segnale 18a e 18b.
Il dispositivo di memorizzazione principale 14 include una pluralit? di posizioni, di memorizzazione in cui sono memorizzati dati e istruzioni. In figura 1 sono illustri te per esempio, le posizioni di memorizzazione di dati eg -identificate con il numero 22 e le posizioni di memorizzazione di dati e identificate con il numero 24. Le posizioni di memorizzazione di dati 22 e 24, come illustrato, sono di capacit? variabili e memorizzano dati costituiti da parole di differente lunghezza.
Il sottosistema di memorizzazione seriale della presente invenzione ? indicato genericamente dal numero di riferimento 30 ? comprende una pluralit? di dispositivi di memorizzazione a blocchi seriale, ausiliari, illustrati in figura 1, pi? particolarmente i dispositivi di memorizzazione a blocchi seriale 32 e 34. Il dispositivo 32 include una pluralit? di posizioni di memorizzazione di dati 36 aventi una capacit? corrispondente a quella della posizione di memorizza zione di dati 22 del dispositivo di memorizzazione principale 14 Analogamente, il dispositivo 34 include una pluralit? di posizioni di memorizzazione di dati 38 di capacit? corrispondente a quella della posizione di memorizzazione di dati 24 del dispositivo di memorizzazione principale 14. Bench? il sottosistema di memorizzazione seriale 30 sia illustrato come costituito da due dispositivi di memorizzazione a blocchi seriale 32 e 34, si comprender? che qualsiasi numero di dispositivi di memorizzazione,ausiliari di capacit? variabile pu? essere associato ad un corrispondente numero di posizioni di memorizzazione di dati entro il dispositivo di memorizzazione principale 14.
L'accesso al sottosistema di memorizzazione seriale 30 viene ottenuto indirizzando una posizione di memorizzazione di dati selezionata entro il dispositivo di memorizzazione principale 14 mediante il registro d?indirizzo di memoria 16 che localizza la prima o unica parola presente nella posizione di memorizzazione di dati selezionata. Pertanto, la posizione di memorizzazione di dati selezionata entro il dispositivo di memorizzazione principale 14 serve da "finestra d?accesso" al sottosistema di memorizzazione seriale 30. Per esempio, la posizione di memorizzazione di dati 22 del.dispositivo di memorizzazione, principale 14 serve da finestra di accesso al dispositivo di memorizzazione a blocchi seriale 32 e alla pluralit? di posizioni di memorizzazione di dati 36. Il dispositivo di memorizzazione principale 14. il microelaboratore 12 e ilsottosistema di memorizzazione seriale 30 comunicano attraverso un meccanismo di accesso 42. rappresentato in figura 1 sotto forma di linee di segnale 42a e 42b. Si pu? pertanto vedere che ulteriori posizioni di memorizzazione di dati ausiliarie entro il sottosistema di memorizzazione seriale 30 possono essere.aggiunte ad altre posizioni di memorizzazione di dati entro il dispositivo di memorizzazione principele 14 per aumentare ulteriormente la capacit? di memoria dell'elaboratore di dati 10 senza aumentare il numero di posizioni di memorizzazione principale indirizzabili entro il dispositivo di memorizzazione principale 14. Un aspetto importante della presente invenzione consiste perci? nel fatte che una terza dimensione viene, in effetti, aggiunta al dispositivo di memorizzazione principale 14.
Nel senso qui usato, una "posizione di memorizzazione di dati" ? costituita, ad esempio, da almeno otto bit.
Elementi di dati pi? lunghi occupano un numero assegnato di posizioni di memorizzazione contigue. Quando un elemento di dati memorizzato in una posizione di memorizzazione di dati viene trasferito, i vari bit dello stesso vengono trasferiti in modo simultaneo parallelo. Nel senso qui usato, "elemento di dati" include sia informazioni d'indirizzo sia informazioni di dati.
I dispositivi di memorizzazione a blocchi seriale 3 e 34 del sottosistema di memorizzazione seriale 30 possono comprendere numerosi dispositivi di memorizzazione a blocchi in cui i dati sono memorizzati serialmente. Questi dispositivi possono includere, per esempio, un dispositivo di memorizzazio ne ad accoppiamento di cariche fabbricato dalla Texas Instrumeits Incorporated, Modello No. TMS 3064 JL che ? un dispositivo di memoria CCD a 65.536 bit descritto nel testo "MOS Memory Data Book" pubblicato dalla Texas Instruments Incorporated nel 1978. Tale dispositivo ad accoppiamento di cariche ? descritto anche nel brevetto statunitense No. 3.947.698
ed altri il 30 marzo 1976 e intitolato "Charge Coupled Device Multiplexer.". Alternativamente, i dispositivi di memorizzazione a blocchi seriale 32 e 34 possono essere costituiti da dispositivi di memorizzazione a bolle magnetiche, ad esempio la memoria a bolle magnetiche Modello No. TIB0203
Tali dispositivi di memorizzazione a bolle magnetiche sono descritti nel brevetto statunitense No. 4.090.251
il 16 maggio 1978 e intitolato "Dubbie Memory Redundancy Storage". Inoltre, nella presente invenzione possono essere utilizzati dispositivi di memorizzazione indirizzabili mediante fascio elettronico e dispositivi di memorizzazione a fascio ottico.
Si faccia riferimento alla figura 2 nella quale ? illustrata una forma di realizzazione del sottosistema di memorizzazione seriale 30 della presente invenzione. L'elaboratore di dati 10 pu? comprendere, per esempio, un elaboratore centrale e include un'unit? di elaborazione centrale (CPU) 50 interconnessa al registro SAR 16 attraverso la linea di segnale 52. L'unit? di elaborazione centrale 50 esegue funzioni di controllo e di elaborazione di dati in risposta ad istruzioni di programma memorizzate nel dispositivo di memorizzazione principale 14. La CPU 50 ? interconnessa, attraverso un cavo di dati 54, al microelaboratore 12 entro il sottosistema di memorizzazione seriale 30. Il microelaboratore 12 controlla il dispositivo di memorizzazione a blocchi seriale 32.
Il dispositivo di memorizzazione a blocchi seriale 32 include una pluralit? di posizioni di memorizzazione di dati 36 che possono essere raggiunte una dopo l'altra, in modo seriale, in contrapposizione al modo casuale. Il dispositivo di memorizzazione a blocchi seriale 32 viene impiegato come una catasta di memorizzazione del tipo ultimo in entrata-primo in uscita (LIFO) o del tipo primo in entrata-primo in uscita (FIFO). Il tipo LIFO ? conosciuto come catasta "a spostamento verso il basso" in cui ogni nuovo elemento di dati viene aseiunto all'inizio ovvero in cima alla catasta gli elementi esistenti nella catasta venendo spinti o trasferiti verso il basso di una posizione di memorizzazione di dati. Questa operazione ? chiamata operazione di "spostamento verso il basso" (push).
Al contrario, quando si trasferiscono dati dal dispositivo di memoriz zazione a blocchi seriale 32, i dati memorizzati entro la posizione di memorizzazione di dati superiore vengono tolti dalla catasta e gli elementi restanti entro la catasta vengono trasferiti verso l?alto o vengono "spostati" verso l'alto di una posizione di memorizzazione di dati nella catasta. Questa operazione ? chiamata operazione di "spostamento verso l'alto" (pop). Per l'operazione di tipo FIFO, ogni nuovo elemento viene aggiunto in fondo ovvero alla fine della catasta e gli elementi precedenti vengono spostati di una posizione verso la sommit? della catasta quando un elemento di dati viene eliminato dalla posizione superiore della catasta. Il dispositivo di memorizzazione a blocchi seriale 32 permette che elementi di dati successivi vengano localizzati in un percorso ad anello chiuso e vengano ricuperi ti in ordine seriale man mano che essi oltrepassano un disposi tivo di lettura/scrittura fisso 58 (figura 2). Il microelaboratore 12 ? interconnesso, attraverso un cavo 60, ad un opportuno dispositivo di lettura/scrittura 58 per caricare e ricevere dati provenienti dal dispositivo di memorizzazione a blocchi seriale 32. Quest'ultimo dispositivo ? rappresentato simbolicamente in tutte le figure da una ruota rotante per indicare l'aspetto concernente il percorso ad anello chiuso e l?ordine seriale dei dispositivi di memorizzazione a blocchi seriale associati al sottosistema di memorizzazione seriale 30 della presente invenzione. Il sottosistema di memorizzazione seria e della presente invenzione si presta quindiparticolarmente bene alla realizzazione di strutture di cataste LIFO e FIFO.
Ogni posizione di memorizzazione di dati 36 entro il dispositivo di memorizzazione a blocchi seriale 32 pu? memorizzare un unico elemento di catasta che include un campo del numero di modifica automatica dell'indirizzo, o numero indice, e un campo dell'elemento di dati. I numeri indice sono assegnati in ordine numerico alle successive posizioni di memorizzazione di dati 36 contenute entro il dispositivo di memorizzazione a blocchi seriale 32. Utilizzando la presente invenzione in un modo di richiesta diretta, il microelaboratore 12 pu? rispondere ad una richiesta di numero indice posizionando il dispositivo di memorizzazione a blocchi seriale 32 attraverso il meccanismo di accesso di memorizzazione seriale rappresentato simbolicamente dalla linea di segnale 42a in modo da posiziona re la particolare posizione di memorizzazione di dati 36 avente il numero indice corrispondente in allineamento con il disposi tivo di lettura/scrittura 58.
Per operazioni LIFO e FIFO, il microelaboratore 12 ? in grado di spostare il dispositivo di memorizzazione a blocchi seriale 32 di una posizione in avanti o a ritroso.
L'elaboratore di dati 10 include istruzioni di spostamento verso il basso ("push") e di spostamento verso l'alto ("pop") per aggiungere e togliere elementi di dati dalle cataste o code di dati contenute nel dispositivo di memorizzazioni principale 14. Un'istruzione di spostamento verso il basso aggiunge un nuovo elemento di dati ad una posizione di memorizzazione di dati 36 del dispositivo di memorizzazione a blocchi seriale 32 e, nell'operazione LIFO, l'elaboratore di dati 10 sposta un elemento esistente della catasta di una posizione entro una posizione di memorizzazione di dati 36 per creare spazio per il nuovo elemento di dati aggiunto.
Al contrario, un'istruzione di spostamento verso l'alto dall'elaboratore 10 elimina un elemento di dati dal dispositivo di memorizzazione a blocchi seriale 32 e sposta i restanti elementi della catasta ad una posizione verso la sommit? della catasta. Per un'istruzione di lettura dall'elaboratore di dati 10, l'elemento di dati superiore del dispositivo di memorizzazione a blocchi seriale 32 viene semplicemente letto, mentre i restanti elementi della catasta non vengono n? spostati n? variati di numero. Analogamente, per un'istruziore di scrittura dall'elaboratore di dati 10, nuovi dati vengono scritti nell'elemento di dati superiore della posizione di memorizzazione di dati 36 del dispositivo di memorizzazione a blocchi seriale 32, ma, anche in questo caso, gli elementi della catasta non vengono n? spostati n? variati di numero. In altre parole, istruzioni di lettura e scrittura non modificane il numero di elementi di dati entro la pluralit? di posizioni di meraorizzazinne di dati 36 e non provocano alcuna variazione nel meccanismo di modifica automatica dell'indirizzo (indexing) della catasta.
La posizione di memorizzazione di dati selezionata del dispositivo di memorizzazione principale 14 (figura 2), ad esempio la posizione di memorizzazione di dati 22, serve da finestra di accesso al dispositivo di memorizzazione a blocchi seriale 32. La posizione di memorizzazione di dati selezionata 22, in effetti, rappresenta l'elemento di dati "superiore" memorizzato nelle posizioni di memorizzazione di dati 36 del dispositivo di memorizzazione a blocchi seriale 32 per quanto concerne il programma che viene eseguito nell'elaboratore di dati 10. Ouando l'elaboratore di dati 10 incontra nella sua sequenza di istruzioni di programma una istruzione di spostamento verso il basso, che include l'indirizzo di memoria principale della posizione selezionata entro il dispositivo di memorizzazione principale 14, l'elaboratore di dati 10 scrive l'elemento di dati desiderato nella posizione di memorizzazioi?e di dati entro il dispositivo di memorizzazione principale 14 e segnala al microelaboratore 12 di aggiungere un elemento di dati al dispositivo di memorizzazione a blocchi seriale 32. I microelaboratore 12 registra questo elemento di dati in una posizione di memoria vuota entro la pluralit? di posizioni di memorizzazione di dati 36 del dispositivo di memorizzazione a blocchi seriale 32 e fa avanzare il dispositivo 32 alla successiva posizione di memorizzazione di dati vuota 36. Se l'elaboratore di dati 10 incontra nella sua sequenza di istruzioni
zo di una posizione di memorizzazione di dati entro il dispositivo di memorizzazione principale 14, l?elaboratore 10 segni la al microelaboratore 12 che ? richiesto un elemento della catasta dal dispositivo di memorizzazione a blocchi seriale Il microelaboratore 12 trasferisce poi l'appropriato elemento dalla posizione di memorizzazione di dati 36 alla CPU 50 attri verso il cavo di dati 54 che, a sua volta, determina la memorizzazione dell'elemento selezionato nella posizione di memorizzazione di dati selezionata entro il dispositivo di memorizzazione principale 14 attraverso il cavo di dati 56. Il microelaboratore 12 indica quindi che la posizione di memorizzazione di dati selezionata 36 ? vuota e fa avanzare il dispositivo di memorizzazione a blocchi seriale 32 di una posizioni nella direzione appropriata.
Si faccia ora riferimento alla figura 3 nella quale ? illustrata un'ulteriore forma di realizzazione della presente invenzione e nella quale numeri uguali identificano componentL uguali e corrispondenti precedentemente identificati. Come ? mostrato in figura 1, la figura 3 illustra i dispositivi di memorizzazione a blocchi seriale 32 e 34 avente ciascuno la propria separata finestra di accesso nel dispositivo di memorizzazione principale 14 identificate come posizioni di memorizzazione di dati 22 e 24. Il microelaboratore 12 ? illustrato come includente un'unit? di elaborazione centrale CPU 70, un dispositivo di memorizzazione 72 e un registro d'indirizzo di memoria (SAR) 74 per mezzo del quale l 'unit? CPU 70 del micro elaboratore indirizza il dispositivo di memorizzazione 72 del microelaboratore. Il registro SAR 74 applica un indirizzo attraverso la linea di segnale 76 al dispositivo di memorizza zione 72 del microelaboratore e riceve informazioni d?indirizzo dalla CPU 70 del microelaboratore attraverso la linea di segna le 78. Il dispositivo di memorizzazione 72 del microelaboratore e l'unit? CPU 70 del microelaboratore comunicano attraverso il cavo 80.
Un aspetto importante della presente invenzione, come illustrato in figura 3, ? l'impiego di una disposizione di memorizzazione temporanea dei dati da impiegare con ogni dispositivo di memorizzazione a blocchi seriale 32 e 34, Entro l'elaboratore di dati 10 sono previste unit? di memorizzazione temporanea di dati 90 e 92 che comunicano con la CPU 50 attraverso cavi di dati 94 e 96. L?unit? di memorizzazione temporanea di dati 90 viene impiegata unitamente al dispositivo di memorizzazione a blocchi seriale 32, e l?unit? di memorizzazio? ne temporanea di dati 92 viene impiegata unitamente al disposi tivo di memorizzazione a blocchi seriale 34. Entro il disposi tivo di memorizzazione 72 del microelaboratore sono previste un'area di memorizzazione temporanea dei dati degli elementi della catasta 100 e un'area di memorizzazione temporanea dei dati degli elementi della catasta 102 che operano unitamente ai spositivi di memorizzazione a blocchi seriale 32 e 34.
l'unit? di memorizzazione temporanea di dati 90 ? strutturata in modo da memorizzare un unico elemento della catasta, in particolare un elemento di dati e il numero indice (modifica automatica dell'indirizzo) ad esso associato, e pu? trovar posto nel dispositivo di memorizzazione principale 14 o, come indicato in figura 3, pu? essere costituita da un registro fisico discreto. L'area di memorizzazione temporanea di dati 100, entro il dispsoitivo di memorizzazione.72 del microelabo? ratore, memorizza diversi elementi di dati dal dispositivo di memorizzazione a blocchi seriale 32 e memorizza sia un numero di modifica automatica dell'indirizzo sia uh elemento di dati Quando elementi di dati vengono aggiunti a posizion di memorizzazione di dati entro il dispositivo di memorizzazio ne a blocchi seriale 32, ciascun elemento di dati avanza dal dispositivo di memorizzazione principale 14, attraverso una finestra di accesso quale, ad esempio, la posizione di memorizzazione di dati 22, all'unit? di memorizzazione ausiliaria di dati 90 e quindi all'area di memorizzazione temporanea di dati 100 entro il dispositivo di memorizzazione 72 del microelaboratore. Dopo che un numero predeterminato di elementi di dati sono stati accumulati nell'area di memorizzazione temporanea di dati 100, essi vengono trasferiti, come gruppo, al dispositivo di memorizzazione a blocchi seriale 32 dove ogni elemento viene collocato in una rispettiva posizione di memorizzazione di dati 36 entro il dispositivo di memorizzazione a blocchi seriali 32.
Nel funzionamento, quando elementi di dati vengono tolti dal dispositivo di memorizzazione a blocchi seriale 32, questi elementi vengono trasferiti all'area di memorizzazione temporanea di dati 100 entro il dispositivo di memorizzazione 72 del microelaboratore e attraverso la CPU 70 del microelaboratore vengono trasferiti al dispositivo di memorizzazione principale 14 e alle posizioni di memorizzazione di dati, ad esempio la posizione, 22. Gli elementi di dati memorizzati entro l'area di memorizzazione temporanea di dati 100 del dispositivo di memorizzazione 72 del microelaboratore vengono trasferiti singolarmente all'unit? di memorizzazione temporanea di dati 90 per essere infine memorizzati entro la posizione di memorizzazione di dati 22. Una volta terminati gli elementi di dati forniti dall'area di memorizzazione temporanea di dati 100, un altro gruppo di elementi di dati e numeri indice ad essi associati viene trasferito dal dispositivo di memorizzazione a blocchi seriale 32 all'area di memorizzazione tempora? nea di dati 100.
La disposizione di memorizzazione, temporanea della presente invenzione, precedentemente descritta, aumenta la velocit? alla quale elementi di dati possono essere trasferiti a o dal dispositivo di memorizzazione a blocchi seriale 32 pe permettere l?elaborazione continua di elementi, di dati a velo cita affettive che si approssimano alla Velocit? di trattamen di dati dell'elaboratore di dati 10. Analogamente, il dispositivo di memorizzazione a blocchi seriale 34 comprende un 'uni t? di memorizzazione temporanea di dati 92 nell'elaboratore di dati 10 e un'area di memorizzazione temporanea dei dati degli elementi della catasta 102 che si trova entro il dispositivo memorizzazione 72 del microelaboratore. Questa disposizione di memorizzazione temporanea opera nello stesso modo della dispos zione di memorizzazione temporanea precedentemente descritta con riferimento al dispositivo di memorizzazione a blocchi seriale 32. Il microelaboratore 12 opera in modo asincrono rispetto all'elaboratore di dati 10 allo scopo di mantenere le unit? di memorizzazione temporanea di dati 90 e 92 piene e aggiornate.
Come mostrato in figura 4, ogni posizione di memorizzazione di dati 36 e 38 pu? memorizzare un singolo elemento della catasta che include un numero indice (i) e un campo dell'elemento di dati (e). L'elemento attuale entro il dispositivo di memorizzazione principale 14 ? indicato dalla lettera "e" avente un indice "i". Il "successivo" elemento presente entro una unit? di memorizzazione temporanea di dati 90 o un'unit? di memorizzazione temporanea di dati 92 (figura 3) ? indicato da "e"' avente un indice "i"'. La figura 4 illustra inoltre i dispositivi di memorizzazione a blocchi seriale 32 e 34 sotto forma di una bobina o anello chiuso avente una testa, 36a e 38a, e una coda 36b e 38b. L'indice "1" ? un concatenamento circolare per la testa dell'anello e il numero indice pi? alto (?) indica la coda dell'anello. Una posizione di memor?zzazione vuota o nulla 36c e 38c ? disposta fra la testa e la coda. Un bit "pulito" ? utilizzato nel campo del numero indice per evitare inutili spostamenti dei dispositivi di memorizzazione a blocchi seriale 32 e 34. L'indice "0" ? un concatenamento circolare ad un indice "1" e segue "ultimo in entrata".
L'indice "1" vuol dire "primo in entrata". Se ? stato dichiarato l'accesso FIFO, il valore di i' della memoria temporanea di dati 90 sarebbe (?+1). Se fosse stato dichiarato l'accesso LIFO, il valore di i' sarebbe stato (il). Per l'accesso con indice diretto, il valore di i' sarebbe i. L'unit? di memorizzazione temporanea di dati 90 ? pertanto un elemento di elaborazione a previsione, oppure una memoria ausiliaria per la richiesta diretta di elementi di dati. I dispositivi di memorizzazione a blocchi seriale 32 e 34 possono in effetti ruotare come una "ruota" in una direzione "in avanti", (i+1). o in una direzione "a ritroso", (il). Un sistema di controllo ausiliario ? descritto nel brevetto statunitense No. 3.588.839 ri la? sciato a Beladv ed altri il 28 giugno 1971 e intitolato "Hierarchical Memorv Updating System".
La figura 5 illustra un altro aspetto ancora della presente invenzione secondo il quale una funzione di multiplazio ne di dati viene eseguita impiegando il sottosistema di memorizzazione seriale 30 della presente invenzione. Secondo questo aspetto della presente invenzione, i dispositivi di entrata/uscita (I/O) accedono direttamente ai dispositivi di memorizzazione a blocchi seriale. I dispositivi I/O 110 appli cano elementi di dati attraverso le linee di segnale 112 al microelaboratore 12. Ogni elemento di dati include un campo di identificazione del dispositivo di memorizzazione a blocchi seriale, un campo di posizione e un campo di dati. Il campo di identificazione indica quale o quali dispositivi di memorizzazione a blocchi seriale, per esempio 116, 118 o 120 ricever? o riceveranno l'elemento di dati.. Inoltre, ? indicata la posizione della locazione di memoria entro ogni dispositivo di memorizzazione a blocchi seriale 116, 118 o 120. Il microelaboratore 12 esegue di nuovo una funzione di controllo e applica dati, attraverso le linee di segnale 122, 124 e 126, ai dispositivi di memorizzazione a blocchi seriale 116, 118 e 120.
Pertanto, tutto o una parte selezionata di un elemento di dati pu? essere posto in uno o in qualsiasi serie di dispositivi di memorizzazione a blocchi seriale 116, 118 o 120 ed entro una posizione di memorizzazione di dati simile. Pertanto, dati possono essere acquisiti da dispositivi I/O ed impiegati in disposizioni e sequenze differenti impiegando il sottosistema di memorizzazione seriale della presente invenzione.
Si pu? pertanto vedere che la presente invenzione permette di aumentare la quantit? di spazio di memorizzazione
rizzamento della memoria principale ornendo una terza dimensio
Claims (1)
- RIVENDICAZIONI1. Sistema di elaborazione di dati comprendente primi mezzi elaboratori, primi mezzi di memorizzazione di dati associati a detti primi mezzi elaboratori e includenti una pluralit? di posizionii di memorizzazione di dati per memorizzare dati, secondi mezzi di memorizzazione di dati includenti una pluralit? di posizioni di memorizzazione di dati per memorizzare dati, mezzi di controllo associati a detti primi mezzi elaboratori per selezionare una di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione di dati come finestra di accesso per l'accesso a detti secondi mezzi di memorizzazione di dati, in modo che detti primi mezzi elaboratori ottengono l'accesso ad almeno una di detta pluralit? di posizioni di memorizzazione di dati di detti secondi mezzi di memorizzazione di dati indirizzando una selezionata di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione e secondi mezzi elaboratori che, in risposta a detti primi mezzi elaboratori, provvedono a trasferire dati fra detta selezionata di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione di dati e almeno una di detta pluralit? di posizioni di memorizzazione di dati di detti secondi mezzi di memorizzazione didat.2. Sistema di elaborazione di dati secondo la rivendicazione 1 in cui detta pluralit? di posizioni di memorizzazione di dati di detti secondi mezzi di memorizzazione di dati ha capacit? variabile.Sistema di elaborazione di dati secondo la rivendirazione 1 in cui detti mezzi di controllo includono mezzi rispondenti detti primi mezzi elaboratori aventi un codice di operazione di spostamento verso il basso (push) e informazioni d?indirizzo per generare un indirizzo di una di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione per trasferire dati da detta posizione indiriz zata di detta pluralit? di posizioni di memorizzazione di dati4. Sistema di elaborazione di dati secondo la rivendicazione 1 in cui detti mezzi di controllo includono mezzi rispondenti a detti primi mezzi elaboratori aventi un codice di operazione di spostamento verso l?alto (pop) e informazioni d'indirizzo per generare un indirizzo di una di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione per trasferire dati da una di detta pluralit? di posizioni di memorizzazione di dati di detti secondi mezzi di memorizzazione a detta posizione indirizzata di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione.5. Sistema di elaborazione di dati secondo la river dicazione 1 in cui detti primi mezzi elaboratori comprendono mezzi elaboratori centrali e detti secondi mezzi elaboratori comprendono mezzi microelaboratori.6. Sistema di elaborazione di dati secondo la rivendicazione 1 in cui detti orimi mezzi di memorizzazione di dati comprendono mezzi di memorizzazione ad accesso casuale e detti secondi mezzi di memorizzazione di dati comprendono mezzi di memorizzazione seriale.7. Sistema di elaborazione di dati secondo la rivendicazione 6 in cui detti mezzi di memorizzazione seriale compren-dono mezzi di memorizzazione a bolle magnetiche.8. Sistema di elaborazione di dati secondo la rivendicazione 6 in cui detti mezzi di memorizzazione seriali comprendono dispositivi di memorizzazione ad accoppiamento di cariche9. Sistema di elaborazione di dati secondo la rivendicazione 6 in cui detti mezzi di memorizzazione seriale sono costituiti da mezzi di memorizzazione indirizzabili mediante fascio elettronico.10. Sistema di elaborazione di dati secondo la rivendicazione 1 in cui detti secondi mezzi di memorizzazione di dati sono costituiti da mezzi di memorizzazione a blocchi seriale.11. Sistema di elaborazione di dati secondo la rivendicazione 1 e comprendente inoltre mezzi di memorizzazione temporanea associati a detti secondi mezzi di memorizzazione di dati per memorizzare dati provenienti da detti secondi mezzi di memorizzazione di dati prima del trasferimento a detti primi mezzi elaboratori per aumentare cos? la velocit? di trasfer?mento dei dati a detti primi mezzi elaboratori.12. Sistema di elaborazione di dati secondo la rivendicazione 11 in cui detti mezzi di memorizzazione tempo? ranea includono una pluralit? di mezzi di memorizzazione tempo ranea in cui ciascuna di detta pluralit? di posizioni di memorizzazione di dati di detti secondi mezzi di memorizzazione diSistema di elaborazione di dati secondo la rivendicazione 1 e includente inoltre mezzi di memorizzazione temporanea associati a detti primi mezzi di memorizzazione di rivendicazione 1 in cui detti secondi mezzi di memorizzazione di dati includono una pluralit? di secondi mezzi di memorizzazione di dati, cos? che ciascuno di detta pluralit? di secondi mezzi di memorizzazione di dati trasferisce dati ad una corrispondente di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione di dati.17. Sistema di elaborazione di dati comprendente primi mezzi elaboratori, mezzi di memorizzazione di dati ad accesso casuale associati a detti primi mezzi elaboratori e includenti una pluralit? di posizioni di memorizzazione di dati per memorizzare dati, una pluralit? di mezzi di memorizzazione a blocchi seriale ciascuno includente una pluralit? di posizicni di memorizzazione di dati di capacit? variabile per memori: zare dati, mezzi di controllo collegati a detti primi mezzi elaboratori per selezionare una di detta pluralit? di posizioni di memorizzazione di dati'da detti mezzi di memorizzazione di dati ad accesso casuale come finestra di accesso per l'accesso ad almeno una di detta pluralit? di locazioni di memoriz zazione di dati di uno corrisnondente di d?tta pluralit? di mezzi di memorizzazione a blocchi seriale; secondi mezzi elaboratori che, in risposta a detti primi mezzi elaboratori, sono in grado di trasferire dati fra detta posizione selezionata detta pluralir? di posizioni di memorizzazione di dati di detti mezzi di memorizzazione di dati ad accesso casuale ed almeno una di detta pluralit? di posizioni di memorizzazione di dati dati per memorizzare dati forniti da detti primi mezzi di memorizzazione di dati prima del trasferimento a detti secondi mezzi di memorizzazione di dati per aumentare cos? la velocit? di trasferimento dei dati a detti secondi mezzi di memorizzazione dei dati.14. Sistema di elaborazione di dati secondo la rivendicazione 12 in cui detti mezzi di memorizzazione temporanea includono una pluralit? di mezzi di memorizzazione tempo_ ranea in cui ciascuna di detta pluralit? di posizioni di memorizzazione di dati di detti primi mezzi di memorizzazione di dati trasferisce dati ad uno di detta pluralit? di mezzi di memorizzazione temporanea.15. Sistema di elaborazione di dati secondo la rivendicazione 1 e includente inoltre primi mezzi di memorizzazione temporanea associati a detti primi mezzi di memorizzazione di dati per memorizzare temporaneamente i dati prima del trasferimento, e secondi mezzi di memorizzazione temporanea associati a detti secondi mezzi di memorizzazione di dati per memorizzare temporaneamente dati prima del trasferimento, in cui i dati vengono trasferiti fra detti primi e detti secondi mezzi di memorizzazione di dati attraverso detti primi e detti secondi mezzi di memorizzazione temporanea per aumentare cos? la velocit? alla quale i dati vengono trasferiti fra detti primi e detti secondi mezzi di memorizzazione.16. Sistema di elaborazione di dati secondo la di uno di detta pluralit? di mezzi di memorizzazione a blocchi seriale; primi mezzi di memorizzazione emporanea associati a detti primi mezzi elaboratori; e secondi mezzi di memorizzazione temporanea associati a detti mezzi di memorizzazione a blocchi seriale, in cui detti primi e detti secondi mezzi di memorizzazione temporanea memorizzano temporaneamente dati prima del trasferimento di dati fra detti mezzi di memorizzazione .18. Sistema di elaborazione di dati secondo la rivendicazione 17 in cui detti secondi mezzi elaboratori operino in modo asincrono rispetto a detti primi mezzi elaboratori.19. Sistema di elaborazione di dati secondo la rivendicazione 17 in cui detti secondi mezzi elaboratori compren dono mezzi microelaboratori.20. Sistema di elaborazione di dati secondo la rivendicazione 17 in cui detti mezzi di controllo includono mezzi rispondenti'a detti orimi mezzi elaboratori aventi un codice di operazione di spostamento verso il basso (push) e informazioni d'indirizzo per generare un indirizzo di una di detta pluralit? di posizioni di memorizzazione di dati di detti mezzi di memorizzazione di dati ad accesso casuale per trasferire dati da detta posizione, indirizzata di detta pluralit? di posizioni di memorizzazione di dati di detti mezzi di memorizzazione di dati ad accesso casuale ad almeno una di detta pluralit? di posizioni di memorizzazione di dati di uno di detta pluralit? di mezzi di memorizzazione a blocchi seriale; e mezzi rispondenti a detti primi mezzi elaboratori aventi un codice di operazione di spostamento verso l'alto e informazioni d'indirizzo per generare un indirizzo di una di detta pluralita di posizioni di memorizzazione di dati di detti mezzi di memorizzazione di dati ad accesso casuale per trasferire dati da una di detta pluralit? di posizioni di memorizzazione di dati di uno di detta pluralit? di detti mezzi di memorizzazione a blocchi seriale a detta posizione indirizzata di detta plurali t? di posizioni di memorizzazione di dati di detti mezzi di memorizzazione di dati ad accesso casuale.21. Sistema di elaborazione di dati secondo la rivendicazione 20 in cui detti mezzi di memorizzazione a blocchi seriale sono costituiti da mezzi di memorizzazione a bolli magnetiche.22. Sistema di elaborazione di dati secondo la rivendicazione 20 in cui detti mezzi di memorizzazione a blocchi seriale sono costituiti da dispositivi ad accoppiamento di cariche .23. Sistema di elaborazione di dati includente dispositivi di entrata/uscita comprendente primi mezzi elaboratori, primi mezzi di memorizzazione di dati associati a detti primi mezzi elaboratori, una pluralit? di secondi mezzi di memorizzazione di dati, secondi mezzi elaboratori che, in risposta a dati provenienti dai dispositivi di entrata/uscita, provvedono a trasferire dati dai dispositivi di entrata/uscita ad almeno uno di detta pluralit? di secondi mezzi di memorizzazione di dati; e mezzi di controllo associati a detti secondi mezzi elaboratori per trasferire dati da detta pluralit? di secondi mezzi di memorizzazione di dati a detti primi mezzi di memorizzazione di dati associati a detti primi mezzi elaborateSistema di elaborazione di dati secondo la rivendicazione 23 in cui detta pluralit? di secondi mezzi di memorizzazione di dati comprendono mezzi di memorizzazione a blocchi seriale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/047,005 US4298932A (en) | 1979-06-11 | 1979-06-11 | Serial storage subsystem for a data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| IT8021908A0 IT8021908A0 (it) | 1980-05-09 |
| IT8021908A1 true IT8021908A1 (it) | 1981-11-09 |
Family
ID=21946537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT1980A21908A IT8021908A1 (it) | 1979-06-11 | 1980-05-09 | Sistema di memorizzazione seriale per elaboratori di dati |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4298932A (it) |
| EP (1) | EP0020983B1 (it) |
| JP (1) | JPS6042501B2 (it) |
| AU (1) | AU535726B2 (it) |
| BR (1) | BR8003595A (it) |
| CA (1) | CA1137645A (it) |
| DE (1) | DE3067517D1 (it) |
| ES (1) | ES8105872A1 (it) |
| IT (1) | IT8021908A1 (it) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36989E (en) * | 1979-10-18 | 2000-12-12 | Storage Technology Corporation | Virtual storage system and method |
| JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
| US4611277A (en) * | 1983-09-15 | 1986-09-09 | Bankamerica Corporation | Microcomputer communications software |
| US5012407A (en) * | 1984-12-11 | 1991-04-30 | Finn Charles A | Computer system which accesses operating system information and command handlers from optical storage via an auxiliary processor and cache memory |
| US5430861A (en) * | 1984-12-11 | 1995-07-04 | Finn; Charles | Computer using optically encoded virtual memory |
| WO1988001411A1 (en) * | 1986-08-22 | 1988-02-25 | Commonwealth Scientific And Industrial Research Or | A content-addressable memory system |
| US5029125A (en) * | 1989-03-07 | 1991-07-02 | Drexler Technology Corporation | Method of reading and writing files on nonerasable storage media |
| US5513326A (en) * | 1989-06-12 | 1996-04-30 | Quantum Corporation | System for optimizing data transfer |
| JP3315779B2 (ja) * | 1993-11-16 | 2002-08-19 | 富士通株式会社 | ディスク装置間のファイル転送装置およびファイル転送方法 |
| JP2000512416A (ja) | 1997-03-12 | 2000-09-19 | ストーリッジ テクノロジー コーポレーション | ネットワーク付属仮想テープデータ記憶サブシステム |
| US6658526B2 (en) | 1997-03-12 | 2003-12-02 | Storage Technology Corporation | Network attached virtual data storage subsystem |
| US5931958A (en) * | 1997-04-11 | 1999-08-03 | Dell Usa, L.P. | Processor controlled link resiliency circuit for serial storage architectures |
| US6098146A (en) | 1997-04-11 | 2000-08-01 | Dell Usa, L. P. | Intelligent backplane for collecting and reporting information in an SSA system |
| US6292844B1 (en) | 1998-02-12 | 2001-09-18 | Sony Corporation | Media storage device with embedded data filter for dynamically processing data during read and write operations |
| US6094605A (en) * | 1998-07-06 | 2000-07-25 | Storage Technology Corporation | Virtual automated cartridge system |
| US6330621B1 (en) | 1999-01-15 | 2001-12-11 | Storage Technology Corporation | Intelligent data storage manager |
| US6247069B1 (en) | 1999-05-12 | 2001-06-12 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| US6859846B2 (en) | 1999-05-12 | 2005-02-22 | Sony Corporation | Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device |
| US6721859B1 (en) | 1999-10-21 | 2004-04-13 | Sony Corporation | Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data |
| US6834324B1 (en) | 2000-04-10 | 2004-12-21 | Storage Technology Corporation | System and method for virtual tape volumes |
| US7720821B1 (en) | 2000-06-30 | 2010-05-18 | Sony Corporation | Method of and apparatus for writing and reading time sensitive data within a storage device |
| US7124292B2 (en) | 2001-05-21 | 2006-10-17 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| US20030126132A1 (en) * | 2001-12-27 | 2003-07-03 | Kavuri Ravi K. | Virtual volume management system and method |
| US7290045B2 (en) * | 2002-07-01 | 2007-10-30 | Sun Microsystems, Inc. | Method and apparatus for managing a storage area network including a self-contained storage system |
| US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
| EP1821198A1 (en) * | 2006-02-16 | 2007-08-22 | Technology Properties Limited | Circular register arrays of a computer |
| US7617383B2 (en) * | 2006-02-16 | 2009-11-10 | Vns Portfolio Llc | Circular register arrays of a computer |
| US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
| US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
| US7555637B2 (en) * | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
| US20100023730A1 (en) * | 2008-07-24 | 2010-01-28 | Vns Portfolio Llc | Circular Register Arrays of a Computer |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740723A (en) * | 1970-12-28 | 1973-06-19 | Ibm | Integral hierarchical binary storage element |
| US3761881A (en) * | 1971-06-30 | 1973-09-25 | Ibm | Translation storage scheme for virtual memory system |
| US3918031A (en) * | 1971-10-26 | 1975-11-04 | Texas Instruments Inc | Dual mode bulk memory extension system for a data processing |
| US3725876A (en) * | 1972-02-08 | 1973-04-03 | Burroughs Corp | Data processor having an addressable local memory linked to a memory stack as an extension thereof |
| US3878513A (en) * | 1972-02-08 | 1975-04-15 | Burroughs Corp | Data processing method and apparatus using occupancy indications to reserve storage space for a stack |
| US3810117A (en) * | 1972-10-20 | 1974-05-07 | Ibm | Stack mechanism for a data processor |
| US3889243A (en) * | 1973-10-18 | 1975-06-10 | Ibm | Stack mechanism for a data processor |
| NL7317545A (nl) * | 1973-12-21 | 1975-06-24 | Philips Nv | Geheugensysteem met hoofd- en buffergeheugen. |
| US3909798A (en) * | 1974-01-25 | 1975-09-30 | Raytheon Co | Virtual addressing method and apparatus |
| US3967247A (en) * | 1974-11-11 | 1976-06-29 | Sperry Rand Corporation | Storage interface unit |
| DE2509835C3 (de) * | 1975-03-06 | 1980-11-06 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Arbeitsspeicheranordnung |
| US4047243A (en) * | 1975-05-27 | 1977-09-06 | Burroughs Corporation | Segment replacement mechanism for varying program window sizes in a data processing system having virtual memory |
| DE2526244C2 (de) * | 1975-06-12 | 1982-09-30 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung für taktgesteuerte Umlaufspeicher |
| US4056848A (en) * | 1976-07-27 | 1977-11-01 | Gilley George C | Memory utilization system |
| FR2453467A1 (fr) * | 1979-04-06 | 1980-10-31 | Cii Honeywell Bull | Procede et systeme d'exploitation d'une memoire adressable permettant d'associer a volonte des extensions aux donnees contenues dans la memoire |
-
1979
- 1979-06-11 US US06/047,005 patent/US4298932A/en not_active Expired - Lifetime
-
1980
- 1980-04-09 JP JP55045810A patent/JPS6042501B2/ja not_active Expired
- 1980-04-14 CA CA000349770A patent/CA1137645A/en not_active Expired
- 1980-05-09 DE DE8080102579T patent/DE3067517D1/de not_active Expired
- 1980-05-09 EP EP80102579A patent/EP0020983B1/fr not_active Expired
- 1980-05-09 IT IT1980A21908A patent/IT8021908A1/it unknown
- 1980-05-23 AU AU58716/80A patent/AU535726B2/en not_active Ceased
- 1980-06-09 ES ES492247A patent/ES8105872A1/es not_active Expired
- 1980-06-10 BR BR8003595A patent/BR8003595A/pt unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55164957A (en) | 1980-12-23 |
| ES492247A0 (es) | 1981-06-01 |
| ES8105872A1 (es) | 1981-06-01 |
| EP0020983A1 (fr) | 1981-01-07 |
| DE3067517D1 (en) | 1984-05-24 |
| US4298932A (en) | 1981-11-03 |
| AU5871680A (en) | 1980-12-18 |
| IT8021908A0 (it) | 1980-05-09 |
| BR8003595A (pt) | 1981-01-05 |
| EP0020983B1 (fr) | 1984-04-18 |
| JPS6042501B2 (ja) | 1985-09-24 |
| CA1137645A (en) | 1982-12-14 |
| AU535726B2 (en) | 1984-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT8021908A1 (it) | Sistema di memorizzazione seriale per elaboratori di dati | |
| KR930014577A (ko) | 반도체 기억장치 | |
| US3461434A (en) | Stack mechanism having multiple display registers | |
| US4611310A (en) | Method and system for rearranging data records in accordance with keyfield values | |
| KR880009521A (ko) | 디지탈 메모리 시스템 | |
| KR930014089A (ko) | 데이터 전송 장치 | |
| CN101122851A (zh) | 一种数据处理方法及处理器 | |
| US3142043A (en) | Information handling apparatus for distributing data in a storage apparatus | |
| KR900002186A (ko) | 정보처리장치 | |
| JPH0792790B2 (ja) | ベクトル並列計算機 | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| SE424581B (sv) | Metod och anordning for adressering av ett minne | |
| GB1429702A (en) | Associative memory | |
| US5274589A (en) | Method and apparatus for writing and reading data to/from a memory | |
| JPS6051188B2 (ja) | 磁気バブルメモリの駆動法 | |
| US4811213A (en) | Vector processor with vector registers | |
| GB1073800A (en) | Improvements relating to digital data storage systems | |
| Bettess | A data structure for finite element analysis | |
| US5485597A (en) | A CCD array memory device achieving high speed accessing by writing and reading data through a cache memory | |
| US4125879A (en) | Double ended stack computer store | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| Brooker | Some techniques for dealing with two-level storage | |
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| v. Garwick | Data storage in compilers | |
| JPS5562580A (en) | Buffer memory unit |