IT201800002401A1 - Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti - Google Patents

Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti Download PDF

Info

Publication number
IT201800002401A1
IT201800002401A1 IT201800002401A IT201800002401A IT201800002401A1 IT 201800002401 A1 IT201800002401 A1 IT 201800002401A1 IT 201800002401 A IT201800002401 A IT 201800002401A IT 201800002401 A IT201800002401 A IT 201800002401A IT 201800002401 A1 IT201800002401 A1 IT 201800002401A1
Authority
IT
Italy
Prior art keywords
coefficients
approximate
multiplication
digital
filter
Prior art date
Application number
IT201800002401A
Other languages
English (en)
Inventor
Giuseppe Maiocchi
Ezio Galbiati
Berto Michele Boscolo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT201800002401A priority Critical patent/IT201800002401A1/it
Priority to US16/240,915 priority patent/US10892740B2/en
Publication of IT201800002401A1 publication Critical patent/IT201800002401A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H03H2017/022—Rounding error

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Networks Using Active Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai filtri digitali.
Una o più forme di attuazione sono relative alla progettazione di filtri digitali, per es., filtri digitali passa-basso e/o passa-alto.
Sfondo tecnologico
Un filtro digitale è un componente che riceve come ingresso un segnale tempo discreto e fornisce come uscita un segnale tempo discreto filtrato, in cui il filtraggio comprende operazioni matematiche effettuate sul segnale tempo discreto in ingresso. I filtri digitali possono essere implementati in hardware (per es., dedicando una parte della circuiteria logica al filtro) o in software (per es., con un’elaborazione di segnale in un’unità di elaborazione).
Per esempio, i filtri digitali passa-basso possono fornire come uscita un segnale in cui le componenti con una frequenza di taglio (“cutoff”) più alta di una certa frequenza sono attenuate, i filtri digitali passa-alto possono fornire come uscita un segnale in cui le componenti con una frequenza più bassa di una certa frequenza di taglio sono attenuate, mentre i filtri digitali passa-banda possono fornire come uscita un segnale in cui le componenti all’esterno di una frequenza di taglio inferiore e di una frequenza di taglio superiore sono attenuate.
Una frequenza di taglio può essere definita come una frequenza di taglio o di confine sopra o sotto la quale il segnale che è filtrato comincia ad essere ridotto (attenuato o riflesso) invece di essere fatto passare attraverso il filtro (invariato o migliorato). In generale, la frequenza di taglio può essere la frequenza alla quale la risposta di segnale in uscita ha un valore che è uguale a un valore passa-banda nominale meno 3 dB.
I filtri digitali hanno uno o più coefficienti, calcolati con algoritmi o con processi di digitalizzazione a partire da filtri analogici. I coefficienti calcolati possono essere sottoposti a una operazione di moltiplicazione, per es., per segnali di ingresso, di uscita e/o interni del filtro digitale, al fine di calcolare un’evoluzione delle uscite del filtro. Questi coefficienti possono comprendere valori in virgola mobile con parecchi decimali, e le operazioni di moltiplicazione sono effettuate convenzionalmente da una parte dedicata di una unità di elaborazione centrale, CPU (“Central Processing Unit”).
Di conseguenza, l’uso di blocchi circuitali di moltiplicatore per implementare le operazioni di moltiplicazione può avere uno o più inconvenienti, per es., in filtri hardware una certa quantità di logica può essere dedicata a ciò e/o in filtri software una certa quantità di potenza di calcolo può essere dedicata a ciò.
Scopo e sintesi
Secondo una o più forme di attuazione, gli inconvenienti delineati precedentemente possono essere affrontati per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono comprendere un circuito corrispondente (per es., un circuito comprendente un filtro digitale secondo una o più forme di attuazione) e un dispositivo corrispondente (per es., un dispositivo comprendente tale circuito). Le rivendicazioni fanno parte integrante della descrizione dell’invenzione come qui fornita.
Una o più forme di attuazione possono approssimare una o più operazioni di moltiplicazione durante le operazioni di calcolo nel filtro, al fine di implementare l’operazione di moltiplicazione per mezzo di somme e/o di scorrimenti o shift.
Una o più forme di attuazione possono essere relative a un filtro digitale (cioè, un filtro passa-basso e/o un filtro passa-alto), avente coefficienti approssimati a potenze negative di due cioè, potenze con un numero due come base e interi negativi -N come esponente, N essendo un intero positivo.
Una o più forme di attuazione possono anche essere relative a un filtro digitale, in cui i coefficienti approssimati possono essere fatti commutare in maniera continua tra due (o più) valori e al fine di espandere le frequenze desiderate disponibili.
Si apprezzerà che le frequenze di taglio approssimate sono discrete e che, in alcuni casi, la frequenza di taglio originale desiderata può non essere ottenuta. Tuttavia, raramente è necessaria una frequenza di taglio precisa. Per esempio, la presente invenzione può riferirsi a filtri che possono essere impiegati per eliminare anomalie (“glitch”) da segnali e/o per limitare una larghezza di banda del segnale che non richiede frequenze precise. Può verificarsi un effetto trascurabile anche se la frequenza di taglio approssimata è differente dalla frequenza originale non approssimata: vale a dire, le anomalie possono essere eliminate anche se la frequenza di taglio è, per esempio, 10 kHz, 10,5 kHz o 9,5 kHz, e un filtro passa-banda può funzionare se una larghezza di banda è limitata a 10 kHz, 9,5 kHz o 10,5 kHz. Una o più forme di attuazione possono avere un vantaggio rispetto ai filtri digitali di tecnica nota, in cui si utilizzano blocchi circuitali moltiplicatori anche se non si desidera una frequenza desiderata precisa.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 rappresenta un esempio di un filtro digitale secondo una o più forme di attuazione,
- la Figura 2 è un esempio di caratteristiche di una o più forme di attuazione,
- la Figura 3 rappresenta un diagramma di Bode per un filtro digitale convenzionale e per un filtro digitale secondo una o più forme di attuazione,
- la Figura 4 rappresenta un esempio di un filtro digitale secondo una o più forme di attuazione,
- le Figure 5, 5A e 6 sono esempi di caratteristiche di una o più forme di attuazione, e
- la Figura 7 rappresenta un esempio di un filtro digitale secondo una o più forme di attuazione.
Descrizione dettagliata
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
In seguito, si fornisce un esempio non limitativo di realizzazione di un filtro digitale passa-basso, a partire da una sua controparte analogica, il filtro avendo un guadagno DC unitario, una frequenza di taglio fc=50 kHz e un tempo di campionamento T=50 ns. Si apprezzerà che, anche se nel presente esempio non limitativo è descritta una specifica funzione di trasferimento analogica H(s) rispettivamente digitale H(z) del filtro digitale, tali funzioni di trasferimento sono presentate qui puramente per brevità e comprensione. Tuttavia, una o più forme di attuazione possono riferirsi a un filtro digitale che comprende una funzione di trasferimento digitale H(z) generica comprendente una o più operazioni di moltiplicazione.
Una o più forme di attuazione possono così essere relative a un filtro digitale, per es., un filtro digitale passa-basso basato su un filtro analogico che ha funzione di trasferimento:
dove b rappresenta una frequenza di taglio del filtro passa-basso in rad/s, cioè b=2πfc(fcessendo la frequenza di taglio in Hz). Una funzione di trasferimento H(z) risultante del filtro digitale, calcolata impiegando il tempo di campionamento T, può avere l’equazione:
Sostituendo la frequenza di taglio e il tempo di campionamento con i valori numerici fc=50 kHz e T=50 ns, una funzione di trasferimento del filtro digitale può essere così rappresentata dall’equazione:
che può avere come risultato, tramite calcoli ben noti nella tecnica, la seguente evoluzione di uscita del filtro digitale passa-basso:
Y(n)= 0.9884415*Y(n-1) X(n-1) - 0.9884415*X(n-1) in cui n rappresenta un istante di tempo discreto, X(n) rappresenta un segnale di ingresso digitale del filtro digitale, che comprende una sequenza di campioni digitalizzati, e Y(n) rappresenta un segnale di uscita digitale del filtro digitale, comprendente una sequenza di campioni digitalizzati. Perciò, nel presente esempio non limitativo, possono essere presenti due operazioni di moltiplicazione aventi coefficiente c=0.9884415, con i relativi inconvenienti discussi precedentemente.
È stato osservato che, sostituendo il coefficiente c con un valore approssimato che comprende una differenza tra un valore unitario e un valore di potenza negativa di due, cioè, 1-2<-N>, N essendo un intero positivo, le operazioni di moltiplicazione potrebbero essere implementate unicamente tramite operazioni di shift e di somma.
Per esempio, nel presente caso, il coefficiente c può essere approssimato con:
0.9884415 =~ 1-2<-6>= 1- 0.015625 = 0.984375,
in cui la differenza tra uno e la sesta potenza negativa di due può rappresentare l’approssimazione più vicina al coefficiente di moltiplicazione c originale.
Secondo l’approssimazione, l’evoluzione dell’uscita del filtro può essere rappresentata con:
Y(n)= (1-2<-6>)*Y(n-1) X(n-1) – (1-2<-6>)*X(n-1)
che diventa
Y(n)= Y(n-1) - 2<-6>*Y(n-1) 2<-6>*X(n-1)
in cui le operazioni di moltiplicazione per i valori di potenze di due possono essere implementate tramite operazioni di shift, per es., 2<-6>* Y(n-1) può essere implementato per mezzo di un blocco circuitale di shift, che fa scorrere a destra di 6 bit il valore del segnale di uscita Y(n-1). Di conseguenza, l’evoluzione dell’uscita del filtro può essere implementata con operazioni di shift e di somma:
Y(n)= Y(n-1) – [Y(n-1)>>6] [X(n-1)>>6].
Anche se il presente esempio non limitativo rappresenta, per semplicità, la possibilità di approssimare un solo coefficiente di moltiplicazione, esiste la possibilità di estendere il procedimento secondo una o più forme di attuazione a una funzione di trasferimento di un filtro digitale avente una pluralità di moltiplicazioni a differenti coefficienti.
In una o più forme di attuazione, il filtro digitale 10 può comprendere i blocchi circuitali esemplificati nella Figura 1, e il filtro digitale 10 può ricevere, in corrispondenza di un nodo di ingresso, un segnale di ingresso digitale X(n), che comprende una sequenza di campioni digitalizzati, e può fornire, in corrispondenza di un nodo di uscita, dopo un filtraggio, un segnale di uscita digitale Y(n) comprendente una sequenza di campioni digitalizzati.
In una o più forme di attuazione, il filtro digitale 10 può comprendere uno o più blocchi circuitali, per filtrare il segnale di ingresso digitale X(n) e/o il segnale di uscita digitale Y(n), per esempio, uno o più tra:
- un blocco circuitale di ritardo 12, che può ricevere come ingresso un segnale, per es., X(n), e può fornire come uscita il segnale ritardato di un istante di tempo discreto, per es., X(n-1),
- un blocco circuitale di shift a destra 14, che può implementare un’operazione di shift di bit a destra (cioè, una moltiplicazione di un segnale per un valore di potenza negativa di due 2<-N>) come discusso precedentemente, il blocco circuitale 14 ricevendo come ingresso un segnale, per es., X(n), e fornendo come uscita il segnale fatto scorrere a destra di N bit, per es., [X(n)>>N],
- un sommatore 16, che può ricevere come ingresso due o più segnali, per es., X(n) e Y(n), e può fornire come uscita una somma, con segno, dei due o più segnali di ingresso, per es., X(n)+Y(n) o X(n)-Y(n).
Nella forma di attuazione esemplificata nella Figura 1, il segnale di ingresso digitale X(n) può essere elaborato, per es., il segnale di ingresso digitale X(n) può essere ritardato (12) di un istante di tempo discreto, e può essere fatto scorrere a destra (14) di N bit (cioè, di 6 bit nel presente esempio non limitativo). Il segnale di ingresso digitale X(n) risultante può così comprendere un primo operando del sommatore 16.
Il sommatore 16 può implementare una somma, con segno, tra tre operandi, cioè può sommare il primo operando, un secondo operando e un terzo operando negativo.
Il secondo operando può comprendere il segnale di uscita Y(n), ritardato (12).
Il terzo operando negativo può comprendere il segnale di uscita Y(n) elaborato, in cui il segnale di uscita può essere ritardato (12), fatto scorrere a destra (14) di 6 bit, e negato (16). Il terzo operando risultante può così comprendere il segnale di uscita elaborato [Y(n-1)>>N].
Il segnale di uscita Y(n) può allora essere ottenuto come l’uscita del sommatore 16, cioè la somma con segno del primo, del secondo e del terzo operando.
Di conseguenza, in una o più forme di attuazione come esemplificato nella Figura 1, il filtro digitale 10 può non comprendere blocchi circuitali di moltiplicazione.
È stato osservato che i coefficienti approssimati C1=2<-N>e C2=1-C1 =(1-2<-N>) possono far sì che il filtro digitale 10 si comporti in modo differente, per es., il filtro digitale 10 può avere una frequenza di taglio fc’che può differire dalla frequenza di taglio fc del filtro originale. Per esempio, nel filtro digitale 10 discusso precedentemente e esemplificato nella Figura 1, la frequenza di taglio fc’ può avere un valore di 50,130 kHz, invece del valore di frequenza originale fc=50 kHz.
Di conseguenza, è stato osservato che il fatto di approssimare il coefficiente di moltiplicazione con C1=2<-N>e con una differenza (C2=1-C1) tra il valore unitario e una potenza C1 negativa di due, può limitare ai valori illustrati nella Figura 2 le frequenze di taglio fc’del filtro digitale approssimato, in cui N rappresenta i possibili valori dell’esponente della potenza di due, C1 rappresenta il valore della potenza di due corrispondente, C2 rappresenta la differenza tra il valore unitario e il valore della potenza di due C1, e fc’ rappresenta la frequenza di taglio approssimata calcolata come:
dove T è il tempo di campionamento del filtro digitale (nel presente esempio 50 ns).
La Figura 3 è un esempio di un diagramma di Bode, modulo A e fase φ, per un filtro digitale passa-basso (linea continua), implementato usando blocchi circuitali di moltiplicazione, e per un filtro digitale approssimato (puntini), come il filtro digitale della Figura 1. I filtri digitali possono avere rispettivamente frequenze di taglio fc=50 kHz e fc’=50,130 kHz. L’approssimazione può essere considerata accettabile per certe applicazioni, nella misura in cui i comportamenti del modulo A e della fase φ del filtro digitale passa-basso e del filtro digitale passa-basso approssimato possono essere considerati come approssimativamente in sovrapposizione.
È stato osservato che, una volta che è stato deciso il tempo di campionamento T, può essere possibile soltanto un numero discreto di frequenze di taglio fc’per il filtro digitale (per es., passa-basso) approssimato, a causa dei possibili valori discreti di potenza negativa di due C1. Vale a dire, approssimando le operazioni di moltiplicazione del filtro usando valori di potenze di due (C1=2<-N>), il filtro digitale risultante può avere disponibili frequenze di taglio che si trovano in un dominio di valori discreti e limitati. In molti casi, l’approssimazione può essere accettabile, tuttavia è stato osservato che può essere possibile una soluzione perfezionata.
Una o più forme di attuazione possono così facilitare di ottenere un filtro digitale 20, che può essere basato sul filtro digitale 10 della Figura 1 e che può consentire di estendere un dominio di frequenze di confine/taglio fc’disponibili. La Figura 4 rappresenta un esempio non limitativo di un filtro digitale passa-basso 20 basato sul filtro digitale 10 della Figura 1, in cui i blocchi circuitali di shift 14 possono essere sostituiti da primi blocchi circuitali di shift 141, secondi blocchi circuitali di shift 142 e switch 18.
Secondo il filtro digitale 10 approssimato della Figura 1, la scelta di un certo esponente N di una potenza negativa di due può avere come risultato una certa frequenza di taglio approssimata fc’. Per esempio, un primo filtro digitale 10 avente un primo esponente N1 può avere una prima frequenza di taglio approssimata fc1’, mentre un secondo filtro digitale 10 avente un secondo esponente N2può avere una seconda frequenza di taglio approssimata fc2’. È stato osservato che, se i blocchi circuitali di shift del filtro digitale 20 comprendono una alternanza tra i blocchi circuitali di shift 14 del primo filtro digitale e i blocchi circuitali di shift 14 del secondo filtro digitale, la frequenza di taglio fc’del filtro digitale 20 può avere come risultato una media tra la prima frequenza di taglio approssimata fc1’e la seconda frequenza di taglio approssimata fc2’.
In altre parole, il processo di filtraggio del filtro digitale 20 può essere basato alternativamente sui blocchi circuitali di filtraggio del primo filtro digitale e sui blocchi circuitali di filtraggio del secondo filtro digitale.
Nell’esempio non limitativo della Figura 4, il filtro digitale 20 può essere basato su un primo filtro digitale passa-basso 10 approssimato e su un secondo filtro digitale passa-basso 10 approssimato, aventi un tempo di campionamento T=50ns comune, e, rispettivamente:
- N1 = 10, fc1’ = 3110 Hz, e
- N2 = 9, fc2’= 6223 Hz.
Di conseguenza, se l’uscita degli switch 18 compresi nei blocchi circuitali di shift commuta (per es., a ogni fronte di salita dell’impulso di clock) senza interruzioni tra l’uscita del primo blocco circuitale di shift 141 che implementa uno shift a destra di N1bit e l’uscita del secondo blocco circuitale di shift 142 che implementa uno shift a destra di N2bit, la frequenza di taglio fc’del filtro digitale 20 può avere come risultato la media tra la frequenza di taglio del primo filtro fc1’ e la frequenza di taglio del secondo filtro fc2’, vale a dire circa fc’= 4666 Hz.
Secondo una o più forme di attuazione, i blocchi circuitali di shift a destra del filtro digitale 20 possono così comprendere un insieme di switch 18 che cooperano con un insieme di primi blocchi circuitali di shift 141 e un insieme di secondi blocchi circuitali di shift 142. I blocchi circuitali di shift del filtro digitale 20 possono ricevere come ingresso un primo segnale e fornire come uscita un secondo segnale. Il primo blocco circuitale di shift 141 può fare scorrere a destra di N1 bit il primo segnale, e il secondo blocco circuitale di shift 142può fare scorrere a destra di N2 bit il primo segnale, rispettivamente. I segnali forniti in uscita dal primo e dal secondo blocco circuitale di shift, 141 e 142, possono essere forniti in ingresso allo switch 18 che può trasmettere a sua volta, come uscita, uno tra questi segnali in funzione degli impulsi di clock di un segnale di clock CLK, con il segnale di clock CLK che può avere un periodo di clock TCcorrispondente al rate di elaborazione digitale, vale a dire il periodo di clock TC può corrispondere sostanzialmente al tempo di campionamento TC=T. Di conseguenza, un blocco circuitale di shift del filtro digitale 20 può essere implementato con un blocco circuitale di shift dell’insieme di primi blocchi circuitali di shift 141, un blocco circuitale di shift dell’insieme di secondi blocchi circuitali di shift 142e uno switch dell’insieme di switch 18.
Gli switch 18 possono essere pilotati dal segnale di clock CLK, che può fare commutare l’uscita degli switch 18 per esempio a ciascun impulso di clock, per es., al fronte di salita dell’impulso di clock. Di conseguenza, il filtraggio può comprendere di alternare tra uno shift a destra di N1o N2bit dei segnali.
Così, in una o più forme di attuazione, può essere possibile un’ampia gamma di frequenze di taglio. Nel caso del filtro digitale passa-basso 20 esemplificato nella Figura 4, possibili frequenze di taglio approssimate fc’ possono essere illustrate nella Figura 6, in cui le righe rappresentano il numero di bit N1 per i primi blocchi circuitali di shift 141, le colonne rappresentano il numero di bit N2 per i secondi blocchi circuitali di shift 141, e gli elementi della tabella rappresentano le possibili frequenze di taglio fc’risultanti in Hz del filtro digitale 20 avente tempo di campionamento T = 50 ns.
Si apprezzerà che la diagonale della tabella può comprendere valori che rappresentano un filtro digitale 20 che comprende primi blocchi circuitali di shift 141 e secondi blocchi circuitali di shift 142aventi lo stesso numero di bit, cioè, N1=N2, avendo come risultato perciò le frequenze di taglio fc’illustrate nella Figura 2.
Le Figure 5 e 5A rappresentano come esempio il comportamento del segnale di uscita digitale Y(n) campionato (digitalizzato) a istanti di tempo n, nel caso di un filtro digitale 20 come esemplificato nella Figura 4, cioè un segnale di uscita approssimato Y4, e nel caso di un filtro digitale di riferimento, cioè, un segnale di uscita di riferimento Yref. In particolare, la Figura 5A rappresenta una porzione di tempo TAdella Figura 5.
Nell’esempio non limitativo delle Figure 4, 5 e 5A, il filtro digitale 20 può essere basato su un primo e un secondo filtro digitale approssimato, che hanno un tempo di campionamento comune T=50ns, e, rispettivamente:
- N1 = 10, fc1’= 3110 Hz, e
- N2 = 9, fc2’= 6223 Hz.
Per contro, il filtro digitale di riferimento può avere una frequenza di taglio non approssimata fc=4666 Hz, con il filtro digitale di riferimento comprendente blocchi circuitali di moltiplicatore.
Di conseguenza, il segnale di uscita Y4 può comprendere una sequenza di gradini, che possono alternarsi in funzione degli impulsi di clock TC del segnale di clock CLK, tra:
- un primo gradino G1, che rappresenta il segnale di uscita Y4 quando l’uscita degli switch 18 del filtro digitale 20 è l’uscita dei primi blocchi di shift 141, e - un secondo gradino G2, che rappresenta il segnale di uscita Y4quando l’uscita degli switch 18 del filtro digitale 20 è l’uscita dei secondi blocchi di shift 142.
Il secondo gradino G2, che può rappresentare il segnale di uscita Y4quando il filtro digitale 20 è basato sul filtro digitale 10 avente frequenza di taglio fc1’=3110 Hz, può avere un valore minore rispetto al primo gradino G1, che può rappresentare il segnale di uscita Y4quando il filtro digitale 20 è basato sul filtro digitale 10 avente frequenza di taglio fc2’=6223 Hz.
Per contro, il segnale di uscita Yref del filtro digitale di riferimento può comprendere una sequenza di gradini che hanno una stessa ampiezza Gref.
In una o più forme di attuazione, tuttavia, le frequenze di taglio risultanti del filtro digitale di riferimento e del filtro digitale approssimato 20 possono coincidere, nella misura in cui l’ampiezza di gradino Grefdel filtro digitale di riferimento può corrispondere sostanzialmente a una media tra l’ampiezza del primo gradino G1 e l’ampiezza del secondo gradino G2.
Si apprezzerà che, qui, gli switch 18 sono esemplificati come alternare l’uscita a ogni ciclo di clock, tuttavia esiste la possibilità di fare commutare l’uscita a intervalli di tempo differenti.
L’approssimazione secondo una o più forme di attuazione può essere applicata a differenti tipi di filtri digitali che comprendono una o più operazioni di moltiplicazione, per esempio un filtro passa-alto 30 secondo una o più forme di attuazione può essere esemplificato nella Figura 7.
Un filtro digitale passa-alto 30 può essere basato su un filtro analogico avente come funzione di trasferimento:
in cui a e b sono coefficienti che possono essere differenti l’uno dall’altro. Una funzione di trasferimento H(z) risultante del filtro digitale, calcolata impiegando il tempo di campionamento T, può avere equazione:
in cui a è una frequenza di taglio passa-alto in rad/s, b è una frequenza di taglio passa-basso in rad/s, che è più alta della frequenza di taglio passa-alto a (b>>a) e permette la realizzazione del filtro digitale passa-alto 30, e b/a è un guadagno del filtro digitale passa-alto 30.
Tramite calcoli ben noti nella tecnica, può risultare la seguente evoluzione dell’uscita del filtro digitale passa-alto 30:
in cui n rappresenta un istante di tempo discreto, X(n) rappresenta un segnale digitale di ingresso del filtro digitale 30 e Y(n) rappresenta un segnale digitale di uscita del filtro digitale 30. Nel presente esempio non limitativo, perciò, possono essere presenti due coefficienti di moltiplicazione, differenti dal valore unitario, cioè, ݁<−௕ ௕>
e௔.
In una o più forme di attuazione, il coefficiente di moltiplicazione b/a può essere approssimato come un valore di una potenza di due. Per esempio, una o più forme di attuazione possono comprendere:
- selezionare una frequenza di confine passa-alto a desiderata,
- selezionare una frequenza di confine passa-basso b desiderata, in modo tale che la frequenza di confine passabasso sia più alta della frequenza di confine passa-alto e in modo tale che la frequenza di confine passa-basso b possa comprendere una moltiplicazione tra la frequenza di taglio a e un valore di potenza di due con l’esponente M (M essendo un intero positivo), cioè, b’= 2<M>*a,
- approssimare la frequenza di confine passa-basso b’ desiderata con una frequenza di taglio, per esempio una frequenza di taglio approssimata fc’ elencata nella Figura 6,
- calcolare una frequenza di taglio passa-alto approssimata a’, in funzione della frequenza di taglio passa-basso approssimata b’, cioè, a’=b’/2<M>,
- sostituire la frequenza approssimata b’ nei coefficienti di moltiplicazione, ottenendo con ciò:
- e<-bT>= e<-b’T>, che può essere approssimato come descritto precedentemente, e
<௕ ௕′ ଶ௔′>
-௔=௔′=௔′= ʹ<ெ>.
Per esempio, per il filtro digitale passa-alto 30 della Figura 7, che ha una frequenza passa-alto a=3 kHz desiderata e un tempo di campionamento T=50 ns.
La frequenza b può essere approssimata (b=2<M>*a) come una moltiplicazione tra la frequenza passa-alto a e un valore di potenza di due con esponente intero positivo M. L’esponente M può essere selezionato in modo tale che la frequenza b possa essere vicina a una frequenza di taglio elencata nella tabella della Figura 6: per esempio, M=3, cosicché b = 2<3>*3 kHz, b = 24 kHz.
Si può considerare, come frequenza più vicina elencata nella Figura 6, b’ = 24966 Hz e la frequenza di taglio passa-alto approssimata può avere un valore a’=b’/8=3121 Hz. Di conseguenza, il filtro digitale 30 può avere una frequenza di taglio passa-alto a approssimata; tuttavia, il filtro digitale 30 può anche presentare una moltiplicazione con il guadagno b/a che può essere implementata con un blocco circuitale di shift 14’ invece che con un moltiplicatore.
L’evoluzione dell’uscita del filtro digitale passa-<alto 30 può così comprendere:>
ܻሺ݊ሻ = ݁−௕′ ∗ ܻሺ݊ − ͳሻ ͅ ∗ ܺሺ݊ሻ [ͳ − ͅ − ݁−௕′] ∗ ܺሺ݊ − ͳሻ
in cui il coefficiente esponenziale e<-b’T>può essere approssimato come discusso precedentemente. Nel presente esempio non limitativo, i valori di esponente scelti possono comprendere N1=7 e N2=8.
Di conseguenza, l’evoluzione dell’uscita può essere<riscritta come:>
Yሺnሻ = ሺͳ − ʹ−Niሻ ∗ Yሺn − ͳሻ ͅ ∗ Xሺnሻ [− ͅ+ʹ−Ni] ∗ ܺሺ݊ − ͳሻin cui Nipuò comprendere un valore N1o N2a seconda degli impulsi di clock di un segnale di clock CLK.
In una o più forme di attuazione, il filtro digitale passa-alto 30 può essere realizzato secondo una o più forme di attuazione come esemplificato nella Figura 4.
I blocchi circuitali di shift nella Figura 7 possono corrispondere ai blocchi circuitali di shift già discussi.
Nel presente esempio non limitativo, un blocco circuitale di shift a sinistra indicato con il numero di riferimento 14’ può fare scorrere a sinistra di 3 bit un segnale ricevuto, avendo con ciò come risultato una moltiplicazione del segnale ricevuto per un valore di potenza positiva di due con esponente M=3.
Inoltre, i blocchi circuitali di shift a destra possono essere implementati tramite un primo 141 e un secondo 142 blocco circuitale di shift a destra più uno switch 18. I blocchi circuitali di shift a destra possono ricevere un segnale che può essere fatto scorrere a destra rispettivamente di N1=7 e di N2=8 bit dal primo 141e dal secondo 142blocco circuitale di shift, implementando con ciò moltiplicazioni per valori di potenze negative di due aventi rispettivamente un esponente N1e N2. Lo switch 18 può ricevere come ingresso i segnali fatti scorrere a destra di N1e di N2bit, e può fornire come uscita uno di questi segnali in funzione degli impulsi di clock del segnale di clock CLK. Per esempio, l’uscita dello switch 18 può cambiare a ciascun impulso di clock del segnale di clock CLK.
Così, nell’esempio non limitativo della Figura 7, il filtro digitale passa-alto 30 può ricevere, in corrispondenza di un nodo di ingresso, un segnale di ingresso digitale X(n), comprendente una sequenza di campioni digitalizzati, e può fornire un segnale di uscita digitale filtrato Y(n), comprendente una sequenza di campioni digitalizzati, in corrispondenza di un nodo di uscita. Nel filtro digitale 30 può essere compreso un sommatore 16, che può ricevere come ingresso un primo, un secondo, un terzo, un quarto e un quinto operando, e può fornire come uscita una loro somma, con segno. L’uscita del sommatore 16 può comprendere il segnale di uscita Y(n) del filtro digitale passa-alto 30.
Il primo operando, fornito in ingresso al sommatore 16, può comprendere il segnale di uscita, ritardato 12 di un istante di tempo, cioè, Y(n-1).
Il secondo operando, fornito in ingresso al sommatore 16, può comprendere il segnale di uscita, ritardato 12 di un istante di tempo, fatto passare attraverso un blocco circuitale di shift a destra 141, 142, 18 come descritto precedentemente, e negato, cioè, l’intero che può essere più vicino a -[Y(n)>>Ni], in cui i può essere 1 o 2, in funzione degli impulsi di clock del segnale di clock CLK.
Il terzo operando, fornito in ingresso al sommatore 16, può comprendere il segnale di ingresso fatto passare attraverso un blocco circuitale di shift a sinistra 14’ come descritto precedentemente e ritardato 12 di un istante di tempo, cioè, [X(n-1)<<3].
Il quarto operando, fornito in ingresso al sommatore 16, può comprendere il segnale di ingresso fatto passare attraverso un blocco circuitale di shift a sinistra 14’ come descritto precedentemente, cioè, [X(n)<<3].
Il quinto operando, fornito in ingresso al sommatore 16, può comprendere il segnale di ingresso fatto passare attraverso un blocco circuitale di shift a destra 141, 142, 18 come descritto precedentemente, ritardato 12 di un istante di tempo, cioè, [X(n-1)>>Ni], in cui i può essere 1 o 2, in funzione degli impulsi di clock del segnale di clock CLK.
Una o più forme di attuazione possono così essere relative a un procedimento, comprendente:
- ricevere un segnale digitale di ingresso (per es., X(n)) che comprende una sequenza di campioni (per es., digitalizzati),
- applicare al segnale digitale di ingresso un’elaborazione di filtro digitale (per es., passa-basso 10, 20 o passa-alto 30) con almeno una frequenza di taglio (per es., inferiore e/o superiore) (per es., fc, a, b) per produrre un segnale digitale di uscita filtrato (per es., Y(n)), l’elaborazione di filtro digitale comprendendo un insieme di operazioni di moltiplicazione per un insieme di coefficienti di moltiplicazione del filtro (per es., e<-bT>, b/a),
- effettuare l’insieme di operazioni di moltiplicazione usando alternativamente un primo insieme di coefficienti di moltiplicazione approssimati (per es., C2 con esponente N1) e un secondo insieme di coefficienti di moltiplicazione approssimati (per es., C2 con esponente N2) differente dal primo insieme di coefficienti di moltiplicazione approssimati.
In una o più forme di attuazione:
- i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati possono approssimare i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro in funzione di valori di potenze negative di due (per es., C1), e
- l’alternanza di moltiplicazioni per il primo insieme di coefficienti approssimati e di moltiplicazioni per il secondo insieme di coefficienti approssimati può avere come risultato un’elaborazione di filtro digitale con una frequenza di taglio media (per es., fc’) che approssima l’almeno una frequenza di taglio.
In una o più forme di attuazione, il segnale digitale di ingresso può comprendere una sequenza di campioni temporizzata a una frequenza di clock (per es., CLK), e il procedimento può comprendere di alternare operazioni di moltiplicazione con il primo insieme di coefficienti approssimati e il secondo insieme di coefficienti approssimati in modo sincrono con la frequenza di clock.
In una o più forme di attuazione, il segnale digitale di ingresso può comprendere una sequenza di campioni temporizzata con una sequenza di impulsi di clock alla frequenza di clock, e il procedimento può comprendere di commutare tra operazioni di moltiplicazione con il primo insieme di coefficienti approssimati e operazioni di moltiplicazione con il secondo insieme di coefficienti approssimati a ciascun impulso nella sequenza di impulsi di clock.
In una o più forme di attuazione, i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati possono comprendere coefficienti che possono approssimare i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro come la differenza tra un valore unitario e un valore di potenza negativa di due.
Una o più forme di attuazione possono comprendere di accoppiare ad almeno un coefficiente nell’insieme di coefficienti del filtro:
- un primo coefficiente approssimato nel primo insieme di coefficienti approssimati, selezionato tra una pluralità di primi coefficienti approssimati candidati, e/o
- un secondo coefficiente approssimato nel secondo insieme di coefficienti approssimati selezionato tra una pluralità di secondi coefficienti approssimati candidati.
Una o più forme di attuazione possono comprendere di selezionare il primo coefficiente approssimato nel primo insieme di coefficienti approssimati e/o il secondo coefficiente approssimato nel secondo insieme di coefficienti approssimati, in funzione della differenza tra l’almeno una frequenza di taglio e la frequenza di taglio media che approssima l’almeno una frequenza di taglio.
Una o più forme di attuazione possono essere relative a un circuito che può comprendere:
- un nodo di ingresso configurato per ricevere un segnale digitale di ingresso (per es., X(n)) che comprende una sequenza di campioni,
- un elaboratore di filtro (per es., 10, 20, 30) configurato per applicare al segnale digitale di ingresso un’elaborazione di filtro digitale con almeno una frequenza di taglio per produrre un segnale digitale di uscita filtrato (per es., Y(n)) in corrispondenza di un nodo di uscita.
In una o più forme di attuazione, l’elaboratore di filtro digitale può comprendere un insieme di blocchi circuitali di moltiplicazione configurati per effettuare operazioni di moltiplicazione per un insieme di coefficienti di moltiplicazione del filtro, in cui:
- i blocchi circuitali di moltiplicazione possono comprendere blocchi circuitali di shift di bit (per es., 14, 14’, 141, 142) configurati per effettuare l’insieme di operazioni di moltiplicazione usando alternativamente un primo insieme di coefficienti di moltiplicazione approssimati e un secondo insieme di coefficienti di moltiplicazione approssimati differente dal primo insieme di coefficienti di moltiplicazione approssimati,
- i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati possono approssimare i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro in funzione di valori di potenze negative di due (per es., C1), in cui i blocchi circuitali di moltiplicazione possono comprendere elementi circuitali di shift di bit (per es., 14, 14’, 141, 142) che effettuano le operazioni di moltiplicazione per mezzo di uno shift di bit,
- blocchi circuitali di commutazione (per es., 18) possono essere forniti attivi sul circuito di moltiplicazione per produrre un’alternanza di moltiplicazioni per il primo insieme di coefficienti approssimati e di moltiplicazioni per il secondo insieme di coefficienti approssimati.
Una o più forme di attuazione possono essere relative a un dispositivo, che può comprendere:
- un circuito secondo una o più forme di attuazione, - un circuito sorgente di un segnale digitale (per es., X(n)) che comprende una sequenza di campioni, il circuito sorgente accoppiato al nodo di ingresso del circuito per applicare a esso il segnale digitale di ingresso, e
- un circuito di utente accoppiato al nodo di uscita del circuito per ricevere da esso il segnale digitale di uscita filtrato (per es., Y(n)).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (8)

  1. RIVENDICAZIONI 1. Procedimento, comprendente: - ricevere un segnale digitale di ingresso (X(n)) che comprende una sequenza di campioni, - applicare al segnale digitale di ingresso (X(n)) un’elaborazione di filtro digitale (10, 20, 30) con almeno una frequenza di taglio per produrre un segnale digitale di uscita filtrato (Y(n)), l’elaborazione di filtro digitale (10, 20, 30) comprendendo un insieme di operazioni di moltiplicazione per un insieme di coefficienti di moltiplicazione del filtro, - effettuare l’insieme di operazioni di moltiplicazione usando alternativamente un primo insieme di coefficienti di moltiplicazione approssimati e un secondo insieme di coefficienti di moltiplicazione approssimati differente dal primo insieme di coefficienti di moltiplicazione approssimati, in cui: - i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati approssimano i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro in funzione di valori di potenze negative di due (C1), e - l’alternanza di moltiplicazioni per il primo insieme di coefficienti approssimati e di moltiplicazioni per il secondo insieme di coefficienti approssimati ha come risultato un’elaborazione di filtro digitale (10, 20, 30) con una frequenza di taglio media (fc’) che approssima detta almeno una frequenza di taglio.
  2. 2. Procedimento secondo la rivendicazione 1, in cui il segnale digitale di ingresso (X(n)) comprende una sequenza di campioni temporizzata a una frequenza di clock (CLK), il procedimento comprendendo alternare operazioni di moltiplicazione con il primo insieme di coefficienti approssimati e il secondo insieme di coefficienti approssimati in modo sincrono con detta frequenza di clock (CLK).
  3. 3. Procedimento secondo la rivendicazione 2, in cui il segnale digitale di ingresso (X(n)) comprende una sequenza di campioni temporizzata (CLK) con una sequenza di impulsi di clock a detta frequenza di clock, il procedimento comprendendo commutare tra operazioni di moltiplicazione con il primo insieme di coefficienti approssimati e operazioni di moltiplicazione con il secondo insieme di coefficienti approssimati ad ogni impulso nella sequenza di impulsi di clock.
  4. 4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati comprendono coefficienti che approssimano i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro come la differenza (C2) tra un valore unitario e un valore di potenza negativa di due (C1).
  5. 5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente accoppiare ad almeno un coefficiente in detto insieme di coefficienti del filtro: - un primo coefficiente approssimato nel primo insieme di coefficienti approssimati selezionato tra una pluralità di primi coefficienti approssimati candidati, e/o - un secondo coefficiente approssimato nel secondo insieme di coefficienti approssimati selezionato tra una pluralità di secondi coefficienti approssimati candidati.
  6. 6. Procedimento secondo la rivendicazione 5, comprendente selezionare detto primo coefficiente approssimato nel primo insieme di coefficienti approssimati e/o detto secondo coefficiente approssimato nel secondo insieme di coefficienti approssimati in funzione della differenza tra detta almeno una frequenza di taglio e detta frequenza di taglio media (fc’) che approssima detta almeno una frequenza di taglio.
  7. 7. Circuito, comprendente: - un nodo di ingresso configurato per ricevere un segnale digitale di ingresso (X(n)) che comprende una sequenza di campioni, - un elaboratore di filtro (10, 20, 30) configurato per applicare al segnale digitale di ingresso (X(n)) un’elaborazione di filtro digitale con almeno una frequenza di taglio per produrre un segnale digitale di uscita filtrato (Y(n)) in corrispondenza di un nodo di uscita, l’elaboratore di filtro digitale (10, 20, 30) comprendendo un insieme di blocchi circuitali di moltiplicazione configurati per effettuare operazioni di moltiplicazione per un insieme di coefficienti di moltiplicazione del filtro, in cui: - i blocchi circuitali di moltiplicazione comprendono blocchi circuitali di shift di bit (14, 14’, 141, 142) configurati per effettuare l’insieme di operazioni di moltiplicazione usando alternativamente un primo insieme di coefficienti di moltiplicazione approssimati e un secondo insieme di coefficienti di moltiplicazione approssimati differente dal primo insieme di coefficienti di moltiplicazione approssimati, - i coefficienti approssimati nel primo insieme di coefficienti approssimati e nel secondo insieme di coefficienti approssimati approssimano i coefficienti di moltiplicazione nell’insieme di coefficienti di moltiplicazione del filtro in funzione di valori di potenze negative di due (C1), in cui i blocchi circuitali di moltiplicazione comprendono elementi circuitali di shift di bit (14, 14’, 141, 142) che effettuano dette operazioni di moltiplicazione per mezzo di uno shift di bit, - sono forniti blocchi circuitali di commutazione (18) attivi sul circuito di moltiplicazione per produrre un’alternanza di moltiplicazioni per il primo insieme di coefficienti approssimati e di moltiplicazioni per il secondo insieme di coefficienti approssimati.
  8. 8. Dispositivo, comprendente: - un circuito secondo la rivendicazione 7, - un circuito sorgente di un segnale digitale (X(n)) che comprende una sequenza di campioni, il circuito sorgente accoppiato al nodo di ingresso di detto circuito per applicare ad esso detto segnale digitale di ingresso (X(n)), e - un circuito di utente accoppiato al nodo di uscita di detto circuito per ricevere da esso detto segnale digitale di uscita filtrato (Y(n)).
IT201800002401A 2018-02-05 2018-02-05 Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti IT201800002401A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT201800002401A IT201800002401A1 (it) 2018-02-05 2018-02-05 Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti
US16/240,915 US10892740B2 (en) 2018-02-05 2019-01-07 Digital filtering method, corresponding circuit and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT201800002401A IT201800002401A1 (it) 2018-02-05 2018-02-05 Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti

Publications (1)

Publication Number Publication Date
IT201800002401A1 true IT201800002401A1 (it) 2019-08-05

Family

ID=61952923

Family Applications (1)

Application Number Title Priority Date Filing Date
IT201800002401A IT201800002401A1 (it) 2018-02-05 2018-02-05 Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti

Country Status (2)

Country Link
US (1) US10892740B2 (it)
IT (1) IT201800002401A1 (it)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791597A (en) 1986-10-27 1988-12-13 North American Philips Corporation Multiplierless FIR digital filter with two to the Nth power coefficients
US5258939A (en) * 1991-10-10 1993-11-02 Harris Corporation Fold and decimate filter architecture
US5831879A (en) * 1994-12-22 1998-11-03 Harris Corporation Digital transmit filter
US6445735B1 (en) 1999-02-08 2002-09-03 Visteon Global Technologies, Inc. Switched bandwidth digital filters with reduced transients during switching
US6625628B1 (en) * 1999-03-30 2003-09-23 Nec Corporation Method and apparatus for digital filter
JP3796432B2 (ja) * 2001-10-31 2006-07-12 キヤノン株式会社 フィルタ処理装置およびフィルタ処理方法
US7289558B2 (en) 2003-07-08 2007-10-30 Utah State University Infinite impulse response multiplierless digital filter architecture
US10108396B2 (en) 2013-06-25 2018-10-23 Stmicroelectronics S.R.L. Method and system for performing division/multiplication operations in digital processors, corresponding device and computer program product

Also Published As

Publication number Publication date
US20190245521A1 (en) 2019-08-08
US10892740B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US5894428A (en) Recursive digital filter
US20160094240A1 (en) Sample rate converter, an analog to digital converter including a sample rate converter and a method of converting a data stream from one data rate to another data rate
CN101194426A (zh) 模/数转换装置和数/模转换装置
Mehrnia et al. Optimal factoring of FIR filters
IT201800002401A1 (it) Procedimento di filtraggio digitale, circuito e dispositivo corrispondenti
US9337805B2 (en) Efficient digital microphone decimation filter architecture
JPWO2008018197A1 (ja) デジタルフィルタ、その合成装置、合成プログラム、及び合成プログラム記録媒体
EP4318328A1 (en) Quantum state information processing system, quantum measurement and control system and quantum computer
JP5790956B2 (ja) ディジタルフィルタ回路
JPH09116387A (ja) デジタルフィルタ
EP1703636B1 (en) Fir filter
US7292630B2 (en) Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters
US20070146176A1 (en) Sample rate conversion combined with filter
US8645442B2 (en) Method and apparatus for a finite impulse response filter
US20240356532A1 (en) Quantum state information processing system, quantum measurement and control system, and quantum computer
US11652471B2 (en) Low power biquad systems and methods
JPH0590897A (ja) オーバーサンプリングフイルタ回路
Ye et al. A bit-segmented adder chain based symmetric transpose two-block FIR design for high-speed signal processing
JP2006086681A (ja) Ａ／ｄ変換装置のデータ補正装置およびデータ補正方法
Gerhardt et al. Digital down Converter optimization
JP3555551B2 (ja) マルチパイロットトーン検出方法および整合フィルタ
Chabini et al. FPGA-Based Digital FIR Filters With Small Coefficients and Large Data Input
JPH02108319A (ja) 無限インパルス応答形デジタルフィルタ
Gong et al. An algorithm of software defined radio channel processing based on FPGA
CN112187215A (zh) 一种级联半带插值滤波器结构