HU201166B

HU201166B - Circuit arrangement for adapting measuring and control modules independently of microprocessor type of said modules to computers

Info

Publication number: HU201166B
Application number: HU442487A
Authority: HU
Inventors: Laszlo Ember; Peter Gyoerffy; Csaba Kiss; Janos Madarasz; Laszlo Mihalik; Laszlo Varga
Original assignee: Zalka Mate Gepipari Szakkoezep
Priority date: 1987-10-01
Filing date: 1987-10-01
Publication date: 1990-09-28
Also published as: HUT49001A

Abstract

A találmány kapcsolási elrendezés mérő- és vezérlő modulok mikroprocesszor típusától független illesztésére számítógépekhez, melynél egyik csatlakozó (1) nyolc ki-bemenetével (111-118) első buszmeghajtó (2) bemenetelre (211-218) és második buszmeghajtó (3) bemenetelre (311-318), felhúzó ellenállásokon keresztül (R1-R8) tápfeszültségre, ellenállásokon (R11-R18) keresztül első BUSZ-ra (31), az első buszmeghajtó (2) első három kimenete (221-223) cím- és adatiránytároló (4) harmadik-ötödik bemenetére (413-415) negyedik-hetedik kimenete (224-227) címtároló (5) első és háromtól ötödik bemenetére (511, 513-515), nyolcadik kimenete (228) a cím- és adatiránytároló (4) első bemenetére (411) a második buszmeghajtó (3) nyolc kimenetével (321-328) második BUSZ-ra (32) csatlakozik. A cím- és adatiránytároló (4) első kimenete (421) első ínverter meghajtó (6) bemenetére, második kimenete (422) monostabil multivibrátor (7) bemenetére, harmadik, negyedik kimenete (423, 424) és a címtároló (5) első kimenete (521) a második BUSZ-ra (32), további három ki- V· A leírás terjedelme: 12 oldal, 4 ábra -1-FIELD OF THE INVENTION The invention relates to a switching arrangement of measuring and control modules independent of the type of microprocessor to computers having one connector (1) with eight outlets (111-118) for the first bus driver (2) input (211-218) and second bus driver (3) for input (311). -318), via winding resistors (R1-R8) to the power supply, through resistors (R11-R18) to the first BUS (31), the first three outputs (221-223) of the first bus driver (2) (4) to the third to fifth input (413-415) of the fourth to seventh output (224-227) to the first and three to the fifth inputs (511, 513-515) of the address storage (5), the eighth output (228) to the first input of the address and data direction storage (4) (411) is connected to the second BUS (32) with eight outputs (321-328) of the second bus driver (3). The first output (421) of the address and data direction store (4) to the input of the first inverter drive (6), the second output (422) to the input of the monostable multivibrator (7), the third, the fourth output (423, 424), and the first output of the address store (5) (521) for the second BUS (32), three more V · Scope of the description: 12 pages, Figure 4 -1-

Description

A találmány olyan mérő- és vezérlő berendezés számítógépes alkalmazásban, melynél az interfész a lehető legkevesebb jelvezetékkel, de bitpárhuzamos, bájtsoros nagy sebességű adatátvitelt tesz lehetővé, modul rendszerű, egyszerűen programozható.The present invention is a measuring and control device for a computer application in which the interface allows for the transmission of bit-parallel, byte-line high-speed data transmission with as few signal lines as possible and is easily programmable.

A számítástechnika rohamos fejlődésével újabb és újabb mikroszámítógépek kerülnek forgalomba. A meglévő és alkalmazni kívánt eszközök illesztése komoly problémát jelentWith the rapid advancement of computing, new and more microcomputers are being introduced. Matching existing and intended tools is a major problem

A szakirodalomból ismert interfész megoldások meghatározott mikroprocesszorral alkotnak rendszert, a mikroprocesszorok buszra csatlakoznak. Az ismert perifériák (nyomtatók, mágneses háttértárak), rendszerbővítések szintén a mikroszámítógép BUSZ-ra csatlakoznak.Interface solutions known in the art form a system with a specific microprocessor, the microprocessors being connected to a bus. Known peripherals (printers, magnetic storage devices), system extensions are also connected to the microcomputer BUS.

Az irodalomból és gyakorlatból több illesztőtípus ismert. Az RS 232. szabvány szerinti illesztő soros adatátvitelt tesz lehetővé. Az adatátvitel történhet három, öt, hét, vagy kilenc vezetéken. A logikai feszültség (+ 3)-(± 25) V közé esik.Several types of adapters are known in the literature and practice. The RS 232 interface allows serial data transmission. Data can be transmitted over three, five, seven, or nine wires. The logic voltage is between (+ 3) - (± 25) V.

Az adatátviteli sebesség 75-19200 baud között változhat Az adatátvitel két összekapcsolt készülék között bitsoros.Data transmission speeds can vary between 75 and 19200 baud Data transmission between two paired devices is bitwise.

A megoldás hátránya, hogy a használatához szintillesztő szükséges, mivel a digitális számítógépek TTL feszültségszinten üzemelnek. Ezen a módon csak két berendezés kapcsolható össze.The disadvantage of this solution is that it requires a level adapter because digital computers operate at TTL voltage levels. Only two devices can be connected in this way.

A CENTRONICS cég által kifejlesztett interfész bitpárhuzamos adatátvitellel dolgozik. A kézfogásos üzemmód nagy adatátviteli sebességet biztosít, mely csak a fogadóoldali hardvertől függ.The interface developed by CENTRONICS works with bit-parallel data transmission. The handshake mode provides high data rates, which only depend on the host hardware.

A megoldás hátránya, hogy csak két berendezés kapcsolható össze és kétirányú adatforgalom nem biztosítható.The disadvantage of this solution is that only two devices can be connected and bidirectional data traffic cannot be provided.

A mérés és vezérléstechnikában egyik legelterjedtebb interfész megoldás az IEEE 488. Az IEEE 488 szabvány szerinti interfész adatforgalmát 32 vezeték biztosítja, amelyből 16 jel vezeték, 8 adatvezeték, 8 vezérlővezeték.IEEE 488 is one of the most widely used interface solutions in measurement and control technology. The data traffic of the IEEE 488-compliant interface is provided by 32 wires, of which 16 are signal lines, 8 are data lines, 8 are control lines.

Az adatátvitel bitpárhuzamos és bájtsoros. A számítógép mint vezérlő felügyelete alatt kétirányú, igen nagy sebességű adatátvitel biztosítható. A sínre (buszra) maximum 15 berendezés kapcsolható, minden jelvezeték TTL kompatibilis.The data transfer is bit parallel and byte string. Under the supervision of the computer as a controller, two-way, very high-speed data transfer can be provided. Up to 15 devices can be connected to the bus (bus), all signal lines are TTL compatible.

A megoldás hátránya a nagy számú jelvezeték alkalmazása, valamint a nagy szakértelmet igénylő programozás. Az IEEE 488 interfész a számítógép buszára csatlakozik, így minden személyi számítógép típushoz más és más interfész szükséges.The disadvantages of this solution are the use of a large number of signal lines and programming requiring a high level of expertise. The IEEE 488 interface is connected to the computer bus, so each type of PC requires a different interface.

A CAMAC-rendszer előírásai, megoldási módjai széles körben ismertek. Az eredeti specifikációt 132 vezetékes rendszernek, vagy Brauch Highway-nek nevezték. Ez a rendszer a központi egységgel együtt 6 kihelyezett multiplexert képes befogadni és lényegében bájtparalel, bitparalel átvitelt valósít meg, ami gyors működést biztosít.The specifications and solutions of the CAMAC system are widely known. The original specification was called the 132-wire system, or Brauch Highway. This system, together with the central unit, can accommodate 6 outputted multiplexers and performs essentially byte-par and bit-par transmission, which ensures fast operation.

A megoldás hátránya bonyolultsága. Nagyszámú jelvezeték szükséges, amely sok hibalehetőséget rejt magába. Ez a nagy bonyolultság egyszerűbb mérési, illetve vezérlési feladatok ellátásánál szükségtelen.The disadvantage of this solution is its complexity. A large number of signal lines is required, which has many potential errors. This high complexity is unnecessary for simpler measurement and control tasks.

A CAMAC-rendszer interfészen keresztül csatlakozik a vezérlőszámítógéphez. A csatlakoztató IEEE 583 interfész azonban mikroprocesszor függő.The CAMAC system is connected to the control computer via an interface. However, the connecting IEEE 583 interface is microprocessor dependent.

A találmány célkitűzése olyan mérő- és vezérlő berendezés létrehozása, mely modulrendszerű, könnyen előállítható, egyszerűen programozható, az interfész vezérlése és programozása mikroprocesszor típustól független, az interfész a lehető legkevesebb jelvezetékkel, de bitpáthuzamos, bájtsoros, nagysebességű adatátvitelt tegyen lehetővé.It is an object of the present invention to provide a measuring and control device that is modular, easy to produce, easy to program, interface control and programming independent of microprocessor type, interface with as few signal lines as possible, but bitwise, byte, high speed data.

A találmány kapcsolási elrendezés mérő- és vezérlő modulok mikroprocesszor típusától független illesztésére számítógépekhez, melynél egyik csatlakozó nyolc ki-bemenetével első buszmeghajtó bemenetelre és második buszmeghajtó bemenetelre, felhúzó ellenállásokon keresztül tápfeszültségre, ellenállásokon keresztül első BUSZ-ra, az első buszmeghajtó első három kimenete cím- és adatiránytároló harmadikötödik bemenetére, negyedik-hetedik kimenete címtároló első és háromtól ötödik bemenetére, nyolcadik kimenete a cím- és adatiránytároló első bemenetére, a második buszmeghajtó kimeneteivel a második BUSZ-ra csatlakozik. A cím- és adatiránytároló első kimenete első inverter meghajtó, második kimenete monostabil multivibrátor bemenetére, harmadik, negyedik kimenete és a címtároló első kimenete a második BUSZ-ra, további három kimenete BCD decimális dekoderen keresztül, az első inverter meghajtó kimenete közvetlenül a második BUSZ-ra kapcsolódik. Az egyik csatlakozó kimenete impulzus késleltetőn és J-K tárolón, majd NOR-kapun, továbbá késleltetőn keresztül a cím- és adatiránytároló második bemenetére és címtároló második bemenetére csatlakozik. A J-K tároló kimenete, második inverter meghajtóra és bistabil multivibrátoron keresztül az egyik csatlakozó második és harmadik bemenetére, valamint harmadik inverter meghajtón keresztül a második BUSZ-ra, a monostabil multivibrátor közvetlenül az első BUSZ-ra kapcsolódik.BACKGROUND OF THE INVENTION The present invention relates to a circuit arrangement for connecting measurement and control modules to computers independent of the microprocessor type, wherein one connector has eight outputs for a first bus drive input and a second bus drive input, power supply via pull-up resistors, first bus terminal and a third fifth input of a data direction storage, a fourth to a seventh output to a first and three to a fifth inputs of an address storage, an eighth output to a first input of the address and data direction storage, with the outputs of the second bus driver. The first output of the address and data storage is the first inverter drive, the second output of the monostable multivibrator input, the third, fourth output and the first output of the address storage to the second BUS, the other three outputs via the BCD decimal decoder, the first inverter drive output directly to the ra. The output of one of the connectors is connected to a second input of the address and data storage and a second input of the address storage via a pulse delay and J-K memory, and then through a NOR gate. The output of the J-K storage is connected to a second inverter drive and via a bistable multivibrator to the second and third inputs of one connector, and via a third inverter drive to the second BUS, the monostable multivibrator directly to the first BUS.

A találmányt ábráink segítségével ismertetjük, ahol azThe invention will be described with reference to the drawings, in which:

1. ábra egy mérő- és vezérlő berendezés általános felépítése a BUSZ irányok megadásával, aFigure 1: General construction of a measuring and control device with bus directions, a

2/a. ábra az interfész kapcsolási elrendezés egyik része, a2 / a. FIG

21b. ábra az interfész kapcsolási elrendezés másik része, a21b. FIG. 2A is another part of the interface circuit layout, FIG

3. ábra egy modul kapcsolási elrendezése.Figure 3 is a circuit layout for a module.

A mérő- és vezérlő berendezés egy lehetséges kiviteli alakjánál az egyszerűség kedvéért csupán az alábbi elemeket használtuk fel: A interfész, B digitális ki-bemenet modul, C analóg-digitális átalakító modul, D digitális-analóg átalakító modul, E léptetőmotor vezérlő modul, F kódtárcsa érzékelő modul, G frekvencia és időmérő modul, SZ (mikro) számítógép.In one embodiment of the measuring and control device, for simplicity, only the following elements were used: interface A, digital output module B, analog-to-digital converter module C, digital-to-analog converter module D, stepper motor control module, F code dial sensor module, G frequency and timing module, SZ (micro) computer.

Az SZ számítógépről érkező jelek pl. DS 127 17 típusú 1 egyik csatlakozóra jutnak. Az 1 egyik csatlakozó első 111 ki-bemenete a pl. Texas 74 LS 244 típusú 2 első buszmeghajtó első 211 bemenetére, Rl felhúzó ellenálláson keresztül tápfeszültségre, a pl. Texas 74 LS 244 típusú 3 második buszmeghajtó első 311 bemenetére és Rll ellenálláson keresztül a 31 első BUSZ-ra van kötve. Az 1 egyik csatlakozó második 112 ki-bemenete a 2 első buszmeghajtó második 212 bemenetére, R2 felhúzóellenálláson keresztül tápfeszültségre, a 3 második buszmeghajtó második 312 bemenetére, valamint R12 ellenálláson keresztül a 31 első BUSZ-ra kapcsolódik. Az 1 egyik csatlakozó harmadik 113 ki-bemenete a 2 első buszmeghajtó harmadik 213 bemenetére, R3 felhúzóellen3Signals from the SZ computer eg. DS 127 17 comes with one connector. The first output 111 of one of the connectors 1 is e.g. Texas 74 LS 244 type 2 first bus drives first 211 inputs via supply resistor Rl to supply voltage, e.g. Texas 74 LS 244 is connected to the first input 311 of the second bus driver 3 and to the first BUS 31 via resistor R11. The second output 112 of one of the connectors 1 is connected to the second input 212 of the first bus driver 2, to the supply voltage via the resistor R2, to the second input 312 of the second bus driver 3 and to the first BUS 31 via resistor R12. Third output 113 of one connector 1 to third input 213 of first bus driver 2, against winding R3

HU 201166 Β álláson keresztül tápfeszültségre, a 3 második buszmeghajtó harmadik 313 bemenetére, valamint R13 ellenálláson keresztül a 31 első BUSZ-ra csatlakozik. Az 1 egyik csatlakozó negyedik 114 ki-bemenete a 2 első buszmeghajtó negyedik 214 bemenetére, R4 felhúzóellenálláson keresztül tápfeszültségre, és a 3 második buszmeghajtó negyedik 314 bemenetére, valamint R14 ellenálláson keresztül a 31 első BUSZ-ra van kötve. Az 1 egyik csatlakozó ötödik 115 ki-bemenete a 2 első buszmeghajtó ötödik 215 bemenetére, R5 felhúzóellenálláson keresztül tápfeszültségre, a 3 második buszmeghajtó ötödik 315 bemenetére és R15 ellenálláson keresztül a 31 első BUSZ-ra kapcsolódik. Az 1 egyik csatlakozó hatodik 116 ki-bemenete a 2 első buszmeghajtó hatodik 216 bemenetére, R6 felhúzóellenálláson keresztül tápfeszültségre, a 3 második buszmeghajtó hatodik 316 bemenetére, valamint R16 ellenálláson keresztül a 31 első BUSZ-ra csatlakozik. Az 1 egyik csatlakozó hetedik 117 ki-bemenete a 2 első buszmeghajtó hetedik 217 bemenetére, R7 felhúzóellenálláson keresztül tápfeszültségre, a 3 második buszmeghajtó hetedik 317 bemenetére és R17 ellenálláson keresztül a 31 első BUSZ-ra van kötve. Az 1 egyik csatlakozó nyolcadik 118 ki-bemenete a 2 első buszmeghajtó nyolcadik 218 bemenetére, R8 ellenálláson keresztül tápfeszültségre, a 3 második buszmeghajtó nyolcadik 318 bemenetére, valamint R18 ellenálláson keresztül a 31 első BUSZ-ra kapcsolódik,EN 201166 tá is connected to supply voltage, to the third bus input 313 of the second bus driver 3 and to the first BUS 31 via resistor R13. The fourth output 114 of one of the connectors 1 is connected to the fourth input 214 of the first bus driver 2, to the power supply via the pull-up resistor R4, and to the first BUS 31 via the resistor R14 and the fourth input 314 of the second bus driver. The fifth output 115 of one of the connectors 1 is connected to the fifth input 215 of the first bus driver 2, to the supply voltage via the resistor R5, to the fifth bus 315 of the second bus driver 3 and to the first BUS 31 via the resistor R15. The sixth outlet 116 of one of the connectors 1 is connected to the sixth input 216 of the first bus driver 2, to the supply voltage via the resistor R6, to the sixth input 316 of the second bus driver 3 and to the first BUS 31 via resistor R16. The seventh output 117 of one of the connectors 1 is connected to the seventh input 217 of the first bus driver 2, to a power supply via the pickup resistor R7, to the seventh input 317 of the second bus driver 3 and to the first BUS 31 via resistor R17. The eighth output 118 of one of the connectors 1 is connected to the eighth input 218 of the first bus driver 2, to the power supply via resistor R8, to the eight bus 318 of the second bus driver 3 and to the first BUS 31 via resistor R18,

A 2 első buszmeghajtó első 221 kimenete a pl. Texas 74LS75 típusú 4 cím- és adatiránytároló harmadik 413 bemenetére, második 222 kimenete a 4 cím- és adatiránytároló negyedik 414 bemenetére, harmadik 223 kimenete a 4 cím- és adatiránytároló ötödik 415 bemenetére kapcsolódik. A 2 első buszmeghajtó negyedik 224 kimenete a pl. Texas 74LS75 típusú 5 címtároló első 511 bemenetére, ötödik 225 kimenete az 5 címtároló harmadik 513 bemenetére, hatodik 226 kimenete az 5 címtároló negyedik 514 bemenetére, hetedik 227 kimenete az 5 címtároló ötödik 515 bemenetére, nyolcadik 228 kimenete a 4 cím- és adatiránytároló első 411 bemenetére csatlakozik. A 4 cím- és adatiránytároló első 421 kimenete a célszerűen BC 182 tranzisztorból és ellenállásokból felépített 6 első inverter meghajtó bemenetére, második 422 kimenete a célszerűen Texas 74LS123 típusú IC-ből, ellenállásokból és kondenzátorból felépített 7 monostabil multivibrátor bemenetére van kötve.The first 221 outputs of the first bus driver 2 are e.g. The third input 413 of the Texas 74LS75 type 4 address and data directional storage, the second output 222 is connected to the fourth input 414 of the address and data directional storage 4, and the third output 223 is connected to the fifth input 415 of the address and data directional storage 4. The fourth output 224 of the first bus driver 2 is e.g. Texas 74LS75 for the first inlet 511, the fifth output 225 for the third inlet 513, the sixth output 226 for the fourth input 514 of the address book 5, the seventh output 227 for the fifth input 515 of the address book 5, the eighth output 228 of the first 411 connected to its input. The first output 421 of the address and data direction storage 4 is connected to the input of the first inverter drive 6, preferably constructed of transistor and resistors BC 182, and the second output 422 to the input of a monostable multivibrator 7 preferably constructed of Texas 74LS123 ICs, resistors and capacitors.

A 4 cím- és adatiránytároló harmadik és negyedik 423 és 424 kimenete és az 5 címtároló első 521 kimenete, valamint a 6 első inverter meghajtó kimenete a 32 második BUSZ-ra csatlakozik. Az 5 címtároló második, harmadik és negyedik 522,523,524 kimenete a pl. Texas 74LS42 típusú 8 BCD decimális dekoder első, második és harmadik 811, 812 és 813 bemenetelre, a 8 BCD decimális dekoder elsőtől ötödik 821, 822, 823, 824, 825 kimenete a 32 második BUSZ-ra kapcsolódik. A 7 monostabil multivibrátor egyik kimenete az 1 egyik csatlakozó első 120 bemenetére, másik kimenete a 31 első BUSZ-ra van kötve.The third and fourth outputs 423 and 424 of the address and data direction storage 4 and the first outputs 521 of the address storage 5 and the output of the first inverter driver 6 are connected to the second BUS 32. The second, third and fourth outputs 522,523,524 of the address storage 5 are e.g. A Texas 74LS42 type 8 BCD decimal decoder for first, second and third inputs 811, 812, and 813, the first to fifth outputs 821, 822, 823, 824, 825 of the 8 BCD decimal decoder are connected to the second BUS 32. One output of the monostable multivibrator 7 is connected to the first input 120 of one connector 1 and the other output to the first BUS 31.

A 3 második buszmeghajtó elsőtől nyolcadik 321328 kimenetei a 32 második BUSZ-ra csatlakoznak.The first to eighth outputs 321328 of the second bus driver 3 are connected to the second BUS 32.

Az 1 egyik csatlakozó 130 kimenete a pl. Texas 74LS04 típusú 9 impulzus késleltető bemenetére és a pl. Texas 74LS73 típusú 10 J-K tároló bemenetére, a 9 impulzus késleltető kimenete a célszerűen Texas CD 4001 típusú 11 NOR-kapu egyik bemenetére, a 10 J-K tároló egyik kimenete a 11 NOR-kapu második bemenetére kapcsolódik.The output 130 of one of the connectors 1 is e.g. Texas 74LS04 9 pulse delay input and eg. At the input of the Texas 74LS73 type 10 J-K memory, the pulse delay output 9 is preferably connected to one of the inputs of the Texas CD 4001 type NOR gate 11, one of the J-K storage 10 output is connected to the second input of the NOR gate 11.

A 11 NOR-kapu kimenete a pl. Texas 74LSO0 típusú 12 késleltető bemenetére, a 12 késleltető kimenete a 4 cím- és adatiránytároló második 412 bemenetére és az 5 címtároló második 512 bemenetére van kötve. A 10 J-K tároló második kimenete a célszerűen BC 182 tranzisztorból és ellenállásokból felépített 13 második inverter meghajtó, illetve 14 harmadik inverter meghajtó bemenetére, valamint a pl. Texas CD 4001 típusú 15 bistabil múl ti vibrátor bemenetére csatlakozik.The output of the NOR gate 11 is e.g. In the Texas 74LSO0 delay input 12, the output 12 is connected to the second input 412 of the address and data direction storage 4 and the second input 512 of the address storage 5. The second output of the J-K storage 10 is provided to the input of a second inverter drive 13 and a third inverter drive 14, preferably constructed from a transistor and resistors BC 182, and e.g. Connects to the input of 15 bistable Texas CD 4001 vibrators.

A 13 második inverter meghajtó kimenete az 1 egyik csatlakozó második 121 bemenetére, a 14 harmadik inverter meghajtó kimenete a 32 második BUSZ-ra, a 15 bistabil multivibrátor kimenete az 1 egyik csatlakozó harmadik 122 bemenetére kapcsolódik.The output of the second inverter driver 13 is connected to the second input 121 of one connector 1, the output of the third inverter driver 14 is connected to the second BUS 32, and the output of the bistable multivibrator 15 is connected to the third input 122 of one connector.

A már említett modulok (B digitális ki-bemenet modul, C analóg-digitális átalakító modul, D digitális-analóg átalakító modul, E léptetőmotor vezérlő modul, F kódtárcsa érzékelő modul, G frekvencia és időmérő modul) önmagukban ismert kapcsolási elrendezésű alapmodulok (1-es indexszel jelölve) célnak megfelelően kiegészített változatai.The above-mentioned modules (digital output module B, analog-to-digital converter module C, digital-to-analog converter module D, stepper motor control module, encoder F sensor module, frequency G and timing module) are self-contained basic switching modules (1- and indexed) with the goal added.

Ezen modulokba beépített pl. Texas 74LS373 típusú 26 második D-tároló elsőtől nyolcadik 2611-2618 bemenete a 32 második BUSZ-ra, minimum három 2621-2623 kimenete az alapmodulra (pl. Bi, Di, Di) van kötve, kilencedik 2619 bemenetére pedig a pl. Texas CD 4001 típusú 27 harmadik dekódoló egyik kimenete csatlakozik.Built-in modules such as The first eighth inputs 2611-2618 of the second D storage Texas 26LS373 26 are connected to the second BUS 32, at least three outputs 2621-2623 are connected to the base module (e.g. Bi, Di, Di) and the ninth 2619 inputs are connected to the second bus. One of the outputs of the Texas CD 4001 27 third decoders is connected.

Az Ei léptetőmotor vezérlő modul kivételével a többi modulról adat érkezik a 31 első BUSZ-ra.With the exception of the stepper motor control module Ei, data is transmitted from the other modules to the first BUS 31.

Ezen moduloknál a 31 első BUSZ-ra a pl. Texas 74LS244 típusú 28 negyedik buszmeghajtó elsőtől nyolcadik 2821-2828 kimenete van kötve, elsőtől nyolcadik 2811-2818 bemenetére valamelyik alapmodul (pl. Bi), kilencedik 2819 bemenetére a 27 harmadik dekódoló másik kimenete csatlakozik.For these modules, for example, the first BUS 31 can be configured with e.g. The first eighth outputs 2821-2828 of the fourth bus driver 28 of the Texas 74LS244 28 are connected to the first eighth inputs 2811-2818 of one of the base modules (e.g. Bi), and the ninth input 2819 of the third decoder 27 is connected.

Az alapmodul (pl. Bi) egy kimenetével közvetlenül a 31 első BUSZ-ra, három kimenetével a 32 második BUSZ-ra kapcsolódik. A 27 harmadik dekódoló első 2713 bemenetével a 32 második BUSZ-on keresztül a 14 harmadik inverter meghajtó kimenetéhez, második 2712 bemenetével a 8 BCD decimális dekoder modulhelytől függő kimenetére, harmadik 2713 bemenetével a 6 első inverter meghajtó kimenetére van kötve.The base module (e.g., Bi) is directly connected to the first BUS 31 with one output and the three BUS to the second BUS 32. The first input 2713 of the third decoder 27 is connected via the second BUS 32 to the output of the third inverter driver 14, the second input 2712 to the module decoder output of the BCD 8 and the third input 2713 to the output of the first inverter 6.

A működtetés ellenőrzésére, a különböző vezérlőjelek, adatok és adatirányok pillanatnyi megállapításához célszerű kijelzőket alkalmazni.It is advisable to use displays to check the operation, and to determine the various control signals, data and data directions momentarily.

így a 14 harmadik inverter meghajtó második kimenete 16 első kijelző bemenetére, 2 első buszmeghajtó elsőtől nyolcadik 221-228 kimenete a LED diódás 17 második kijelző elsőtől nyolcadik 1711-1718 bemenetére, a 4 cím- és adatiránytároló ötödik 425 kimenete a 18 harmadik kijelző bemenetére, első 421 kimenete a 19 negyedik kijelző bemenetére van kötve.Thus, the second output of the third inverter driver 14 to the first display input 16, the first bus driver 2 to the first eighth inputs 221-228 to the first diode 1711-1718 of the second diode LED 17, the fifth output 425 to the third display input 18, its first output 421 is connected to the fourth display input 19.

A berendezés bővíthetősége több A interfész összekapcsolhatósága, két vagy több mikroszámítógép együttműködtetése érdekében célszerű kiegészítő mikroelektronikai elemek alkalmazása. Ezért a 2 első buszmeghajtó elsőtől nyolcadik 221-228 kimenete egy pl. Texas 74LS373 típusú 20 első D-tároló elsőtőlExpandability of the device It is advisable to use additional microelectronic elements in order to connect the interface and interact two or more microcomputers. Therefore, the first to eighth outputs 221-228 of the first bus driver 2 are e.g. Texas 74LS373 20 first D storage from first

HU 201166 Β nyolcadik 2011-2018 bemenetére csatlakozik. A 20 első D-tároló elsőtől nyolcadik 2021-2028 kimenete a pl. 25 pólusú amphenol 21 másik csatlakozó elsőtől nyolcadik 2111-2118 bemenetére van kötve. A 4 cím és adatiránytároló ötödik 425 kimenete a pl. Texas CD 4001 típusú integrált áramkörből felhasznált 22 első dekódoló egyik bemenetére és a 21 másik csatlakozó kilencedik 2119 bemenetére, a 8 BCD decimális dekóder hatodik 826 kimenete a szintén pl. Texas CD-4001 típusú 24 második dekódoló első, második és harmadik bemenetére, a 14 harmadik inverter meghajtó kimenete a 24 második dekódoló negyedik bemenetére és a 21 másik csatlakozó tizedik 2120 bemenetére kapcsolódik. A 24 második dekódoló első kimenete a célszerűen Texas 74LS244 típusú 25 harmadik buszmeghajtó kilencedik 2519 bemenetére, második kimenete 21 másik csatlakozó tizenkettedik 2122 bemenetére, harmadik kimenete a 20 első D-tároló kilencedik 2019 bemenetére van kötve.EN 201166 Β Connects to the eighth input of 2011-2018. The first to eighth outputs 2021-2028 of the first D storage 20 are e.g. The 25-pin amphenol is connected to the 21st terminal 2111-2118 of the second connector 21 through the first connector. The fifth output 425 of the address and data direction store 4 is e.g. For one of the inputs 22 of the first decoder used in the Texas CD 4001 integrated circuit and the ninth input 2119 of the other connector 21, the sixth outputs 826 of the BCD decimal decoder are also e.g. The Texas CD-4001 type second decoder 24 is connected to the first, second and third inputs, the third inverter drive output 14 is connected to the second decoder 24, and the tenth input 2120 of the other connector 21. The first output of the second decoder 24 is preferably connected to the ninth input 2519 of the third bus driver Texas 74LS244, the second output 21 is connected to the twelfth input 2122 of the second connector, and the third output is connected to the ninth input 2019 of the first D storage.

A 21 másik csatlakozó elsőtől nyolcadik 2131— 2138 kimenetei a 25 harmadik buszmeghajtó 2511— 2518 bemenetéire vannak kapcsolva. A 25 harmadik buszmeghajtó első 2521 kimenete Rll ellenálláson keresztül az 1 egyik csatlakozó első 111 ki-bemenetére, második 2522 kimenete R12 ellenálláson keresztül az 1 egyik csatlakozó második 112 ki-bemenetére, harmadik 2523 kimenete R13 ellenálláson keresztül az 1 egyik csatlakozó harmadik 113 ki- bemenetére, negyedik 2524 kimenete R14 ellenálláson keresztül az 1 egyik csatlakozó negyedik 114 ki- bemenetére, ötödik 2525 kimenete az R15 ellenálláson keresztül az 1 egyik csatlakozó ötödik 115 ki-bemenetére, hatodik 2526 kimenete R16 ellenálláson keresztül az egyik csatlakozó hatodik 116 ki-bemenetére, hetedik 2527 kimenete R17 ellenálláson keresztül 1 egyik csatlakozó hetedik 117 ki-bemenetére, nyolcadik 2528 kimenete R18 ellenálláson keresztül az 1 egyik csatlakozó nyolcadik 118 ki-bemenetére van kötve.The first to eighth outputs 2131 to 2138 of the second connector 21 are connected to the inputs 2511 to 2518 of the third bus driver 25. First output 2521 of third bus driver 25 via resistor R11 to first output 111 of one connector 1, second output 2522 via resistor R12 to second output 112 of one connector 1, third output 2523 via resistor R13 of third connector 1 a fourth output of 2524 via a resistor R14 to a fourth output 114 of one of the connectors 1, a fifth 2525 output of a resistor 1 to a fifth 115 input of a connector 1, a sixth output 2526 to a sixth output 116 of a connector 1, a seventh output 2527 is connected via a resistor R17 to a seventh output 117 of one of the connectors, and an eighth output 2528 is connected via a resistor R18 to an eighth output 118 of a single connector 1.

A 21 másik csatlakozó tizenharmadik 2123 bemenete Dl diódán keresztül a 7 monostabil multivibrátor második kimenetével kapcsolódik.The thirteenth input 2123 of the other connector 21 is connected via diode D1 to the second output of the monostable multivibrator 7.

Bekapcsoláskor a készülék egy törlést (Rését) hajt végre. Ennek eredményeként mindegyik modul alaphelyzetbe kerül. Alaphelyzetben egyik kártya sem aktív.When the power is turned on, the unit performs a Wipe. As a result, each module is reset. By default, none of the cards are active.

I. Az SZ számítógép vezérlő kimenete H szinten van. (Logikai „1”).I. The control output of the SZ computer is at the H level. (Logic "1").

Π. Az SZ számítógép 8 bites kétirányú adatvonala kimenetként működik. A kiadott 8 bites adat a 2 első és 3 második buszmeghajtó áramkörökre jut. A első buszmeghajtó a 4 cím- és adatiránytárolót és az 5 címtárolót hajtja meg. A 3 második buszmeghajtó a 32 második BÚSZ-t hajtja meg. A 4 cím- és adatiránytároló és az 5 címtároló megkapja az SZ számítógép 8 bites kimenetén lévő adatot.Π. The 8-bit bi-directional data line of the SZ computer functions as an output. The output 8-bit data is transmitted to the first and second bus drive circuits 2 and 3 respectively. The first bus driver drives the address and data direction storage 4 and the address storage 5. The second bus driver 3 drives the second SWE 32. The address and data direction storage 4 and the address storage 5 receive data on the 8-bit output of the SZ computer.

A 4 cím- és adatiránytároló és az 5 címtároló beírását a vezérlőkimenetnek beírójelként történő felhasználásával végezhetjük.The address and data direction store 4 and the address store 5 can be written using the control output as a write signal.

ΠΙ. A címzés menete: miután a cím és az adatirány információ a tárolók bemenetére jutott, a vezérlő kimenetet L szintre (logikai „0”) váltjuk. Ekkor a 10 J-K tároló egyik invertált kimenete L szintre vált, valamint a 9 impulzuskésleltető kimenete is L szintre vált, így 11 NOR-kapu kimenete H szintű, a tárolók beírhatok.ΠΙ. Addressing Procedure: After the address and data direction information has been received to the storage inputs, the control output is switched to L level (logical "0"). At this point, one inverted output of the J-K memory 10 changes to L level and the output of the pulse delay 9 changes to L level, so the output of NOR gate 11 is H level, the memory can be written.

IV. Amikor a vezérlő kimenet H szintre vált a 4 cím- és adatiránytároló és az 5 címtároló tartalmazzák a cím és adatirány értékeket.ARC. When the control output switches to level H, the address and data direction store 4 and the address store 5 contain the address and data direction values.

Ekkor azonban a modulok közül még egy sem 5 aktív.However, none of the modules is active at this time.

V. Az SZ számítógépen a 8 bites kétirányú adatvezeték adatirányát a Π. pontban kiadott kódnak megfelelően állítjuk be.A. On the SZ computer, the data direction of the 8-bit bidirectional data cable is shown in Π. is set up in accordance with the code given in point.

Amennyiben kimenet: a modulnak szánt első adatot 10 elhelyezzük a kimeneten és a VI. pont szerint járunk el.If output: the first data destined for the module is placed on the output and in the VI. .

Amennyiben bemenet: végrehajtjuk az adatirányváltást a számítógép 8 bites kétirányú PORT-ján és a VI. pont szerint járunk el.If Input: Perform data redirection on the computer's 8-bit bidirectional PORT and VI. .

VI. A vezérlő kimenetet előbb L majd M szintre váltjuk. Ekkor a 10 J-K tároló invertált kimenete M szintre vált. A 4 cím- és adatiránytároló tartalmától függően az A interfész adatot ad ki az SZ számítógép USER-PORT-jára, illetve adatot fogad onnan.VI. The control output is first switched to L then M. The inverted output of the J-K store 10 then changes to M level. Depending on the contents of the address and data directional storage 4, interface A outputs or receives data to and from the USER-PORT of the SZ computer.

Amíg a vezérlő kimenet H szinten van, addig a modulcím és az adatirány is állandó.As long as the control output is at the H level, both the module address and the data direction are constant.

A címzés során a 4 cím- és adatiránytároló negyedik és ötödik 414, 415 bemenetére két másodlagos cím és az 5 címtároló első 511 bemenetére egy másodlagos cím jut.During addressing, the fourth and fifth inputs 414, 415 of the address and data direction storage 4 are provided with two secondary addresses and the first input 511 of the address storage 5 is provided with a secondary address.

Ezeket a címeket a modulok egymástól függetlenül, különböző módon értelmezhetik, sőt van olyan modul, amely teljesen figyelmen kívül hagyja. A másodlagos címek a 4 cím- és adatiránytároló harmadik 423 és negyedik 424 és az 5 címtároló első 521 kimenetéről jutnak a 32 második BUSZ-ra^These addresses can be interpreted in different ways by the modules independently, and there is even a module that completely ignores them. The secondary addresses from the first outputs 423 and 4424 of the address and data storage 4 and the first 521 of the fourth address storage 5 to the second BUS 32 ^

Az aktuális modul címe Cl dekódolva L szintű jelként kerül a 32 második BUSZ-ra a 8 BCD-decimális dekóder elsőtől ötödik 821-825 kimenetéről.The address CL of the current module is decoded as an L-level signal to the second BUS 32 from the first to fifth outputs 821-825 of the BCD decimal decoder 8.

Ugyanakkor a 6 első_ inverter meghajtó kimenete mint adatirányjelző W/R és a 14 harmadik inverter meghajtó kimenete mint T0 tiltásjelző jel is a 32 második BUSZ-ra jut.At the same time, the output of the first inverter driver 6 as a data direction indicator W / R and the output of the third inverter driver 14 as the prohibition signal T0 is provided to the second BUS 32.

Bármelyik (C, D, E, F, G) modul e három jel alapján kapcsolódik a 31 első BUSZ-ra és a 32 második BUSZ-ra. A TO jel L szinten aktív, jelentése: az A interfész éppen cím- és adatirány átvételt folytat, így a kintlévő cím és adat érvénytelen, tehát a modulok nem fogadhatják. Amennyiben a T0 jel H szinten van, a Cl jel által meghatározott modul kapcsolódik a 3J_ első BUSZ-ra és a 32 második BUSZ-ra és W/R jel által meghatározott irányban hajthat végre adatátvitelt.Any module (C, D, E, F, G) is connected by these three signals to the first BUS 31 and the second BUS 32. The TO signal is active at the L level, meaning that the interface A is in the process of receiving an address and data direction, so that the remaining address and data are invalid, so the modules cannot receive it. If the T0 signal is at level H, the module defined by the signal C1 is connected to the first BUS 3J_ and the second BUS 32 and may carry out data transmission in the direction determined by the W / R signal.

A T0 jel használható a készülék állapotának le50 kérdezésére. A 10 J-K tároló nem invertált kimenetéről a 13 második inverter meghajtón át L szintre teszi a számítógép bemenetét (pl.: HT-1080Z), vagy élérzékeny bemenet esetén a 15 bistabil multivibrátor jelét kapuzva ΙΚΗζ-es TTL szintű négyszögjelet juttat a bemenetre, (pl.: C-64 Flag2 bemenet). A W/R jel írás esetén H szinten van, ekkor az SZ számítógép kimenet és a modul (C, D, E, F vagy G) a bemenet olvasás esetén a W/R jel L szinten van, ekkor az SZ számítógép a bemenet és az A interfész (valójában a C, D, E, F vagy G modul) a kimenet.The T0 signal can be used to query the device status le50. From the non-inverting output of the JK 10, it puts the computer's input L through the second inverter driver 13 (eg HT-1080Z) or, in the case of edge sensitive input, gates 15 bistable multivibrator signals to the TTL level rectangular input (eg .: C-64 Flag2 Input). The W / R signal is at H level when writing, then the output of the SZ computer and the module (C, D, E, F or G) is at the L / W level when reading the input, then the SZ computer is at input and The interface (actually module C, D, E, F or G) is the output.

Amennyiben a modul a kimenet, úgy az adat azIf the module is the output, the data is

R11-R18 ellenálláson át jut az 1 egyik csatlakozóra és onnan a USER-PORT-ra.R11 to R18 passes through one resistor 1 to the USER-PORT.

A 31 első BUSZ és a 32 második BUSZ jellemzői:The features of the first BUS 31 and the second BUS 32 are:

öt modulhelyet tartalmaznak, a modulok tetszőleges 5contain five module slots, each module can be 5

HU 201166 Β helyre, behelyezhetók, mert minden modulcsatlakozóra ugyanazok a vezérlőjelek jutnak, A számítógépről érkező jelek 1 egyik csatlakozóra jutnak, ahol a:EN 201166 Β, they can be inserted because all module connectors have the same control signals. Signals from the computer go to 1 connector where:

111 ki-bemenet 7 bit 116 ki-bemenet 2 bit111 outputs 7 bits 116 outputs 2 bits

112 ki-bemenet 6 bit 117 ki-bemenet 1 bit 5112 outputs 6 bits 117 outputs 1 bit 5

113 ki-bemenet 5 bit 118 ki-bemenet 0 bit113 outputs 5 bits 118 outputs 0 bits

114 ki-bemenet 4 bit114 outputs 4 bits

115 ki-bemenet 3 bit115 outputs 3 bits

120 első bemenet az interrupt bemenetThe first 120 inputs are the interrupt input

121 második bemenet 9 bit in 10121 second inputs 9 bits in 10

122 harmadik bemenet flag122 third input flag

130 kimenet a vezérlőkimenet 8 bit out.130 outputs the control output 8 bit out.

A 0 bit a 2 első buszmeghajtó nyolcadik 228 kimenetéről 4 cím és adatirány tároló első 411 bemenetére jut. Az 1 bit a 2 első buszmeghajtó hetedik 15 227 kimenetéről 5 címtároló ötödik 515 bemenetére jut.Bit 0 passes from the eighth output 228 of the first bus driver 2 to the first input 411 of the address and data direction store 4. The bit 1 passes from the seventh 15 227 outputs of the first bus driver 2 to the fifth 515 inputs of the address storage 5.

A 2 bit a 2 első buszmeghajtó hatodik 226 kimenetéről 5 címtároló negyedik 514 bemenetére jut.The bit 2 passes from the sixth output 226 of the first bus driver 2 to the fourth input 514 of the address storage 5.

A 3 bit a 2 első buszmeghajtó ötödik 225 kimé- 20 netéről 5 címtároló harmadik 513 bemenetére jut.The bit 3 passes from the fifth output 225 of the first bus driver 2 to the third input 513 of the address storage 5.

A 4 bit a 2 első buszmeghajtó negyedik 224 kimenetéről 5 címtároló elő 511 bemenetére jut.The bit 4 passes from the fourth output 224 of the first bus driver 2 to the inlet 511 of the address store 5.

Az 5 bit a 2 első buszmeghajtó harmadik 223 kimenetéről 4 cím- és adatirány tároló ötödik 415 25 bemenetére jut.The bit 5 passes from the third output 223 of the first bus driver 2 to the fifth input 415 of the address and data direction store 4.

A 6 bit a 2 első buszmeghajtó második 222 kimenetéről 4 cím- és adatiránytároló negyedik 414 bemenetére jut.The bit 6 passes from the second output 222 of the first bus driver 2 to the fourth input 414 of the address and data direction storage 4.

A 7 bit a 2 első buszmeghajtó első 221 kimenetéről 30 4 cím- és adatiránytároló harmadik 413 bemenetére jut.The bit 7 passes from the first output 221 of the first bus driver 2 to the third input 413 of the address and data direction storage 30 4.

Az 5 címtároló második, harmadik és negyedik 521-524 kimenetének kimeneti jele tartalmazza az aktuális modul címét binárisan. A címdekódolást a 35 8 BCD-decimális dekóder végzi.The output signal 521-524 of the second, third and fourth outputs of the address storage 5 contains the address of the current module in binary form. Address decoding is performed by the 35 8 BCD decimal decoder.

Az 5 címtároló második 522 kimenetének kimeneti jele a 8 BCD-decimális dekóder első 811 bemenetére, harmadik 523 kimenetének kimeneti jele a második 812 bemenetére, negyedik 524 kimenetének kimeneti 40 jele a harmadik 813 bemenetére jut.The output 522 of the second output 522 of the address book 5 is output to the first input 811 of the BCD decimal decoder 8, the output of the third output 523 to the second input 812, and the output 40 of the fourth output 524 to the third input 813.

A 5 címtároló első 521 kimenetének kimeneti jele másodlagos címként kerül a 32 második BUSZ-ra.The output signal of the first output 521 of the address storage 5 is provided to the second BUS 32 as a secondary address.

A 4 cím és adatiránytároló harmadik 423 és negyedik 424 kimenetének kimenetei jele másodlagos 45 címként kerül a 32 második BUSZ-ra, második 422 kimenetének kimeneti jele a 7 monostabil multivibrátor első bemenetére jut, első 421 kimenetének kimenetei jele a 6_első inverter meghajtón át a 32 második BUSZ W/R jelét adja. 50The outputs of the third outputs 423 and the fourth outputs 424 of the address and data direction storage 4 are provided as a second address 45 to the second BUS 32, the outputs of the second outputs 422 to the first input of the monostable multivibrator 7 and the outputs of the first outputs 421 through the Bus W / R signal. 50

A 7 monostabil multivibrátor második bemenete vezérlését a 31 első BUSZ-ról kapja.The second input of the monostable multivibrator 7 is controlled from the first BUS 31.

A 9 impulzuskésleltető kimeneti jele 11 NOR-kapu első bementére, 10 J-K-tároló invertált kimeneti jele 11 NOR-kapu második bemenetére jut. A 11 55 NOR-kapu kimeneti jele a 12 késleltetőn át végzi a 4 cím- és adatiránytároló, valamint az 5 címtároló beírását. A beírást a 9 impulzuskésleltető és 10 J-K tároló szinkronizálja, így csak abban az esetben történik beírás, ha a 9 impulzuskésleltető kimenete és 60 a 10 J-K tároló invertált kimenete is L szinten van. Ekkor 11 NOR-kapu kimenete H szinten van, 12 késleltető kimenete szintén H szinten van. 12 késleltető kimeneti jele 4 cím és adatiránytároló második 412 és 5 címtároló második 512 bemenetére kerül. 65The output signal of the pulse delay 9 is provided to the first input of the NOR gate 11 and the inverted output signal of the J-K storage 10 to the second input of the NOR gate 11. The output signal of the NOR gate 11 55 performs the address and data direction storage 4 and the address storage 5 via the delay 12. The input is synchronized between the pulse delay delay 9 and the J-K storage 10, so that only when the output of the pulse delay 9 and the inverted output of the J 10 K storage J is at the L level. Then the outputs of the NOR gate 11 are at the H level and the 12 delay outputs are also at the H level. Delay output signal 12 is applied to second inputs 5 of address 4 and address storage second storage 412 and 5. 65

A 10 J-K tároló nem invertált kimeneti jele a 13 második inverter meghajtó bemenetére, a 14 harmadik inverter meghajtó bemenetére és a 15 bistabil multivibrátor bemenetére jut.The non-inverted output signal of the J-K storage 10 is provided to the input of the second inverter driver 13, the input of the third inverter driver 14 and the input of the bistable multivibrator 15.

A 14 harmadik inverter meghajtó kimeneti jele a 32 második BUSZ- ra jut és a T0 jelet biztosítja.The output signal of the third inverter driver 14 goes to the second BUS 32 and provides the T0 signal.

A 13 második inverter meghajtó feladata a T0 jel biztosítása az SZ számítógép bemenete felé, a 15 bistabil multivibrátor feladata a T0 jel biztosítása az élérzékeny bemenetek részére.The function of the second inverter driver 13 is to provide the T0 signal to the input of the PC, while the bistable multivibrator 15 is provided to provide the T0 signal to the edge sensitive inputs.

A 7 monostabil multivibrátor feladata: bármelyik modulról érkező lefutó impulzus hatására egy megfelelő hosszúságú impulzust generál és 1 egyik csatlakozón át a számítógép „interrupt” bemenetére juttatja. E funkciót csak abban az esetben látja el, ha a 4 címés adatiránytároló harmadik 422 kimenete H szinten van, egyébként az interrupt nincs engedélyezve.The task of the 7 monostable multivibrator is to generate a pulse of sufficient length by passing a pulse from any module and applying it to one of the "interrupt" inputs of the computer via one of the connectors. This function is performed only if the third output 422 of the address storage 4 is at level H, otherwise the interrupt is not enabled.

A 3 második buszmeghajtó elsőtől nyolcadik 321328 kimenetének kimeneti jelei a 32 második BUSZ-ra jutnak,The first to eighth outputs 321328 of the second bus driver 3 are output to the second BUS 32,

A modulok működését az alábbiakban ismertetjük. (3. ábra) _The operation of the modules is described below. (Figure 3) _

A 27 harmadik dekódoló a W/R, Cl és T0 jelek állapotától függően vezérli a 26 második D-tárolót, vagy a 28 negyedik buszmeghajtót (az E léptetőmotor vezérlő modul kivételével ahol a buszmeghajtó hiányzik). _The third decoder 27 controls the second D storage 26 or the fourth bus driver 28 (except for the stepper motor control module where the bus driver is missing) depending on the state of the W / R, Cl and T0 signals. _

A 26 második D-tároló akkor beírható, ha a W/R jel H szinten van, a Cl jel L szinten van és a T0 jel H szinten van. Ekkor a 32 második BUSZ-ról érkező 8 bites adat bekerül a tárolóba és a modulok (Bi, Di, Ei, Fi, Gi) bemenetére.The second D-storage 26 may be written when the W / R signal is at H level, the Cl signal is at L level and the T0 signal is at H level. The 8-bit data from the second BUS 32 is then stored in the memory and inputs of the modules (Bi, Di, Ei, Fi, Gi).

A 28 negyedik buszmeghajtó akkor kapcsolódik a 31 első BUSZ-ra, ha a W/R jel L szinten van, a Cl jel L szinten van és a T0 jel H szinten van.The fourth bus driver 28 is connected to the first BUS 31 when the W / R signal is at L level, the Cl signal is at L level and the T0 signal is at H level.

Ekkor a modulról (Bi, Ci, Di, Fi, Gi) érkező 8 bites adat a buszmeghajtón át a 31 első BUSZ-ra jut.The 8-bit data from the module (Bi, Ci, Di, Fi, Gi) is then transmitted to the first BUS 31 via the bus driver.

A találmány szerinti kapcsolási elrendezés célszerűen kiegészül a 16 első, 17 második, 18 harmadik, 19 negyedik, 23 ötödik kijelzőkkel, a 20 első D-tárolóval, a 21 másik csatlakozóval, a 22 első és 24 második dekódolóval, a 25 harmadik buszmeghajtóval és a Dl diódával.The switching arrangement according to the invention is advantageously supplemented by first, second, third, third, fourth, 23, 16, 17, 17, 18, 19, fourth, 23 displays, first connectors 21, second decoders 22 and 24, third bus driver 25, and Dl with diode.

A 4 cím és adatiránytároló első 421 kimenetének kimeneti jele a 19 negyedik kijelző bemenetére kerül, ötödik 425 kimenetének kimeneti jele a 18 harmadik kijelző bemenetére és 22 első dekódoló második bemenetére, valamint 21 másik csatlakozó tizenkilencedik 2119 bemenetére jut. A 14 harmadik inverter meghajtó kimeneti jele a 16 első kijelző bemenetére és a 24 második dekódoló negyedik bemenetére, valamint a 21 másik csatlakozó tizedik 2120 bemenetére jut.The output signal of the first output 421 of the address and data directional storage is provided to the fourth display input 19, the output of the fifth output 425 to the third display input 18 and the first input of the first decoder 22 and the nineteenth input 2119 of another connector. The output signal of the third inverter driver 14 is provided to the input of the first display 16 and the fourth input of the second decoder 24 and the tenth input 2120 of the other connector 21.

A 8 BCD-decimális dekóder 819 kilencedik kimenetének kimeneti jele a 23 ötödik kijelző bemenetére és a 22 első dekódoló első bemenetére jut.The output signal of the ninth output 819 of the BCD decimal decoder 8 is provided to the fifth display input 23 and the first input of the first decoder 22.

A 22 első dekódoló első kimeneti jele a 24 második dekódoló első bemenetére, második kimeneti jele a 24 második dekódoló harmadik bemenetére kerül.The first output signal of the first decoder 22 is applied to the first input of the second decoder 24 and the second output signal to the third input of the second decoder 24.

A 24 második dekódoló első kimeneti jele a 25 harmadik buszmeghajtó kilencedik 2519 bemenetére, a második kimeneti jele a 21 másik csatlakozó tizenkettedik 2122 bemenetére, harmadik kimenetiThe first output signal of the second decoder 24 to the ninth input 2519 of the third bus driver 25, the second output signal to the twelfth input 2122 of the other connector 21, the third output

HU 201166 Β jele a 20 első D-tároló kilencedik 2019 bemenetére jut. A működtetett rendszer bármelyik pontjáról (pl. egy végálláskapcsolóról) a 21 másik csatlakozó tizenharmadik 2123 bemenetére érkező jel a leválasztó Dl diódán át a 7 monostabil multivibrátor második bemenetére kerül.HU 201166 Β signal is sent to the ninth 2019 input of the first 20 D storage. The signal from any point of the actuated system (e.g., a limit switch) to the thirteenth input 2123 of the other connector 21 is passed through the isolator diode D1 to the second input of the monostable multivibrator 7.

A 0 bit a 2 első buszmeghajtó nyolcadik 228 kimenetéről 17 második kijelző nyolcadik 1718 bemenetére és 20 első D-tároló nyolcadik 2018 bemenetére jut.Bit 0 passes from the eighth output 228 of the first bus driver 2 to the eighth input 1718 of the second display 17 and to the eighth input 2018 of the first D storage 20.

Az 1 bit a 2 első buszmeghajtó hetedik 227 kimenetéről 17 második kijelző hetedik 1717 bemenetére és 20 első D-tároló hetedik 2017 bemenetére jut.The bit 1 from the seventh output 227 of the first bus driver 2 to the seventh input 1717 of the second display 17 and to the seventh input 2017 of the first D storage 20.

A 2 bit a 2 első buszmeghajtó hatodik 226 kimenetéről 17 második kijelző hatodik 1716 bemenetére és 20 első D-tároló hatodik 2016 bemenetére jut.The bit 2 passes from the sixth output 226 of the first bus driver 2 to the sixth input 1716 of the second display 17 and to the sixth input 2016 of the first D storage 20.

A 3 bit a 2 első buszmeghajtó ötödik 225 kimenetéről 17 második kijelző ötödik 1715 bemenetére és 20 első D-tároló ötödik 2015 bemenetére jut.The bit 3 passes from the fifth output 225 of the first bus driver 2 to the fifth input 1715 of the second display 17 and to the fifth input 2015 of the first D storage 20.

A 4 bit a 2 első buszmeghajtó negyedik 224 kimenetéről 17 második kijelző negyedik 1714 bemenetére és 20 első D-tároló negyedik 2014 bemenetére jut.The bit 4 passes from the fourth output 224 of the first bus driver 2 to the fourth input 1714 of the second display 17 and to the fourth input 2014 of the first D storage 20.

Az 5 bit a 2 buszmeghajtó harmadik 223 kimenetéről 17 második kijelző harmadik 1713 bemenetére és 20 első D-tároló harmadik 2013 bemenetére jut.The bit 5 passes from the third output 223 of the bus driver 2 to the third input 1713 of the second display 17 and the third input 2013 of the first D storage 20.

A 6 bit a 2 buszmeghajtó második 222 kimenetéről 17 második kijelző második 1712 bemenetére és 20 első D-tároló második 2012 bemenetére jutThe bit 6 from the second output 222 of the bus driver 2 to the second input 1712 of the second display 17 and the second input 2012 of the first D storage 20

A 7 bit a 2 buszmeghajtó első 221 kimenetéről 17 második kijelző első 1711 bemenetére és 20 első D-tároló első 2011 bemenetére jut.The bit 7 passes from the first output 221 of the bus driver 2 to the first input 1711 of the second display 17 and to the first input 2011 of the first D storage 20.

A 20 első D-tároló, a 21 másik csatlakozó és a 25 harmadik buszmeghajtó egy 8 bites ki-bemenő portot valósít meg.The first D storage 20, the second connector 21, and the third bus driver 25 implement an 8-bit output port.

A 20 első D-tároló kimeneti jelei a 21 másik csatlakozó páronként megfelelő bemenetelre jutnak.The output signals of the first D-storage 20 are provided to each other pair of terminals 21 for proper input.

A 21 másik csatlakozó kimenetei jelei a 25 harmadik buszmeghajtó páronként megfelelő bemenetelre jutnak.The signals of the outputs of the other connector 21 are provided to the corresponding input of the third bus driver 25 in pairs.

A 0 bit, 1 bit, 2 bit, 3 bit, 4 bit, 5 bit, 6 bit, 7 bit a 25 buszmeghajtó nyolcadiktól első 2528-2521 kimenetéről a 31 első BUSZ-ra jut.The bits 0, 1 bit, 2 bits, 3 bits, 4 bits, 5 bits, 6 bits, 7 bits from the eighth to the first bus 2528-2521 of the bus driver 25 to the first bus 31.

Aló első kijelző a T0 jel Jllapotát, a 18 harmadik, 19 negyedik kijelzők a W/R jel állapotát jelzik. A 23 ötödik kijelző a ki-bemenő port címzését jelzi. A 17 második kijelzőn a mindenkori 8 bites bináris adat látható. A 22 első, 24 második dekódolok a 20 első D-tároló és a_25 harmadik buszmeghajtó vezérlését végzik a W/R, T0, Cl jelek függvényében. Az 1 egyik csatlakozó első 120 bemenetére jutó jele a 21 másik csatlakozó tizenegyedik 2121 bemenetére is jut.The first display indicates the status of the T0 signal, the third display 18, the fourth display 19 indicates the status of the W / R signal. The fifth display 23 indicates the address of the output port. The second display 17 shows the respective 8-bit binary data. The first decoders 22, 24 control the first D storage 20 and the third bus driver 25 depending on the W / R, T0, Cl signals. The signal at one of the first inputs 120 of one connector 1 is also received at the eleventh 2121 of the other connector 21.

A találmány legfőbb előnye, hogy ha egy modulról pl. analóg-digitális átalakítóról (c) kívánunk ismételten nagy mennyiségű adatot (pl. mérésgyűjtés) olvasni, a címzést elegendő egyszer végrehajtani, továbbiakban csak olvasni kell a modulról. Ez nagysebességű mintavételt tesz lehetővé.A major advantage of the present invention is that when a module, e.g. we want to read a large amount of data (eg measurement collection) from the analog-to-digital converter (c) repeatedly, it is enough to do the addressing once, then only read about the module. This allows high speed sampling.

A találmány előnyösen valósítható meg pl. oktatási célra, CNC esztergagép működtetésére.The invention may be advantageously implemented e.g. for educational purposes, for operating a CNC lathe.

Claims

1. Circuit arrangement for connecting measurement and control modules to computers independent of the microprocessor type, where parallel data transmission between the adapter and the computer takes place, multiple user modules are connected to the adapter via the BUS system, and bidirectional data communication between the modules and the computer takes place. characterized in that a first output (111) of one connector (1) to a first input (211) of a first bus driver (2), to a supply voltage via a resistor (R1), a first input (311) and a resistor (R11) of a second bus driver (3) ) to the first BUS (31), the second output (112) of one of the connectors (1) to the second input (212) of the first bus driver (2), to the supply voltage via the resistor (R2), the second bus drive (3). input (312), through resistor (R12) to first bus (31), one connector (1) ), a third output (113) to a third input (213) of a first bus driver (2), to a power supply via a resistor (R3), a third input (313) of a second bus driver (3), a resistor (R13) to the first BUS ( 31), the fourth output (114) of one connector (1) to the fourth input (214) of the first bus driver (2), to the supply voltage via the pull-up resistor (R4), the fourth input (314) of the other bus driver (3). ) via the first BUS (31), the fifth i-port (115) of one of the connectors (1) to the fifth input (215) of the first bus driver (2), to the power supply via the resistor (R5), the second bus driver (3) its fifth input (315), via a resistor (R15) to the first BUS (31), one of the connectors (1) being sixth _; output (116) to a sixth input (215) of the first bus driver (2), to a power supply via a resistor (R6), to a sixth input (316) of a second bus driver (3), to a first BUS (31). , a seventh output (117) of one connector (1) to a seventh input (217) of a first bus driver (2), to a power supply via a pull-up resistor (R7), a seventh input (317), a resistor (R17) of the second bus driver (3) to the first BUS (31), the eighth output (118) of one of the connectors (1) to the eighth input (218) of the first bus driver (2) via a pull-up resistor (R8), to the eighth input (318) of the second bus driver (3) ), connected via a resistor (18) to the first BUS (31), the first output (221) of the first bus driver (2) to the third input (413) of the address and data direction storage (4), the second output (1) of the first bus driver (2) 222) the address and data direction store (4 ) to the fourth input (414), the third output (223) to the fifth input (415) of the address and data direction storage (4), the fourth output (224) to the first input (511), the fifth output (225) of the address storage (5) ) to the third input (513), the sixth output (226) to the fourth input (514) of the address storage (5), the seventh output (227) to the fifth input (515) of the address storage (5), the eighth output (228) to the address and data direction 4) connected to its first input (411), the first output (421) of the address data storage storage (4) to the input of the first inverter driver (6), the second output (422) to the input of the monostable multivibrator (7); fourth output (423,

HU 201166 Β

424), the first output (521) of the address storage (5) and the output of the first inverter driver (6) connected to the second BUS (32), the second, third and fourth outputs (521, 522, 523) of the address storage (5) a decimal decoder (8) for first, second and third inputs (811, 812, 813), the first to fifth outputs (821-825) of the BCD decimal decoder (8) being connected to the second BUS (32), the monostable multivibrator (32) 7) one output to the first input (120) of one connector (1), the other output to the first BUS (31), the first to the eighth outputs (321328) of the other bus driver (3) to the second BUS (32), the output (130) of one of the connectors (1) to the pulse delay (9) input and the input of the JK storage (10), the output of the pulse delay (9) to the input of the NOR gate (11), one output of the JK storage (10) to the second input of the gate (11), the output of the NOR gate (11) to the input (12) of the delay, the output of the delay (12) to the address and data connected to the second input (412) of the storage (4) and the second input (512) of the address storage (5), to the second and third inverter drive (13, 14) and the bistable multi-vibrator (15) of the JK storage (10); output of second inverter driver (13) to second input (121) of one connector (1), output of third inverter driver (14) to second bus (32), output of bistable multi-vibrator (15) to third input of one connector (1) (122) is connected to the modules (e.g. This stepper motor controller) has a minimum of three inputs (2611-2613) of a built-in second D storage (26) connected to the second BUS (32), a minimum of three outputs (2621-2623) to a base module (e.g. Ei), the second D storage Connecting to the ninth input (2619) of one of the two decoders (27), the first to the eighth outputs (2821-2828) of the fourth bus driver (28) integrated in the data transmitting module (e.g., Bi) to the first BUS (31), the eighth input (2811-2818) is connected to the outputs of the basic module (e.g. Bi), the ninth input (2819) of the fourth bus driver (28) is connected to another output of the third decoder (27), Bus (31), with three outputs, connects to a second bus (32), via a first bus (2711) of the third decoder (27) to an output of a third inverter driver (14) via the second bus (32) 2712) is a module-dependent output of the BCD decimal decoder (8) The third inverter (2713) is connected to the output of the first inverter driver (6).

A circuit arrangement according to claim 1, characterized in that the output of the third inverter driver (14) to the input of the first display (16) is the one to eighth output (221—) of the first bus driver (2).

228) preferably one to eighth inputs (1711-1718) of a second display (17) with LEDs, a fifth output (425) of an address and data direction store (4), a first output (421) of an address and data direction store (4). ) is connected to the input of the fourth display (19).

The switching arrangement according to claim 1 or 2, characterized in that the first to eighth outputs (221-228) of the first bus driver (2) to the first to eighth inputs (20112018) of the first D storage (20), First to eighth outputs (2021-2028) of a second connector (21) to a first to eighth input (2111-2118) of a second connector (21), a fifth output (425) of an address and directional storage (4) to one input of a first decoder (22) and (2119), a sixth output (826) of the BCD decimal decoder (8), connected to a second input of the first decoder (22) and preferably to a fifth display (23), the first, second and third outputs of the first decoder (22). connected to the first, second and third inputs of the second decoder (24), the fourth input of the second decoder (24) is connected to the output of the third inverter driver (14), the output of the third inverter driver (14) is input (2120), first output of second decoder (24) to ninth input (2519) of third bus driver (25), second output to twelfth input (2122) of second connector (21), third output to ninth input of first D storage (20) (2019), the first to eighth outputs (2131-2138) of the second connector (21) being connected to the first to eighth inputs (2511-2518) of the third bus driver (25), the first output (2521) of the third bus driver (25); ) to a first output (111) of one connector (1), a second output (2522) via a resistor (R12) to a second output (112) of a connector (1), a resistor (R13) to a third output (2523) via a third outlet (113) of one connector (1), a fourth outlet (2524) via a resistor (R14), a fifth outlet (114) of a single connector (1), a resistor (R15) through a resistor (R15) one connector The fifth output (115) of (1), the sixth output (2526) via a resistor (R16), the sixth output (116) of a connector (1), the seventh output (2527) of a resistor (R17), ), its seventh output (117), its eighth output (2528) is connected via a resistor (R18) to the output (118) of one connector (1), and the thirteenth input (2123) of the other connector (21) via a diode (D1). via the second input of a monostable multivibrator (7), the first input (120) of one connector (1) is connected to the eleventh input (2121) of the other connector (21).