KR20010063912A - Apparatus for converting master and slave mode - Google Patents

Apparatus for converting master and slave mode Download PDF

Info

Publication number
KR20010063912A
KR20010063912A KR1019990062016A KR19990062016A KR20010063912A KR 20010063912 A KR20010063912 A KR 20010063912A KR 1019990062016 A KR1019990062016 A KR 1019990062016A KR 19990062016 A KR19990062016 A KR 19990062016A KR 20010063912 A KR20010063912 A KR 20010063912A
Authority
KR
South Korea
Prior art keywords
signal line
host computer
master
slave
data
Prior art date
Application number
KR1019990062016A
Other languages
Korean (ko)
Inventor
윤현동
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062016A priority Critical patent/KR20010063912A/en
Publication of KR20010063912A publication Critical patent/KR20010063912A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

PURPOSE: A device for converting a master function and a slave function is provided to convert a function of an information device into that of a master/slave device by providing one physical port and sharing a physical rule and only changing an electric/logical rule when an information device as a decoder card is connected to a host computer and an appending device. CONSTITUTION: An external connecting port(11) inputs/outputs data to an appending device(20) and a host computer(30) through each signal line(control signal line, address signal line, data signal line). A driving circuit(12) inputs/outputs data through an external connecting port(11) after a control signal line and an address signal line are driven by a control of a micro processor(15) in the case of a master mode. A two-way memory(3) stores the inputted data or outputs the stored data to the external connecting port(11) by a control of a host computer(30) through the external connecting port(11) in the case of a slave mode. A mode selection circuit(14) decides the current operation mode by a signal line selected in accordance with a user's regulation out of each signal line(control signal line, address signal line, data signal line), and selects the connection bus driving circuit(12) or the two-way memory(3) in accordance with the decision result.

Description

마스터 및 슬레이브 기능 변환장치{APPARATUS FOR CONVERTING MASTER AND SLAVE MODE}Master and Slave Function Inverter {APPARATUS FOR CONVERTING MASTER AND SLAVE MODE}

본 발명은 시스템간의 접속장치에 관한 것으로, 특히 디코더 카드와 같은 정보기기를 호스트 컴퓨터 및 추가장치와 연결할 시 하나의 물리적 포트만을 설치한 다음, 물리적 규약은 공유하면서 전기적/논리적 규약만을 변경하여 정보기기를 마스터 및 슬레이브 장치로 기능을 변환하는 마스터 및 슬레이브 기능 변환장치에 관한 것이다.The present invention relates to a connection device between systems. In particular, when connecting an information device such as a decoder card with a host computer and an additional device, only one physical port is installed, and then only the electrical / logical protocol is changed while the physical device is shared. The present invention relates to a master and slave function converter for converting functions into master and slave devices.

마이크로 프로세서를 응용한 시스템의 경우 메인 프로세서와 주변기기를 연결하기 위하여 시스템 버스(Bus)를 정의하여 사용한다.In the case of a system using a microprocessor, a system bus (Bus) is defined and used to connect a main processor and a peripheral device.

이러한 시스템 버스는 도1과 같이 마이크로 프로세서 칩의 핀아웃(Pin-Out)에 정의되거나, 시스템 보드 상에 정의되어 마이크로 프로세서와 외부접속포트 사이 혹은 메모리와 부가회로 사이에 사용되기도 한다.Such a system bus is defined in the pin-out of the microprocessor chip as shown in FIG. 1 or defined on the system board and used between the microprocessor and the external connection port or between the memory and the additional circuit.

또한, 독립된 회로를 연결하기 위한 물리적 버스를 새롭게 정의하여 외부접속포트와 외부장치를 연결하기도 한다.In addition, a physical bus for connecting independent circuits is newly defined to connect external connection ports and external devices.

여기서, 외부 접속을 위하여 정의하는 버스는 도2와 같이 물리적 규약 및 전기적 규약과 논리적 규약으로 나뉘어지는데, 물리적 규약은 연결부의 크기, 핀의 개수 등에 관한 것으로써, 일반 사용자는 이러한 물리적 규약에 의해 접속 가능한 시스템을 구분할 수 있게 된다.Here, the bus defined for external connection is divided into a physical protocol, an electrical protocol, and a logical protocol as shown in FIG. 2, and the physical protocol relates to the size of the connection part, the number of pins, and the like. It is possible to distinguish possible systems.

그리고, 전기적 규약은 각 전원, 신호 핀에 있어서 전압, 전류, 신호방향 등의 특성을 정의한 것이고, 논리적 규약은 각 신호선의 기능과 버스의 양쪽 부분에 존재하는 시스템의 역할을 규정한 것이다.The electrical protocol defines the characteristics of voltage, current, signal direction, etc. for each power supply and signal pin, and the logical protocol defines the function of each signal line and the role of a system existing in both parts of the bus.

즉, 호스트 컴퓨터와 정보기기의 접속을 위하여 정의된 시스템 접속 버스에서는 제일 하위층에 물리적 규약이 존재하고, 이 물리적 접속을 이루기 위하여 정보기기에는 일정한 크기를 갖는 접속 단자가 설치되며, 이러한 물리적 규약 위에 버스의 전기적/논리적 규약을 설정하여 시스템의 접속이 이루어지게 된다.That is, in the system connection bus defined for the connection between the host computer and the information equipment, the physical protocol exists at the lowermost layer. In order to achieve this physical connection, the information equipment is provided with a connection terminal having a certain size. The connection of the system is made by setting the electrical / logical protocol of.

여기서, 시스템 접속 버스의 신호선은 일반적으로 데이터 신호선, 어드레스 신호선, 콘트롤 신호선으로 구분되는데, 시스템 버스에는 신호선의 동작을 관장하는 버스 마스터(Bus Master) 장치가 있으며, 상기 버스 마스터 장치에는 버스 마스터 장치에 의해 정해진 위치의 데이터를 읽고 쓰는 동작을 수행하는 슬레이브(Slave) 장치가 부착된다.The signal line of the system connection bus is generally divided into a data signal line, an address signal line, and a control signal line. The system bus includes a bus master device that controls the operation of the signal line, and the bus master device includes a bus master device. A slave device that performs reading and writing of data at a predetermined position is attached.

그리고, 버스 마스터 장치는 도3과 같이 상기 세 가지 신호선 중에서 어드레스 신호선과 콘트롤 신호선을 구동하여 슬레이브 장치의 동작을 지시한다.The bus master device instructs the operation of the slave device by driving an address signal line and a control signal line among the three signal lines as shown in FIG.

한편, 퍼스널 컴퓨터에 적용된 이러한 시스템 접속 버스에는 ISA, PCI, PCMCIA, Centronix 병렬포트 등이 있는데, 이 중에서 ISA, PCI 시스템 접속 버스의 경우 각 신호선의 기능은 미리 정의된 규약에 의해 사용되며 규약이 바뀌어 사용되는 경우는 없다.The system connection buses applied to personal computers include ISA, PCI, PCMCIA, and Centronix parallel ports. Among the ISA and PCI system connection buses, the function of each signal line is used by a predefined protocol. It is never used.

그리고, 외장형 주변장치를 접속하기 용이하게 만들어진 PCMCIA, Centronix 병렬포트의 경우에는 몇몇 신호선의 기능을 변경하여 접속되는 주변장치의 변화에 대응할 수 있다.In the case of PCMCIA and Centronix parallel ports, which are designed to easily connect external peripherals, some of the signal lines can be changed to respond to changes in peripheral devices.

따라서, 호스트 컴퓨터와 정보기기를 연결함과 동시에 추가장치와 정보기기를 연결할 경우, 접속 버스의 기능적 특성에서 버스의 어드레스와 콘트롤 신호선을 구동하는 버스 마스터 장치가 어떻게 위치하는가 하는 것은 가장 중요한 문제가 되고, 이에 따라 도4와 같이 정보기기에 존재하는 한 개의 포트에 대해서 두 가지 버스 규약을 적용하는데, 여기서 정보기기의 물리적 포트는 한 개이므로 두 버스에서 물리적 규약은 동일하게 되고, 접속하는 시스템(호스트 컴퓨터, 추가장치 등)이 달라지면 전기적/논리적 규약은 변경된다.Therefore, when connecting additional devices and information devices at the same time as connecting the host computer and the information device, the most important problem is how the bus master device that drives the address and control signal lines of the bus is located in the functional characteristics of the connection bus. Accordingly, two bus protocols are applied to one port existing in the information device as shown in FIG. Computers, add-ons, etc.) change electrical and logical conventions.

결국, 정보기기에 다른 시스템(호스트 컴퓨터, 추가장치 등)을 연결하고자 할 경우 도5와 같이 각기 별도의 입/출력 포트가 필요하게 된다.As a result, when connecting another system (host computer, additional device, etc.) to the information equipment, as shown in Figure 5, each separate input / output port is required.

그러나, 상기에서와 같이 종래의 기술에 있어서 호스트 컴퓨터와 정보기기를 연결할 시 접속 버스의 관점에서는 한쪽에 버스 마스터 장치가 설치되어 있으면 다른 한쪽에는 항상 슬레이브 장치가 설치되도록 논리적 규약이 정의되어 있어, 슬레이브 장치로 동작하도록 설정된 정보기기에서는 해당 버스를 이용하여 호스트 컴퓨터 외에 다른 장치를 연결하는 것이 불가능함으로써, 정보기기에 설치된 물리적 포트가 호스트 컴퓨터에 접속하는 단일 기능밖에 수행할 수 없는 문제점이 있었다.However, in the conventional technology as described above, when connecting a host computer and an information device, a logical protocol is defined such that if a bus master device is installed on one side, a slave device is always installed on the other side. In an information device configured to operate as a device, it is impossible to connect a device other than the host computer by using the corresponding bus, so that a physical port installed in the information device can only perform a single function of accessing the host computer.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 디코더 카드와 같은 정보기기를 호스트 컴퓨터 및 추가장치와 연결할 시 하나의 물리적 포트만을 설치한 다음, 물리적 규약은 공유하면서 전기적/논리적 규약만을 변경하여 정보기기를 마스터 및 슬레이브 장치로 기능을 변환하도록 하는 마스터 및슬레이브 기능 변환장치를 제공함에 그 목적이 있다.Accordingly, the present invention was created to solve the above-mentioned conventional problems, and when only connecting one physical port when connecting an information device such as a decoder card with a host computer and an additional device, the physical protocol is shared while the electrical / It is an object of the present invention to provide a master and slave function converting apparatus for converting functions of information equipment to master and slave devices by changing only logical protocols.

도1은 종래 메인 프로세서와 주변기기를 연결하기 위한 시스템 버스를 정의하는 예를 보인 개념도.1 is a conceptual diagram illustrating an example of defining a system bus for connecting a conventional main processor and a peripheral device.

도2는 도1에서, 호스트 컴퓨터와 외부장치간에 시스템 접속 버스를 정의하는 예를 보인 개념도.2 is a conceptual diagram illustrating an example of defining a system connection bus between a host computer and an external device in FIG.

도3은 버스 마스터 장치와 슬레이브 장치간의 버스신호선의 기능과 방향을 보인 개념도.3 is a conceptual diagram showing the function and direction of a bus signal line between a bus master device and a slave device;

도4는 정보기기에 호스트 컴퓨터 및 추가장치를 연결할 때 버스 규약을 적용하는 예를 보인 개념도.4 is a conceptual diagram showing an example of applying a bus protocol when connecting a host computer and an additional device to an information apparatus.

도5는 종래 정보기기에 호스트 컴퓨터 및 외부장치를 연결한 구성을 보인 블록도.5 is a block diagram showing a configuration in which a host computer and an external device are connected to a conventional information device.

도6은 본 발명 마스터 및 슬레이브 기능 변환장치의 구성을 보인 블록도.Figure 6 is a block diagram showing the configuration of the master and slave function conversion apparatus of the present invention.

도7은 도6에서, 정보기기에 호스트 컴퓨터 및 외부장치를 연결한 구성을 보인 블록도.FIG. 7 is a block diagram showing a configuration in which a host computer and an external device are connected to an information apparatus in FIG.

도8은 도6에서, 본 발명을 디지털 음향 재생기에 적용한 예를 보인 예시도.8 is an exemplary view showing an example in which the present invention is applied to a digital sound player in FIG.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 정보기기 11 : 외부접속포트10: Information equipment 11: External connection port

12 : 접속버스 구동회로 13 : 양방향 메모리12: connection bus drive circuit 13: bidirectional memory

14 : 모드선택회로 15 : 마이크로 프로세서14: mode selection circuit 15: microprocessor

20 : 추가장치 30 : 호스트 컴퓨터20: additional device 30: host computer

40 : 디코더40: decoder

이와 같은 목적을 달성하기 위한 본 발명은 각 신호선을 통해 추가장치 및 호스트 컴퓨터로 데이터를 입출력하는 외부접속포트와; 마스터 모드일 경우 내부의 마이크로 프로세서의 제어에 의해 콘트롤 신호선 및 어드레스 신호선을 구동한 다음, 상기 외부접속포트를 통해 데이터를 입출력하는 접속버스 구동회로와; 슬레이브 모드일 경우 호스트 컴퓨터의 제어에 의해 상기 외부접속포트를 통해 입력된 데이터를 저장하거나 저장된 데이터를 상기 외부접속포트로 출력하는 양방향 메모리와; 각 신호선 중에 사용자의 규약에 따라 선택된 신호선에 의해 현재의 동작모드를 판단하고, 그 판단 결과에 따라 상기 접속버스 구동회로 혹은 양방향 메모리를 선택하는 모드선택회로로 구성하여 된 것을 특징으로 한다.The present invention for achieving the above object is an external connection port for inputting and outputting data to and from the additional device and the host computer through each signal line; A connection bus driver circuit for driving a control signal line and an address signal line under the control of an internal microprocessor in the master mode and then inputting and outputting data through the external connection port; A bidirectional memory in the slave mode to store data input through the external connection port or output stored data to the external connection port under control of a host computer; The current operation mode is determined by the signal line selected in accordance with the user's agreement among the signal lines, and the mode selection circuit selects the connection bus driving circuit or the bidirectional memory according to the determination result.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도6은 본 발명 마스터 및 슬레이브 기능 변환장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 각 신호선(콘트롤 신호선, 어드레스 신호선, 데이터 신호선)을 통해 추가장치(20) 및 호스트 컴퓨터(30)로 데이터를 입출력하는 외부접속포트(11)와; 마스터 모드일 경우 내부의 마이크로 프로세서(15)의 제어에 의해 콘트롤 신호선 및 어드레스 신호선을 구동한 다음, 상기 외부접속포트(11)를 통해 데이터를 입출력하는 접속버스 구동회로(12)와; 슬레이브 모드일 경우 호스트 컴퓨터(30)의 제어에 의해 상기 외부접속포트(11)를 통해 입력된 데이터를 저장하거나 저장된 데이터를 상기 외부접속포트(11)로 출력하는 양방향 메모리(3)와; 각 신호선(콘트롤 신호선, 어드레스 신호선, 데이터 신호선) 중에 사용자의 규약에 따라 선택된 신호선에 의해 현재의 동작모드를 판단하고, 그 판단 결과에 따라 상기 접속버스 구동회로(12) 혹은 양방향 메모리(13)를 선택하는 모드 선택회로(14)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 첨부한 상세히 설명한다.Fig. 6 is a block diagram showing the configuration of the master and slave function converting apparatus of the present invention, and as shown therein, is provided to the additional apparatus 20 and the host computer 30 through each signal line (control signal line, address signal line, data signal line). An external connection port 11 for inputting and outputting data; A connection bus driving circuit 12 driving the control signal line and the address signal line under the control of the microprocessor 15 in the master mode, and then inputting and outputting data through the external connection port 11; A bidirectional memory (3) for storing data input through the external connection port (11) or outputting stored data to the external connection port (11) under the control of a host computer (30) in the slave mode; The current operation mode is determined by the signal line selected according to the user's convention among the signal lines (control signal line, address signal line, and data signal line), and the connection bus driver circuit 12 or the bidirectional memory 13 is determined according to the determination result. It consists of a mode selection circuit 14 to select, and the operation and operation of one embodiment according to the present invention configured as described above will be described in detail.

소정의 기능을 수행하는 정보기기(10)에 외부접속포트(11)를 통해 외부의 추가장치(20) 및 호스트 컴퓨터(30)가 접속될 경우, 이들은 각 신호선(콘트롤 신호선, 어드레스 신호선, 데이터 신호선)으로 연결된다.When an external additional device 20 and a host computer 30 are connected to an information device 10 that performs a predetermined function through an external connection port 11, they are connected to each signal line (control signal line, address signal line, data signal line). ).

모드선택회로(14)는 상기 각 신호선(콘트롤 신호선, 어드레스 신호선, 데이터 신호선) 중에 임의의 하나를 동작모드 선택신호선으로 지정하여 그 신호선의 값이 "고전위" 혹은 "저전위"인지를 판단하여 동작모드를 결정하는데, 이때 상기 동작모드 선택신호선은 사용자의 규약에 의해 결정된다.The mode selection circuit 14 designates any one of the signal lines (control signal line, address signal line, and data signal line) as an operation mode selection signal line to determine whether the value of the signal line is "high potential" or "low potential". In operation mode, the operation mode selection signal line is determined by the user's agreement.

그러면, 상기 모드선택회로(14)는 그 결정된 모드에 따라 마스터 모드일 경우 접속버스 구동회로(12)를 선택하고 슬레이브 모드일 경우 양방향 메모리(13)를 선택한다.Then, the mode selection circuit 14 selects the connection bus driving circuit 12 in the master mode and the bidirectional memory 13 in the slave mode according to the determined mode.

여기서, 마스터 모드란 정보기기(10)가 외부접속포트(11)를 통해 호스트 컴퓨터(17)와 접속되었다고 판단한 것으로, 상기 호스트 컴퓨터(30)는 접속 버스의 마스터 장치가 되고 양방향 메모리(13)는 슬레이브 장치가 된다.Here, the master mode is determined that the information device 10 is connected to the host computer 17 through the external connection port 11, the host computer 30 becomes the master device of the connection bus and the bidirectional memory 13 Become a slave device.

즉, 모드선택회로(14)에 의해 선택된 양방향 메모리(13)는 호스트 컴퓨터(30)에서직접 데이터를 읽고 쓸 수 있도록 데이터 신호선을 통해 외부접속포트(11)에 할당되어 정보를 전달받거나 상기 양방향 메모리(13)에 저장된 정보를 출력한다.That is, the bidirectional memory 13 selected by the mode selection circuit 14 is allocated to the external connection port 11 through the data signal line so that the host computer 30 can directly read and write data, and receive or transmit information. The information stored in (13) is output.

또한, 슬레이브 모드란 상기 정보기기(10)가 외부접속포트(11)를 통해 추가장치(16)와 접속되었다고 판단한 것으로, 정보기기(10)의 마이크로 프로 세서(15)가 접속 버스의 마스터 장치가 되어 접속버스 구동회로(12)를 통해 콘트롤 신호선과 어드레스 신호선을 구동하여 추가장치(20)에 부착된 슬레이브 장치를 상기 마이크로 프로세서(15)가 직접 사용하게 된다.In addition, in the slave mode, it is determined that the information device 10 is connected to the additional device 16 through the external connection port 11, and the microprocessor 15 of the information device 10 is connected to the master device of the connection bus. The microprocessor 15 directly uses the slave device attached to the additional device 20 by driving the control signal line and the address signal line through the connection bus driver circuit 12.

그리고, 상기 마이크로 프로세서(15)는 상기 각 부(11,12,13,14)를 전반적으로 제어한다.The microprocessor 15 generally controls the units 11, 12, 13, and 14.

따라서, 정보기기(10)에 다른 시스템(호스트 컴퓨터, 추가장치 등)을 연결하고자 할 경우 도7과 같이 한 개의 포트만으로 그 기능을 수행할 수 있다.Therefore, in the case of connecting another system (host computer, additional device, etc.) to the information device 10, the function can be performed using only one port as shown in FIG.

또한, 외부접속포트(11)는 외장형 주변장치를 접속하기 용이하게 만들어진 PCMCIA, Centronix 병렬포트를 사용함으로써, 각 신호선의 기능을 변경하여 접속되는 주변장치의 변화에 대응할 수 있게 한다.In addition, the external connection port 11 uses a PCMCIA, Centronix parallel port made easy to connect an external peripheral device, so that it is possible to respond to changes in the peripheral device connected by changing the function of each signal line.

여기서, 추가장치(20)는 PDA, VTR, 계측기기 등이 될 수 있고, 정보기기(10)는 이들 내부에 부착된 디코더 혹은 디코더 카드가 될 수 있다.Here, the additional device 20 may be a PDA, a VTR, a measuring device, or the like, and the information device 10 may be a decoder or a decoder card attached therein.

도8은 이를 "디지털 음향 재생기(99특허22938)"에 적용한 예인데, 디코더(40)는 압축된 디지털 음향정보를 호스트 컴퓨터(30)로부터 전달받기 위하여 PCMCIA규격의 접속 포트를 이용하여 호스트 컴퓨터(30)와 연결한다.Fig. 8 is an example of applying this to the " Digital Acoustic Regenerator " (99 Patent 22938). The decoder 40 uses a host computer (PCMCIA standard) connection port to receive the compressed digital sound information from the host computer 30. 30).

그리고, 상기 디코더(40)가 사용자 인터페이스와 디지털 신호 복원회로를 내장한 추가장치, 즉 재생기 본체(20)와 접속포트(11)를 통해 접속하기 위해서는 PCMCIA 규격의 물리적 규약은 그대로 사용하면서 전기적/논리적 규약을 다시 정의한 형태로 접속 버스를 사용한다.In order to connect the decoder 40 through an additional device having a user interface and a digital signal recovery circuit, that is, the player main body 20 and the connection port 11, the physical protocol of the PCMCIA standard is used as it is. Use the access bus as a redefinition of the protocol.

이상에서 설명한 바와 같이 본 발명은 디코더 카드와 같은 정보기기를 호스트 컴퓨터 및 추가장치와 연결할 시 하나의 물리적 포트만을 설치한 다음, 물리적 규약은 공유하면서 전기적/논리적 규약만을 변경하여 정보기기를 마스터 및 슬레이브 장치로 기능을 변환함으로써, 시스템간의 신호선 및 포트의 수를 줄여 시스템 제작 비용을 절감함과 아울러 한 개의 외부접속포트로 연결된 정보기기를 통해 복수의 기능을 수행할 수 있는 효과가 있다.As described above, the present invention installs only one physical port when connecting an information device such as a decoder card with a host computer and an additional device, and then changes only the electrical / logical protocol while sharing the physical agreement. By converting functions into devices, the number of signal lines and ports between systems can be reduced to reduce system manufacturing costs, and a plurality of functions can be performed through information devices connected through one external connection port.

Claims (1)

각 신호선을 통해 추가장치 및 호스트 컴퓨터로 데이터를 입출력하는 외부접속포트와; 마스터 모드일 경우 내부의 마이크로 프로세서의 제어에 의해 콘트롤 신호선 및 어드레스 신호선을 구동한 다음, 상기 외부접속포트를 통해 데이터를 입출력하는 접속버스 구동회로와; 슬레이브 모드일 경우 호스트 컴퓨터의 제어에 의해 상기 외부접속포트를 통해 입력된 데이터를 저장하거나 저장된 데이터를 상기 외부접속포트로 출력하는 양방향 메모리와; 각 신호선 중에 사용자의 규약에 따라 선택된 신호선에 의해 현재의 동작모드를 판단하고, 그 판단 결과에 따라 상기 접속버스 구동회로 혹은 양방향 메모리를 선택하는 모드선택회로로 구성하여 된 것을 특징으로 하는 마스터 및 슬레이브 기능 변환장치.An external connection port for inputting and outputting data to and from an additional device and a host computer through each signal line; A connection bus driver circuit for driving a control signal line and an address signal line under the control of an internal microprocessor in the master mode and then inputting and outputting data through the external connection port; A bidirectional memory in the slave mode to store data input through the external connection port or output stored data to the external connection port under control of a host computer; The master and the slave, characterized in that the current operation mode is determined by the signal line selected according to the user's agreement among each signal line, and the mode selection circuit for selecting the connection bus driving circuit or the bidirectional memory according to the determination result. Function inverter.
KR1019990062016A 1999-12-24 1999-12-24 Apparatus for converting master and slave mode KR20010063912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062016A KR20010063912A (en) 1999-12-24 1999-12-24 Apparatus for converting master and slave mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062016A KR20010063912A (en) 1999-12-24 1999-12-24 Apparatus for converting master and slave mode

Publications (1)

Publication Number Publication Date
KR20010063912A true KR20010063912A (en) 2001-07-09

Family

ID=19629574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062016A KR20010063912A (en) 1999-12-24 1999-12-24 Apparatus for converting master and slave mode

Country Status (1)

Country Link
KR (1) KR20010063912A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807539B1 (en) * 2006-07-19 2008-02-28 엘에스산전 주식회사 A communication apparatus and method between an inverter and a plurality of option cards
KR100920664B1 (en) * 2002-11-19 2009-10-09 엘지전자 주식회사 Apparatus and method for driving system in personal digital assistant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920664B1 (en) * 2002-11-19 2009-10-09 엘지전자 주식회사 Apparatus and method for driving system in personal digital assistant
KR100807539B1 (en) * 2006-07-19 2008-02-28 엘에스산전 주식회사 A communication apparatus and method between an inverter and a plurality of option cards

Similar Documents

Publication Publication Date Title
KR970004523B1 (en) Personal computer system
JP5085334B2 (en) USB / OTG controller
US7890690B2 (en) System and method for dual-ported flash memory
US5619659A (en) System for extending ISA bus without using dedicated device driver software by using E2 P2 interface which provides multiplexed bus signal through standard parallel port connector
US6684283B1 (en) Method for interfacing a cardbay card to the host system by indicating a 16-bit or cardbus PC card insertion to host software
EP2040174B1 (en) Card-type peripheral device
US20030236934A1 (en) Memory drive having multi-connector and method of controlling the same
KR20040111472A (en) Ata/sata combined controller
JP2005044366A (en) Usb, other controller, detachable memory card equipped with connector, and operation method
JPH05204820A (en) Microcessor, processing system and bus interface
KR0135848B1 (en) Cd-rom drive interface circuit
CN114564428B (en) I/O port expansion system of airborne electronic equipment
JP2006508413A (en) ATA / SATA combined controller
US20030233507A1 (en) Electronic card with multiple interfaces
CN110781130A (en) System on chip
US20040143693A1 (en) Data storage apparatus of multiple serial interfaces
US6970964B2 (en) Using PCMCIA/PCI drivers to control USB ports
KR20010063912A (en) Apparatus for converting master and slave mode
JP4713122B2 (en) Card controller
US20150348651A1 (en) Multiple access test architecture for memory storage devices
JPH08211973A (en) Pc card
KR100261566B1 (en) Host controller for pcmcia
MY127438A (en) Electronic device, unit using the same, and system.
US20080037208A1 (en) Computer system with extended module
US7555580B2 (en) Multi-function PC card

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination