JP2006508413A - ATA / SATA combined controller - Google Patents

ATA / SATA combined controller Download PDF

Info

Publication number
JP2006508413A
JP2006508413A JP2003582653A JP2003582653A JP2006508413A JP 2006508413 A JP2006508413 A JP 2006508413A JP 2003582653 A JP2003582653 A JP 2003582653A JP 2003582653 A JP2003582653 A JP 2003582653A JP 2006508413 A JP2006508413 A JP 2006508413A
Authority
JP
Japan
Prior art keywords
storage device
parallel
ata
data transfer
sata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003582653A
Other languages
Japanese (ja)
Other versions
JP2006508413A5 (en
JP4351071B2 (en
Inventor
ドレッシェル ヘンリー
バース フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10214700A external-priority patent/DE10214700B4/en
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2006508413A publication Critical patent/JP2006508413A/en
Publication of JP2006508413A5 publication Critical patent/JP2006508413A5/ja
Application granted granted Critical
Publication of JP4351071B2 publication Critical patent/JP4351071B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Abstract

複合ＡＴＡおよびＳＡＴＡコントローラ（制御装置）を提供する。この制御装置は、ＡＴＡ準拠のパラレル記憶装置（１３５，１４０）との間のデータ転送を制御する制御ユニット（３００−３３０）と、ＳＡＴＡ準拠のシリアル記憶装置（２２０，２２５）との間のデータ転送を制御する制御ユニット（３３５，３４０）とを備える。この制御装置はパラレル記憶装置およびシリアル記憶装置との間のデータ転送を同時に実行可能である。制御装置のハードウェアの相当の部分を再利用することによって、複合制御装置はコスト対効果の高い形態で実現できる。Provide a combined ATA and SATA controller. The control device is configured to transfer data between a control unit (300-330) that controls data transfer with an ATA-compliant parallel storage device (135, 140) and a SATA-compliant serial storage device (220, 225). And a control unit (335, 340) for controlling transfer. The control device can simultaneously execute data transfer between the parallel storage device and the serial storage device. By reusing a substantial portion of the hardware of the control device, the composite control device can be realized in a cost-effective manner.

Description

本発明は一般的に記憶装置への、および／または記憶装置からのデータ転送に関し、特にＡＴＡ（Advanced Technology Attachment）およびＳＡＴＡ（シリアルＡＴＡ）コントローラに関する。   The present invention relates generally to data transfer to and / or from a storage device, and more particularly to ATA (Advanced Technology Attachment) and SATA (Serial ATA) controllers.

コンピュータシステムにおいては、ハードディスクおよびＣＤまたはＤＶＤ、テープデバイス、大容量リムーバブルデバイス、ｚｉｐドライブおよびＣＤＲＷドライブのようなその他のドライブは、それらのデバイスへの、およびそれらのデバイスからのデータ転送を実行するための物理的および論理的な要件を定義するインターフェイスを介して、コンピュータに接続される記憶装置（記憶デバイス）である。現代のコンピュータシステムで使用されているもっとも一般的なインターフェイスの一つは、ＩＤＥ（Integrated Drive Electronics）として一般的によく知られているものである。このＩＤＥドライブインターフェイス（より正確にはＡＴ（Advanced Technology）Ａｔｔａｃｈｍｅｎｔ（ATA）インターフェイスと呼ばれる）の開発は１９８６年に始まり、１９８８年ごろに標準化されている。ディスクドライブをＰＣ（Personal Computer）アーキテクチャに「取り付け」するための方法を提供するこの規格はさらに開発が続けられ、最近ではＡＴＡ／ＡＴＡＰＩ，ＥＩＤＥ，ＡＴＡ−２，ＦａｓｔＡＴＡ，Ｕｌｔｒａ ＡＴＡ，Ｕｌｔｒａ ＤＭＡ， ＡＴＡ−４およびその他の様々な多数の規格が作られている。これらの規格はすべて、パラレル記憶装置を接続するための記憶（ストレージ）インターフェイスを定義するものであって、以下ではＡＴＡ準拠のものと呼ぶ。   In computer systems, hard drives and other drives such as CD or DVD, tape devices, high capacity removable devices, zip drives and CDRW drives to perform data transfer to and from those devices A storage device (storage device) connected to a computer via an interface that defines physical and logical requirements of the computer. One of the most common interfaces used in modern computer systems is commonly known as IDE (Integrated Drive Electronics). Development of this IDE drive interface (more precisely, called AT (Advanced Technology) Attachment (ATA) interface) began in 1986 and has been standardized around 1988. This standard, which provides a method for "mounting" a disk drive to a PC (Personal Computer) architecture, continues to be developed, more recently ATA / ATAPI, EIDE, ATA-2, FastATA, Ultra ATA, Ultra DMA, ATA. -4 and a number of other standards have been created. All of these standards define storage interfaces for connecting parallel storage devices and are referred to below as ATA compliant.

パラレルＡＴＡインターコネクトは、他との比較における単純さ、高性能、低コストのために、デスクトップおよびモバイルコンピュータにおける支配的な内部記憶装置用相互接続であったが、ＡＴＡ準拠のインターフェイスは性能を向上させ続ける能力に限界をもたらす多くの制限を持つ。そのような制限としては、５ボルトの信号要件、ピン数の多さなどがある。パラレルＡＴＡインターフェイスのこれらのおよび他の特徴は、そのようなインターフェイスが、過去には実現していた速度倍増をさらに何回か実現するように拡張できないことの原因となっており、したがってこのインターフェイスはその性能限界に近づいている。   Parallel ATA interconnects have been the dominant internal storage interconnect in desktop and mobile computers for simplicity, high performance, and low cost compared to others, but ATA-compliant interfaces improve performance. Has many limitations that limit the ability to continue. Such limitations include 5 volt signal requirements, high pin count, and the like. These and other features of the parallel ATA interface are responsible for the fact that such an interface cannot be extended to achieve several times the speed doubling that has been achieved in the past. The performance limit is approaching.

この理由から、および次の１０年において拡張可能な性能を提供するために、次世代のＡＴＡ規格として、シリアルＡＴＡ（ＳＡＴＡ）が開発されている。ＳＡＴＡはパラレルＡＴＡ物理ストレージインターフェイスに対する革新的な代替技術であって、現在のＡＴＡと１００％ソフトウェア互換性を持つように設計されているが、ずっと少ないピン数を持ち、より薄く、より柔軟性に富んだケーブルを実現している。ソフトウェア互換性が保たれているので、現在のドライバおよびオペレーティングを変更する必要がない。さらに、ピン数が少なくなるために、マザーボードおよびそのチップセットならびにその他の集積シリコン部品の設計に恩恵をもたらす。   For this reason and in order to provide expandable performance in the next decade, Serial ATA (SATA) has been developed as the next generation ATA standard. SATA is an innovative alternative to parallel ATA physical storage interface, designed to be 100% software compatible with current ATA, but with much fewer pins, thinner and more flexible A rich cable has been realized. Software compatibility is maintained, so there is no need to change current drivers and operating systems. In addition, the reduced pin count benefits the design of the motherboard and its chipset and other integrated silicon components.

上述のように、ＳＡＴＡのインターフェイスの主要な特徴の一つは、パラレルＡＴＡコントローラとのソフトウェア互換性である。このことは、標準のＡＴＡとシリアルＡＴＡ（ＳＡＴＡ）との接続性をそれぞれ示す図１および図２を比較することによってよりよく理解することができる。   As mentioned above, one of the main features of the SATA interface is software compatibility with the parallel ATA controller. This can be better understood by comparing FIGS. 1 and 2, which show the connectivity between standard ATA and serial ATA (SATA), respectively.

最初に図１を参照する。図１はＡＴＡ準拠のパラレル記憶デバイスが、当該デバイスへの、および当該デバイスからのデータ転送を可能にするためにコンピュータシステムにどのように接続されるかを示す。このコンピュータシステムは当該コンピュータで走っている主ソフトウェアであるオペレーティングシステム１１５を含む。ユーザーに対して情報を提供し、入力を受け取るユーザーインターフェイスを一般的に有する、複数のアプリケーションプログラム１００，１０５，１１０をさらに含んでいてもよい。もちろん、ユーザーインターフェイスを持たないアプリケーションプログラムも存在しうる。さらに、拡張ソフトウェアコンポーネントである、またはオペレーティングシステム１１５の一部であるドライバソフトウェア１２０も一般に提供され、特にＡＴＡ準拠のハードウェアと相互に作用するように実行される。   Reference is first made to FIG. FIG. 1 shows how an ATA-compliant parallel storage device is connected to a computer system to allow data transfer to and from the device. This computer system includes an operating system 115 which is the main software running on the computer. It may further include a plurality of application programs 100, 105, 110 that generally have a user interface that provides information to the user and receives input. Of course, there may be application programs that do not have a user interface. In addition, driver software 120, which is an extended software component or part of the operating system 115, is also generally provided and specifically executed to interact with ATA compliant hardware.

このハードウェアは、パラレルポート１３０を介してデバイス１３５，１４０とデータ信号を交換するＡＴＡアダプタ１２５を含む。このＡＴＡアダプタ１２５はＡＴＡコントローラとも呼ばれ、しばしばパラレルポート１３０と一緒にされている。   This hardware includes an ATA adapter 125 that exchanges data signals with the devices 135 and 140 via the parallel port 130. This ATA adapter 125 is also called an ATA controller and is often combined with the parallel port 130.

図２は、ＳＡＴＡインターフェイスを持つコンピュータシステムの対応する部分を描いたものである。アプリケーションプログラム１００，１０５，１１０、オペレーティングシステム１１５、ドライバ１２０は変更の必要がない。ハードウェア側では、ＳＡＴＡアダプタ２００が設けられ、シリアルデバイス２２０，２２５と信号を交換するために一以上のシリアルポート２１０，２１５に接続されている。つまり、ＳＡＴＡが利用可能なコンピュータシステムは、デバイスおよびポートがシリアル化され、適切なＳＡＴＡ準拠アダプタ２００が設けられているという点で図１のシステムとは異なっている。このアダプタのさらに詳細について焦点を合わせると、このＳＡＴＡアダプタ２００は、データ信号のパラレル・シリアルおよびシリアル・パラレル変換を実行するパラレル／シリアルコンバータ２０５を備えるＡＴＡアダプタ１２５を含むものとして理解されることがわかる。   FIG. 2 depicts the corresponding portion of a computer system having a SATA interface. The application programs 100, 105, 110, operating system 115, and driver 120 do not need to be changed. On the hardware side, a SATA adapter 200 is provided and connected to one or more serial ports 210 and 215 for exchanging signals with the serial devices 220 and 225. That is, the computer system that can use SATA is different from the system of FIG. 1 in that devices and ports are serialized and an appropriate SATA-compliant adapter 200 is provided. Focusing on further details of the adapter, the SATA adapter 200 is understood to include an ATA adapter 125 with a parallel / serial converter 205 that performs parallel-serial and serial-parallel conversion of data signals. Recognize.

オペレーティングシステム１１５においても、ドライバソフトウェア１２０においてもＳＡＴＡ規格に対する特別な対応は必要ないので、図２のインターフェイスは図１の技術とソフトウェア互換である。従って、ＳＡＴＡは棚ぼた式の解決方法（drop-in solution）なのであって、手持ちのソフトウェアはなんらの修正もなしに新しいアーキテクチャで動く。この特徴および上述の他の特長が与えられ、さらにＳＡＴＡ準拠のコントローラおよびデバイスは従来のユニットとほぼ同じコストになることを勘定に入れると、ＳＡＴＡはいずれパラレルＡＴＡインターフェイスを完全に置き換えることが期待される。業界におけるＳＡＴＡの受け入れは段階的な移行経過をたどり、いずれかの時点でパラレルおよびシリアルＡＴＡの両方の能力が利用可能になる。   Since neither the operating system 115 nor the driver software 120 requires special support for the SATA standard, the interface of FIG. 2 is software compatible with the technology of FIG. Thus, SATA is a drop-in solution, and the software on hand runs on the new architecture without any modification. Given this feature and the other features described above, and taking into account that SATA-compliant controllers and devices cost about the same as conventional units, SATA is expected to eventually replace the parallel ATA interface completely. The The industry's acceptance of SATA follows a gradual transition, and at some point both parallel and serial ATA capabilities are available.

この技術はソフトウェア互換であり、かつオペレーティングシステム透過性を持つにもかかわらず、ＳＡＴＡの電気回路およびコネクタは従来のＡＴＡインターフェイスのそれらとは異なっている。この理由から、コンピュータシステムにおけるハードディスクおよび他の記憶デバイスの前方および後方互換性を促進するためにアダプタが提供される。例えば、ＳＡＴＡ対ＡＴＡブリッジがハードディスクおよび記憶システムにおいて使用可能であり、ＡＴＡ対ＳＡＴＡブリッジがマザーボード、アドインカード、ドライブテスト装置において使用可能である。しかしながら、そのような従来の解決方法は多くの追加ハードウェア部品を必要とし、製造コストの増加につながる。   Despite this software-compatible and operating system transparency, the SATA electrical circuits and connectors are different from those of the conventional ATA interface. For this reason, adapters are provided to facilitate forward and backward compatibility of hard disks and other storage devices in computer systems. For example, a SATA-to-ATA bridge can be used in hard disks and storage systems, and an ATA-to-SATA bridge can be used in motherboards, add-in cards, and drive test equipment. However, such conventional solutions require many additional hardware components, leading to increased manufacturing costs.

発明の概要Summary of the Invention

本発明の一実施形態は、記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置である。この制御装置は、ＡＴＡ準拠のパラレル記憶装置（デバイス）との間のデータ転送を制御する第１制御ユニットを備える。さらに、この制御装置はＳＡＴＡ準拠のシリアル記憶装置（デバイス）との間のデータ転送を制御する第２制御ユニットを備える。この制御装置はパラレルデバイスおよびシリアルデバイスとの間のデータ転送を同時に実行する能力を持つ。
別の実施形態において、前記第１制御ユニットは、２つのパラレルＡＴＡ記憶装置との間のデータ転送を制御するように構成されており、前記第２制御ユニットは、２つのＳＡＴＡ記憶装置との間のデータ転送を制御するように構成されている。
別の実施形態において、前記制御装置は前記第１制御ユニットを動作停止（ディスエーブル）にして、ＳＡＴＡ記憶装置との間のデータ転送のみを可能に（イネーブルに）することができる。
別の実施形態において、前記制御装置は前記第２制御ユニットを動作停止（ディスエーブル）にして、パラレルＡＴＡ記憶装置との間のデータ転送のみを可能に（イネーブルに）することができる。
別の実施形態において、本装置は、ＳＡＴＡ記憶装置が前記制御装置に接続されているかどうかを決定するように構成される。
別の実施形態において、本装置は、前記決定されたＳＡＴＡ記憶装置に関する情報をホストコンピュータに提供するように構成されている。
別の実施形態において、前記第２制御ユニットはパラレルデータをシリアルデータに、および／またはシリアルデータをパラレルデータに変換してＳＡＴＡ記憶装置との間のデータ転送を可能にすることができる。
別の実施形態において、本装置は集積回路チップである。 One embodiment of the present invention is a controller that controls data transfer to and / or from a storage device. The control device includes a first control unit that controls data transfer with an ATA-compliant parallel storage device (device). Further, the control device includes a second control unit that controls data transfer with the SATA-compliant serial storage device (device). This controller has the ability to simultaneously execute data transfer between the parallel device and the serial device.
In another embodiment, the first control unit is configured to control data transfer between two parallel ATA storage devices, and the second control unit is between two SATA storage devices. Is configured to control the data transfer.
In another embodiment, the control device can disable the first control unit to enable only data transfer to and from the SATA storage device.
In another embodiment, the control device can disable the second control unit to enable only data transfer to and from a parallel ATA storage device.
In another embodiment, the device is configured to determine whether a SATA storage device is connected to the controller.
In another embodiment, the apparatus is configured to provide information regarding the determined SATA storage device to a host computer.
In another embodiment, the second control unit can convert parallel data to serial data and / or serial data to parallel data to enable data transfer to and from a SATA storage device.
In another embodiment, the device is an integrated circuit chip.

本発明の他の実施形態は、記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置の制御方法である。本方法は、制御装置に接続されたＡＴＡ準拠のパラレル記憶装置との間のデータ転送を実行するステップを含む。本方法は、制御装置に接続されたＳＡＴＡ準拠シリアル記憶装置との間のデータ転送を実行するステップをさらに含む。ＡＴＡ準拠のパラレル記憶装置との間のデータ転送およびＳＡＴＡ準拠シリアル記憶装置との間のデータ転送は並行して行われる。
別の実施形態において、２つのＳＡＴＡ記憶装置との間のデータ転送はマスタ／スレーブエミュレーションモードで実行され、一方のＳＡＴＡ記憶装置はホストコンピュータに対してマスタとして表示され、他方のＳＡＴＡ記憶装置はスレーブとして表示され、両方がホストバスアドレスの同じセットにおいてアクセス可能である。
別の実施形態において、制御装置の一つのパラレルポートに接続された２つのパラレルＡＴＡ記憶装置との間のデータ転送は、パラレルポートにおいて一方の装置がマスタとなり、他方の装置がスレーブとなるように制御される。
別の実施形態において、２つのＡＴＡ準拠パラレル記憶装置との間のデータ転送が制御され、２つのＳＡＴＡ準拠シリアル記憶装置との間のデータ転送が制御される。
別の実施形態において、本方法は、ＳＡＴＡ記憶装置が前記制御装置に接続されているかどうかを決定するステップをさらに含む。
別の実施形態において、本方法は、前記決定されたＳＡＴＡ記憶装置に関する情報をホストコンピュータに提供するステップをさらに含む。
別の実施形態において、前記ＳＡＴＡ準拠シリアル記憶装置との間でデータ転送を実行するステップは、パラレルデータをシリアルデータに、および／またはシリアルデータをパラレルデータに変換するステップを含む。 Another embodiment of the present invention is a control method for a controller that controls data transfer to and / or from a storage device. The method includes performing data transfer to and from an ATA compliant parallel storage device connected to the controller. The method further includes performing a data transfer with a SATA-compliant serial storage device connected to the controller. Data transfer with an ATA-compliant parallel storage device and data transfer with a SATA-compliant serial storage device are performed in parallel.
In another embodiment, data transfer between two SATA storage devices is performed in a master / slave emulation mode, where one SATA storage device is displayed as a master to the host computer and the other SATA storage device is a slave. Both are accessible at the same set of host bus addresses.
In another embodiment, data transfer between two parallel ATA storage devices connected to one parallel port of the controller is such that one device is the master and the other device is the slave at the parallel port. Be controlled.
In another embodiment, data transfer between two ATA-compliant parallel storage devices is controlled and data transfer between two SATA-compliant serial storage devices is controlled.
In another embodiment, the method further comprises determining whether a SATA storage device is connected to the controller.
In another embodiment, the method further comprises providing information about the determined SATA storage device to a host computer.
In another embodiment, performing data transfer to and from the SATA-compliant serial storage device includes converting parallel data into serial data and / or converting serial data into parallel data.

添付の図面は、本発明の本質を説明する目的において、本明細書に組み合わされ、その一部を構成する。これらの図面は、本発明がいかに製造され、および使用されるかを示す例示され、説明される実施形態のみに本発明を限定するものと解釈するべきではない。別の特徴および利点は、添付の図面に示され、後述の本発明の詳細な説明において明らかになるであろう。   The accompanying drawings are incorporated in and constitute a part of this specification for the purpose of illustrating the nature of the invention. These drawings are illustrative of how the invention can be made and used, and should not be construed to limit the invention to only the illustrated and described embodiments. Other features and advantages are shown in the accompanying drawings and will become apparent in the detailed description of the invention which follows.

本発明の例示としての実施形態を以下図面を参照して説明する。類似の要素および構造は、同様の参照番号で示される。   Exemplary embodiments of the invention are described below with reference to the drawings. Similar elements and structures are indicated with similar reference numbers.

図面、特に図３を参照する。図３は、一実施形態に従ったＡＴＡコントローラのハードウェア要素を示す。このコントローラはターゲットインターフェイスユニット３０５およびソースインターフェイスユニット３１０を含む。両方のインターフェイスはホストインターフェイス３００に接続され、ソフトウェアドライバ１２０による要求（リクエスト）およびデータを交換する。ドライバ１２０はターゲットインターフェイスユニット３０５を用いて、設定の目的でコントローラにアクセスすることができる。一方、ソースインターフェイス３１０を用いて、記憶装置との間でデータの読み出しまたは書き込みを行うためにデータアクセスを実行することができる。   Reference is made to the drawings, particularly FIG. FIG. 3 illustrates the hardware elements of an ATA controller according to one embodiment. The controller includes a target interface unit 305 and a source interface unit 310. Both interfaces are connected to the host interface 300 and exchange requests and data by the software driver 120. The driver 120 can use the target interface unit 305 to access the controller for setting purposes. On the other hand, using the source interface 310, data access can be performed in order to read data from or write data to the storage device.

さらに、マスタ制御ユニット３２５とスレーブ制御ユニット３３０のどちらが、ターゲットインターフェイス３０５とソースインターフェイス３１０のどちらかへのアクセスを許可されるのか、またはその逆を制御するバスマスタエンジン３２０が設けられる。マスタ制御ユニット３２５およびスレーブ制御ユニット３３０は、２つのパラレルデバイス（一方がマスタで他方がスレーブ）を接続できるパラレルポートを制御する従来のＡＴＡコントローラ１２５に似た形態で構成することが可能である。   In addition, a bus master engine 320 is provided that controls which of the master control unit 325 and the slave control unit 330 is allowed to access either the target interface 305 or the source interface 310, or vice versa. The master control unit 325 and the slave control unit 330 can be configured in a form similar to the conventional ATA controller 125 that controls a parallel port to which two parallel devices (one is a master and the other is a slave) can be connected.

さらに、デバイスに対するコマンドを配送し、デバイスからのステータスを報知（ポスト）するのに用いられるインターフェイスレジスタを含むシャドウレジスタブロック３１５が設けられる。このシャドウレジスタブロック３１５の名前の由来は、標準ＡＴＡエミュレーションを実行するために、従来のデバイスレジスタの内容を保護する（shadow）レジスタセットを含んでいることにある。本実施形態では、このコントローラはＳＡＴＡ規格に定められたマスタ／スレーブエミュレーションモードで動作する。つまり、２つの分離したシリアルポート２１０，２１５における２つのシリアルデバイスが、ホストバスアドレスの同じセットにおいてマスタおよびスレーブとしてアクセスされるようにホストソフトウェアに対して示される。   In addition, a shadow register block 315 is provided that includes an interface register that is used to deliver commands to the device and broadcast (post) status from the device. The name of the shadow register block 315 comes from including a register set that shadows the contents of conventional device registers to perform standard ATA emulation. In this embodiment, this controller operates in a master / slave emulation mode defined in the SATA standard. That is, two serial devices at two separate serial ports 210, 215 are shown to the host software to be accessed as a master and slave in the same set of host bus addresses.

この機能を実現するために、パラレルおよびシリアルポート１３０，２１０，２１５の間を切り替えるのに使用できるポート割り当てユニット３３５が設けられる。このポート割り当てユニット３３５はさらにパラレルポート１３０に接続されたマスタおよびスレーブ装置を正しい制御ユニット３２５，３３０に接続する。さらに、上述したように本実施形態のコントローラはマスタ／スレーブエミュレーションモードで動作するので、シリアルポート２１０，２１５に接続されたシリアル装置はマスタ制御ユニット３２５またはスレーブ制御ユニット３３０のいずれかに接続される。ポート割り当てユニット３３５によって実行される他の機能はパラレル／シリアルコンバータ２０５の機能である。つまり、それはパラレル・シリアルデータ信号変換またはその逆を実行する。   To implement this function, a port assignment unit 335 is provided that can be used to switch between parallel and serial ports 130, 210, 215. This port allocation unit 335 further connects the master and slave devices connected to the parallel port 130 to the correct control units 325, 330. Further, as described above, since the controller of this embodiment operates in the master / slave emulation mode, the serial device connected to the serial ports 210 and 215 is connected to either the master control unit 325 or the slave control unit 330. . Another function performed by the port allocation unit 335 is the function of the parallel / serial converter 205. That is, it performs parallel to serial data signal conversion or vice versa.

図３からわかるように、ポート割り当てユニット３３５はポートマップレジスタ３４０からさらに入力を受信する。実際にはレジスタセットであるポートマップレジスタ３４０はパラレルおよびシリアルポート１３０，２１０，２１５のどれがアクティブになっているのかを示す、ポート特定データを記憶する。一般的には、どのポートもアクティブではない状態を含め、ポートをいくつでもアクティブにできるし、パラレルおよびシリアルポートのすべてをアクティブにできる、ことに注意してもらいたい。   As can be seen from FIG. 3, the port allocation unit 335 receives further inputs from the port map register 340. The port map register 340, which is actually a register set, stores port specific data indicating which of the parallel and serial ports 130, 210, 215 is active. Note that in general, any number of ports can be active, including the state where no port is active, and all parallel and serial ports can be active.

別の実施形態では、ポートマップレジスタ３４０およびポート割り当てユニット３３５は、図３のＡＴＡコントローラが次の設定中のいずれかで動作できるようにする。第１設定では、０，１または２つのパラレルＡＴＡデバイスを駆動できる。他の設定では、０，１または２つのシリアルＡＴＡデバイスを駆動できる。最後に、３番目の設定では、１つのパラレルおよび１つのシリアルデバイスを駆動できる。   In another embodiment, the port map register 340 and the port allocation unit 335 allow the ATA controller of FIG. 3 to operate at any of the following settings: In the first setting, 0, 1 or 2 parallel ATA devices can be driven. Other settings can drive 0, 1 or 2 serial ATA devices. Finally, the third setting can drive one parallel and one serial device.

使用されるポートを定義しているポート特定データ、または設定を記憶するポートマップレジスタ３４０はターゲットインターフェイス３０５に接続されており、それによってドライバ１２０は再設定を行うためにレジスタに対してアクセスできることに注意してもらいたい。つまり、この実施形態をシリアルポートによる既存のパラレルＡＴＡコントローラにまで拡張して、それによってコスト対効果の高い、ソフトウェアによって設定可能な複合シリアル／パラレルＡＴＡコントローラを実装するために相当数のパラレルＡＴＡコントローラハードウェアを再利用することが可能になる。   A port map register 340 that stores port specific data or settings that define the ports used is connected to the target interface 305 so that the driver 120 can access the registers for reconfiguration. I want you to be careful. That is, a significant number of parallel ATA controllers to extend this embodiment to existing parallel ATA controllers with serial ports, thereby implementing a cost-effective, software configurable composite serial / parallel ATA controller The hardware can be reused.

コントローラ全体を従来のＡＴＡコントローラとして動作するように再設定することも可能であるし、また従来のＳＡＴＡコントローラとして動作するように再設定することも可能である。つまり、本コントローラが従来のＡＴＡコントローラのように振る舞うモードと、それが従来のＳＡＴＡコントローラのように振る舞うモードとの間での切り替えを可能にするように、ソフトウェアによる再設定が可能である。さらに、本実施形態に従ったコントローラはパラレルデバイスおよびシリアルデバイスに並行してデータ転送を実行するように構成することができる。つまり、本実施形態のコントローラは、ソフトウェアによる再構成を実行するだけでどのような接続モードにも設定することができる、カメレオンのような装置である。   The entire controller can be reconfigured to operate as a conventional ATA controller or can be reconfigured to operate as a conventional SATA controller. In other words, software can be reconfigured to allow switching between a mode in which the controller behaves like a conventional ATA controller and a mode in which it acts like a conventional SATA controller. Furthermore, the controller according to the present embodiment can be configured to execute data transfer in parallel to the parallel device and the serial device. That is, the controller of the present embodiment is a device like a chameleon that can be set to any connection mode simply by executing reconfiguration by software.

さらに、前記モードの一つにおいて、パラレルデバイスとシリアルデバイスとを同時に動作させることもできる。パラレル記憶装置およびシリアル記憶装置への、および／またはそれらからの並行データ転送は、従来のＡＴＡインターフェイス制御回路によって生成される従来のＡＴＡ制御信号を扱うことを可能にし、追加のペイロードバッファを加えるようにＳＡＴＡトランスポート層状態機械を拡張することで実現できることに注意してもらいたい。   Furthermore, in one of the modes, the parallel device and the serial device can be operated simultaneously. Parallel data transfer to and / or from parallel storage and serial storage allows to handle conventional ATA control signals generated by conventional ATA interface control circuitry and add additional payload buffers Note that this can be achieved by extending the SATA transport layer state machine.

上述のように、ポートマップレジスタ３４０は、ソフトウェア１００，１０５，１１０，１１５，１２０による構成の設定および再設定を可能にする。これには、パラレルデバイスまたはシリアルデバイスに対する、マスタデバイスまたはシリアルデバイスもしくはその両方の設定も含まれる。さらに、ＳＡＴＡ規格で定義されているように、本コントローラはＳＡＴＡポートステータスおよびエラーレジスタに対するリード・ライトプロセスを許可するために必要なレジスタを備えていてもよい。   As described above, the port map register 340 enables configuration setting and resetting by the software 100, 105, 110, 115, 120. This includes setting the master device and / or serial device for the parallel device or serial device. In addition, as defined in the SATA standard, the controller may include the necessary registers to allow the read / write process for the SATA port status and error registers.

図４は、図３の実施形態に従ったＡＴＡコントローラを動作させるプロセスを示すフローチャートである。ステップ４００では、ソフトウェアにより、シリアルＡＴＡ装置が接続されているかどうかを、例えばＳＡＴＡポートステータスレジスタを読み出すことでチェックする。次に、ステップ４０５で、このソフトウェアはポートマップレジスタ３４０を設定する。ステップ４００および４０５は、コントローラの初期化の際に実行可能であることに注意してほしい。   FIG. 4 is a flowchart illustrating a process for operating the ATA controller according to the embodiment of FIG. In step 400, the software checks whether a serial ATA device is connected, for example, by reading a SATA port status register. Next, in step 405, the software sets the port map register 340. Note that steps 400 and 405 can be performed during controller initialization.

ドライバ１２０からの働きかけに応答して、または記憶装置の一つからの要求に応答して、ステップ４１０において、ポート割り当てユニット３３５は、適切なポート１３０，２１０，２１５を切り替えるためのポート切り替えユニットとして動作する。もしすでに正しいポートがアクティブになっている場合は、このステップは省略可能である。記憶装置へのアクセスが可能になると、ステップ４１５でデータ転送が実行される。   In response to a response from the driver 120 or in response to a request from one of the storage devices, in step 410, the port allocation unit 335 is a port switching unit for switching the appropriate port 130, 210, 215. Operate. If the correct port is already active, this step can be omitted. When access to the storage device becomes possible, data transfer is executed in step 415.

本発明は、パーソナルコンピュータなどの大量生産品におけるデータ通信を飛躍的に拡張することが可能である。   The present invention can dramatically extend data communication in mass-produced products such as personal computers.

ＡＴＡ準拠の記憶装置に接続された従来のコンピュータシステムの図。1 is a diagram of a conventional computer system connected to an ATA compliant storage device. FIG. ＳＡＴＡ準拠の記憶装置に接続された従来のコンピュータシステムの図。1 is a diagram of a conventional computer system connected to a SATA-compliant storage device. 一実施形態に従ったＡＴＡコントローラの構成要素を示す図。FIG. 3 illustrates components of an ATA controller according to one embodiment. 図３のＡＴＡコントローラの動作プロセスを示すフローチャート。4 is a flowchart showing an operation process of the ATA controller of FIG. 3.

Claims (10)

記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置であって、
ＡＴＡ（Advanced Technology Attachment）準拠のパラレル記憶装置（１３５，１４０）に対する、および／またはそれからのデータ転送を制御する第１制御ユニット（３００−３３０）と、
ＳＡＴＡ（シリアルＡＴＡ）準拠のシリアル記憶装置（２２０，２２５）に対する、および／またはそれからのデータ転送を制御する第２制御ユニット（３３５，３４０）とを備え、
前記パラレル記憶装置および前記シリアル記憶装置に対する、および／またはそれらからのデータ転送を並行して実行する能力を持つ、制御装置。 A controller for controlling data transfer to and / or from a storage device, comprising:
A first control unit (300-330) for controlling data transfer to and / or from an ATA (Advanced Technology Attachment) compliant parallel storage device (135, 140);
A second control unit (335, 340) for controlling data transfer to and / or from a SATA (Serial ATA) compliant serial storage device (220, 225);
A controller having the ability to perform data transfers to and / or from the parallel storage device and the serial storage device in parallel. 前記第２制御ユニットは、２つのＳＡＴＡ記憶装置に対して、および／またはそれからのデータ転送の制御をマスタ／スレーブエミュレーションモードで実行するように構成され、前記マスタ／スレーブエミュレーションモードにおいては一方のＳＡＴＡ記憶装置はホストコンピュータに対してマスタとして表示され、他方のＳＡＴＡ記憶装置はスレーブとして表示され、両方がホストバスアドレスの同じセットにおいてアクセス可能である、請求項１記載の制御装置。   The second control unit is configured to perform control of data transfer to and / or from two SATA storage devices in a master / slave emulation mode, wherein one SATA is in the master / slave emulation mode. The controller of claim 1, wherein the storage device is displayed as a master to the host computer, the other SATA storage device is displayed as a slave, and both are accessible at the same set of host bus addresses. 前記第１制御ユニットは、一つのパラレルポートに接続された２つのパラレルＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の装置がマスタとなり、他方の装置がスレーブとなる、請求項１記載の制御装置。   The first control unit is configured to control data transfer to and / or from two parallel ATA storage devices connected to one parallel port, wherein one device is a master in the parallel port and the other The control device according to claim 1, wherein the device is a slave. 前記パラレル記憶装置および前記シリアル記憶装置を特定する特定データを記憶するポートマップレジスタ（３４０）と、
前記特定データによって示される前記パラレル記憶装置および前記シリアル記憶装置に対する接続を確立するポート切り替えユニット（３３５）をさらに備える、請求項１記載の制御装置。 A port map register (340) for storing specific data for specifying the parallel storage device and the serial storage device;
The control device according to claim 1, further comprising a port switching unit (335) for establishing a connection to the parallel storage device and the serial storage device indicated by the specific data. 前記ポートマップレジスタはソフトウェアによって書き換え可能である、請求項４記載の制御装置。   The control device according to claim 4, wherein the port map register is rewritable by software. 前記第１制御ユニットは１つのパラレルポートに接続された２つのＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の記憶装置はマスタとなり、他方の記憶装置はスレーブとなり、
前記ポートマップレジスタは、どちらの記憶装置がマスタなのか、またはスレーブなのかを特定するマスタ／スレーブ特定データを記憶するように接続されている、請求項４記載の制御装置。 The first control unit is configured to control data transfer to and / or from two ATA storage devices connected to one parallel port, where one storage device becomes a master and the other The storage device becomes a slave,
5. The control device according to claim 4, wherein the port map register is connected to store master / slave specifying data for specifying which storage device is a master or a slave. 記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置の制御方法であって、
前記制御装置に接続されたＡＴＡ（Advanced Technology Attachment）準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送を実行するステップと、
前記制御装置に接続されたＳＡＴＡ（シリアルＡＴＡ）準拠シリアル記憶装置に対する、および／またはそれからのデータ転送を実行するステップとを含み、
前記ＡＴＡ準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送と、ＳＡＴＡ準拠シリアル記憶装置に対する、および／またはそれからのデータ転送とは並行して行われる方法。 A control method for a control device for controlling data transfer to and / or from a storage device, comprising:
Performing data transfer to and / or from an ATA (Advanced Technology Attachment) compliant parallel storage device connected to the controller;
Performing data transfer to and / or from a SATA (Serial ATA) compliant serial storage device connected to the controller;
Data transfer to and / or from the ATA compliant parallel storage device and data transfer to and / or from the SATA compliant serial storage device in parallel. 前記パラレル記憶装置および前記シリアル記憶装置を特定する特定データを、前記制御装置のポートマップレジスタ（３４０）に記憶するステップと、
前記特定データによって示される前記パラレル記憶装置および前記シリアル記憶装置に対する接続を確立するために前記制御装置のポートを切り替えるステップとをさらに含む、請求項７記載の方法。 Storing specific data specifying the parallel storage device and the serial storage device in a port map register (340) of the control device;
8. The method of claim 7, further comprising switching a port of the controller to establish a connection to the parallel storage device and the serial storage device indicated by the specific data. 前記ポートマップレジスタはソフトウェアによって書き換え可能である、請求項８記載の方法。   9. The method of claim 8, wherein the port map register is rewritable by software. １つのパラレルポートに接続された２つのパラレルＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の記憶装置はマスタとなり、他方の記憶装置はスレーブとなり、
前記ポートマップレジスタは、どちらの記憶装置がマスタなのか、またはスレーブなのかを特定するマスタ／スレーブ特定データを記憶する、請求項８記載の方法。 Configured to control data transfer to and / or from two parallel ATA storage devices connected to one parallel port, where one storage device is a master and the other storage device is a slave. ,
9. The method of claim 8, wherein the port map register stores master / slave specific data identifying which storage device is a master or a slave.
JP2003582653A 2002-04-03 2003-02-28 ATA / SATA combined controller Expired - Fee Related JP4351071B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10214700A DE10214700B4 (en) 2002-04-03 2002-04-03 Combined ATA / SATA controller as integrated circuit chip and associated method of operation
US10/259,710 US6922738B2 (en) 2002-04-03 2002-09-27 ATA/SATA combined controller
PCT/US2003/006258 WO2003085535A2 (en) 2002-04-03 2003-02-28 Ata/sata combined controller

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008292828A Division JP2009070401A (en) 2002-04-03 2008-11-14 Ata/sata combined controller

Publications (3)

Publication Number Publication Date
JP2006508413A true JP2006508413A (en) 2006-03-09
JP2006508413A5 JP2006508413A5 (en) 2006-09-21
JP4351071B2 JP4351071B2 (en) 2009-10-28

Family

ID=28792813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582653A Expired - Fee Related JP4351071B2 (en) 2002-04-03 2003-02-28 ATA / SATA combined controller

Country Status (5)

Country Link
EP (1) EP1537473A2 (en)
JP (1) JP4351071B2 (en)
CN (1) CN1650276B (en)
AU (1) AU2003217839A1 (en)
WO (1) WO2003085535A2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537219A (en) * 2005-03-31 2008-09-11 インテル・コーポレーション Method and apparatus for independent and simultaneous data transfer in a host controller
US7511636B2 (en) 2006-08-30 2009-03-31 Ricoh Company, Ltd. Data conversion unit, data conversion method, and electronic apparatus using the data conversion unit

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917658B2 (en) 2003-01-21 2011-03-29 Emulex Design And Manufacturing Corporation Switching apparatus and method for link initialization in a shared I/O environment
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7664909B2 (en) 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US8032659B2 (en) 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7836211B2 (en) 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7698483B2 (en) 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
JP4634049B2 (en) * 2004-02-04 2011-02-16 株式会社日立製作所 Error notification control in disk array system
JP2005222429A (en) * 2004-02-09 2005-08-18 Hitachi Ltd Method for managing different types of disk devices in disk array apparatus
KR100640588B1 (en) 2004-09-24 2006-11-01 삼성전자주식회사 Non-volatile memory storage device using SATA interface and ATA interface selectively
US7568056B2 (en) * 2005-03-28 2009-07-28 Nvidia Corporation Host bus adapter that interfaces with host computer bus to multiple types of storage devices
KR100718813B1 (en) * 2005-08-19 2007-05-18 (주)콜로써스 A structure of connecting interface card with main board in a sata external storage apparatus
CN101311906B (en) * 2007-05-22 2011-09-28 鸿富锦精密工业（深圳）有限公司 SATA interface test device and test method
US8225019B2 (en) * 2008-09-22 2012-07-17 Micron Technology, Inc. SATA mass storage device emulation on a PCIe interface

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539564A (en) * 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system
JP4346123B2 (en) * 1998-05-28 2009-10-21 株式会社平和 Pachinko machine winning device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537219A (en) * 2005-03-31 2008-09-11 インテル・コーポレーション Method and apparatus for independent and simultaneous data transfer in a host controller
US7511636B2 (en) 2006-08-30 2009-03-31 Ricoh Company, Ltd. Data conversion unit, data conversion method, and electronic apparatus using the data conversion unit

Also Published As

Publication number Publication date
AU2003217839A1 (en) 2003-10-20
CN1650276B (en) 2010-05-05
AU2003217839A8 (en) 2003-10-20
WO2003085535A2 (en) 2003-10-16
JP4351071B2 (en) 2009-10-28
WO2003085535A3 (en) 2005-04-14
CN1650276A (en) 2005-08-03
EP1537473A2 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
JP2009070401A (en) Ata/sata combined controller
JP4351071B2 (en) ATA / SATA combined controller
JP5085334B2 (en) USB / OTG controller
US6038624A (en) Real-time hardware master/slave re-initialization
US6854045B2 (en) Hardware emulation of parallel ATA drives with serial ATA interface
US6785746B1 (en) Dual-channel SCSI chips and methods for configuring separate interoperability of each channel of the SCSI chip
US7225290B2 (en) ATA and SATA compliant controller
EP2517113B1 (en) Memory management system offering direct as well as managed access to local storage memory
US7603514B2 (en) Method and apparatus for concurrent and independent data transfer on host controllers
US5550990A (en) Physical partitioning of logically continuous bus
EP3382567B1 (en) Multiple storage devices implemented using a common connector
CN113190084B (en) Method and device for connecting hard disk backboard supporting multiple-bit-width hard disks
US7418539B2 (en) System and method for utilizing an external computing device to access storage inside an inactive computing device
US6851007B1 (en) Multi-channel interface controller for enabling a host to interface with one or more host devices
TW202143061A (en) I3c hub promoting backward compatibility with ic
KR101118558B1 (en) Usb on-the-go controller
CN114328342B (en) Novel program control configuration method for PCIe heterogeneous accelerator card
JP2003186818A (en) Integrated drive controller for systems with integrated mass storage
US20150348651A1 (en) Multiple access test architecture for memory storage devices
US11494329B2 (en) NVMe-MI over SMBus multi-master controller with other SMBus and I2C masters in a single FPGA chip
US7146440B1 (en) DMA acknowledge signal for an IDE device
KR20010063912A (en) Apparatus for converting master and slave mode
CN114297982A (en) UVM-based SPI bus verification method and system
US20050050238A1 (en) Computer system for dynamically accessing externally connecting storage devices
KR20050112980A (en) Portable computer and control method therof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees