HU187504B

HU187504B - Circuit arrangement for controlling three-state switching circuit

Info

Publication number: HU187504B
Application number: HU112683A
Authority: HU
Inventors: Laszlo Buekki; Zoltan Szamoskoezi; Jozsef Hajdu; Istvan Szekely; Imre Bartos
Original assignee: Mikroelektronikai Vallalat,Hu
Priority date: 1983-03-31
Filing date: 1983-03-31
Publication date: 1986-01-28

Abstract

A találmány tárgya áramköri elrendezés háromállapotú kapcsolóáramkörök vezérlésére, amely előnyösen digitális integrált áramkör mérő berendezések pinelektronikája részére időzített mintajelek, valamint harmadikállapot vezérlőjelek előállítására alkalmazható. A találmány szerinti megoldást nyújtó áramköri elrendezésnek időzített mintajel előállító egysége és harmadik állapot vezérlő jel előállító egysége van, az időzített mintajel előállító egységnek több mintajelformáló tagot magábafoglaló jelformáló áramköre, mintajelbemenettel ellátott mintajel logikája, első fázisjelkiválasztó multiplexere és mintajelkiválasztó multiplexere van, ahol az első fázisjelkiválasztó multiplexer kimenete a jelformáló áramkör első bemenetére csatlakozik, és a mintajel logika kimenete a jelformáló áramkör második bemenetére kapcsolódik, és ahol a mintajel előállító egységi nek fázisjel logikája, harmadik fázisjelkiválasztó multiplexere valamint parancsjelkiválasztó multiplexere van, a mintajel logika parancsjelbemenet' tel van ellátva, az első fázisjelkiválasztó multiplexer kimenete a fázisjel logika első bemenetére, a harmadik fázisjel kiválasztó multiplexer kimenete a fázisjel logika második bemenetére és a parancsjelkiválasztó multiplexer kimenete a fázisjel logika harmadik bemenetére van kötve, első és a harmadik fázisjelkiválasztó multiplexer bemenetel rendre közösítve vannak, a fázisjel logika első kimenete a jelformáló áramkör első bemenetére, második kimenete a jelformáló áramkör harmadik bemenetére van kapcsolva, továbbá első programtárja van, amely kimenetével az első fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, második programtárja van, amely kimenetével a parancsjel- lábra -1-Field of the Invention The present invention relates to a circuit arrangement for controlling three-state switching circuits, preferably for timing pattern signals for digital integrated circuit measuring device pinelectronics, and for producing third state control signals. The circuit arrangement according to the present invention has a timing pattern generating unit and a third state control signal generating unit, the timing pattern generating unit comprises a multiplexing signal forming circuit, a sample signal logic with sample signal input, a multiplexer of a first phase signal selector, and a multiplexer of sample signal selector, wherein the first phase signal multiplexer is a multiplexer output is connected to the first input of the signal shaping circuit, and the signal signal logic output connects to the second input of the signal shaping circuit, and wherein the sample signal generation unit has a phase signal logic, a third phase signal multiplexer, and a multiplexer of a signal selector, the sample signal logic is provided with a command signal input, the first phase signal selector is provided, the first phase signal selector is multiplexer output to the first input of the phase signal logic, the output of the third phase signal multiplexer af and the output of the signal selection multiplexer is connected to the third input of the phase signal logic, the first and third phase signal multiplexer inputs are interconnected, the first output of the phase signal logic to the first input of the signal shaping circuit, the second output connected to the third input of the signal shaping circuit, and has its first program library, which is connected to the output of the first phase selection multiplexer control input, and has a second program store, with its output to the command line -1-

Description

kiválasztó multiplexer vezérlőbemenetére van kötve. harmadik programtárja van, amely kimenetével a harmadik fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, negyedik programtárja van, amely kimenetével a fázisjel logika vezérlőbemenelére van kötve, és ötödik programtárja van, amely kimenetével a mintajelkiválasztó multiplexer vezérlöbemenetére kapcsolódik, továbbá több harmadik állapot vezérlő jel előállító egysége van, amelyek mindegyike második fázisjelkiválasztó multiplexerének bemenetel közösítve vannak, és mindegyik harmadik állapot vezérlő jel előállító egységnek hatodik programtára van, amely kimenetével a második fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, és hetedik programtárja van, amely kimenetével a harmadik állapot időzítő jel kiválasztó multiplexer vezérlőbemenetére van kötve, és az egyes harmadik állapot vezérlő jel előállító egységek kimenetét alkotó harmadik állapot időzítő jel kiválasztó multiplexerek kimenete kimeneti multiplexer bemenetére vannak kötve, ezen kimeneti multiplexer vezérlőbemenetére nyolcadik programtár kimenetével kapcsolódik, és ezen kimeneti multiplexer kimenete harmadik állapot vezérlő kimenetet alkot, és az első, a második, a harmadik, a negyedik, az ötödik, a hatodik, a hetedik, és a nyolcadik programtár adatbemenettel, vezérlőbemenettel és címbemenettel van kialakítva.is connected to the control input of a selectable multiplexer. a third repository connected to an output of the third phase signal selector multiplexer, an output of a third program link connected to a control signal input of a phase signal logic, and a fifth repository output to a control signal input of said sample selector multiplexer; each of a second phase selectable multiplexer input being shared, and each of the third state control signal generating units having a sixth library connected to an output of a second phase selectable multiplexer, and a seventh program library having an output of a third state timing signal selector multiplexer, multiplexer selecting the third state timing signal forming the output of each third state control signal generating unit the output of rek is connected to the output of the multiplexer output, is connected to the control input of this output multiplexer by the output of the eighth library, and the output of this output multiplexer forms a third state control output and first, second, third, fourth, fifth, sixth, seventh, and the eighth repository is provided with a data input, a control input, and an address input.

A találmány tárgya áramköri elrendezés háromállapotú kapcsolóáramkörök vezérlésére, amely előnyösen digitális integrált áramkör mérő berendezések pinelektronikája részére időzített mintajelek, valamint harmadikállapot vezérlő jelek előálítására alkalmazható.BACKGROUND OF THE INVENTION The present invention relates to a circuit arrangement for controlling three-state switching circuits, which is preferably used to generate timed sample signals and third-state control signals for pin integrated electronics for digital integrated circuit measuring devices.

A találmány szerinti áramköri elrendezés időzített mintajel előállító egységet és harmadik állapot vezérlő jel előállító egységet tartalmaz, az időzített mintajel előállító egységnek több mintajelformáló tagot magábafoglaló jelformáló áramköre, mintajelbemenettel ellátott mintajel logikája, első fázisjelkiválasztó multiplexere és mintajelkiválasztó multiplexere van, ahol az első fázisjelkiválasztó multiplexer kimenete a jelformáló áramkör első bemenetére csatlakozik, és a mintajel logika kimenete a jelformáló áramkör második bemenetére kapcsolódik, és ahol az egyes mintajelformáló tagoknak legalább két bemenete van, amelyek közül az első bemenetek közösítve a jelformáló áramkör első bemenetét, a második bemenetek közösítve a jelformáló áramkör második bemenetét alkotják, és mindegyik mintajelformáló tag kimenete a jelformáló áramkör külön-külön kimenetét alkotja és rendre a mintajelkiválasztó multiplexer bemenetére van kötve, és a harmadik állapot vezérlő jel előállító egységnek második fázisjelkiválasztó multiplexere, több jelformáló tagot magábafoglaló I/O időzítő logikája, és harmadik állapot időzítő jel kiválasztó multiplexere van, ahol a jelformáló tagoknak két bemenete van, amelyek közül az első bemenetek közösítve az I/O időzítő logika első bemenetét, a második bemenetek közösítve az I/O időzítő logika parancsjel bemenetét képezik, és a jelformáló tagok kimenete az I/O időzítő logika külön-külön kimenetét alkotják, a második fázisjelkiválasztó multiplexer klimenete az I/O időzítő logika első bemenetére van kötve, az I/O időzítő logika kimenetel a harmadik állapot időzítő jel kiválasztó multiplexer bemenetére vannak kötve.The circuit arrangement of the present invention comprises a timer pattern generator and a third state control signal generator, the timer pattern generator having a plurality of pattern shaping members, a pattern signal logic, a first phase select multiplexer, and a pattern select multiplexer, wherein connected to the first input of the signaling circuit and the output of the sample signal logic connected to the second input of the signaling circuit, and wherein each sample signaling member has at least two inputs, the first inputs common to the first input of the signaling circuit; and the outputs of each of the sample signal forming members form the separate output of the signal forming circuit and respectively the sample signal connected to an input of a selectable multiplexer, and the third state control signal generating unit has a second phase selectable multiplexer, an I / O timing logic including a plurality of signal shaping members, and a third state timing signal select multiplexer, the first input combining the first input of the I / O timing logic, the second inputs forming the command signal input of the I / O timing logic, and the output of the signal-forming members forming separate outputs of the I / O timing logic, the second phase-select multiplexer clime is connected to the first input of the timer logic, the output of the I / O timer logic is connected to the multiplexer input of the third state timer signal.

Digitális integrált áramkörök vizsgálatánál a mérendő áramkör egyes kivezetéseire háromállapotú kapcsolók vannak kötve. A háromállapotú kapcsolók működésük során vagy logikai „O” vagy logikai „1” feszültségszintet adnak a mérendő áramkör adott kivezetésére, vagy szakadt állapotot mutatnak. E kapcsolók vezérlése több vezérlőbemeneten történik, amelyek közül egy vezérlőbemenet a harmadik állapotba való vezérléshez van fönntartva, míg az egy vagy több további vezérlőbemenet pedig a logikai feszültségszintek kapcsolására szolgál. A háromállapotú kapcsolók vezérlése pontosan időzített mintajelekkel ún. formát jelekkel történik, amely mintajelek időzítéséről vezérlő áramkör gondoskodik.In digital integrated circuits, three-state switches are connected to each terminal of the circuit to be measured. The three-state switches, when in operation, either provide a logic "O" or logic "1" voltage to a given terminal of the circuit to be measured or show an open state. These switches are controlled by a plurality of control inputs, one of which is reserved for control of the third state, and one or more additional control inputs are used for switching logic voltage levels. The control of the three-state switches with precisely timed pattern signals is called a "control". shape is done by signals which are timed by a control circuit for the sample signals.

A vezérlő áramkör mintajel generátor által szolgáltatott mintajelekből és időzítési információt hordozó fázisjelekből mintajelformáló tagokat alkotó és összességükben jelformáló áramkört képező kombinációs és/vagy szekvenciális logikai áramkörökkel állítja elő az időzített mintajeleket, valamint parancsjelekből és időzítési információt hordozó fázisjelekből jelformáló tagokat, összességükben I/O időzítő logikát képező kombinációs és/ vagy szekvenciális logikai áramkörökkel állítja elő az időzített harmadik állapot vezérlő jelet. Annak a meghatározás, hogy egy adott időpillanatban melyik kombinációs és/vagy szekvenciális logikai áramkör által előállított időzített mintajel, ill. harmadik állapot vezérlő jel vezérelje a háromállapotú kapcsolót, parancsjelekkel történik.The control circuit generates the timed sample signals from the sample signals provided by the sample signal generator and the phase signals carrying the timing information forming combinatorial and / or sequential logic circuits forming the sample signal generating circuits, and the logging members O of their logic and timing information generates a timed third state control signal by forming combinational and / or sequential logic circuits. Determining which combination and / or sequential logic circuit produces a timed sample signal and / or signal at a given time. third state control signal control the three-state switch, done with command signals.

Az ismert digitális integrált áramkör mérő berendezéseknél az időzített mintajelek, ill. harmadik állapot vezérlőjelek előállítására számos megoldást alkalmaznak. A MACRODATA cég (USA., Calífomia) MD 104 típusú, vagy a FAIRCHILD cég (USA., California) XINCOM 5582 típ. mérőberendezésénél egy adott mérendő áramkörhöz vagy áramkörcsaládhoz igazodó kialakítású, típuskártyán elhelyezett jelformáló áramkört és I/O időzítő logikát alkalmaznak.In the known digital integrated circuit measuring devices, the timed sample signals or There are a number of solutions for generating third state control signals. MACRODATA (USA, Califomia) is MD 104 or FAIRCHILD (USA, California) is XINCOM 5582. Your instrumentation employs a signal board and I / O timing logic that is designed to fit a particular circuit or family of circuits to be measured.

Ez a megoldás csak kevés áramkörcsalád mérése esetén kielégítő, széles áramkörválasztéknál minden áramkörcsalád külön típuskártyát igényel, amely főként a bonyolultabb, pl. LSI, VLSI áramkörök esetén csak egyedi fejlesztéssel hozható létre, s így igen költséges. Hátrányosság még, hogy a mérőberendezés kiépítettsége egyrészt helyadottságok, másrészt a csatlakozó részegységek adott kialakításából és meghatározott kiosztása folytán a típuskártyán elhelyezhető áramkörök számát, bonyolultságát s ezáltal az előállítható formatjelek fajtáját korlátozza, ami a mérőberendezések alkalmazhatósága szempontjából jelent korlátot. További hátrányosság, hogy a típuskártyák szerelése körülményes, szakértelmet kíván és időigényes, ezáltal ez mint megoldás sem tekinthető gazdaságosnak.This solution is satisfactory for only a small number of circuits, and for a wide range of circuits, each circuit requires a separate type card, which is particularly complex, e.g. In case of LSI, VLSI circuits, it can be created only by individual development and is very expensive. A further disadvantage is that the construction of the measuring equipment limits the number and complexity of the circuits that can be placed on the type card due to the particular configuration and the specific layout of the connecting components, thus limiting the type of format signals that can be produced. A further disadvantage is that the assembly of the type cards is cumbersome, requires expertise and is time consuming, so that it cannot be considered an economical solution.

A TEKTRONIX cég (USA., California) S 3260,TEKTRONIX (USA., California) S 3260,

-2187 504-2187 504

S 3270, S 3280 típ. mérőberendezésében háromállapotú kapcsolót vezérlő jel előállítására olyan megoldást alkalmaznak, amely időzített mintajel előállító'egységet és harmadik állapot vezérlő jel előállító egységet foglal magába. Az időzített mintajel előállító egységnek több mintajelformáló tagot magábafoglaló jelformáló áramköre, mintajel bemenettel ellátott mintajel logikája, első fázisjelkiválasztó multiplexere és mintajelkiválasztó multiplexere van. Az első fázisjelkiválasztó multiplexer kimenete a jelformáló áramkör első bemenetére és a mintajel logika kimenete a jelformáló áramkör második bemenetére kapcsolódik. Az egyes mintajelformáló tagoknak két bemenete van, amelyek közül az első bemenetek közösítve a jelformáló áramkör első bemenetét és a második bemenetek közösítve a jelformáló áramkör második bemenetét alkotják. Mindegyik mintajelformáló tag kimenete a jelformáló áramkör külön-külön kimenetét képezi, és rendre a mintajelkiválasztó multiplexer bemenetelre van kötve, amely mintajelkiválasztó multiplexer kimenete mintajelkimenetet alkot. A harmadik állapot vezérlő jel előállító egységnek második fázisjelkiválasztó multiplexere, parancsjelkiválasztó multiplexere, több jelformáló tagot magábafoglaló I/O időzítő logikája és harmadik állapot időzítő jel kiválasztó multiplexere van. A jelformáló tagoknak két bemenete van, amelyek közül az első bemenetek közösítve az I/O időzítő logika első, a második fázisjelkiválasztó multiplexer kimenetére kötött bemenetét alkotják, és a második bemenetek közösítve az I/O időzítő logikának a parancsjelkiválasztó multiplexere kimenetére kötött parancsjel bemenetét képezik. A jelformáló tagok kimenete az I/O időzítő logika külön-külön kimenetét alkotják, és az I/O időzítő logika kimenetei a harmadik állapot időzítő jel kiválasztó multiplexer bemenetére vannak kötve. A harmadik állapot időzítő jel kiválasztó multiplexer kimenete szolgál harmadik állapot vezérlő kimenetként.Types S 3270, S 3280. In its measuring apparatus, a solution for generating a three-state switch control signal is used which includes a timed sample signal generator and a third state control signal generator. The timed sample signal generating unit has a signal forming circuit comprising a plurality of sample signal forming members, a logic of a sample signal having a sample signal input, a first phase signal selection multiplexer, and a sample signal selection multiplexer. The output of the first phase signal selection multiplexer is coupled to the first input of the signal forming circuit and the output of the sample signal logic to the second input of the signal forming circuit. Each pattern forming member has two inputs, the first inputs of which are combined to form the first input of the signal forming circuit and the second inputs to form the second input of the signal forming circuit. The output of each pattern forming member is a separate output of the pattern forming circuit and is connected to a pattern selection multiplexer input, respectively, the output of the pattern selection multiplexer forming a pattern output. The third state control signal generating unit has a second phase signal selection multiplexer, a command signal selection multiplexer, an I / O timing logic including a plurality of signal forming members, and a third state timing signal selection multiplexer. The signal-forming members have two inputs, the first inputs of which are combined to form the first input of the I / O timing logic to the output of the second phase signal selector multiplexer, and the second inputs of the I / O timer logic to form the command input of the I / O timer logic. The output of the signal-forming members is a separate output of the I / O timer logic, and the outputs of the I / O timer logic are connected to a third-state timer signal selector multiplexer input. The third state timer signal selection multiplexer output serves as the third state control output.

Lényegében hasonló megoldást alkalmaz a FAIRCHILD cég SENTRY VII. és SENTRY VIII. típ. berendezésében, az ENERTEC cég (Franciaország) a 9240 típ., a MACRODATA cég Μ 1 típ., SIEMENS cég (USA) a 203 típ., az ACCUTEST cég a 7800 típ., berendezésében, továbbá a bulgáriai gyártmányú ASZ 3000 típ., a TESLA cég (Csehszlovákia) által gyártott PY 2 típ. valamint a szovjet gyártmányú ELEKON SZF típusú berendezésben.An essentially similar solution is used by SIRRY VII of FAIRCHILD. and SENTRY VIII. Typ. equipment of the ENERTEC (France) 9240, MACRODATA Μ 1, SIEMENS (USA) 203, ACCUTEST 788, and the Bulgarian ASZ 3000 type, PY 2 type manufactured by TESLA (Czechoslovakia). and the Soviet-made ELEKON SZF.

A megoldás időzített mintajel előállító egységének hátránya, hogy egy mintajel forrás által kiadott formálatlan (időzítetlen) mintajelsorozathoz néhány fázisjelforrás közül csak egy meghatározott, vagy program szerint kiválasztott, de az adott programon belül nem változtatható fázisjelforrás által kiadott fázisjeleket tud hozzárendelni, és a mintajelformáló tagokat kombinációs hálózatok alkotják, így csak kevés fajta és rendszerint egyszerűbb logikai művelettel előállított formált (időzített) mintajelek előállítására van lehetőség.The disadvantage of the solution timer generator is that it can assign to a unformatted (timed) pattern sequence output from a sample signal source only one of a limited number of phase signal sources or a program selected but not changeable within the program, and networks, so that only a few types of patterned (timed) pattern signals, usually by simple logic operations, can be generated.

A harmadik állapot vezérlő jel előállító egységének működése kialakításából adódóan lassúnak tekinthető, mivel a parancsjelek közül az aktuális parancsjel kiválasztásához egy külön multiplexert alkalmaz, ami parancsjel váltásnál számottevő késleltetést okoz, s ez a mérési sebességet korlátozza. További hátrányossága még, hogy mind az időzített mintajel előállító egységben lévő első fázisjelkiválasztó multiplexer és mintajelkiválasztó multiplexer, mind a harmadik állapot vezérlő jel előállító egységben lévő második fázisjelkiválasztó multiplexer és harmadik állapot időzítő jel kiválasztó multiplexer csak program szerint vezérelhető, ezáltal egy adott program szerinti mérés során a kiválasztást nem lehet nagy sebességgel változtatni, a vezérlő áramkör nem rendelkezik kellő „rugalmassággal”.Due to the design of the operation of the third state control signal generating unit, it can be considered slow because it uses a separate multiplexer to select the current command signal, which causes a considerable delay in changing the command signal, which limits the measuring speed. A further disadvantage is that both the first phase select multiplexer and sample select multiplexer in the timed sample signal generating unit and the second phase select multiple multiplexer and third status timing signal select multiplexer in the third state control signal generating unit can only be controlled by program, the selection cannot be changed at high speed, the control circuit does not have sufficient "flexibility".

A találmánnyal feladatunk olyan vezérlő áramköri elrendezés kialakítása, amely az ismert megoldások hátrányosságait kiküszöbölve háromállapotú kapcsolóáramkörök vezérlésére nagyszámú, széles körben megválasztható és gyorsan váltható időzített jelminták előállítására, valamint gyorsan választható harmadik állapot vezérlőjelek előállítására alkalmas.SUMMARY OF THE INVENTION It is an object of the present invention to provide a control circuit arrangement capable of controlling a three-state switching circuit for generating a plurality of widely selectable and rapidly changeable timing signal samples, and for producing a third selectable control signal.

A feladat kézenfekvő megoldása a fázisjel források és a mintajel források számának növelése. A találmányt megalapozó felismerés abban áll, hogy megfelelő áramköri elrendezés kialakításával c fázisjel és a mintajel források száma megnövelhető, úgy is, hogy ez a növekedés csak látszólagos, a forrásokból származó, felhasználható jelminták számában jelent esak növekedést, miközben a források száma változatlan marad, és az áramkör megfelelően vezérelhető kialakításával a jelminta, i 1. harmadik állapot vezérlő jel gyors váltása is negvalósítható.The obvious solution to this problem is to increase the number of phase signal sources and sample signal sources. The realization underlying the present invention is that by designing an appropriate circuit arrangement, the number of phase signal and sample signal sources can be increased so that only an apparent increase in the number of usable signal samples from the sources is maintained, while the number of sources remains unchanged, and by designing the circuit in a controlled manner, the rapid change of the signal pattern, i.

A feladat találmány szerinti megoldását nyújtó áramköri elrendezésnek időzített mintajel előállító egysége és harmadik állapot vezérlő jel előállító egysége van, az időzített mintajel előállító egységnek több mintajelformáló tagot magábafoglaló jelformáló áramköre, mintajelbemenettel ellátott mintajel logikája, első fázisjelkiválasztó multiplexere és mintajelkiválasztó multiplexere van, ahol az első fázisjelkiválasztó multiplexer kimenete a jelformáló áramkör első bemenetére csatlakozik, és a mintajel logika kimenete a jelformáló áramkör másadik bemenetére kapcsolódik, és ahol az egyes mintajelformáló tagoknak legalább két bemenete van, amelyek közül az első bemenetek közösítve a jelformáló áramkör első bemenetét, a második bemenetek közösítve a jelformáló áramkör második bemenetét alkotják, és mindegyik mintajelformáló tag kimenete a jelformáló áramkör külön-külön kimenetét alkotja és rendre a mintajelkiválasztó multiplexer bemenetére van kötve, amely mintajelkiválasztó multiplexer kimenete mintajelkimenetét alkot, és a harmadik állapot vezérlő jel előállító egységnek második fázisjelkiválasztó multiplexere, több jelformáló tagot magábafoglaló I/O időzítő logikája, és harmadik állapot időzítő jel kiválasztó multiplexere van, ahol a jelformáló tagoknak két bemenete van, amelyek közül az első bemenetek közösítve az I/O időzítő logika első bemenetét, a második bemenetek közösítve az I/O időzítő logika parancsjel bemenetét képezik, és a jelformáló tagok kimenete az I/O időzítő logika külön-külön kimenetét alkotják, a második fázisjelkiválasztó mul3The circuit arrangement according to the present invention has a timing pattern generator and a third state control signal generator, a timing pattern generator comprising a plurality of pattern forming members, a logic of a pattern signal having a sample input, a first phase selector multiplexer and a pattern selector multiplexer. the output of the multiplexer is connected to the first input of the signaling circuit and the output of the sample signal logic is connected to the second input of the signaling circuit, and wherein each sample signaling member has at least two inputs, the first inputs connecting the first input of the signaling circuit; they form the second input of the circuit, and the outputs of each pattern forming member form the separate output of the signal forming circuit and, respectively, connected to a multiplexer input of the sample signal selector, which outputs a sample signal multiplexer output, and a second phase selectable multiplexer of the third state control signal generating unit, an I / O timing logic including a plurality of signaling members; the signaling members have two inputs, the first inputs being combined the first input of the I / O timer logic, the second inputs being the combined input of the command signal input of the I / O timing logic, and the output of the signaling members being separate outputs of the I / O timing logic The second phase signal selector is mul3

-3187 504 liplexer kimenete az I/O időzítő logika első bemenetére van kötve, az I/O időzítő logika kimenete a harmadik állapot időzítő jel kiválasztó multiplexer bemenetére vannak kötve. A megoldás lényege, hogy a mintajel előállító egységnek fázisjel logikája, harmadik fázisjelkiválasztó multiplexere valamint parancsjelkiválasztó multiplexere van, a mintajel logika parancsjelbemenettel van ellátva, az első fázisjelkiválasztó multiplexer kimenete a fázisjel logika első bemenetére, a harmadik fázisjel kiválasztó multiplexer kimenete a fázisjel logika második bemenetére és a parancsjelkiválasztó multiplexer kimenete a fázisjel logika harmadik bemenetére van kötve, első és a harmadik fázisjelkiválasztó multiplexer bemenetel rendre közösítve vannak, a fázisjel logika első kimenete a jelformáló áramkör első bemenetére, második kimenete a jelformáló áramkör harmadik bemenetére van kapcsolva, továbbá első programtárja van, amely kimenetével az első fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, második programtárja van, amely kimenetével a parancsjelkiválasztó multiplexer vezérlőbemenetére van kötve, harmadik programtárja van, amely kimenetével a harmadik fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, negyedik programtárja van, amely kimenetével a fázisjel logika vezérlőbemenetére van kötve, és ötödik programtárja van, amely kimenetével a mintajelkiválasztó multiplexer vezérlőbemenetére kapcsolódik, továbbá több harmadik állapot vezérlő jel előállító egysége van, amelyek mindegyike második fázisjelkiválasztó multiplexerének bemenetel közösítve vannak, és mindegyik harmadik állapot vezérlő jel előállító egységnek hatodik programtára van, amely kimenetével a második fázisjelkiválasztó multiplexer vezérlőbemenetére van kötve, és hetedik programtárja van, amely kimenetével a harmadik állapot időzítő jel kiválasztó multiplexer vezérlőbemenetére van kötve, és az egyes harmadik állapot vezérlő jel előállító egységek kimenetét alkotó harmadik állapot időzítő jel kiválasztó multiplexerek kimenete kimeneti multiplexer bemenetére vannak kötve, ezen kimeneti multiplexer vezérlőbemenetére nyolcadik programtár kimenetével kapcsolódik, és ezen kimeneti multiplexer kimenete harmadik állapot vezérlő kimenetet alkot, és az első, a második, a harmadik, a negyedik, az ötödik, a hatodik, a hetedik és a nyolcadik programtár adatbemenettel, vezérlőbemenettel és címbemenettel van kialakítva.-3187 504 the liplexer output is connected to the first input of the I / O timer logic, and the output of the I / O timer logic is connected to the multiplexer input selector of the third state timer signal. The essence of the solution is that the sample signal generating unit has a phase signal logic, a third phase signal select multiplexer and a command signal select multiplexer, the sample signal logic has a command signal input, the first phase signal select multiplexer output to the first input of the phase signal logic and the third phase signal select multiplexer output. the output of the command select multiplexer is connected to the third input of the phase signal logic, the first and the third phase select multiplexer inputs are connected respectively, the first output of the phase signal logic being connected to the first input of the signaling circuit; output is connected to the control input of the first phase signal selector multiplexer, its output is connected to the control input of the command select multiplexer is connected to a third program library which is output to the control input of the third phase signal selector multiplexer, to a fourth program library which is connected to the control input of the phase signal logic with its output and a fifth program library to which the output of the sample signal multiplexer is connected; a generating unit, each of which is connected to an input of a second phase selector multiplexer, and each of a third state control signal generating unit having a sixth library connected to an output of a second phase selectable multiplexer, and a seventh program library for output of a third state timer is connected and the third state timing signal forming the output of each third state control signal generating unit selects the output of the multiplexers is connected to the output of the output multiplexer, connected to the control input of this output multiplexer by an eighth program output, and the output of this output multiplexer provides a third state control output, and the first, second, third, fourth, fifth, sixth, and the eighth repository is provided with a data input, a control input, and an address input.

A találmány szerinti vezérlő áramkör működtetése során az időzített mintajel előállító egységben különböző fázisjelforrásokból érkező fázisjelek közül a megfelelő programtár címzésével és vezérlésével az első és a harmadik fázisjelkiválasztó multiplexerrel két fázisjelet kiválasztunk, és szintén programtár címzéssel és vezérléssel a parancsjelkiválasztó multiplexer útján kiválasztott parancsjellel a fázisjel logikát vezéreljük. A fázisjel logika kimenetén megjelenő fázisjelek a mintajel logikában parancsjelekkel kiválasztott, ill. átalakított mintajeleket a jelformáló áramkör minden egyes mintajelformáló tagjával formálja, és az így nyert formált (időzített) mintajelekből ugyancsak programtár címzéssel és vezérléssel választjuk ki a mintajelkiválasztó multiplexer útján a kívánt mintajelet (formatjelet).In operating the control circuit of the invention, two phase signals are selected by addressing and controlling the respective program library from the first and third phase signal selection multiplexers in the timing pattern generating unit by selecting and storing the corresponding program library from the various phase signal sources and also controlling the program signal by the command signal selection multiplexer. . The phase signals appearing at the output of the phase signal logic are selected or selected in the sample signal logic with command signals. the transformed pattern signals are formed by each of the pattern forming members of the signal forming circuit, and from the formed (timed) pattern signals thus obtained, the desired pattern signal (format signal) is also selected by program pattern addressing and control via a pattern selection multiplexer.

Hasonlóan, a harmadik állapot vezérlő jel előállító egységeknél a különböző fázisjelekből programtárak címzésével és vezérlésével a második fázisjelkiválasztó multiplexerek útján választjuk ki a megfelelő fázisjeleket. Minden egyes kiválasztott fázisjel egy-egy hozzárendelt programjelet az egyes I/O időzítő logikában elhelyezett jelformáló tagokkal többféle módon formálunk. A kapott formált parancsjelekből további programtárak címzésével és vezérlésével kiválasztunk egységenként egy harmadik állapot időzítő jelet, amelyekből ismét további programtár címzésével és vezérlésével a kimeneti multiplexer útján választjuk ki a kívánt harmadik állapot időzítő jelet.Similarly, in the third state control signal generating units, the respective phase signals are selected from the different phase signals by addressing and controlling libraries through the second phase signal selection multiplexers. Each of the selected phase signals is formatted in a variety of ways with one of the assigned program signals with the signal shaping members placed in each I / O timer logic. From the resultant formed command signals, a third state timer signal is selected by addressing and controlling additional libraries, and again, by addressing and controlling additional libraries, selecting the desired third state timing signal via an output multiplexer.

A vezérlő áramköri elrendezés célszerű kiviteli alakjánál a mintajel logika tárolót, invertáló áramkört és kimeneti tiltó áramkört foglal magába, amely utóbbi két áramkör egy-egy bemenete alkotja a mintajel logika parancsjelbemeneteit.In a preferred embodiment of the control circuit arrangement, the sample signal logic comprises a storage, an inverting circuit and an output blocking circuit, each of which is formed by the inputs of the sample signal logic.

Másik célszerű kiviteli alaknál a fázisjel logika fázisjel tiltó összegző, ill. váltó és invertáló áramkört tartalmaz, ahol az invertáló áramkör egy bemenete képezi a fázisjel logika negyedik programtár kimenetéhez kötött vezérlőbemenetét, míg a fázisjel tiltó és összegző, ill. váltó áramkör egy-egy bemenete pedig a harmadik parancsjelbemenetet alkotja.In another preferred embodiment, the phase-signal logic is a phase-prohibitive summation or blocking logic. comprising an inverting and inverting circuit, wherein an input of the inverting circuit is the control input of the phase signal logic connected to the fourth output of the library, while the phase signal is disabled and summed, respectively. each input of the alternating circuit is the third command signal input.

A jelformáló áramkörben elhelyezett mintajelformáló tagok kombinációs és szekvenciális logikai áramkörök. A mintajelformáló tagok egyik csoportját az ún. egyfázisos tagok alkotják, amelyek első bemenete a jelformáló áramkör első bemenetére és második bemenete a jelformáló áramkör második bemenetére van kötve,, és egy fázisjel és a mintajel között létesítenek logikai kapcsolatot mint például AND funkciójú áramkör, EXOR funkciójú áramkör, D típusú tároló, célszerűen mindezek invertált kimenetet is tartalmazó kivitele, ahol a ponált és a negált kimenetek a jelformáló áramkör külön-külön kimenetét képezik.The pattern forming members placed in the signal forming circuit are combination and sequential logic circuits. One group of pattern-forming members is the so-called. consisting of single-phase members having a first input connected to a first input of a signaling circuit and a second input connected to a second input of a signaling circuit, and providing a logic connection between a phase signal and a sample signal such as AND function circuits, EXOR function circuits, an inverter output, wherein the pioneered and negated outputs are separate outputs of the signal forming circuit.

Másik csoportot az ún. fázisváltós tagok alkotnak, amelyek három, rendre a jelformáié áramkör megfelelő bemenetelre kötött bemenetekkel vannak ellátva, és műklödésük során a jelformáló áramkör első és/vagy harmadik bemenetére érkező fázisjel valamint a második bemenetre érkező mintajel között létesítenek logikai kapcsolatot. Ilyen mintajelformáló tagok például AND funkciójú áramkör, EXOR funkciójú áramkör, D típusú tároló, célszerűen invertált kimenetet is tartalmazó kivitellel, ahol a ponált és a negált kimenet a jelformáló áramkör külön-külön kimenetét képezi.Another group is the so-called. They consist of three phase alternating members which are provided with three inputs connected respectively to the respective input of the signal-forming circuit and which, during their operation, establish a logical connection between the phase signal to the first and / or third input of the signal-forming circuit and the sample signal to the second input. Such pattern forming members include, for example, an AND function circuit, an EXOR function circuit, a type D storage device, preferably including an inverted output, wherein the pioneered and negative outputs are separate outputs of the signaling circuit.

A találmány szerinti áramköri elrendezés egy további igen előnyös kiviteli alakjánál a jelformáló áramkör egy olyan mintajelformáló tagot foglal magába, amelynek D típusú tárolója első NOR kapuáramköre, második NOR kapuáramköre és harmadik NOR kapuáramköre van, a tároló Q és Q kimenete a mintajelformáló tag egy-egy kimenetét képezi, továbbá az első NOR kapuáramkör egyik bemenete a mintajelformáló tag első bemenetéként a jelformáló áramkör első bemenetére második bemenete a tároló Q kimenetére, a másodikIn a further highly preferred embodiment of the circuit arrangement according to the invention, the signal forming circuit comprises a pattern forming member having a type D memory having a first NOR gate circuit, a second NOR gate circuit and a third NOR gate circuit. and one of the inputs of the first NOR gate circuit as the first input of the sample signal forming member, the second input of the first input of the signal shaping circuit to the output Q of the container,

187 504187,504

NOR kapuáramkör egyik bemenete a tároló Q kimenetére másik bemenete a mintajelformáló tag harmadik bemenetéként a jelformáló áramkör harmadik bemenetére van kötve, az első és a második NOR kapuáramkör kimenete közösítve buffer áramkörön keresztül a tároló órajelbemenetére van kötve, a tároló D bemenete a mintajelformáló tag második bemenetéként a jelformáló áramkör második bemenetére van kötve, és a harmadik NOR kapuáramkör első bemenete a mintajelformáló tag harmadik bemenetére, második bemenete a jelformáló áramkör közvetlen parancsbemenetére és kimenete a tároló R bemenetére van kapcsolva.One input of the NOR gate circuit to the Q output of the container is connected to the third input of the pattern forming member as the third input of the pattern forming member, the output of the first and second NOR gate circuits are connected via a buffer circuit to the clock input of the memory. connected to the second input of the signaling circuit and the first input of the third NOR gate circuit to the third input of the sample signaling member, its second input to the direct command input of the signaling circuit and its output to the input R of the container.

A találmány szerinti áramköri elrendezés további előnyös kiviteli alakjánál az egyes harmadik állapot vezérlőjel előállító egységek I/O időzítő logikájában elhelyezett jelformáló tagok ún. egyfázisos tagok, egy fázisjel valamint a hozzárendelt parancsjel között létesítenek logikai kapcsolatot rendszerint kombinációs és/vagy szekvenciális áramkörök leginkább AND, EXOR funkciójú áramkör, D tároló stb., formájában vannak megvalósítva, és célszerűen egyenként ponált és negált kimenettel vannak ellátva, ahol a ponált és a negált kimenetek az I/O időzítő logikák külön-külön kimeneteit képezik.In a further preferred embodiment of the circuit arrangement according to the invention, the signal forming members placed in the I / O timing logic of each of the third state control signal generating units are so-called. logic connections between single-phase members, a phase signal and the associated command signal are usually in the form of combination and / or sequential circuits, preferably in the form of AND, EXOR function circuits, storage D, etc., and are preferably provided with individually pondered and the negated outputs are the individual outputs of the I / O timing logic.

A találmány szerinti áramköri elrendezés legfőbb előnye, hogy az ismert megoldásokhoz képest egyszerű felépítéssel és viszonylag kisszámú egység fölhasználásával a bemeneti jelforrások által szolgáltatott jelkészletet látszólag többszörözi, ezáltal az abból származó jeleket rugalmasabban és nagyobb variációszámban tudja egymással kombinálni. További, a látszólagos többszörözésből adódó előnye, hogy újfajta, két fázisjellel időzített mintajeleket is elő tud állítani. A harmadik állapot vezérlő jel előállító egységének külön előnye még, hogy párhuzamosan, több parancsjelből előállított harmadik állapot vezérlőjelből választ ki a kimeneti multiplexerrel aktuális harmadik állapot vezérlő jelet, s ezáltal nagy választási sebesség érhető el.The main advantage of the circuit arrangement according to the invention is that, by simple construction and using a relatively small number of units, the signal set provided by the input sources is apparently multiplied, thereby allowing the resulting signals to be combined more flexibly and in greater variation. A further advantage of apparent replication is that it can produce a new kind of sample signals timed by two phase signals. A further advantage of the third state control signal generating unit is that it selects the current third state control signal from the output multiplexer in parallel from a third state control signal generated from a plurality of command signals, thereby providing a high selection rate.

Az áramköri elrendezés egy további előnye még, hogy minden multiplexerének vezérlése program szerint föltöltött és működés közben csak címzett és vezérelt programtárral történik, amit mérés közben végrehajtható gyors multiplexerváltást tesz lehetővé.A further advantage of the circuit arrangement is that all of its multiplexers are controlled by program loaded and in operation only by addressed and controlled libraries, which allows for fast multiplexer switching during measurement.

A találmány lényegét a továbbiakban előnyös kiviteli alak bemutatásával ismertetjük részletesebben, hivatkozva a csatolt rajzra, ahol azBRIEF DESCRIPTION OF THE PREFERRED EMBODIMENT The present invention will now be described in more detail with reference to a preferred embodiment, with reference to the accompanying drawing, in which:

1. ábra a találmány szerinti áramköri elrendezés időzített mintajel előállító egységének tömbvázlatos kialakítását, aFig. 1 is a block diagram of a timing pattern generating unit of a circuit arrangement according to the invention,

2. ábra a találmány szerinti áramköri elrendezés harmadik állapot vezérlő jel előállító egységének tömbvázlatos kialakítását és aFig. 2 is a block diagram of the third state control signal generating unit of the circuit arrangement according to the invention and

3. ábra egy előnyös mintajelformáló tag vázlatos áramköri megoldását mutatja.Figure 3 is a schematic diagram of a preferred pattern forming member.

Az 1. ábrán látható 1 időzített mintajel előállító egységnek több, 15, 16 ... 19 mintajelformáló tagot magábafoglaló 10 jelformáló áramköre, 24 fázisjel logikája, 34 mintajel logikája, első fázisjelkiválasztó 26 multiplexere, harmadik fázisjelkiválasztó 28 multiplexere, parancsjelkiválasztó 30 multiplexere, mintjelkiválasztó 20 multiplexere, valamint cím-, adat- és vezérlőbemenettel ellátott első 27 programtára, második 32 programtára, harmadik 29 programtára, negyedik 25 programtára és ötödik 22 programtára van.1, a plurality of signal forming circuits 10 comprising a plurality of sample signal forming members 15, 16 ... 19, phase signal logic 24, sample signal logic 34, first phase signal selector multiplexer 26, third phase signal selector multiplexer 28, signal selector multiplexer 30, pattern selector 20. it has a multiplexer and a first library 27, a second library 32, a third library 29, a fourth library 25, and a fifth library 22 having address, data and control inputs.

A 15, 16... 19 mintajelformáló tagok kombinációs és szekvenciális áramkörök. Az egyes 15, 16 ... 19 mintajelformáló tagok első bemenete közösítve a 10 jelformáló áramkör első 11 bemenetét, a 15, 16 ... 19 mintajelformáló tagok második bemenete közösítve a 10 jelformáló áramkör második 12 bemenetét képezik. Az ennél több bemenettel rendelkező ún. fázisváltós mintajelformáló tag(ok) mint amilyen a 16 mintajelformáló tag, harmadik bemenete közösítve a 10 jelformáló áramkör harmadik 13 bemenetét, míg az esetleges további bemenetűk közösítetten a 10 jelformáló áramkör közvetlen 14 parancsbemenetét alkotja. Az egyes 15, 16 ... 19 mintajelformáló tagok rendszerint AND, EXOR kapuáramkörök és D típusú tárolók, és bemenetfeik számától függően a mintajel és egy vagy több fázisjel között létesítsenek logikai függvénykapcsolatot.The pattern forming members 15, 16 ... 19 are combination and sequential circuits. The first input of each pattern forming member 15, 16 ... 19 is combined with the first input 11 of the signal forming circuit 10, the second input of the pattern forming members 15, 16 ... 19 forming the second input 12 of the signal forming circuit 10. With so-called inputs with more inputs the third input 13 of the phase change pattern forming member (s), such as the pattern forming member 16, is combined with the third input 13 of the signal forming circuit 10, while any additional inputs form a direct command input 14 of the signal forming circuit 10. Each of the sample signal forming members 15, 16 ... 19 typically establishes a logical function relationship between the sample signal and one or more phase signals, depending on the number of their input terminals, AND, EXOR gate circuits and type D stores.

Mindegyik 15, 16 ... 19 mintajelformáló tag ponált és negált kimenettel rendelkezik, amelyek a 10 jelformáló áramkör külön-külön kimenetét alkotják és rendre a mintajelkiválasztó 20 multiplexer egy-egy bemenetére vannak kötve. A mintajelkiválasztó 20 multiplexer vezérlőbemenetére az'ötödik 22 programtár kapcsolódik, és a 20 multiplexer kimenete alkotja az áramköri elrendezés KI mintajelkimenetét.Each of the sample signal forming members 15, 16 to 19 has a pioneered and a negative output, which form separate outputs of the signaling circuit 10 and are connected to one of the inputs of the sample signal multiplexer 20, respectively. A fifth library 22 is connected to the control input 20 of the sample signal selector 20, and the output of the multiplexer 20 forms the sample signal output OFF of the circuit arrangement.

\ 24 fázisjel logika az első fázisjelkiválasztó 26 multiplexer kimenetére kötött első bemenettel, a harmadik fázisjelkiválasztó 28 multiplexer kimenetére kötött második bemenettel, a parancsjelkiválasztó 30 multiplexer kimenetére kötött harmadik bemenettel és a negyedik 25 programtár kimenetére kötött vezérlőbemenettel van ellátva. Felépítését tel intve az egyes bemenetelre érkező fázisjeleket kimenetel felé tiltó, összegző, ill. váltó áramköröket tartalmaz, amely áramkörök egy-egy bemenete a megfelelő első vagy második - fázisjel - bemenethez és a harmadik - parancsjel - bemenethez van kötve, valamint invertáló áramkört foglal magába, amely invertáló áramkör egy további bemenettel a 24 fázisjel logika vezérlőbemenetére van kötve. A 24 fázisjel logika első kimenetével a 10 jelformáló áramkör első 11 bemenetére és második kimenetével a 10 jelformáló áramkör harmadik 13 bemenetére kapcsolódik. Működése során a harmadik pa ’ancsjel - bemenetén és a vezérlőbemenetén lévő jeleknek megfelelően az első kimenetén a bemeneiein ‘ollépő jelek közül egyiket vagy mindkettőt vagy azok invertáltját megjeleníti, míg a második kimenetén csak a második bemenetén fellépő jelet. ill. annak invertáltját jeleníti meg, továbbá mindkét kimenetét letilthatja.The phase signal logic 24 is provided with a first input connected to a first multiplexer output 26 of the first phase selector, a second input connected to a multiplexer output 28 of the third phase selector, a third input connected to a multiplexer output 30 of the command signal selector. Fully structured, blocking, summing, or outputting phase signals arriving at each input to output. comprising alternating circuits, each input of which is connected to the respective first or second input of the phase signal and the third input of the command signal, and includes an inverting circuit connected to an additional input of the control input of the phase signal logic. The first output of the phase signal logic 24 is coupled to the first input 11 of the signaling circuit 10 and the second output to the third input 13 of the signaling circuit 10. In operation, according to the signals on the third pa 'signal input and the control input, one or both of the input signals on the first output is displayed on the first output, while only the second input is output on the second output. respectively. displays its invert and disables both outputs.

Az első fázisjelkiválasztó 26 multiplexer és a harmadik fázisjelkiválasztó 28 multiplexer bemenetel rerdre közösítve vannak és a vezérlő bemenetiikre kötött első 27 program tár, ill. harmadik 29 programtár vezérlésének megfelelően ugyanazon fázisjel készletből két fázisjelet választanak ki.The first phase signal selector multiplexer 26 and the third phase signal selector multiplexer input 28 are combined on a rerd and the first program memory 27 stored on the controller inputs is stored. according to the control of a third library 29, two phase signals are selected from the same set of phase signals.

A parancsjelkiválasztó 30 multiplexer a ve/érlőbemenetére kötött második 32 programtár \e/e-5187 504 reltségének megfelelően választja ki a 24 fázisjel logikát működtető parancsjelet.The command signal selection multiplexer 30 selects the command signal that operates the phase signal logic 24 according to the relay of the second libraries 32 / e / e-5187 504 bound to its ve / inputs.

A 34 mintajel logika tárolót, invertáló áramkört és kimeneti tiltó áramkört foglal magába, amely utóbbi két áramkör egy-egy bemenete a 34 mintajel logika 35 parancsjelbemenetét alkotja.The sample signal logic 34 includes a memory, an inverting circuit, and an output disable circuit, each of which inputs of the latter two circuits form the command signal input 35 of the sample signal logic 34.

Az időzített 1 mintajel előállító egység működése során egy, vezérléssel meghatározott fázisjel kombinációból és mintajelből párhuzamosan előállít különböző módon formált (időzített) mintajeleket, amelyek közül az aktuálisat a mintajelkiválasztó 20 multiplexerrel választja ki.During operation of the timer pattern generator unit 1, it generates differently formed (timed) pattern signals from a control-determined phase signal combination and a pattern signal, the current of which is selected by the pattern signal selection multiplexer 20.

A 2. ábra több, 4,5,6 harmadik állapot vezérlőjel előállító egységet mutat. Az egyes 4,5,6 harmadik állapot vezérlő jel előállító egységek egymással azonos felépítésűek, amelyek közül az ábra csak a 4 harmadik állapot vezérlő jel előállító egység felépítését szemlélteti részletesebben.Figure 2 shows a plurality of 4,5,6 third state control signal generating units. Each of the third state control signal generating units 4,5,6 has the same structure, of which only the structure of the third state control signal generating unit 4 is illustrated in more detail.

A 4 harmadik állapot vezérlő jel előállító egységnek több, 41, 42...48 jelformáló tagot magábafoglaló 40 I/O időzítő logikája, második fázisjelkiválasztó 37 multiplexere, harmadik állapot időzítő jel kiválasztó 53 multiplexere valamint cím-, adat- és vezérlőbemenettel ellátott hatodik 38 programtára és hetedik 54 programtára van.The I / O timing logic 40 of the third state control signal generating unit 4 includes a plurality of I / O timing members 41, 42 ... 48, a second phase signal selector multiplexer 37, a third state timer signal selector multiplexer 53 and a sixth address, data and control input 38. has a library and seventh library of 54.

A 41, 42...48 jelformáló tagok első bemenete közösítve van és a 40 I/O időzítő logika első bemenetét képezi, valamint második bemeneteik is közösítve vannak és a 40 I/O időzítő logika második bemenetét képezik. A 41, 42...48 jelformáló tagok kombinációs és szekvenciális áramkörök, így AND, EXOR kapuáramkör valamint D típusú tároló.The first input of the signal forming members 41,42 ... 48 is combined and forms the first input of the I / O timing logic 40, and their second inputs are combined and form the second input of the I / O timing logic 40. The signal forming members 41, 42 to 48 are combination and sequential circuits such as AND, EXOR gate circuitry and D-type storage.

Az egyes 41, 42...48 jelformáló tagok negált és ponált kimenettel rendelkeznek, amelyek a 40 I/O időzítő logika külön-külön kimenetét alkotják, és a harmadik állapot időzítő jel kiválasztó 53 multiplexer egyes bemenetelre vannak kötve.Each of the signal forming members 41, 42 to 48 has a negative and a pioneered output, which are separate outputs of the I / O timer logic 40, and are connected to each input of the third state timer signal selection multiplexer 53.

A 40 I/O időzítő logika első bemenetére a második fázisjelkiválasztó 37 multiplexer kimenete van kötve, míg második bemenete a 4 harmadik állapot vezérlő jel előállító egység parancsjel bemenetét alkotja. A 37 multiplexer bemenetel alkotják a 4 harmadik állapot vezérlőjel előállító egység fázisjel bemenetelt.The first input of the I / O timing logic 40 is coupled to the second phase selector multiplexer output 37, while its second input forms the command signal input of the third state control signal generating unit 4. The multiplexer input 37 forms the phase signal input of the third state control signal generating unit 4.

Az egyes 4,5,6 harmadik állapot vezérlőjel előállító egységek fázisjel bemenetel rendre közösítve vannak, míg az egységek kimenete kimeneti 56 multiplexer bemenetére vannak kötve. Az 56 multiplexer vezérlő bemenetére nyolcadik 58 programtár kapcsolódik, és e multiplexer kimenete K2 harmadik állapot vezérlő kimenetet alkot.Each of the third-state control signal generating units 4,5,6 is connected in series to the phase signal input, respectively, while the output of the units is connected to the output of the multiplexer 56. An eighth library 58 is connected to the input of the multiplexer controller 56, and the output of this multiplexer K2 forms a third status control output.

Működés során az egyes 4,5,6 harmadik állapot vezérlőjel előállító egységek külön-külön parancsjelből és ugyanazon fázisjelekből egyenként különböző formatjeleket állítanak elő, amelyek közül a kívánt harmadik állapot vezérlő jelet az 53 multiplexer választja ki. Az 53 multiplexerek kimeneti jeléből az aktuális harmadik állapot vezérlőjelek az 56 multiplexer választja ki.In operation, each of the third-state control signal generating units 4,5,6 generates different format signals individually from a single command signal and the same phase signals, from which the desired third-state control signal 53 is selected by the multiplexer 53. From the output signal of the multiplexers 53, the current third state control signals are selected by the multiplexer 56.

A 3. ábra egy előnyös, fázisváltós, 16 mintajelformáló tag részletesebb áramköri megoldását mutatja. A 16 mintajelformáló tagnak D típusú 60 tárolója, első 62 NOR kapuáramköre és harmadik 66 NOR kapuáramköre van. A 60 tároló Q ésFigure 3 illustrates a more detailed circuit diagram of a preferred phase-shifting pattern forming member 16. The sample signal forming member 16 has a type D storage 60, a first NOR gate circuit 62 and a third NOR gate circuit 66. Storage 60 is Q and

Q kimenete a 16 mintajelformáló tag egy-egy kimenetét képezi. Az első 62 NOR kapuáramkör egyik bemenete a 16 mintajelformáló tag első bemenetéként a 10 jelformáló áramkör első 11 bemenetére, második bemenete a 60 tároló Q kimenetére van kötve. A második 64 NOR kapuáramkör egyik bemenete a 60 tároló Q kimenetére, másik bemenete a 16 mintajelformáló tag harmadik bemenetéként a 10 jelformáló áramkör harmadik 13 bemenetére van kötve. A 62 és 64 NOR kapuáramkör kimenete közösítve 67 buffer áramkörön keresztül a 60 tároló Cp órajelbemenetére kapcsolódik. A 60 tároló D bemenete a 16 mintajelformáló tag második bemenetéként a 10 jelformáló áramkör második 12 bemenetére van kötve, A harmadik 66 NOR kapuáramkör első bemenete a 16 mintajelformáló tag harmadik bemenetére és második bemenete pedig a 10 jelformáló áramkör közvetlen 14 parancsbemenetére van kötve, és kimenete a 60 tároló R bemenetére van kapcsolva.The Q output is an output of the 16 pattern forming members. One of the inputs of the first NOR gate circuit 62 is connected to the first input 11 of the signal forming circuit 10 as the first input of the sample forming member 16, and the second input to the output Q of the storage 60. One of the inputs of the second NOR gate circuit 64 is connected to the Q output of the storage 60, and the other input is connected to the third input 13 of the signal forming circuit 10 as the third input of the pattern forming member 16. The outputs of the NOR gate circuit 62 and 64 are connected via a buffer circuit 67 to the Cp clock input of the storage 60. The input D of the storage 60 is connected to the second input 12 of the pattern forming member 10 as the second input of the pattern forming member 16, the first input of the third NOR gate circuit 66 to the third input and the second input of the pattern forming member 16. connected to input R of accumulator 60.

A bemutatott 16 mintajelformáló tag működése során többfajta időzített mintajel előállítására alkalmas. Egyik működtetési állapotában a 66 NOR kapuáramkör a közvetlen 14 parancsjelbemeneten keresztül tiltásra előfeszített állapotú. Ekkor a 60 tároló Cp órajelbemenetére a 11 és 13 bemeneteken föllépő' fázisjel kerül a közbeiktatott 62, 64 NOR kapuáramkörök pillanatnyi előfeszítési állapotától függően kiválasztva. Az órajel fellépésekor a 60 tárolóba a D bemenetén lévő mintajel íródik be, az ennek megfelelő kimeneti időzített mintajel lép fel a Q, ill. Q kimeneten, és ez az állapot áll fönn a következő fázisjel érkezéséig. Másik működtetési állapotában a 66 NOR kapuáramkör a közvetlen 14 parancsjelbemeneten vezetésre van előfeszítve. A 60 tároló a 11 bemenetére kerülő fázisjel hatására a D bemenetén lévő mintajelet beírja, és a Q kimenetén megjeleníti. Ez az állapot addig áll fönn, amíg a 13 bemenetre érkező fázisjel a 66 NOR kapuáramkörön keresztül a 60 tároló tartalmát nem törli.The 16 pattern forming members shown are capable of generating a variety of timed pattern signals during operation. In one of its operating states, the NOR gate circuit 66 is biased for disabling via direct command signal input 14. At this time, the phase signal 'at the inputs 11 and 13 is selected for the clock input Cp of the storage 60 depending on the instantaneous biasing state of the intervening gate circuits 62, 64. When the clock signal occurs, a sample signal at input D is input to the memory 60, and the corresponding output timed sample signal is applied to the Q and L, respectively. Output Q, and this state is up until the next phase signal arrives. In another operating state, the NOR gate circuit 66 is biased to drive at the direct command signal input 14. As a result of the phase signal at its input 11, the storage 60 writes the sample signal at its input D and displays it at the output of Q. This state is maintained until the phase signal to the input 13 through the NOR gate circuit 66 clears the contents of the storage 60.

Claims

A circuit arrangement for controlling a three-state switching circuit comprising a timer pattern generator (1) and a third state control signal generator (4), a signal shaping circuit comprising a plurality of pattern forming members (15,16 ... 19) of the timing pattern generator (1). (10), a sample signal logic (34) having a sample signal input (36), a first phase signal selection multiplexer (26) and a sample signal selection multiplexer (20), wherein the output of the first phase signal selection multiplexer (26) is connected to a first input (11) and the output of the sample signal logic (34) coupled to the second input (12) of the signal forming circuit (10) and wherein each of the sample signal forming members (15, 16 ... 19) has at least two inputs, the first inputs of which the first input (11) of the circuit (10), the inputs being combined with the second b the output (12) and the outputs of each of the sample signal forming members (15, 16 ... 19) are separate outputs of the signal forming circuit (10)

-6187 504, respectively, connected to an input of the sample signal multiplexer (20), the output of the sample signal multiplexer (20) forming a sample signal output (K1) and a second phase signal multiplexer ⁵ (37) of the third state control signal generating unit (4); (41,42,48) includes an I / O timer logic (40) and a third state timer signal selection multiplexer (53), wherein the signal forming members (41,42,48) have two inputs, of which the first inputs közösít- ¹⁰ ve I / O timing logic first (40) input to the second inputs are connected together form an input of the I / O timing logic (40) a command signal, and the signal shaping member outlet (41, 42 ... 48) the I / O timing logic (40) constitute separate output, and the second ¹⁵ phase signal selection multiplexer (37) output is connected to a first input of the I / O timing logic (40), the I / O timing logic (40) output of the third mock connected to the input of a page timing signal select multiplexer (53), characterized in that the sample signal generating unit (1) has a phase signal logic (24), a third phase signal select multiplexer (28) and a command signal select multiplexer (30) with a sample signal logic (34) (35) is provided, the first phase signal selection multiplexer (26) outputs ²⁵ nete first input of the phase signal is logic (24), the third phase signal selection multiplexer (28) output from the second input and the command signal selector multiplexer (30) of the phase signal is logic (24) the output is connected hannadik input of the phase signal is logic (24), ³⁰ first and the third phase signal selecting multiplexer (26,28) the inputs are respectively connected together, the phase signal is logic first output (24) to the first input of the signal shaping circuit (10) (11), second its output is connected to a third input (13) ^{35 of} the signal forming circuit (10) and has a first program store (27) it is connected to the control input of the first phase signal selection multiplexer (26), a second program library (32) connected to the control input space ^{40 of} the command signal multiplexer (30), and a third program library (29) output to the fifth phase signal selection multiplexer (28). is connected to control input of the fourth program explores (25) which is connected to the output of control inputs of the phase signal is logic (24), and ⁴⁵ fifth program explores (22) is attached to the sample signal selecting multiplexer control input (20) output, and several third state control signal generating a unit (4, 5, 6), each of which has the inputs of a second phase selectable multiplexer (37), and each of the third state control signal generating units (4, 5, 6) has a sixth library (38) with an output of the second phase selectable multiplexer (37) is connected to the control input and a seventh repository (54) having its output connected to the control input of a third state timer signal selection multiplexer (53), and a third state timer signal multiplexer forming the output of each third state control signal generating unit (4, 5, 6). Its output (53) is connected to an input of an output multiplexer (56), connected to a control input of said output multiplexer (56) by an output of an eighth library (58), and output of said output multiplexer (56) forms a third state control output (K2); , third, fourth, fifth, sixth, sixth, seventh, and eighth libraries (27, 32, 29, 25, 22.38, 54.58) are provided with data inputs, control inputs, and address inputs.

An embodiment of a circuit arrangement according to claim 1, characterized in that a sample signal forming member (16) has a type D storage (60), a first NOR gate circuit (62), a second NOR gate circuit (64) and a third NOR gate circuit (66). that is, the Q and Q outputs of the storage (60) form one output of the pattern forming member (16) and one of the inputs of the first NOR gate circuit (62) as the first input of the pattern forming member (16) to the first input (10). 11), a second input to the Q output of the storage (60), one input of the second NOR gate circuit (64) to the Q output of the storage (60) as a third input of the pattern forming member (16) to the third input (13). connected, the outputs of the first and second NOR gate circuits (62, 64) are connected via a buffer circuit (67) to the clock input (Cp) of the storage (60), the D input of the storage (60) being a second is connected to the second input (12) of the signal forming circuit (10) and the first input of the third NOR gate circuit (66) to the third input of the pattern forming member (16), the second input to the direct command input (14) and the output of the signal forming circuit is connected to input R of the container (60).