FR3137791A3 - Structures de panneau à led - Google Patents

Structures de panneau à led Download PDF

Info

Publication number
FR3137791A3
FR3137791A3 FR2307159A FR2307159A FR3137791A3 FR 3137791 A3 FR3137791 A3 FR 3137791A3 FR 2307159 A FR2307159 A FR 2307159A FR 2307159 A FR2307159 A FR 2307159A FR 3137791 A3 FR3137791 A3 FR 3137791A3
Authority
FR
France
Prior art keywords
leds
circuit board
printed circuit
led
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2307159A
Other languages
English (en)
Other versions
FR3137791B3 (fr
Inventor
Haibo Zhang
Shengbin HE
Wei Gu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Mtc Visual Display Co Ltd
Original Assignee
Jiangxi Mtc Visual Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Mtc Visual Display Co Ltd filed Critical Jiangxi Mtc Visual Display Co Ltd
Publication of FR3137791A3 publication Critical patent/FR3137791A3/fr
Application granted granted Critical
Publication of FR3137791B3 publication Critical patent/FR3137791B3/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

Un mode de réalisation de la présente invention concerne une structure de panneau à LED, laquelle comprend une carte à circuit imprimé et une pluralité de LED. La carte à circuit imprimé est pourvue d’une pluralité de lignes de données, d’une pluralité de lignes de balayage et d’une pluralité de trous d’interconnexion. Les lignes de données et les lignes de balayage sont respectivement situées à des couches différentes de la carte à circuit imprimé. Les LED sont disposées sur la carte à circuit imprimé pour former des rangées de LED et des colonnes de LED, chaque colonne de LED comprend une pluralité de groupes de LED et chaque groupe de LED comprend deux LED adjacentes. Une pluralité de LED adjacentes sont disposées séquentiellement dans une deuxième direction afin de former des pixels émetteurs de lumière. La LED comprend une borne d’électrode commune et une borne d’électrode non commune. Toutes les bornes d’électrode communes dans chaque colonne de LED sont connectées à une ligne de balayage par le biais de trous d’interconnexion. Toutes les bornes d’électrode non communes dans chaque rangée de LED sont connectées à une ligne de données. Deux lignes de données sont disposées entre des groupes de LED adjacents. La taille de la carte à circuit imprimé est réduite par une implantation raisonnable des lignes de données et des lignes de balayage.

Description

STRUCTURES DE PANNEAU À LED
La présente invention se rapporte à un domaine de la technologie d’affichage à LED et, plus particulièrement, des structures de panneau à LED.
 ETAT DE LA TECHNIQUE
Un écran d’affichage à LED est un afficheur à panneau plat, qui est un appareil composé de petites LED destiné à l’affichage de diverses informations telles que du texte, des images, des vidéos et similaire. L’écran d’affichage électronique à LED combine l’application d’une technologie microélectronique, d’une technologie informatique et du traitement des informations et présente les avantages de couleurs vives, d’une large gamme dynamique, d’une haute luminosité, d’une longue durée de vie, d’un fonctionnement stable et fiable, etc. Les afficheurs à LED sont largement utilisés dans les médias commerciaux, les marchés des spectacles culturels, les stades, la diffusion d'informations, la communication des actualités, la négociation de titres, etc.
Dans le processus de conception d’un écran d’affichage à LED existant, une ligne de balayage et une ligne de données sur la carte à circuit imprimé peuvent se croiser. Par conséquent, la ligne de balayage est généralement disposée sur la couche de surface de la carte à circuit imprimé et la ligne de données est disposée sur la couche interne ou la couche de fond de la carte à circuit imprimé en ajoutant des trous d’interconnexion à la carte à circuit imprimé, de sorte que le nombre de trous d’interconnexion est égal au nombre de LED sur la carte à circuit imprimé. Du fait que le nombre de trous d’interconnexion sur la carte à circuit imprimé détermine la résistance de la carte à circuit imprimé, plus les trous d’interconnexion sont nombreux, plus le taux de défauts de la carte à circuit imprimé est élevé. Par conséquent, un problème technique qu'il est urgent de résoudre à l'heure actuelle est la manière de réduire le nombre de trous d’interconnexion sur la carte à circuit imprimé de manière à améliorer la résistance de la carte à circuit imprimé, réduire les pertes de matériels et réduire le coût de fabrication de la carte à circuit imprimé.
Pour résoudre les problèmes ci-dessus, un mode de réalisation de la présente invention concerne une structure de panneau à LED comprenant :
une carte à circuit imprimé pourvue d’une pluralité de lignes de données, d’une pluralité de lignes de balayage et d’une pluralité de trous d’interconnexion, les lignes de données et les lignes de balayage sont respectivement situées à des couches différentes de la carte à circuit imprimé, les lignes de données s’étendent dans une première direction et les lignes de balayage s’étendent dans une deuxième direction ; et
une pluralité de LED disposées sur la carte à circuit imprimé, la pluralité de LED sont disposées en un réseau le long de la première direction et de la deuxième direction pour former une pluralité de rangées de LED et une pluralité de colonnes de LED, les rangées de LED s’étendent dans la première direction, les colonnes de LED s’étendent dans la deuxième direction, chacune des colonnes de LED comprend une pluralité de groupes de LED, chacun des groupes de LED comprend deux LED adjacentes, une pluralité de LED adjacentes sont disposées séquentiellement dans la deuxième direction afin de former une pluralité de pixels émetteurs de lumière et chacune des LED comprend une borne d’électrode commune et une borne d’électrode non commune,
les bornes d’électrode commune de toutes les LED dans chacune des colonnes de LED sont connectées à l’une correspondante des lignes de balayage par le biais d’un ou de plusieurs trous d’interconnexion correspondants des trous d’interconnexion ; et
les bornes d’électrode non commune de toutes les LED dans chacune des rangées de LED sont connectées à l’une correspondante des lignes de données, et deux lignes de données sont disposées entre des groupes de LED adjacents.
En variante, la pluralité de trous d’interconnexion sont disposés en un réseau dans la première direction et la deuxième direction afin de former une pluralité de rangées de trous d’interconnexion et une pluralité de colonnes de trous d’interconnexion, les rangées de trous d’interconnexion s’étendent dans la première direction, les colonnes de trous d’interconnexion s’étendent dans la deuxième direction et deux lignes de données étant disposées entre des rangées de trous d’interconnexion adjacentes.
En variante, le nombre de trous d’interconnexion est inférieur au nombre de LED.
En variante, les bornes d’électrode communes des deux LED dans chacun des groupes de LED sont connectées au même trou d’interconnexion.
En variante, les lignes de balayage sont disposées sur une couche interne ou une couche de fond de la carte à circuit imprimé,
et/ou les lignes de données sont disposées sur une couche de surface de la carte à circuit imprimé.
En variante, une surface de la carte à circuit imprimé est pourvue d’une pluralité de motifs de connexion, chacun des motifs de connexion est configuré pour connecter les bornes d’électrode communes de LED d’un groupe de LED correspondant, et chacun des motifs de connexion est connecté à une ligne de balayage correspondante des lignes de balayage par le biais d’un trou d’interconnexion correspondant des trous d’interconnexion.
En variante, un espacement entre des LED adjacentes dans chacune des colonnes de LED est le même.
Selon un deuxième aspect, un mode de réalisation de la présente invention concerne en outre une structure de panneau à LED comprenant :
une carte à circuit imprimé servant au montage d’une pluralité de LED, la carte à circuit imprimé comprenant :
M lignes de données s’étendant dans une première direction, où M ≥ 4 et est un nombre entier ;
N lignes de balayage s’étendant dans une deuxième direction, où N ≥ 2 et est un nombre entier ; et
une pluralité de paires de bornes situées sur une couche de surface de la carte à circuit imprimé, la pluralité de paires de bornes étant disposées en un réseau le long de la première direction et de la deuxième direction afin de former M lignes de paires de bornes et N colonnes de paires de bornes, chacune des paires de bornes comprenant une première borne et une deuxième borne, les premières bornes de toutes les paires de bornes dans une i-ème rangée de paires de bornes étant connectées à une i-ème ligne de données, et les deuxièmes bornes de toutes les paires de bornes dans une j-ème colonne de paires de bornes étant connectées à une j-ème ligne de balayage, et
dans une direction de l’épaisseur de la carte à circuit imprimé, les projections orthographiques de l'i-ème ligne de données et d’une (i+1)-ème ligne de données étant situées entre les projections orthographiques de l’i-ème rangée de paires de bornes et une (i+1)-ème rangée de paires de bornes.
En variante, les lignes de données sont situées sur une couche de surface de la carte à circuit imprimé, les lignes de balayage sont situées sur une couche interne ou une couche de fond de la carte à circuit imprimé et les deuxièmes bornes de toutes les paires de bornes dans la j-ème colonne de paires de bornes sont connectées aux j-ème lignes de balayage par le biais de trous d’interconnexion.
En variante, dans la j-ème colonne de paires de bornes, une deuxième borne d’une paire de bornes dans l'i-ème rangée et une deuxième borne d’une paire de bornes dans la (i-1)-ème rangée sont connectées au même trou d’interconnexion.
En comparaison de l’art antérieur, un mode de réalisation de la présente invention concerne une structure de panneau à LED dans laquelle une pluralité de lignes de données s’étendant dans une première direction et une pluralité de lignes de balayage s’étendant dans une deuxième direction sont disposées sur une carte à circuit imprimé, les lignes de données et les lignes de balayage se trouvent sur des couches différentes de la carte à circuit imprimé, une pluralité de LED disposées en un réseau le long de la première direction et de la deuxième direction sont disposées sur la carte à circuit imprimé afin de former une pluralité de rangées de LED et une pluralité de colonnes de LED, la pluralité de LED adjacentes sont disposées séquentiellement dans la deuxième direction afin de former une pluralité de pixels émetteurs de lumière, les bornes d’électrode communes de toutes les LED dans chaque rangée de LED sont connectées à une ligne de balayage par le biais de trous d’interconnexion, les bornes d’électrode non communes de toutes les LED dans chaque colonne de LED sont connectées à une ligne de données, chaque colonne de LED comprend une pluralité de groupes de LED et deux lignes de données sont disposées entre les groupes de LED adjacents. Les lignes de données et les lignes de balayage sont disposées de manière raisonnable, réduisant ainsi la taille de la carte à circuit imprimé.
 DESCRIPTION DES DESSINS
En vue d’expliquer plus clairement les solutions techniques dans les modes de réalisation de la présente invention, ce qui suit présentera brièvement les dessins requis dans la description des modes de réalisation. Bien évidemment, les dessins dans la description ci-après sont seulement certains des modes de réalisation de la présente invention. Pour les personnes compétentes dans l'art, d'autres dessins peuvent être obtenus à partir de ces dessins, sans travail créatif.
est un schéma de principe d’une structure de panneau à LED dans un art connexe ;
et un autre schéma de principe d’une structure de panneau à LED dans un art connexe ;
est schéma de principe d’une structure de panneau à LED selon un mode de réalisation de la présente invention ;
est un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention ;
est un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention ;
est un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention ;
est un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention ;
est un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention ;
est un schéma de principe d’un arrangement de câblage d’une carte à circuit imprimé selon un mode de réalisation de la présente invention ;
est un schéma de principe du câblage d’une couche de surface d’une carte à circuit imprimé selon un mode de réalisation de la présente invention ; et
est schéma de principe du câblage d’une couche interne d’une carte à circuit imprimé selon un mode de réalisation de la présente invention.
 DESCRIPTION DÉTAILLÉE
Les solutions techniques dans les modes de réalisation de la présente invention seront décrites clairement et entièrement ci-après en association avec des dessins dans les modes de réalisation de la présente invention. Bien évidemment, les modes de réalisation décrits constituent seulement une partie des modes de réalisation de la présente invention, et non pas tous les modes de réalisation. Sur la base des modes de réalisation dans la présente divulgation, tous les modes de réalisation obtenus par les personnes compétentes dans l’art sans travail créatif relèveront du domaine de protection de la présente invention.
Dans la description de la présente invention, il convient de comprendre que les orientations ou les relations de position indiquées par les termes « centre », « latéral », « supérieur », « inférieur », « gauche », « droit », « vertical », « horizontal », « dessus », « dessous », « intérieur », « extérieur », « colonne », « rangée » et similaires sont basées sur les orientations ou les relations de position illustrées dans les dessins. Les termes sont utilisés pour faciliter et simplifier la description de la présente invention, plutôt que pour indiquer ou impliquer que les dispositifs ou les éléments auxquels il est fait référence ici doivent obligatoirement avoir des orientations spécifiques ou être construits ou encore fonctionner dans les orientations spécifiques. Par conséquent, il convient de ne pas interpréter ces termes comme limitant la présente invention.
Dans la présente invention, l’expression « certains modes de réalisation » est utilisée dans le sens de « servant d’exemple, d’illustration ou d’explication ». Tout mode de réalisation décrit en tant qu’exemple dans la présente invention n’est pas nécessairement interprété comme étant plus préférable ou avantageux que d’autres modes de réalisation. La description ci-après est donnée en vue de permettre à toute personne compétente dans l’art de mettre en œuvre et d’utiliser la présente invention. Dans la description ci-après, les détails sont énumérés à des fins d’explication. Il convient de comprendre que les personnes possédant des compétences ordinaires dans l’art peuvent réaliser que la présente invention peut également être mise en œuvre sans utiliser ces détails spécifiques. Dans d’autres cas, des structures et des processus bien connus ne seront pas développés afin d’éviter que des détails inutiles viennent obscurcir la description de la présente invention. Par conséquent, la présente invention n’est pas destinée à être limitée aux modes de réalisation illustrés, mais elle est en accord avec le champ d’application plus large qui est conforme aux principes divulgués dans la présente invention.
Il convient de noter qu’une première direction et une deuxième direction mentionnées dans les modes de réalisation de la présente invention sont perpendiculaires l’une à l’autre, et la première direction peut être une direction de colonne ou une direction de rangée. De même, la deuxième direction correspond à la direction de rangée ou à la direction de colonne, et la première direction et la deuxième direction peuvent être interverties dans une application réelle. Lorsque la première direction est une direction x indiquée dans les figures 1 à 7, la deuxième direction est une direction y indiquée dans les figures 1 à 7, la rangée de LED est une rangée illustrée dans les dessins, la colonne de LED est une colonne illustrée dans les dessins, la direction x dans les figures 1 à 7 est une direction de rangée et la direction y est une direction de colonne.
En se référant à la , celle-ci représente un schéma de principe d’une structure de panneau à LED dans un art connexe. Comme illustré à la , une pluralité de pixels émetteurs de lumière 20 ayant la même structure sont disposés sur une carte à circuit imprimé 10 à la manière d’un réseau, et chacun des pixels émetteurs de lumière 20 comprend trois LED ayant des couleurs d’émission de lumière différentes, par exemple une LED rouge, une LED bleue et une LED verte, de sorte qu’à la fois les LED et les pixels émetteurs de lumière 20 sont disposés sur la carte à circuit imprimé 10 à la manière d’un réseau. Les bornes d’électrode communes de toutes les LED dans chaque rangée des pixels émetteurs de lumière 20 sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 afin de former une ligne de balayage en rangée, et les bornes d’électrode non communes des LED de la même couleur d’émission de lumière dans chaque colonne des pixels émetteurs de lumière 20 sont reliées électriquement les unes aux autres sur la couche interne ou la couche de fond de la carte à circuit imprimé 10 par le biais de trous d’interconnexion 101 sur la carte à circuit imprimé 10 afin de former une ligne de données en colonne. La puce du signal d’échantillonnage effectue ici un balayage progressif des pixels sur la carte à circuit imprimé 10 par le biais des lignes de balayage 30, et la puce de pilotage applique des courants différents par le biais des lignes de données 40 afin d’obtenir des couleurs différentes dans les divers pixels émetteurs de lumière 20, obtenant ainsi une image complète sur la carte à circuit imprimé 10.
Comme permet de la constater la , le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10 est déterminé par le nombre de LED et trois trous d’interconnexion 101 sont nécessaires pour chaque pixel émetteur de lumière 20 pour permettre aux lignes de données 40 d’être acheminées vers la couche interne ou la couche de fond de la carte à circuit imprimé 10.
En se référant à la , celle-ci représente un schéma de principe d’une autre structure de panneau à LED dans un art connexe. Comme illustré à la , une pluralité de pixels émetteurs de lumière 20 ayant la même structure sont disposés en un réseau sur une carte à circuit imprimé 10, et chacun des pixels émetteurs de lumière 20 comprend trois LED ayant des couleurs d’émission de lumière différentes, par exemple une LED rouge, une LED bleue et une LED verte, de sorte qu’à la fois les LED et les pixels émetteurs de lumière 20 sont disposés en un réseau sur la carte à circuit imprimé 10. Les bornes d’électrode communes de toutes les LED dans chaque rangée de pixels émetteurs de lumière 20 sont reliées électriquement les unes aux autres sur la couche interne ou la couche de fond de la carte à circuit imprimé 10 par le biais de trous d’interconnexion 101 dans la carte à circuit imprimé 10 afin de former une ligne de balayage en rangée, et les bornes d’électrode non communes des LED de la même couleur d’émission de lumière dans chaque colonne de pixels émetteurs de lumière 20 sont reliées électriquement les unes aux autres sur une couche de surface de la carte à circuit imprimé 10 afin de former une ligne de données en colonne 40.
Comme permet de le constater la , en vue d’éviter le problème de l’intersection de la ligne de balayage 30 et de la ligne de données 40 et pour réduire le nombre de trous d’interconnexion 101 sur la carte à circuit imprimé 10, dans chaque colonne de pixels émetteurs de lumière 20, deux lignes de données 40 doivent passer entre les électrodes positive et négative d’une ou plusieurs LED. Bien qu’un seul trou d’interconnexion 101 soit exigé pour chaque pixel émetteur de lumière 20 dans la , du fait des contraintes des règles de câblage de la carte à circuit imprimé 10, la ligne de données 40 qui passe entre les électrodes positive et négative de la LED entraînera inévitablement une augmentation de la taille de LED, entraînant de ce fait une forte augmentation du coût. À titre d’exemple de la puce COB 0408 (4 mm × 8 mm) conventionnelle, la distance entre les électrodes positive et négative de la puce COB est seulement de 75 µm et, généralement, l’espacement des pastilles sur la carte à circuit imprimé 10 devrait être conçu plus petit que l’espacement des pastilles sur la puce COB afin d’éviter que se produisent des défauts d’alignement, de sorte que la valeur de l’espacement des pastilles sur la carte à circuit imprimé 10 est généralement de 70 µm. Conformément au niveau de traitement de la carte à circuit imprimé 10, la largeur de ligne et l’espacement des lignes des câblages généraux sont tous deux de 100 µm. Si deux lignes de données 40 passent toutes deux entre les électrodes positive et négative de la puce COB, la distance entre les électrodes positive et négative de la puce COB est d’au moins 500 µm. Dans ce cas, la puce COB doit être beaucoup plus grande que la taille théorique originale de 75 µm de la diode, ce qui rendra la diode très grande et entraînera une augmentation importante du coût de fabrication.
En se référant aux figures 3 et 4, la est un schéma de principe d’une structure de panneau à LED selon un mode de réalisation de la présente invention, et la et un schéma de principe d’une structure de panneau à LED selon un autre mode de réalisation de la présente invention. Comme illustré dans les figures 3 et 4, une structure de panneau à LED comprend une carte à circuit imprimé 10 et une pluralité de LED 201.
La carte à circuit imprimé 10 ci-dessus est pourvue d’une pluralité de lignes de balayage 30, d’une pluralité de lignes de données 40 et d’une pluralité de trous d’interconnexion 101. Les lignes de données 40 s’étendent dans une première direction, les lignes de balayage 30 s’étendent dans une deuxième direction, la pluralité de lignes de données 40 sont disposées à des intervalles donnés dans la deuxième direction et la pluralité de lignes de balayage 30 sont disposées à des intervalles donnés dans la première direction. Les lignes de données 40 et les lignes de balayage 30 sont respectivement situées sur des couches différentes de la carte à circuit imprimé 10, par exemple les lignes de balayage 30 peuvent être disposées sur une couche interne ou une couche de fond de la carte à circuit imprimé 10 et les lignes de données 40 sont situées sur une couche de surface de la carte à circuit imprimé 10. La première direction et la deuxième direction se croisent mutuellement, à titre d’exemple la première direction et la deuxième direction se trouvent à un angle de 90° l’une par rapport à l’autre. La première direction est une direction d’axe X et la deuxième direction est une direction d’axe Y.
La pluralité de LED 201 décrites ci-dessus sont disposées sur la carte à circuit imprimé 10, la pluralité de LED 201 sont disposées à la manière d’un réseau le long de la première direction et de la deuxième direction afin de former une pluralité de rangées de LED 201a et une pluralité de colonnes de LED 201b, les rangées de LED 201a s’étendent dans la première direction, les colonnes de LED 201b s’étendent dans la deuxième direction, la pluralité de rangées de LED 201a sont disposées à des intervalles donnés dans la deuxième direction et la pluralité de colonnes de LED 201b sont disposées à des intervalles donnés dans la première direction. Chacune des colonnes de LED 201b comprend une pluralité de groupes de LED 201c et chacun des groupes de LED 201c comprend deux LED 201 adjacentes. Une pluralité de LED 201 adjacentes sont disposées séquentiellement dans la deuxième direction afin de former une pluralité de pixels émetteurs de lumière 20. La LED 201 comprend une borne d’électrode commune 2011 et une borne d’électrode non commune 2012. Les bornes d’électrode communes 2011 de toutes les LED 201 dans chacune des colonnes de LED 201b sont connectées à une ligne de balayage 30 par le biais d’un trou d’interconnexion 101. Les bornes d’électrode non communes 2012 de toutes les LED 201 dans chacune des rangées de LED 201a forment une ligne de données 40. Deux lignes de données 40 sont disposées entre des groupes de LED 201c adjacents.
Conformément à la structure de panneau à LED produite dans le mode de réalisation de la présente invention, la pluralité de LED 201 disposées en réseau dans la première direction et la deuxième direction se trouvent sur la carte à circuit imprimé 10, la pluralité de LED 201 adjacentes sont disposées séquentiellement dans la deuxième direction afin de former une pluralité de pixels émetteurs de lumière 20, deux lignes de données 40 se trouvent entre les groupes de LED 201c adjacents et aucune LED 201 ne se trouve entre deux lignes de données 40 entre des groupes de LED 201c adjacents, de sorte que la distance entre les deux lignes de données 40 est petite, réduisant ainsi la taille de la carte à circuit imprimé 10 et réduisant le coût de fabrication de la carte à circuit imprimé.
Dans certains modes de réalisation, une pluralité de trous d’interconnexion 101 sont disposés en un réseau dans la première direction et la deuxième direction afin de former une pluralité de rangées de trous d’interconnexion 101a et une pluralité de colonnes de trous d’interconnexion 101b. Les rangées de trous d’interconnexion 101a s’étendent dans la première direction et la pluralité de rangées de trous d’interconnexion 101a sont disposées à des intervalles donnés dans la deuxième direction. Les colonnes de trous d’interconnexion 101b s’étendent dans la deuxième direction et la pluralité de colonnes de trous d’interconnexion 101b sont disposées à des intervalles donnés dans la première direction. Deux lignes de données 40 sont disposées entre des rangées de trous d’interconnexion 101a adjacentes.
Il peut être apprécié que les trous d’interconnexion 101 sur la totalité de la carte à circuit imprimé 10 sont disposés en un réseau, ce qui est commode pour le traitement des trous d’interconnexion 101. Les trous d’interconnexion 101 peuvent se trouver sur les lignes de balayage 30 de la carte à circuit imprimé 10. La colonne de trous d’interconnexion 101b est formée de manière à correspondre à la ligne de balayage 30. L’espacement entre la colonne de trous d’interconnexion 101b et la ligne de balayage 30 le long de la première direction est petite, ce qui réduit davantage la taille de la carte à circuit imprimé 10.
Dans certains modes de réalisation, le nombre de trous d’interconnexion 101 est inférieur au nombre de LED 201.
Il peut être apprécié que les bornes d’électrode communes 2011 de la pluralité de LED 201 sont connectées au même trou d’interconnexion 101 afin de réduire le nombre de trous d’interconnexion 101. En comparaison des cas où une LED 201 correspond à un trou d’interconnexion 101, le nombre de trous d’interconnexion 101 est réduit, la résistance de la carte à circuit imprimé 10 est améliorée, les pertes de matériels sont réduites et le coût de fabrication de la carte à circuit imprimé 10 est réduit.
Dans certains modes de réalisation, les bornes d’électrode communes 2011 des deux LED 201 du groupe de LED 201c sont connectées au même trou d’interconnexion 101. En comparaison du cas dans lequel une LED 201 correspond à un trou d’interconnexion 101, chaque ensemble de deux LED 201 partage un trou d’interconnexion 101, les bornes d’électrode communes 2011 de toutes les LED 201 dans la colonne de LED 201b sont connectées à une ligne de balayage 30 par le biais de la pluralité de trous d’interconnexion 101 et les bornes d’électrode non communes 2012 de la pluralité de LED 201 dans la rangée de LED 201a sont connectées les unes aux autres sur le couche de surface de la carte à circuit imprimé 10 afin de former une ligne de données 40, de sorte que le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10 est inférieur au nombre de LED 201, améliorant ainsi la résistance de la carte à circuit imprimé 10, réduisant les pertes de matériels et réduisant le coût de fabrication de la carte à circuit imprimé 10.
Plus précisément, lorsque toutes les LED 201 sont disposées de la manière illustrée à la , c’est-à-dire que les bornes d’électrode communes 2011 des LED 201 sont situées sur les côtés gauches des LED 201 et les bornes d’électrode non communes 2012 sont situées sur les côtés droits des LED 201, les bornes d’électrode non communes 2012 dans la rangée de LED 201a sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 afin de former une ligne de données 40 dans la première direction. La ligne de données 40 peut être acheminée directement entre les deux LED 201 sans passer à travers la région de l’écart entre la cathode et l’anode d’une LED 201 quelconque sur la carte à circuit imprimé 10. Les bornes d’électrode communes 2011 de toutes les LED 201 dans une première rangée dans la deuxième direction sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 sans augmenter la taille des LED 201 de manière à former une ligne de balayage 30 dans la deuxième direction. Aucun trou d’interconnexion 101 n'est exigé pour chaque LED 201 dans la première rangée, il peut être réalisé que les bornes d’électrode communes 2011 de toutes les LED 201 dans la première rangée sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10, réduisant ainsi le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10.
De même, lorsque toutes les LED 201 sont disposées de la manière illustrée à la , c’est-à-dire que les bornes d’électrode communes 2011 des LED 201 sont situées sur les côtés droits des LED 201 et les bornes d’électrode non communes 2012 sont situées sur les côtés gauches des LED 201, les bornes d’électrode non communes 2012 dans la rangée de LED 201a sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 de manière à former une ligne de données 40 dans la première direction. La ligne de données 40 peut être acheminée directement entre les deux LED 201 sans passer à travers la région de l’écart entre la cathode et l’anode d’une LED 201 quelconque sur la carte à circuit imprimé 10. De même, sans augmenter la taille des LED 201, les bornes d’électrode communes 2011 de toutes les LED 201 dans la dernière rangée dans la deuxième direction sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 de manière à former une ligne de balayage 30 dans la deuxième direction. De même, aucun trou d’interconnexion 101 n’est exigé pour chaque LED 201 dans la dernière rangée, il peut être réalisé que les bornes d’électrode communes 2011 de toutes les LED 201 dans la dernière rangée sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10, réduisant ainsi le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10.
Dans la présente invention, chaque LED 201 sur la carte à circuit imprimé 10 peut être une LED 201 ayant la même taille ou peut être une LED 201 ayant une taille différente. La disposition des LED 201 sur la carte à circuit imprimé 10 peut être la même ou peut être différente. Lorsque la disposition des LED 201 sur la carte à circuit imprimé 10 est différente, il peut exister plusieurs groupes de deux rangées de LED 201 adjacentes dont les bornes d’électrode communes 2011 ou les bornes d’électrode non communes 2012 sont adjacentes les unes aux autres. Comme illustré à la , les bornes d’électrode non communes 2012 des LED 201 dans la première rangée dans la deuxième direction peuvent être adjacentes aux bornes d’électrode non communes 2012 des LED 201 dans la deuxième rangée, les bornes d’électrode communes 2011 des LED 201 dans la deuxième rangée peuvent être adjacentes aux bornes d’électrode communes 2011 des LED 201 dans la troisième rangée, et il est également possible de réaliser que les bornes d’électrode communes 2011 des LED 201 dans chacune de la pluralité de colonnes dans la deuxième direction sont reliées électriquement les unes aux autres par le biais des trous d’interconnexion 101 afin de former une ligne de balayage 30 dans la deuxième direction, et les bornes d’électrode non communes 2012 des LED 201 dans chaque rangée dans la première direction sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 afin de former une ligne de données 40 dans la première direction, de sorte que le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10 est inférieur au nombre de LED 201, améliorant ainsi la résistance de la carte à circuit imprimé 10, réduisant les pertes de matériels et réduisant le coût de fabrication de la carte à circuit imprimé 10.
Par ailleurs, la borne d’électrode commune 2011 de la LED 201 peut être une cathode commune ou une anode commune. La région de l’écart entre les deux rangées de LED 201 dans la première direction peut être utilisée pour une ligne de données 40 ou deux lignes de données 40.
De plus, après que les bornes d’électrode non communes 2012 des LED 201 dans chaque rangée dans la première direction soient reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10 afin de former une ligne de données 40 dans la première direction, les LED 201 dans chaque rangée doivent être des LED 201 de la même couleur d’émission de lumière, de sorte que la ligne de balayage 30 dans l’écran d’affichage à LED est change de la ligne de balayage en rangée à la ligne de balayage en colonne, et la ligne de données 40 est changée de la ligne de données en colonne à la ligne de données en rangée.
Dans certains modes de réalisation, la surface de la carte à circuit imprimé 10 est pourvue d’une pluralité de motifs de connexion, lesquels connectent les bornes d’électrode communes 2011 des deux LED 201 du groupe de LED 201c, et chaque motif de connexion connecte la ligne de balayage 30 correspondant par le biais du trou d’interconnexion 101.
Il peut être apprécié que la ligne de balayage 30 et la ligne de données 40 sont situées sur des couches différentes de la carte à circuit imprimé 10, par exemple la ligne de balayage 30 est située sur le côté intérieur ou la couche de fond de la carte à circuit imprimé 10 et la ligne de données 40 est située sur la couche de surface interne de la carte à circuit imprimé 10. La borne d’électrode non commune 2012 de la LED 201 est connectée à la ligne de données 40 sur la couche de surface de la carte à circuit imprimé 10. La borne d’électrode commune 2011 des LED 201 est connectée à la ligne de balayage 30 par le biais du trou d’interconnexion 101. Les bornes d’électrode communes 2011 des LED 201 sont également connectées à la couche de surface de la carte à circuit imprimé 10. Si la borne d’électrode commune 2011 de la LED 201 est connectée au trou d’interconnexion 101, un motif de connexion est nécessairement produit sur la couche de surface de la carte à circuit imprimé 10. La borne d’électrode commune 2011 de la LED 201 est connectée au trou d’interconnexion 101 par le biais du motif de connexion, ce qui est commode pour l’assemblage de la LED 201 et de la carte à circuit imprimé 10 et l’opération est simple.
Dans certains modes de réalisation, une pluralité de LED 201 de deux rangées de LED adjacentes dans la première direction forment un premier groupe de rangées de LED 210, la ligne de données 40 correspondant à chaque rangée de LED 201 dans le premier groupe de rangées de LED 210 passe à travers le premier groupe de rangées de LED 210 le long de la première direction. Plus précisément, la ligne de données 40 correspondant à chacune des rangées de LED 201a dans le premier groupe de rangées de LED 210 passe à travers la région de l’écart entre les deux rangées de LED 201a dans le premier groupe de rangées de LED 210 le long de la première direction. À ce moment, les bornes d’électrode communes 2011 de l’une des rangées de LED 201a dans le premier groupe de rangées de LED 210 peuvent être reliées électriquement aux bornes d’électrode communes 2011 d’une rangée de LED 201a au-dessus du premier groupe de rangées de LED 210 sur la couche de surface de la carte à circuit imprimé 10 et les bornes d’électrode communes 2011 d’une autre des rangées de LED 201a dans le premier groupe de rangées de LED 210 et les bornes d’électrode communes 2011 d’une rangée de LED 201a au-dessous du premier groupe de rangées de LED 210 peuvent former la ligne de balayage 30 dans la deuxième direction par le biais du trou d’interconnexion 101 dans la carte à circuit imprimé 10, réduisant ainsi davantage le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10 et améliorant la résistance de la carte à circuit imprimé 10.
Dans certains modes de réalisation, dans le premier groupe de rangées de LED 210, les bornes d’électrode communes 2011 d’une pluralité de LED 201 dans une rangée quelconque sont reliées électriquement les unes aux autres par le biais des trous d’interconnexion 101 afin de permettre à une pluralité de lignes de balayage 30 à des positions correspondantes dans le premier groupe de rangées de LED 210 d’être disposées sur la couche interne ou la couche de fond de la carte à circuit imprimé 10. Plus précisément, dans le premier groupe de rangées de LED 210, il n’est pas nécessaire de prévoir un trou d’interconnexion 101 pour chacune ou la totalité des LED 201 sur la carte à circuit imprimé 10. Les bornes d’électrode communes 2011 d’une partie des LED 201 dans le premier groupe de rangées de LED 210 peuvent être connectées avec les bornes d’électrode communes 2011 d’une LED 201 inférieure au-dessous de celles-ci, respectivement par le biais du câblage sur la couche de surface de la carte à circuit imprimé 10, et les bornes d’électrode communes 2011 des LED 201 restantes dans le premier groupe de rangées de LED 210 peuvent être connectées au câblage sur la couche interne ou la couche de fond de la carte à circuit imprimé 10 directement par le biais des trous d’interconnexion 101 dans la carte à circuit imprimé 10.
Il peut être apprécié que chacun de la totalité de premiers groupes de rangées de LED 210 dans la première direction est formé par deux rangées de LED 201a adjacentes. Un premier groupe de rangées de LED 210 peut être présent sur la carte à circuit imprimé 10, ou alors une pluralité de premiers groupes de rangées de LED 210 peuvent être présents sur la carte à circuit imprimé 10. Le nombre de premiers groupes de rangées de LED 210 peut être sélectionné spécifiquement en fonction de l’application réelle, laquelle n’est pas spécifiquement limitée dans la présente invention.
Il peut également être apprécié que deux rangées de LED 201a adjacentes quelconques dans la première direction peuvent former le premier groupe de rangées de LED 210, une première rangée de LED 201a et une deuxième rangée de LED 201a peuvent former le premier groupe de rangées de LED 210 comme illustré à la et à la , la deuxième rangée de LED 201a et une troisième rangée de LED 201a peuvent former le premier groupe de rangées de LED 210 comme illustré à la et le premier groupe de rangées de LED 210 peut être formé d’une manière sélectionnée spécifiquement en fonction de l’application réelle, laquelle n’est pas spécifiquement limitée dans la présente invention.
Par ailleurs, en vue de réduire au minimum le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10, s’il existe une LED 201 au-dessus du premier groupe de rangées de LED 210, la borne d’électrode commune 2011 de la LED 201 dans le premier groupe de rangées de LED 210 adjacent à la LED 201 supérieure peut partager un trou d’interconnexion 101 avec une borne d’électrode commune 2011 de la LED 201 supérieure, c’est-à-dire que deux bornes d’électrode communes 2011 sont connectées par le câblage sur la couche de surface de la carte à circuit imprimé 10 tant que l’une des deux bornes d’électrode communes 2011 est reliée électriquement à la borne d’électrode commune 2011 de l’autre rangée par le biais du trou d’interconnexion 101 sur la couche interne ou la couche de fond de la carte à circuit imprimé 10. S’il existe une LED 201 au-dessous du premier groupe de rangées de LED 210, la borne d’électrode commune 2011 de la LED 201 dans le premier groupe de rangées de LED 210 adjacente à la LED 201 inférieure peut partager un trou d’interconnexion 101 avec une borne d’électrode commune 2011 de la LED 201 inférieure, c’est-à-dire que deux bornes d’électrode communes 2011 sont connectées par le câblage sur la couche de surface de la carte à circuit imprimé 10 tant que l’une des deux bornes d’électrode communes 2011 est reliée électriquement à la borne d’électrode commune 2011 de l’autre rangée par le biais du trou d’interconnexion 101 sur la couche interne ou la couche de fond de la carte à circuit imprimé 10.
Dans certains modes de réalisation, dans la structure de panneau à LED, une pluralité de groupes de deux rangées de LED 201a adjacents dans la première direction forment respectivement des deuxièmes groupes de rangées de LED 220, les bornes d’électrode communes 2011 des LED 201 adjacentes dans les deux rangées dans le deuxième groupe de rangées de LED 220 sont reliées électriquement les unes aux autres sur la couche de surface de la carte à circuit imprimé 10.
Il peut être apprécié que le deuxième groupe de rangées de LED 220 dans la première direction peut, de même, être formé par les deux rangées de LED 201a adjacentes et la région de l’écart entre les deux rangées de LED 201 adjacentes peut être utilisée pour le cheminement entre les bornes d’électrode communes 2011 des LED 201 adjacentes dans les deux rangées sur la couche de surface de la carte à circuit imprimé 10, de sorte que les deux LED 201 adjacentes partagent un trou d’interconnexion 101 dans la carte à circuit imprimé 10, réduisant ainsi le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10, augmentant la résistance de la carte à circuit imprimé 10 et réduisant le coût de fabrication de la carte à circuit imprimé 10.
Il peut également être apprécié que chacun ou la totalité des deuxièmes groupes de rangées de LED 220 dans la première direction sont formés par deux rangées de LED 201a adjacentes. Un deuxième groupe de rangées de LED 220 peut être présent sur la carte à circuit imprimé 10, ou alors une pluralité de deuxièmes groupes de rangées de LED 220 peuvent être présents sur la carte à circuit imprimé 10. Tout ensemble de deux rangées de LED 201a adjacentes peut former le deuxième groupe de rangées de LED 220, une première rangée de LED 201a et une deuxième rangée de LED 201a peuvent former le deuxième groupe de rangées de LED 220 comme illustré à la , et la deuxième rangée de LED 201a ainsi qu’une troisième rangée de LED 201a peuvent former le deuxième groupe de rangées de LED 220, comme illustré aux figures 3 et 4. Le nombre de deuxièmes groupes de rangées de LED 220 et la manière de former les deuxièmes groupes de rangées de LED 220 peuvent être sélectionnés spécifiquement en fonction de l’application réelle, laquelle n’est pas spécifiquement limitée dans la présente invention.
Dans certains modes de réalisation, comme illustré à la , les bornes d’électrode communes 2011 d’une partie des LED 201 dans la colonne de LED 201b peut passer à travers les trous d’interconnexion 101 dans la carte à circuit imprimé 10 afin de former les lignes de balayage 30 dans la deuxième direction. Comme illustré à la , à l’exception de la colonne de LED 201b la plus à gauche des colonnes de LED 201b, les bornes d’électrode communes 2011 des LED 201 dans chacune des colonnes de LED 201b restantes peuvent passer à travers les trous d’interconnexion 101 dans la carte à circuit imprimé 10 afin de former les lignes de balayage 30 dans la deuxième direction. En comparaison de la disposition des LED 201 dans l’art antérieur, la disposition des LED 201 illustrée aux figures 7 et 8 peut réduire le nombre de trous d’interconnexion 101 dans la carte à circuit imprimé 10.
Dans certains modes de réalisation, les pixels émetteurs de lumière 20 sont disposés en réseau dans la première direction et la deuxième direction. La LED 201 peut être l’une quelconque d’une LED rouge, une LED bleue et une LED verte. Dans ce mode de réalisation, chaque pixel émetteur de lumière 20 peut être le même et chaque pixel émetteur de lumière 20 peut être formé par la LED rouge, la LED bleue et la LED verte. La LED rouge, la LED bleue et la LED verte peuvent être disposées verticalement séquentiellement du haut vers le bas dans une deuxième direction, de sorte que les angles de visionnage gauche et droit de l’écran d’affichage à LED sont symétriques et les angles de visionnage gauche et droit de l’écran d’affichage à LED formés dans un produit fini sont maximisés.
Il peut être apprécié que la disposition des LED 201 dans les figures 3 à 8 peut être pivotée de 90 degrés dans les applications pratiques, c’est-à-dire que les lignes de balayage en colonne formées dans les figures 3 à 7 deviennent des lignes de balayage en rangée, les lignes de données en rangée formées dans les figures 3 à 7 deviennent des lignes de données en colonne et les LED 201 dans chacun des pixels émetteurs de lumière 20 sont disposées horizontalement.
Il peut également être apprécié que les LED 201 dans la structure de panneau à LED produite dans les modes de réalisation de la présente invention peuvent être conditionnées sur la carte à circuit imprimé 10 à la manière d’une COB ou peuvent être conditionnées sur la carte à circuit imprimé 10 à la manière d’un CMS, ce qui peut être choisi en fonction de la situation spécifique dans l’application réelle et n’est pas spécifiquement limité dans la présente invention.
Dans certains modes de réalisation, l’espacement entre des LED 201 adjacentes au sein de chaque colonne de LED 201b est le même.
Il peut être apprécié que l’espacement entre des LED 210 adjacentes est exactement le même ou approximativement le même. Par exemple, lorsque l’erreur d’espacement entre les LED 210 adjacentes peut se trouver dans une marge de ±10 % de la plage définie, l’espacement entre les LED 210 adjacentes peut être considéré comme étant le même.
En se référant aux figures 8, 9 et 10, la est un schéma de principe d’un arrangement de câblage d’une carte à circuit imprimé selon un mode de réalisation de la présente invention, la est un schéma de principe du câblage d’une couche de surface d’une carte à circuit imprimé selon un mode de réalisation de la présente invention et la est un schéma de principe du câblage d’une couche interne d’une carte à circuit imprimé selon un mode de réalisation de la présente invention.
Un mode de réalisation de la présente invention concerne en outre une structure de panneau à LED comprenant une carte à circuit imprimé 10 servant au montage d’une pluralité de LED 201. La carte à circuit imprimé 10 comprend M lignes de données 40, N lignes de balayage 30 et une pluralité de paires de bornes 110. Les lignes de données 40 s’étendent dans la première direction, M ≥ 4 et est un nombre entier, et la pluralité de lignes de données 40 sont disposées à des intervalles donnés dans la deuxième direction. Les lignes de balayage 30 s’étendent dans la deuxième direction, N ≥ 2 et est un nombre entier et la pluralité de lignes de balayage 30 sont disposées à des intervalles donnés dans la première direction. La deuxième direction croise la première direction, par exemple la première direction et la deuxième direction se trouvent à un angle de 90° l’une par rapport à l’autre, la première direction est une direction d’axe X et la deuxième direction est une direction d’axe Y. Une pluralité de paires de bornes 110 sont situées sur la couche de surface de la carte à circuit imprimé 10 et sont disposées en un réseau dans une première direction et une deuxième direction afin de former M rangées de paires de bornes 110 et N colonnes de paires de bornes 110. Les rangées formées par la pluralité de paires de bornes 110 s’étendent dans la première direction, es M rangées de paires de bornes sont disposées à des intervalles donnés dans la deuxième direction, les colonnes formées par la pluralité de paires de bornes 110 s’étendent dans la deuxième direction et les N colonnes de paires de bornes 110 sont disposées à des intervalles donnés dans la première direction. Chaque paire de bornes 110 comprend une première borne 111 et une deuxième borne 112, les premières bornes 111 de toutes les paires de bornes 110 dans une i-ème rangée de paires de bornes 110 sont connectées à une i-ème ligne de données 40 et les deuxièmes bornes 112 de toutes les paires de bornes 110 dans une j-ème colonne de paires de bornes 110 sont connectées à une j-ème ligne de balayage 30. Dans le sens de l’épaisseur de la carte à circuit imprimé 10, les projections orthographiques de l’i-ème ligne de données 40 et de l’(i+1)-ème ligne de données 40 sont situées entre les projections orthographiques de l’i-ème rangée de paires de bornes 110 et de l’(i+1)-ème rangée de paires de bornes 110.
Il peut être apprécié que la carte à circuit imprimé 10 est pourvue des M lignes de données 40, des N lignes de balayage 30 et de la pluralité de paires de bornes 110. Chaque paire de bornes 110 comprend la première borne 111 à connecter à la borne d’électrode non commune 2012 de la LED 201 et la deuxième borne 112 à connecter à la borne d’électrode commune 2011 de la LED 201. La première borne 111 est connectée à la ligne de données 40 et la première borne 111 est disposée au niveau d’un côté de la ligne de données 40. Deux lignes de données 40 des M lignes de données 40 sont disposées entre l’i-ème rangée de paires de bornes 110 et l’(i+1)-ème rangée de paires de bornes 110, les deux lignes de données 40 sont respectivement l’i-ème ligne de données 40 et l’(i+1)-ème ligne de données 40, les premières bornes 111 de toutes les paires de bornes 110 dans l’i-ème rangée de paires de bornes 110 sont disposées au niveau d’un côté des lignes de données 40 et les premières bornes 111 de toutes les paires de bornes 110 dans l’(i+1)-ème rangée de paires de bornes 110 sont disposées au niveau d’un côté des lignes de données 40. Les premières bornes 111 pour l’i-ème ligne de données 40 et les premières bornes 111 pour l’(i+1)-ème ligne de données 40 sont disposées dos à dos, les premières bornes 111 pour l’(i-1)-ème ligne de données 40 sont disposées à l’opposé des premières bornes 111 pour l’i-ème ligne de données 40 et deux rangées de paires de bornes 110 sont disposées entre l’(i-1)-ème ligne de données 40 et l’i-ème ligne de données 40.
Dans certains modes de réalisation, comme illustré à la , M lignes de données 40 sont situées sur la couche de surface de la carte à circuit imprimé 10, N lignes de balayage 30 sont situées sur la couche interne ou la couche de fond de la carte à circuit imprimé 10 et les deuxièmes bornes 112 de toutes les paires de bornes 110 dans la j-ème colonne de paires de bornes 110 sont connectées à la j-ème ligne de balayage 30 par le biais des trous d’interconnexion 101.
Les paires de bornes 110 sont disposées sur la couche de surface de la carte à circuit imprimé 10 et la deuxième borne 112 des paires de bornes 110 est connectée à la ligne de balayage 30 à travers la couche. Par conséquent, une pluralité de trous d’interconnexion 101 sont disposés sur la carte à circuit imprimé 10 et les deuxièmes bornes 112 sont connectées aux lignes de balayage 30 par le biais des trous d’interconnexion 101. Le traitement de la paire de bornes 110 est simple et l’opération de connexion de la paire de bornes 110 à la LED 201 est facilitée.
Dans certains modes de réalisation, dans la j-ème colonne de paires de bornes 110, la deuxième borne 112 de la paire de bornes 110 dans l’i-ème rangée et la deuxième borne 112 de la paire de bornes 110 dans l’(i-1)-ème rangée sont connectées au même trou d’interconnexion 101.
Dans la même colonne de paires de bornes 110, les deuxièmes bornes 112 des deux paires de bornes 110 dans les rangées adjacentes sont connectées au même trou d’interconnexion 101. La carte à circuit imprimé 10 est pourvue de la pluralité de trous d’interconnexion 101 et la pluralité de trous d’interconnexion 101 sont disposés en un réseau le long de la première direction et de la deuxième direction afin de former n rangées de trous d’interconnexion 101 et N colonnes de trous d’interconnexion 101. Le nombre de rangées de trous d’interconnexion 101 est la moitié du nombre de rangées de paires de bornes 110 et le nombre de colonnes de trous d’interconnexion 101 est égal au nombre de colonnes de la paire de bornes 110. Les deuxièmes bornes 112 de la j-ème colonne de paires de bornes 110 sont connectées aux trous d’interconnexion 101 dans la j-ème colonne, les paires de bornes 110 dans la j-ème colonne se trouvent à proximité de la j-ème colonne de trous d’interconnexion 101 et une rangée de trous d’interconnexion 101 est disposée entre l’(i-1)-ème ligne de données 40 et l’i-ème ligne de données 40. En comparaison du cas où une deuxième borne 112 d’une paire de bornes 110 est connectée à un trou d’interconnexion 101, le nombre de trous d’interconnexion 101 est réduit, la résistance de la carte à circuit imprimé 10 est améliorée, les pertes de matériels sont réduites et le coût de fabrication de la carte à circuit imprimé 10 est réduit.
Dans d’autres modes de réalisation, dans la j-ème colonne de paires de bornes 110, les deuxièmes bornes 112 de la pluralité de paires de bornes 110 adjacentes sont connectées au même trou d’interconnexion 101, par exemple les deuxièmes bornes 112 des paires de bornes 110 adjacentes sont connectées au même trou d’interconnexion 101.
Dans d’autres modes de réalisation, dans la j-ème colonne de paires de bornes 110, la deuxième borne 112 d’une paire de bornes 110 est connectée à un trou d’interconnexion 101.
Dans certains modes de réalisation, l’espacement entre l’i-ème rangée de paires de bornes 110 et l’(i+1)-ème rangée de paires de bornes 110 est divisé en trois parties égales par l’i-ème ligne de données 40 et l’(i+1)-ème ligne de données 40.
Il peut être apprécié que les premières bornes 111 pour l’i-ème ligne de données 40 et les premières bornes 111 pour l’(i+1)-ème ligne de données 40 sont disposées dos à dos, les premières bornes 111 de toutes les paires de bornes 110 dans l’i-ème rangée de paires de bornes 110 sont disposées au niveau d’un côté de l’i-ème ligne de données 40 à l’écart de l’(i+1)-ème ligne de données 40 et les premières bornes 111 de toutes les paires de bornes 110 dans l’(i+1)-ème rangée de paires de bornes 110 sont disposées au niveau d’un côté de l’(i+1)-ème ligne de données 40 à l’écart de l’i-ème ligne de données 40. Dans la j-ème colonne de paires de bornes 110, l’espacement entre la première borne 111 de la paire de bornes 110 dans l’(i+1)-ème rangée et la première borne 111 de la paire de bornes 110 dans l’(i+1)-ème rangée est divisé en trois parties égales par l’i-ème ligne de données 40 et l’(i+1)-ème ligne de données 40, c’est-à-dire qu’une distance entre l’i-ème rangée de paires de bornes 110 et l’(i+1)-ème ligne de données 40, une distance entre l’(i+1)-ème ligne de données 40 et l’(i+1)-ème rangée de paires de bornes 110 sont égales les unes aux autres.
En se référant à la , une unité plus petite de la carte à circuit imprimé 10 comprend quatre lignes de données 40, deux lignes de balayage 30, huit paires de bornes 110 et quatre trous d’interconnexion 101. Les lignes de données 40 s’étendent dans la direction de l’axe X, les quatre lignes de données 40 sont disposées à des intervalles donnés dans la direction de l’axe Y, les lignes de balayage 30 s’étendent dans la direction de l’axe Y, les deux lignes de balayage 30 sont disposées à des intervalles donnés dans la direction de l’axe X et les huit paires de bornes 110 sont disposées en un réseau le long de la direction de l’axe X et de la direction de l’axe Y afin de former quatre rangées de paires de bornes 110 et deux colonnes de paires de bornes 110. Toutes les premières bornes 111 de l’i-ème rangée de paires de bornes 110 sont connectées à la ligne de données 40 de l’i-ème rangée. Une ligne de données 40 de deuxième rangée et une ligne de données 40 de troisième rangée sont situées entre la deuxième rangée de paires de bornes 110 et la troisième rangée de paires de bornes 110. Par exemple, toutes les premières bornes 111 de la deuxième rangée de paires de bornes 110 sont situées au niveau d’un côté de la ligne de données 40 de deuxième rangée à l’écart de la ligne de données 40 de troisième rangée et sont connectées à la ligne de données 40 de deuxième rangée et toutes les premières bornes 111 de la troisième rangée de paires de bornes 110 sont situées au niveau d’un côté de la ligne de données 40 de troisième rangée à l’écart de la ligne de données 40 de deuxième rangée et sont connectées à la ligne de données 40 de troisième rangée. La j-ème colonne de paires de bornes 110 est située au niveau d’un côté de la ligne de balayage 30 de j-ème colonne et toutes les deuxièmes bornes 112 dans la j-ème colonne de paires de bornes 110 sont connectées à la ligne de balayage 30 de j-ème colonne. Les quatre trous d’interconnexion 101 sont disposés en un réseau le long de la direction de l’axe X et de la direction de l’axe Y afin de former deux rangées de trous d’interconnexion 101 et deux colonnes de trous d’interconnexion 101, la j-ème colonne de trous d’interconnexion 101 est située sur la ligne de balayage 30 de j-ème colonne, les deuxièmes bornes 112 de la j-ème colonne de paires de bornes 110 sont connectées à la j-ème colonne de trous d’interconnexion 101, les deuxièmes bornes 112 de la première rangée de paires de bornes 110 et les deuxièmes bornes 112 de la deuxième rangée de paires de bornes 110 sont connectées à la première rangée de trous d’interconnexion 101 et les deuxièmes bornes 112 de la troisième rangée de paires de bornes 110 ainsi que les deuxièmes bornes 112 de la quatrième rangée de paires de bornes 110 sont connectées à la deuxième rangée de trous d’interconnexion 101.
Dans le mode de réalisation spécifique, chacune des unités ou des structures ci-dessus peut être mise en œuvre sous la forme d’un objet séparé, ou peut être mise en œuvre dans toute combinaison sous la forme du même objet ou de plusieurs objets. Pour une mise en œuvre spécifique de chacune des unités ou structures ci-dessus, il est possible de se référer aux modes de réalisation précédents et les détails ne sont pas décrits ici.
La structure de panneau à LED selon un mode de réalisation de la présente invention a été décrite en détail. Les principes et les modes de réalisation de la présente invention ont été décrits en se référant à des modes de réalisation spécifiques et la description des modes de réalisation ci-dessus est avant tout destinée à aider à la compréhension du procédé selon la présente invention et de son idée centrale. En même temps, des modifications peuvent être apportées par les personnes compétentes dans l’art à la fois aux mises en œuvre spécifiques et au domaine d’application conformément aux enseignements de la présente invention. Au vu de ce qui précède, il convient que le contenu de la présente spécification ne soit pas interprété comme limitant la divulgation.

Claims (10)

  1. Structure de panneau à LED, comprenant :
    une carte à circuit imprimé pourvue d’une pluralité de lignes de données, d’une pluralité de lignes de balayage et d’une pluralité de trous d’interconnexion, les lignes de données et les lignes de balayage étant respectivement situées à des couches différentes de la carte à circuit imprimé, les lignes de données s’étendant dans une première direction et les lignes de balayage s’étendant dans une deuxième direction ; et
    une pluralité de LED disposées sur la carte à circuit imprimé, la pluralité de LED étant disposées en un réseau de long de la première direction et de la deuxième direction pour former une pluralité de rangées de LED et une pluralité de colonnes de LED, les rangées de LED s’étendant dans la première direction, les colonnes de LED s’étendant dans la deuxième direction, chacune des colonnes de LED comprenant une pluralité de groupes de LED, chacun des groupes de LED comprenant deux LED adjacentes, une pluralité de LED adjacentes étant disposées séquentiellement dans la deuxième direction afin de former une pluralité de pixels émetteurs de lumière et chacune des LED comprenant une borne d’électrode commune et une borne d’électrode non commune,
    les bornes d’électrode communes de toutes les LED dans chacune des colonnes de LED étant connectées à l’une des lignes de balayage par le biais d’un ou de plusieurs trous d’interconnexion des trous d’interconnexion ; et
    les bornes d’électrode non communes de toutes les LED dans chacune des rangées de LED étant connectées à l’une des lignes de données et deux lignes de données étant disposées entre des groupes de LED adjacents.
  2. Structure de panneau à LED selon la revendication 1,
    la pluralité de trous d’interconnexion étant disposés en un réseau dans la première direction et la deuxième direction afin de former une pluralité de rangées de trous d’interconnexion et une pluralité de colonnes de trous d’interconnexion, les rangées de trous d’interconnexion s’étendant dans la première direction, les colonnes de trous d’interconnexion s’étendant dans la deuxième direction et deux lignes de données étant disposées entre des rangées de trous d’interconnexion adjacentes.
  3. Structure de panneau à LED selon la revendication 1, le nombre de trous d’interconnexion étant inférieur au nombre de LED.
  4. Structure de panneau à LED selon la revendication 1, les bornes d’électrode communes des deux LED dans chacun des groupes de LED étant connectées au même trou d’interconnexion.
  5. Structure de panneau à LED selon la revendication 4, les lignes de balayage étant disposées sur une couche interne ou une couche de fond de la carte à circuit imprimé et/ou les lignes de données étant disposées sur une couche de surface de la carte à circuit imprimé.
  6. Structure de panneau à LED selon la revendication 5, une surface de la carte à circuit imprimé étant pourvue d’une pluralité de motifs de connexion, chacun des motifs de connexion étant configuré pour connecter les bornes d’électrode communes de deux LED d’un groupe de LED et chacun des motifs de connexion étant connecté à une ligne de balayage correspondante des lignes de balayage par le biais d’un trou d’interconnexion des trous d’interconnexion.
  7. Structure de panneau à LED selon la revendication 1, un espacement entre des LED adjacentes dans chacune des colonnes de LED étant le même.
  8. Structure de panneau à LED, comprenant :
    une carte à circuit imprimé servant au montage d’une pluralité de LED, la carte à circuit imprimé comprenant :
    M lignes de données s’étendant dans une première direction, où M ≥ 4 et est un nombre entier ;
    N lignes de balayage s’étendant dans une deuxième direction, où N ≥ 2 et est nombre entier ; et
    une pluralité de paires de bornes situées sur une couche de surface de la carte à circuit imprimé, la pluralité de paires de bornes étant disposées en un réseau le long de la première direction et de la deuxième direction afin de former M rangées de paires de bornes et N colonnes de paires de bornes, chacune des paires de bornes comprenant une première borne et une deuxième borne, les premières bornes de toutes les paires de bornes dans une i-ème rangée de paires de bornes étant connectées à une i-ème ligne de données et les deuxièmes bornes de toutes les paires de bornes dans une j-ème colonne de paires de bornes étant connectées à une j-ème ligne de balayage, et
    dans une direction de l’épaisseur de la carte à circuit imprimé, les projections orthographiques de l’i-ème ligne de données et d’une (i+1)-ème ligne de données étant situées entre les projections orthographiques de l’i-ème rangée de paires de bornes et une (i+1)-ème rangée de paires de bornes.
  9. Structure de panneau à LED selon la revendication 8, les lignes de données étant situées sur une couche de surface de la carte à circuit imprimé, les lignes de balayage étant situées sur une couche interne ou une couche de fond de la carte à circuit imprimé et les deuxièmes bornes de toutes les paires de bornes dans la j-ème colonne de paires de bornes étant connectées aux j-ème lignes de balayage par le biais de trous d’interconnexion.
  10. Structure de panneau à LED selon la revendication 9, dans la j-ème colonne de paires de bornes, une deuxième borne d’une paire de bornes dans l’i-ème rangée et une deuxième borne d’une paire de bornes dans l’(i-1)-ème rangée étant connectées au même trou d’interconnexion.
FR2307159A 2022-07-05 2023-07-05 Structures de panneau à led Active FR3137791B3 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210792752.0 2022-07-05
CN202210792752.0A CN115100970A (zh) 2022-07-05 2022-07-05 Led灯板结构
CN202310762688.6A CN116631298A (zh) 2022-07-05 2023-06-27 Led灯板结构

Publications (2)

Publication Number Publication Date
FR3137791A3 true FR3137791A3 (fr) 2024-01-12
FR3137791B3 FR3137791B3 (fr) 2024-07-26

Family

ID=83296204

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2307159A Active FR3137791B3 (fr) 2022-07-05 2023-07-05 Structures de panneau à led

Country Status (4)

Country Link
CN (7) CN115100970A (fr)
DE (1) DE202023103730U1 (fr)
FR (1) FR3137791B3 (fr)
WO (1) WO2024007400A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115100971A (zh) * 2022-07-05 2022-09-23 深圳市兆驰晶显技术有限公司 Led排列结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338605B2 (ja) * 2009-10-02 2013-11-13 ソニー株式会社 自発光素子パネル、画像表示装置、および、自発光素子のパッシブ駆動方法
CN111462643A (zh) * 2020-03-17 2020-07-28 深圳市奥拓电子股份有限公司 Led灯珠和led显示结构
CN111540297B (zh) * 2020-05-29 2022-07-12 Tcl华星光电技术有限公司 一种显示面板及显示装置
CN113012629A (zh) * 2020-12-08 2021-06-22 重庆康佳光电技术研究院有限公司 显示面板及电子设备
CN213751735U (zh) * 2020-12-18 2021-07-20 重庆康佳光电技术研究院有限公司 一种led显示单元以及显示装置

Also Published As

Publication number Publication date
CN221200682U (zh) 2024-06-21
CN116631298A (zh) 2023-08-22
CN221200684U (zh) 2024-06-21
DE202023103730U1 (de) 2023-08-08
FR3137791B3 (fr) 2024-07-26
CN117765829A (zh) 2024-03-26
CN115100970A (zh) 2022-09-23
WO2024007400A1 (fr) 2024-01-11
CN116758828A (zh) 2023-09-15
CN220189177U (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
US20210408152A1 (en) Display panel and display apparatus
US8931906B2 (en) Light emitting unit array and projection system
US9443913B2 (en) Method of tuning display chromaticity by mixing color filter materials and device having mixed color filter materials
FR3137791A3 (fr) Structures de panneau à led
RU2638084C2 (ru) Устройство автостереоскопического отображения
US20200403043A1 (en) Array substrate, display panel and display device
US20220149120A1 (en) Light-transmitting display panel, display panel and display apparatus
TW202044639A (zh) 顯示面板及顯示裝置
US10460633B2 (en) Pixel array, display substrate and display device
US8587187B2 (en) Light diffusion of visible edge lines in a multi-dimensional modular display
CN110364557B (zh) 像素排布结构及显示面板
WO2022001516A1 (fr) Panneau d'affichage et dispositif d'affichage
TWI379119B (en) Display device and control method thereof
WO2023115936A1 (fr) Panneau d'affichage et dispositif d'affichage
US20220201275A1 (en) High density pixel arrays for auto-viewed 3d displays
FR3137789A3 (fr) Structures d'agencement de del
US20230053037A1 (en) Display device and method for fabrication thereof
CN115706138A (zh) 显示装置及用于制造显示装置的方法
CN114764278A (zh) 显示设备
US12087881B2 (en) Trichrome pixel layout
WO2022067464A9 (fr) Panneau d'affichage et son procédé de fabrication, ensemble masque et dispositif d'affichage
FR2891062A1 (fr) Ecran a reseau de systemes optiques centres
EP4325471A1 (fr) Structure de panneau de lampes à del
CN115148885B (zh) 显示模组及其制备方法、显示装置
US12101985B2 (en) Arrangement of anodes in display module, display panel and electronic device

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2