FR3118281A1 - Procédé de réalisation de composant verticaux à base de matériaux III-N - Google Patents

Procédé de réalisation de composant verticaux à base de matériaux III-N Download PDF

Info

Publication number
FR3118281A1
FR3118281A1 FR2013964A FR2013964A FR3118281A1 FR 3118281 A1 FR3118281 A1 FR 3118281A1 FR 2013964 A FR2013964 A FR 2013964A FR 2013964 A FR2013964 A FR 2013964A FR 3118281 A1 FR3118281 A1 FR 3118281A1
Authority
FR
France
Prior art keywords
layer
electrode
face
iii
vignettes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2013964A
Other languages
English (en)
Other versions
FR3118281B1 (fr
Inventor
Guy Feuillet
Thierry Bouchet
Matthew Charles
Roy DAGHER
Jesus ZUNIGA PEREZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR2013964A priority Critical patent/FR3118281B1/fr
Priority to US18/258,784 priority patent/US20240047201A1/en
Priority to PCT/EP2021/087197 priority patent/WO2022136500A1/fr
Priority to EP21844664.9A priority patent/EP4268269A1/fr
Publication of FR3118281A1 publication Critical patent/FR3118281A1/fr
Application granted granted Critical
Publication of FR3118281B1 publication Critical patent/FR3118281B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Titre : Procédé de réalisation de composant verticaux à base de matériaux III-N L’invention concerne notamment un procédé de réalisation d’un composant vertical comprenant à base d’un matériau III-N, le procédé comprenant les étapes suivantes: fournir des vignettes (550, 550) en matériau III-N obtenues par épitaxies sur des plots (1000A1-1000B4), les vignettes (550, 550) comprennent au moins :des première (551) et deuxième (552) couches dopées et empilées l’une sur l’autre selon une direction verticale, le procédé comprenant en outre au moins : la réalisation d’une première électrode (10) et la réalisation d’une deuxième électrode (20) situées sur la vignette (550, 550) et configurées de sorte qu’un courant passant d’une électrode (10, 20) à l’autre traverse au moins la deuxième couche (552) dans toute son épaisseur e552, l’épaisseur e552 étant prise selon ladite direction verticale. Figure pour l’abrégé : Fig. 11D

Description

Procédé de réalisation de composant verticaux à base de matériaux III-N
L’invention concerne la réalisation de composants micro-électroniques dits verticaux, à base d’un matériau III-N. L’invention trouve par exemple pour application le domaine des composants de puissance verticaux tels que les transistors de puissance, ou les diodes de puissance.
Pour de nombreuses applications micro-électroniques ou optoélectroniques, on souhaite réaliser des composants dans lesquels une couche de nitrure à base d’un matériau III-N, par exemple une couche de nitrure de gallium (GaN), présente sur deux faces opposées des électrodes.
ETAT DE LA TECHNIQUE
Un exemple de composants de puissance est illustré en . Sur cette figure, le composant de puissance est un transistor MOS (métal-oxyde-semi-conducteur). Une couche 550 d’un matériau III-N forme un empilement de couches présentant des dopages différents. Il peut par exemple s’agir d’un empilement de couches 554, 553, 552, 551 présentant les dopages suivants n+/p-/n-/n+ et successivement disposées depuis une première face 550A (également désignée face avant) et jusqu’à une deuxième face 550B (également désignée face arrière) du matériau III-N. Des électrodes 10, 30 sont situées sur la face avant 550A et une électrode 20 est située sur la face arrière 550B de la couche 550 en III-N. Dans cet exemple, les électrodes 10, 30 correspondent respectivement à la source et à la grille du transistor, l’électrode 20 correspondant au drain. Les électrodes étant situées sur deux faces 550, 550 opposées du matériau 550, le courant circule verticalement dans tout le volume du matériau et la tenue en blocage du composant est corrélée à l’épaisseur de ce matériau.
Disposer d’un composant vertical en matériau III-N tel que le GaN permet d’augmenter la densité de puissance et la tenue en tension des composants (typiquement 900V à 5kV) par rapport à un composant GaN latéral ou un composant silicium vertical. Ainsi en GaN vertical il suffit d’une épaisseur de 8µm de GaN dopé à 2x101 6cm-3pour tenir une tension de 1200V quand il faut une épaisseur de 100µm de silicium dopé à 1.3x1014cm-3pour un composant vertical de même structure. Le GaN est un matériau grand gap parfaitement adapté pour les composants de puissance. Ce matériau apporte ainsi des avantages considérables pour des composants verticaux de type diode p-i-n, diode Schottky, et pour les transistors de type :
  • MOSFET (acronyme du vocable anglais Metal Oxide Semiconductor Field Effect Transistor qui se traduit par transistor à effet de champ à structure métal-oxyde-semiconducteur). Une architecture de transistor MOSFET vertical à base de GaN est par exemple décrite dans les publications suivantes : Ch. Gupta et al. IEEE EDL (2016) 37 p1601, Ray Li et al. IEEE EDL (2016) 37 p1466, Tohru Oka et al. APEX (2015) 8 p054101.
  • FinFET (transistor à effet de champ à ailettes). Une architecture de transistor MOSFET vertical à base de GaN est par exemple décrite dans les publications suivantes : Min Sun et al. IEEE EDL (2017) 48, p509.
  • CAVET (acronyme du vocable anglais Current Apertured Vertical Electron Transistor qui se traduit par transistor de courant électronique vertical à ouverture). Une architecture de transistor MOSFET vertical à base de GaN est par exemple décrite dans les publications suivantes : Daisuke Shibata et al. IEDM (2016).
Pour réaliser un composant vertical en matériaux III-N qui soit performant, il est nécessaire que la couche 550 en matériau III-N présente des caractéristiques intrinsèques de qualité (résistivité, impureté, nombre de défauts) dans toute son épaisseur.
Pour former une couche en silicium (Si), on dispose de nombreux technologies bien maitrisées et peu couteuses. Par exemple, on peut privilégier une croissance par zone fondue flottante (habituellement désignée par l’acronyme FZ) qui est plus pure et qui est donc plus adaptée aux hautes tensions qu’une croissance par tirage Czochralski (Cz).
En revanche, former une couche de matériau 550 en matériau III-N, par exemple en nitrure de gallium (GaN), s’avère plus complexe si l’on veut atteindre des niveaux de défauts réduits.
La croissance habituelle de structures à base de GaN sur un substrat Si ou SiC (carbure de silicium) est faisable mais induit des densités de dislocations beaucoup trop élevées pour l’application au transistor de puissance vertical.
L’autre possibilité consiste à faire l’épitaxie de la structure sur des pseudo-substrats de GaN (habituellement désignés par les vocables anglais template ou free–standing). Ces pseudo-substrats de GaN sont disponibles en format quatre pouces. Ces substrats de GaN sont encore très couteux et disponibles uniquement dans des formats de très petites tailles, typiquement deux pouces.
Il existe donc un besoin consistant à proposer une solution pour réaliser des composants verticaux à base d’un matériau III-N, qui ne présente pas les inconvénients des solutions connues. Tel est un objectif de la présente invention.
Un autre objectif de la présente invention consiste à proposer une solution pour réaliser ce type de composant avec un coût de revient qui reste limité et dans des formats compatibles avec les contraintes de productivité industrielle.
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.
RESUME
Pour atteindre cet objectif, selon un mode de réalisation la présente invention on prévoit un procédé de réalisation d’un composant microélectronique dit vertical comprenant au moins une couche à base d’un matériau III-N, le procédé comprenant les étapes successives suivantes:
  • fournir un empilement comprenant une pluralité de plots s’étendant depuis un substrat de base, les plots étant répartis sur le substrat de base de manière à former plusieurs ensembles de plots, au moins certains des plots de l’ensemble comprenant au moins:
    • un sommet destiné à former une couche de germination,
    • un tronçon cristallin,
    • un tronçon de fluage, formé en un matériau présentant une température de transition vitreuse Ttransition vitreuse, le tronçon cristallin surmontant le tronçon de fluage,
  • faire croître par épitaxie une cristallite en matériau III-N sur certains au moins des sommets desdits plots et poursuivre la croissance épitaxiale des cristallites jusqu’à coalescence des cristallites portées par les plots adjacents d’un même ensemble, de manière à former sur chaque ensemble une vignette en matériau III-N,
  • interrompre la croissance épitaxiale des cristallites avant que des cristallites appartenant à deux ensembles distincts n’entrent en coalescence, de sorte à ce que les vignettes de chaque ensemble soient distantes les unes des autres.
Le procédé comprend au moins une étape de dopage du matériau III-N des vignettes de sorte qu’au moins certaines des vignettes comprennent au moins :
  • une première couche à base du matériau III-N et qui présente un premier dopage pris parmi les types de dopage n+, n- et p,
  • une deuxième couche à base du matériau III-N et qui présente un deuxième dopage pris parmi les types de dopage n+, n- et p.
Les types des premier et deuxième dopages étant différents. Les première et deuxième couches sont empilées dans la vignette, selon une direction dite verticale, entre une première face et une deuxième face de la vignette.
Le procédé comprend en outre au moins la réalisation d’une première électrode et la réalisation d’une deuxième électrode situées sur la vignette et configurées de sorte qu’un courant passant d’une électrode à l’autre traverse au moins la deuxième couche dans toute son épaisseur e552, l’épaisseur e552 étant prise selon ladite direction verticale.
Ainsi, le procédé proposé prévoit la réalisation de vignettes de matériau III-N (GaN par exemple) à partir d’ensembles de plots gravés dans un empilement et comprenant une couche cristalline destinée à l’épitaxie du matériau III-N et une couche de fluage. Au cours de leur croissance épitaxiale, les cristallites formées au sommet des plots d’un même ensemble de plots se rejoignent pour former une vignette, chacune des vignettes étant destinée à former la couche de matériau III-N d’un composant vertical.
Comme cela sera indiqué plus en détail par la suite, l’utilisation de ces réseaux de plots permet de former par épitaxie des vignettes de matériau III-N sans ou avec peu de dislocations. En effet, l’utilisation d’ensembles de plots permet de tirer parti des propriétés de fluage de certains matériaux des plots à la température d’épitaxie afin d’aligner les cristallites de matériau III-N qui croissent par pendeo-épitaxie à partir de plots adjacents jusqu’à former les vignettes, ceci sans former de défauts de coalescence.
Plus précisément, lors de l’épitaxie, la portion du plot qui est formée par le tronçon de fluage atteint (ou dépasse) sa température de transition vitreuse ou une température très proche de cette dernière. Sous l’effort d’une contrainte mécanique, cette portion de plot peut ainsi se déformer. Ainsi lorsque deux cristallites qui sont supportées par un même ensemble de plots entrent en contact et coalescent, les contraintes mécaniques générées par ce contact sont transférées aux plots et donc aux tronçons de fluage. Ces derniers se déforment, absorbant de ce fait une partie voire toutes les contraintes mécaniques. On peut ainsi réduire considérablement, voire éviter, l’apparition et la propagation de dislocations au niveau des joints de coalescence entre les cristallites qui forment une vignette de matériau III-N.
En particulier, si les cristallites sont désorientées les unes par rapport aux autres dans le plan dans lequel le substrat s’étend principalement (« twist ») ou hors plan (« tilt »), la désorientation entre cristallites résulte en la création d’un joint de grains à la coalescence. Ce joint de grains est fortement énergétique puisqu’il résulte de la superposition des champs de contrainte des défauts qui le composent. Si les cristallites poussent sur des plots qui peuvent se déformer comme le permet le procédé décrit, les cristallites adjacentes s’orientent alors dans le plan ou hors plan pour minimiser l’énergie totale du système sans qu’il y ait formation de joints de grains. Au contraire, si les cristallites poussent sur des plots qui ne peuvent pas se déformer il y a formation de joints de grains et donc apparition de dislocations.
Ainsi le procédé décrit propose une solution clairement opposée à toutes les solutions de l’état de la technique qui prévoient de délimiter par gravure des vignettes à partir d’une couche commune initiale obtenue par épitaxie. Le procédé proposé permet de se passer totalement d’une étape de gravure pour délimiter les vignettes.
Ainsi, l’invention repose sur un nouveau mode de croissance de structure épitaxiées et sur la réalisation directe par un procédé « bottom-up » (i.e., du bas vers le haut) associé de composants verticaux de puissance GaN.
En utilisant les solutions de la technique habituellement employées pour réaliser des composants verticaux, par exemple des transistors MOSFET verticaux, la méthode communément utilisée consiste à réaliser l’épitaxie de la structure n- / p / n+ sur un substrat pleine plaque de GaN. Cette épitaxie est ensuite gravée pour dessiner la structure périodique de sources à la surface. Il s’agit donc d’un procédé « top-down » (i.e., du haut vers le bas). Le drain est pris en face arrière du substrat GaN. Les grilles sont situées dans les parties gravées. La déplétion dans le p-GaN, se fait au niveau des surfaces qui ont été gravées.
Il s’avère qu’avec cette solution de l’état de la technique la gravure génère des défauts en surface et en sous-surface qui influencent grandement le transport des porteurs de charges au travers de cette zone en sous-surface. De façon générale, les techniques de gravure dites sèches génèrent des problèmes. Leurs effets néfastes sont de plusieurs ordres : rugosification de la surface, contamination chimique liée à la chimie des gaz utilisés, niveaux associés aux lacunes d’azote, etc. Par exemple, les surfaces de GaN dopé p (Mg) sont impactées par la gravure ICP (gravure plasma par couplage inductif), qui induit une très nette réduction de la concentration en accepteurs dans les zones proches de la surface.
Il a été également montré que la gravure RIE (gravure ionique réactive) ou ICP induit des niveaux pièges dans le gap du GaN. La concentration d’oxygène est aussi augmentée, typiquement d’un facteur 3, dans la zone impactée par la gravure sèche, probablement en raison de l’oxydation des couches de surface, corrélativement à l’apparition d’une sous-stœchiométrie en azote. De plus, les images prises par microscope électronique en transmission (TEM) semblent révéler que la zone de surface est devenue amorphe sur quelques nm.
Certes, un traitement chimique post gravure approprié permettrait de réduire les effets négatifs de la gravure. Cependant l’analyse SIMS (spectrométrie de masse des ions secondaires) montre que l’élimination des impuretés en surface induites par la gravure n’est pas totale avec le traitement chimique post gravure.
Les effets de la gravure RIE ont été également étudiés pour déterminer s’il était possible de reprendre des contacts sur des surfaces gravées. Pour le contact n, la littérature semble s’accorder pour dire que la gravure RIE ne semble pas avoir d’influence néfaste, en raison sans doute de la création de lacunes d’azote. En revanche, pour le contact p la situation est inverse puisqu’il semble impossible d’obtenir un contact p avec une résistance compatible avec les applications concernées par ces composants verticaux. Des recuits du type RTA (recuit thermique rapide) permettent d’améliorer le contact sans pour autant réobtenir des contacts ohmiques.
Pour pallier ces problèmes il est possible de mettre en œuvre des méthodes de passivation des flancs de gravure. Ceux-ci consistent à déposer une couche du type SiO2sur les flancs de gravure pour éviter toute recombinaison non radiative sur les bords de mesa délimités par gravure. Outre que ceci devrait être associé à un traitement chimique préliminaire pour éliminer- mais seulement partiellement- la zone de défauts, ceci ajoute une étape technologique supplémentaire délicate à maîtriser. Dans le cas des structures verticales de type MOSFET en GaN, cette passivation pourrait être directement réalisée par l’oxyde de grille lui-même, mais, comme indiqué ci-dessus, ceci n’élimine pas les défauts résiduels liés à la gravure.
Il s’avère donc que ces problèmes liés à la gravure sèche ne sont que partiellement résolus par des méthodes de traitements chimiques ou thermiques ou par dépôt de couches passivantes.
Dans ce contexte, le procédé revendiqué propose une solution qui s’éloigne radicalement des solutions connues, puisque ce procédé revendiqué permet de se passer totalement de cette étape de gravure pénalisante pour les propriétés de transport de charges de structures verticales.
Par ailleurs, les solutions classiques pour atténuer, sans les éliminer, les inconvénients de cette gravure complexifient considérablement les procédés et induisent d’autres inconvénients. La solution proposée dans le cadre de la présente invention repose ainsi sur un procédé simple et aisément reproductible, qui permet d’obtenir des vignettes de matériaux III-N qui n’ont pas été altérées par des procédés de gravures et qui ne présentent pas ou très peu de défauts liés aux joints de coalescence. L’invention permet ainsi d’augmenter considérablement l’efficacité des composants verticaux obtenus à partir de ces vignettes à base de matériaux III-N.
Cette solution permet ainsi d’améliorer les performances de ces composants verticaux. En effet, elle permet d’obtenir des composants verticaux de très petite surface tout en présentant de fortes épaisseurs. En effet l’épaisseur de l’empilement de couches en matériau III-N peut aisément être supérieure à 8µm, voire 10µm, voire 12µm sans présenter de dislocations. La densité de dislocations dans ces vignettes de GaN est inférieure à 1 à 2.1E8 / cm². Avantageusement, on peut atteindre des densités inférieures à 1E8 / cm² voire inférieures à 1E7 / cm² (107/ cm²). La surface des vignettes est déterminée par le réseau de plots.
La précision des procédés mis en œuvre pour réaliser le réseau de plots, déterminera en partie au moins la plus faible dimension possible pour les composants verticaux et donc la densité de ces composants dans un circuit. Par exemple, pour des réseaux de plots élaborés par impression nanométrique (nanoimprint) et par lithographie par faisceau d’électron (e-beam), on peut atteindre des tailles de plots de 50 nm et des périodes de 150 à 200nm. Il est alors possible d’obtenir des tailles de vignettes de l’ordre de 20 µm par exemple.
Par ailleurs ce procédé permet de réaliser directement des composants verticaux présentant chacun une taille correspondant à la taille initiale de la vignette.
Le procédé proposé permet ainsi d’obtenir des vignettes présentant un taux de dislocations réduit, des épaisseurs élevées et de faibles surfaces. Ce procédé est donc particulièrement avantageux pour réaliser des composants de puissance aux performances améliorées.
La présente invention trouve ainsi un avantage particulier pour les composants verticaux de puissance. Des exemples particuliers seront décrits en détail par la suite. On peut par exemple citer les composants suivants : transistors de puissance, diode Schottky, diode p-i-n. Pour autant, l’invention couvre bien d’autres dispositifs et composants microélectroniques. Par les termes dispositifs ou composants micro-électroniques, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS…) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS…). Il peut s’agir d’un dispositif destiné à assurer une fonction électronique, optique, mécanique etc. Il peut aussi s’agir d’un produit intermédiaire uniquement destiné à la réalisation d’un autre dispositif microélectronique.
À titre d’exemple non limitatif, le procédé proposé permet de réaliser des transistors verticaux suivants : MOSFET, FinFET, CAVET, HEMT (acronyme anglais de « High Electron Mobility Transistor », signifiant transistor à haute mobilité d’électrons).
BREVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels :
La illustre de manière schématique un exemple de composant vertical, ici un transistor MOSFET, à base d’un matériau III-N.
Les figures 2A à 2F illustrent certaines des étapes d’un exemple non limitatif de procédé selon la présente invention. Au terme de ces étapes, on obtient des vignettes à base d’un matériau III-N.
Les figures 3A à 3J illustrent des étapes pouvant être mises en œuvre dans le cadre du procédé selon la présente invention pour obtenir un exemple non limitatif de composant vertical. Les étapes des figures 3A à 3J peuvent être mises en œuvre après l’étape de la .
La illustre un exemple de vignette destinée à former des composants verticaux.
Les figures 5A à 5D illustrent des exemples de composants verticaux qui peuvent être formés à partir de la vignette de la et en mettant en œuvre le procédé selon l’invention.
La illustre un autre exemple de vignette destinée à former des composants verticaux.
La illustre un exemple de composant vertical qui peut être formé à partir de la vignette de la et en mettant en œuvre le procédé selon l’invention.
La illustre un autre exemple de vignette destinée à former des composants verticaux.
La illustre un exemple de composant vertical qui peut être formé à partir de la vignette de la et en mettant en œuvre le procédé selon l’invention.
Les figures 10A à 10G illustrent des étapes pouvant être mises en œuvre dans le cadre du procédé selon la présente invention pour obtenir un exemple de composant vertical. Les étapes des figures 10A à 10G peuvent être mises en œuvre à partir de vignettes telles que celle illustrée en par exemple.
Les figures 11A à 11D illustrent des étapes pouvant être mises en œuvre dans le cadre du procédé selon la présente invention pour obtenir un exemple de composant vertical.
Les figures 12A à 12E illustrent des étapes pouvant être mises en œuvre dans le cadre du procédé selon la présente invention pour obtenir un exemple de composant vertical. Les étapes des figures 12A à 12E peuvent être mises en œuvre à partir de vignettes telles que celle illustrée en par exemple.
Les figures 13A à 13G illustrent des étapes pouvant être mises en œuvre dans le cadre du procédé selon la présente invention pour obtenir un exemple de composant vertical. Les étapes des figures 13A à 13G peuvent être mises en œuvre à partir de vignettes telles que celle illustrée en par exemple.
Les figures sont données à titre d’exemples et ne sont pas limitatives de l’invention. Elles sont des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont donc pas nécessairement à la même échelle que les applications pratiques. En particulier, les épaisseurs relatives des différentes couches, tronçons, cristallites et vignettes ne sont pas représentatives de la réalité.
DESCRIPTION DÉTAILLÉE
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
Selon un exemple, la première couche présente une épaisseur e551 comprise entre 1 et 5µm (10-6 mètres), de préférence comprise entre 1 et 3µm, de préférence de l’ordre de 2µm.
Selon un exemple, la première couche présente un niveau de dopage supérieur ou égal à 5.1017atomes par centimètre cube (at/cm3). La première couche présente un niveau de dopage de préférence de l’ordre de 5.1018at/cm3.
Selon un exemple, la première couche présente un dopage de type n+. Cela permet d’assurer une conduction électrique de bonne qualité avec la deuxième électrode.
Selon un exemple, la deuxième couche 552 présente une épaisseur e552d’au moins 8µm (10-6mètres) et de préférence d’au moins 10µm.
Selon un exemple, la deuxième couche présente un niveau de dopage supérieur ou égal à 1.1015at/cm3. La deuxième couche présente un niveau de dopage de préférence de l’ordre de 1.1016at/cm3. Selon un exemple, la deuxième couche présente un dopage de type n-.
Selon un exemple, l’étape de dopage du matériau III-N des vignettes est effectuée au cours de l’étape de formation, sur chaque ensemble, d’une vignette par croissance épitaxiale.
Selon un exemple, les électrodes sont configurées de sorte qu’un courant passant d’une électrode à l’autre traverse également la première couche dans toute son épaisseur. Selon un exemple, les première et deuxième couches sont situées entre la première électrode et la deuxième électrode. Ainsi, l’une parmi la première et la deuxième électrodes est située sur la première face de la vignette et l’autre parmi la première et la deuxième électrodes est située sur la deuxième face de la vignette.
Selon un exemple, l’une parmi la première et la deuxième électrodes est située sur la première face de la vignette et l’autre parmi la première et la deuxième électrodes s’étend, selon la direction verticale, depuis la première face et jusqu’à la première couche en traversant la deuxième couche 552.
Selon un exemple, les vignettes comprennent uniquement les couches suivantes : ladite première couche et ladite deuxième couche, le composant formant de préférence une diode de type Schottky.
Selon un exemple, les vignettes comprennent les couches suivantes : ladite première couche, ladite deuxième couche, et une troisième couche surmontant la deuxième couche et présentant de préférence un dopage de type p, positionnée de sorte que la deuxième couche soit située entre les première et troisième couches, le composant formant de préférence une diode de type p-i-n ou un transistor.
Selon un exemple, la troisième couche présente une épaisseur d’au moins 100 nm (10-9mètres) et de préférence de moins de 1µm. De préférence l’épaisseur est comprise entre 300 et 700 nm.
Selon un exemple, la troisième couche présente un niveau de dopage chimique supérieur ou égal à 5.1017at/cm3.
Selon un exemple, la troisième couche présente un niveau de dopage de préférence de l’ordre de 1.1018at/cm3.
Selon un exemple, la troisième couche présente un dopage de type p.
Selon un exemple, les vignettes comprennent uniquement les couches suivantes : ladite première couche, ladite deuxième couche, et ladite troisième couche, le composant formant de préférence une diode de type p-i-n.
Selon un exemple, les vignettes comprennent les couches suivantes : ladite première couche, ladite deuxième couche, ladite troisième couche ainsi qu’au moins une quatrième couche surmontant la troisième couche et présentant de préférence un dopage de type n+, le composant formant de préférence un transistor.
Selon un exemple, la première électrode forme une source pour les transistors, la deuxième électrode forme un drain pour les transistors.
Selon un exemple, le procédé comprend également une étape de réalisation d’une grille pour le transistor.
Selon un exemple, la quatrième couche 554 présente une épaisseur d’au moins 50 nm. De préférence l’épaisseur de la quatrième couche est comprise entre 50 et 200 nm et de préférence de l’ordre de 100 nm.
Selon un exemple, la quatrième couche présente un niveau de dopage supérieur ou égal à 5.1017at/cm3. Selon un exemple, la quatrième couche présente un niveau de dopage de préférence de l’ordre de 5.1018at/cm3. Selon un exemple, la deuxième couche présente un dopage de type n+. Cela permet d’assurer une conduction électrique de bonne qualité avec la première électrode. La quatrième couche forme un contact ohmique avec la première couche.
Selon un exemple, lors de la croissance de la troisième couche, une première portion latérale croit par épitaxie sur des flancs de la deuxième couche. Lors de la croissance de la quatrième couche, une deuxième portion latérale croit par épitaxie sur les flancs de la deuxième couche et sur la première portion latérale. La croissance et le niveau de dopage de la troisième couche et de la quatrième couche sont contrôlés de sorte que les première et deuxième portions latérales forment une barrière électriquement isolante. Cette barrière électriquement isolante est obtenue par déplétion c’est-à-dire qu’elles ne comportent plus ou ne comportent plus que très peu de porteurs libres. Elles forment alors des couches déplétées.
Selon un exemple, le procédé comprend au moins une étape de retrait des plots.
Selon un exemple, l’au moins une étape de retrait des plots est effectuée avant la réalisation de la première électrode et avant la réalisation de la deuxième électrode.
Selon un exemple, l’au moins une étape de retrait des plots est effectuée après la réalisation de la première électrode et avant la réalisation de la deuxième électrode.
Selon un autre mode de réalisation, on conserve les plots après la réalisation de la première électrode et après la réalisation de la deuxième électrode.
Selon un exemple, le procédé comprend, après la réalisation d’une vignette sur chaque ensemble de plots, la deuxième face étant tournée au regard des plots:
  • Fixer un substrat de manipulation sur l’empilement de sorte que les vignettes et les plots soient situés entre le substrat de base et le substrat de manipulation,
  • Retirer le substrat de base,
  • Rendre accessible la deuxième face des vignettes, ce qui comprend le retrait des plots,
  • Former la deuxième électrode sur la deuxième face, la deuxième électrode étant de préférence un substrat conducteur rapporté sur la deuxième face,
  • Rendre accessible une partie au moins de la première face des vignettes,
  • Former la première électrode sur la première face.
Selon un exemple, le procédé comprend, avant la fixation d’un substrat de manipulation, la réalisation d’une couche d’encapsulation encapsulant les vignettes et recouvrant la première face.
Selon un exemple, le procédé comprend, après le retrait des plots, la réalisation d’une couche d’encapsulation encapsulant les vignettes et recouvrant la première face, la première électrode étant formée à travers la couche d’encapsulation.
Selon un exemple, rendre accessible une partie au moins de la première face des vignettes, comprend mettre entièrement à nu la première face des vignettes,
Selon un exemple, la première électrode est formée de sorte à ne pas recouvrir une zone centrale1 de la première face, par exemple destinée à recevoir une électrode formant une grille de transistor, et à s’étendre sur une zone périphérique entourant la zone centrale1.
Selon un exemple, rendre accessible une partie au moins de la première face des vignettes, comprend retirer une partie de la couche d’encapsulation de sorte à créer dans la couche d’encapsulation une ouverture rendant accessible une partie seulement de la première face des vignettes, la première électrode étant formée à travers ladite ouverture.
Selon un exemple, le procédé comprend, après la réalisation d’une vignette sur chaque ensemble de plots, la deuxième face B étant tournée au regard des plots:
  • Réaliser au moins une ouverture pour chaque vignette à travers le substrat de base et les plots de sorte à rendre accessible une partie au moins de la deuxième face des vignettes, optionnellement en conservant certains plots,
  • Former la deuxième électrode sur la deuxième face, à travers ladite ouverture.
  • Avant ou après la réalisation de l’au moins une ouverture, former la première électrode sur la première face.
Selon un exemple, le procédé comprend, après la réalisation d’une vignette sur chaque ensemble de plots, la deuxième face B étant tournée au regard des plots:
  • Réaliser au moins un trou pour chaque vignette, le trou s’étendant depuis la première face et au moins jusqu’à la première couche,
  • Former la deuxième électrode par remplissage du trou avec un matériau électriquement conducteur,
  • Former la première électrode sur la première face.
Selon un exemple, la croissance épitaxiale est effectuée à une température Tépitaxie, telle que :
  • Tépitaxie k1 x Ttransition vitreuse, avec k1 ≥ 0,8.
Selon un exemple, le matériau III-N est un nitrure d’au moins l’un parmi le gallium (Ga), l’indium (In) et l’aluminium (Al),
Selon un exemple, le matériau III-N est à base de GaN, de préférence le matériau III-N est du GaN.
Selon un exemple, chacune de ces couches de matériau III-N présente une face inférieure et une face supérieure, sensiblement parallèle à une face supérieure du substrat. Chaque couche forme une vignette. Toutes les faces inférieures des couches sont sensiblement comprises dans un même plan. Il en est de même pour les faces supérieures.
Selon un exemple, la couche de fluage est faite d’un matériau visqueux. Il présente une transition visco-plastique. De préférence ce matériau est pris parmi :
  • un oxyde de silicium SixOy, x et y étant des entiers, et de préférence la couche de fluage est en SiO2,
  • un verre,
  • un verre en borosilicate,
  • un verre en borophosphosilicate (BPSG).
Selon un exemple, la croissance épitaxiale étant effectuée à une température Tépitaxie, telle que : Tépitaxie k1 x Ttransition vitreuse, avec k1 ≥ 0,8
De manière optionnelle, la croissance épitaxiale est effectuée à une température Tépitaxie, telle que : Tépitaxie k1 x Ttransition vitreuse, avec k1 ≥ 0,8.
Selon un exemple, k1 = 1, et de préférence k1 = 1,5. Selon un exemple de réalisation, k1 = 0.87 ou k1 = 0.9. Selon un exemple particulièrement avantageux, k1 = 0.92. Ainsi, dans le cas où les tronçons de fluage sont formés en SiO2, Tépitaxie≥ 1104°C, Ttransition vitreusepour le SiO2 étant égale à 1200°C. Selon un exemple de réalisation encore plus préférentiel, k1 = 0.95. Selon un exemple de réalisation encore plus préférentiel, k1 = 1, et de préférence k1 = 1,5.
Selon un exemple, Tépitaxie≤ k2 x Tfusion min, Tfusion minétant la température de fusion la plus faible parmi les températures de fusion des tronçons formant le plot, avec k2 ≤ 0,9 et de préférence k2 ≤ 0,8. Selon un exemple de réalisation, k2 = 0.9. Cela permet d’éviter une diffusion des espèces du matériau dont la température de fusion est la plus faible. Ainsi, dans le cas où le plot est formé de tronçons de fluage en SiO2et de tronçons cristallins en silicium, Tépitaxie≤ 1296°C. En effet, Tfusion minest égale à la température de fusion du silicium puisque la température de fusion du silicium est égale à 1440° et la température de fusion du SiO2 est égale à 1970°C. De préférence, k2 = 0.8.
Selon un exemple, les vignettes présentent, en projection dans un plan d’extension principal parallèle aux faces principales des vignettes, i.e., parallèle à une face supérieure du substrat, i.e., parallèle au plan xy du repère xyz illustré en et 3A, des dimensions maximales de dimension micrométrique. De préférence, ces dimensions maximales sont inférieures à quelques centaines de micromètres. De préférence, ces dimensions maximales sont inférieures à 500 µm et de préférence inférieures à 100 µm.
Dans le mode de réalisation dans lequel les plots sont répartis sur le substrat de manière à former une pluralité d’ensembles de plots et que l’étape de croissance par épitaxie est interrompue avant que des cristallites appartenant à deux ensembles distincts n’entrent en coalescence, de sorte à ce que la couche formée sur chaque ensemble forme une vignette, les vignettes étant distantes les unes des autres, le procédé peut présenter au moins l’une quelconque des caractéristiques et étapes suivantes qui peuvent être combinées ou prises séparément :
Selon un exemple, la distance D (D1 ou D2) séparant deux plots adjacents d’un même ensemble est inférieure à la distance W1 séparant deux plots adjacents appartenant à deux ensembles différents. W1 > D et de préférence W1 ≥ 2 x D.
Selon un exemple, W1 ≥ k4 x D, avec k4 = 1.5, de préférence k4 = 2. Cela permet d’avoir des vignettes de petites tailles et une densité d’intégration importante dans le cas de la réalisation de transistors. De préférence k4= 5. W1 peut être égale à 1,5 micron.
W2 étant la distance séparant deux vignettes adjacentes (voir W2 en figure 3D), il faut que W2 soit non nulle pour que les deux vignettes adjacentes ne se touchent pas. Ainsi, W2 > 0. Selon un exemple, W1 ≥ k5 x W2, avec :
  • W1 est la distance séparant deux plots adjacents appartenant à deux ensembles distincts ;
  • W2 est la distance séparant deux vignettes adjacentes, W2 étant > 0. De préférence k5 = 1.2, de préférence k5 = 1.5, de préférence k5 = 2.
Selon un exemple, chaque plot présente une section dont la dimension maximale dplotest comprise entre 10 et 500 nm (10-9mètres), la dimension maximale dplotétant mesurée dans un plan parallèle à un plan (xy) dans lequel s’étend principalement une face supérieure du substrat, de préférence 20 nm ≤ dplot ≤ 200 nm et de préférence 50 nm ≤ dplot ≤ 100 nm. dplot= dRou dS.
Selon un exemple, chaque vignette présente une section dont la dimension maximale dvignette est comprise entre 0,5 à 20 µm (10-6mètres), la dimension maximale dvignette étant mesurée dans un plan parallèle à un plan (xy) dans lequel s’étend principalement une face supérieure du substrat, de préférence 0.8 µm ≤ dvignette ≤ 3 µm et de préférence 1 µm ≤ dvignette ≤ 2 µm. La dimension maximale dvignette correspond ainsi à la dimension maximale d’une projection de la vignette dans un plan parallèle au plan xy dans lequel s’étend principalement la face supérieure du substrat.
Alternativement, les plots d’un même ensemble sont répartis sur le substrat de manière non périodique. De manière optionnelle mais avantageuse, les vignettes sont réparties sur le substrat de manière périodique.
Selon un exemple, les plots comprennent au moins une couche tampon surmontant le tronçon cristallin, et faite en un matériau différent de celui des vignettes de nitrure. Selon cet exemple, les vignettes de nitrure sont faites en nitrure de gallium (GaN) et la couche tampon est en nitrure d’aluminium (AlN). Cela permet, d’éviter l’apparition du phénomène de melt back etching (gravure par refusion), généré par la très forte réactivité entre le gallium et le silicium.
Selon un exemple, la couche tampon est formée par un dépôt par épitaxie au-dessus du tronçon cristallin, avant l’étape de formation des plots par gravure. Ainsi, l’empilement comprend, avant l’étape de croissance épitaxiale des vignettes de nitrure, au moins ladite couche tampon. Le fait de former la pluralité de plots par gravure après la formation de la couche tampon au-dessus de la couche cristalline, permet d’éviter que la couche tampon ne se dépose entre les plots, typiquement sur le fond de la couche de fluage ou ne se dépose sur les parois des tronçons formés par la couche cristalline, ce qui aurait été le cas si cette étape de formation de la couche tampon avait été réalisée après gravure de l’empilement pour former les plots. On évite ainsi la croissance épitaxiale des vignettes de nitrure à partir de la couche de fluage. Naturellement, on observe cet avantage lorsque la croissance de la couche de nitrure destinée à former chaque vignette s’effectue par épitaxie de manière sélective. Cette croissance s’effectue en effet sur le matériau de la couche tampon mais ne s’effectue pas sur le matériau des tronçons de fluage. Tel est le cas lorsque ces derniers sont en SiO2, la couche tampon est en AlN et la vignette de nitrure formée par épitaxie, par exemple selon une technique MOVPE (épitaxie en phase vapeur aux organométalliques), est du GaN. Ainsi ce dernier ne se dépose pas au pied des plots.
Selon un exemple, les plots comprennent, avant l’étape de croissance épitaxiale des vignettes de nitrure, au moins une couche d’amorçage, surmontant ladite couche tampon et faite de nitrure de gallium (GaN).
Selon un exemple, l’empilement comprend, avant ladite étape de formation des plots par gravure, au moins une couche d’amorçage, surmontant le tronçon cristallin, la couche d’amorçage étant faite du même matériau que celui des vignettes de nitrure. Ainsi, dans un mode de réalisation dans lequel les vignettes de nitrure sont du GaN, la couche d’amorçage est également en GaN. Avantageusement, cette couche d’amorçage permet de faciliter la reprise de la croissance épitaxiale pour la formation des cristallites. Cette caractéristique est d’autant plus avantageuse que la surface du sommet des plots est faible.
Selon un exemple, chaque plot présente une face supérieure et la croissance par épitaxie des cristallites s’effectue en partie au moins et de préférence uniquement à partir de ladite face supérieure. De préférence, la couche tampon est disposée directement au contact de la face supérieure du tronçon cristallin ou au contact de la face supérieure du tronçon formé par la couche d’amorçage.
Si le sommet du plot, c’est-à-dire la face supérieure du plot découverte, est formé par le tronçon cristallin, alors on fait croître par épitaxie les cristallites directement au contact de la couche cristalline. Si le sommet du plot est formé par la couche d’amorçage, alors on fait croître par épitaxie les cristallites directement au contact de la couche d’amorçage. Si le sommet du plot est formé par la couche tampon, alors on fait croître par épitaxie les cristallites directement au contact de la couche tampon. De préférence, la couche d’amorçage est disposée directement au contact de la face supérieure du tronçon cristallin.
Selon un exemple, au moins l’une parmi la couche tampon et la couche d’amorçage conserve une épaisseur constante au cours de l’étape de croissance par épitaxie.
Selon un exemple, fournir ledit empilement comprend fournir un substrat élaboré de type silicium sur isolant (SOI) comprenant un substrat de base surmonté successivement d’une couche d’oxyde formant ladite couche de fluage et d’une couche semi conductrice formant ladite couche cristalline.
Selon un exemple, le tronçon de fluage présente une hauteur e220telle que e220≥ 0.1xdplot, dplotétant le diamètre du plot ou plus généralement la distance bord à bord du plot prise, au niveau du tronçon de fluage et dans une direction parallèle à un plan (xy) dans lequel s’étend principalement une face supérieure du substrat, de préférence e220≥ 1xdplot. Ces valeurs, permettent d’obtenir une déformation suffisante pour réduire les contraintes au niveau du joint de grain.
Selon un exemple, les plots présentent une hauteur Hplot, et dans lequel deux plots adjacents sont distants d’une distance D, telle que : Hplot / D < 2 et de préférence Hplot/ D ≤ 1.
Selon un exemple, le tronçon cristallin est à base de silicium et de préférence le tronçon cristallin est en silicium.
Le tronçon cristallin peut être aussi à base de matériaux autres que le Si et qui permettent l’épitaxie de matériaux nitrures. Par exemple, le tronçon cristallin peut être à base de SiC ou de Al203.Ces matériaux sont en outre utilisables sous la forme de SiCOI (SiC on Insulator, c’est-à-dire de SiC sur isolant) ou de SOS (silicium sur saphir).
Selon un exemple de réalisation la couche cristalline ayant servie à former le tronçon cristallin est une couche mono-cristalline.
Selon un exemple de réalisation, la couche de fluage est au contact direct avec le substrat. La couche de fluage est au contact direct du tronçon cristallin. Selon un exemple de réalisation, la couche de nitrure formant chaque vignette que l’on réalise par coalescence de cristallites est au contact direct du tronçon cristallin. Selon un autre mode de réalisation, on prévoit au moins une couche intermédiaire entre le tronçon cristallin et la couche de nitrure que l’on réalise par coalescence de cristallites et qui forme une vignette. Cette couche intermédiaire forme typiquement la couche tampon.
Ainsi, la couche de fluage et la couche cristalline sont différentes. La couche de fluage présente une température de transition vitreuse. Elle est donc faite d’un matériau à transition vitreuse et présente le comportement des matériaux à transition vitreuse. Ainsi, la couche de fluage n’est pas cristalline. Elle est faite d’un matériau visqueux ou vitreux, par exemple d’un oxyde. La couche de fluage et la couche cristalline ne sont pas faites du même matériau.
Selon un exemple de réalisation, la couche de fluage présente une épaisseur e220inférieure à 500nm (10-9mètres). Elle est de préférence comprise entre 50 nm et 500 nm et de préférence entre 100 nm et 150 nm.
Selon un exemple de réalisation, la couche cristalline présente une épaisseur comprise entre 2 nm (10-9mètres) et 10 µm (10-6mètres) et de préférence entre 5nm et 500 nm et de préférence entre 10 nm et 50nm.
Selon un exemple de réalisation, on fait croitre par épitaxie des cristaux sur tous les plots.
Selon un exemple de réalisation, le rapport V/III des flux dans le réacteur de dépôt par épitaxie (les flux étant par exemple mesurés en sccm) dudit matériau comprenant du nitrure (N) et au moins l’un parmi le gallium (Ga), l’Indium (In) et l’aluminium (Al) est de l’ordre de 2000.
Selon un exemple de réalisation, le nitrure des vignettes est un nitrure de gallium (GaN). Selon un autre mode de réalisation, le nitrure des vignettes est à base de nitrure de gallium (GaN) et comprend en outre de l’aluminium (Al) et/ou de l’indium (In).
Selon un autre mode de réalisation, le matériau formant le nitrure (N) des vignettes est l’un quelconque parmi: le nitrure de gallium (GaN), le nitrure d’indium (InN), le nitrure d’aluminium (AlN), le nitrure d’aluminium gallium (AlGaN), le nitrure d’indium gallium (InGaN), le nitrure d’aluminium gallium indium (AlGaInN), le nitrure d’aluminium indium (AlInN), le nitrure d’aluminium indium Gallium (AlInGaN).
Selon un exemple, l’étape de formation des plots comprend la gravure de la couche cristalline et la gravure d’une portion seulement de la couche de fluage de manière à conserver une portion de la couche de fluage entre les plots.
Selon un exemple, l’étape de formation des plots est effectuée de sorte que dcristallite / dplot≥ k3, avec k3 = 3, dplotétant la dimension maximale de la section du plot prise dans une direction parallèle à un plan (xy) dans lequel s’étend principalement une face supérieure du substrat (plot ou plus généralement la distance bord à bord du plot, c’est-à-dire la dimension maximale du plot quelle que soit la forme de sa section), dcristallite correspondant à la dimension de la cristallite mesurée selon la même direction que dplot au moment de la coalescence des cristallites.
Des résultats particulièrement efficaces ont été obtenus pour k3 = 3. Selon un exemple 100 ≥ k3 ≥ 3. De préférence, 50 ≥ k3 ≥ 3. De préférence, 5 ≥ k3 ≥ 3.
Cette caractéristique permet aux tronçons de fluage de se déformer pour encaisser de manière particulièrement efficace les contraintes mécaniques qui naissent lorsque deux cristallites adjacentes commencent à coalescer. Ainsi, cette caractéristique contribue efficacement à réduire la densité de défauts au sein des vignettes de nitrure que l’on obtient au final.
De préférence, Pplot/dplot≥ 4, et de préférence Pplot/dplot≥ 5. Selon un exemple qui donne des résultats particulièrement qualitatifs, Pplot/dplot= 5.
Dans la suite de la description, les termes cristaux et cristallites seront considérés comme équivalents.
Il est précisé que dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre » ou « sous-jacent » ou leurs équivalents ne signifient pas « au contact de ». Ainsi par exemple, « le dépôt d’une première couche sur une deuxième couche » ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément y compris de l’air.
Les étapes de formation des différentes couches et régions s’entendent au sens large : elles peuvent être réalisées en plusieurs sous-étapes qui ne sont pas forcément strictement successives.
Les termes « sensiblement », « environ », « de l'ordre de » signifient « à 10% près, de préférence 5% près ».
Plusieurs modes de réalisation de l’invention mettant en œuvre des étapes successives du procédé de fabrication sont décrits ci-après. Sauf mention explicite, l’adjectif « successif » n’implique pas nécessairement, même si cela est généralement préféré, que les étapes se suivent immédiatement, des étapes intermédiaires pouvant les séparer.
Par ailleurs, le terme « étape » s’entend de la réalisation d’une partie du procédé, et peut désigner un ensemble de sous-étapes.
Par ailleurs, le terme « étape » ne signifie pas obligatoirement que les actions menées durant une étape soient simultanées ou immédiatement successives. Certaines actions d’une première étape peuvent notamment être suivies d’actions liées à une étape différente, et d’autres actions de la première étape peuvent être reprises ensuite. Ainsi, le terme étape ne s’entend pas forcément d’actions unitaires et inséparables dans le temps et dans l’enchaînement des phases du procédé.
Les termes « isolant » ou « diélectrique » qualifie un matériau dont la conductivité électrique est suffisamment faible dans l’application donnée pour servir d’isolant. Dans la présente invention, un matériau diélectrique présente de préférence une constante diélectrique inférieure à 7. Les espaceurs sont typiquement formés en un matériau diélectrique.
Matériaux
On entend par un substrat, une couche, un dispositif, « à base » d’un matériau M, un substrat, une couche, un dispositif comprenant ce matériau M uniquement ou ce matériau M et éventuellement d’autres matériaux, par exemple des éléments d’alliage, des impuretés ou des éléments dopants.
Ainsi, une « couche à base de nitrure » peut être une couche faite uniquement de ce nitrure ou être faite d’un nitrure additionné d'autres espèces ou de dopants.
Par exemple, une couche ou une structure de nitrure faite au moins en partie d’un nitrure (N) obtenu à partir d’au moins l’un parmi le gallium (Ga), l’indium (In) et l’aluminium (Al), peut être une couche ou une structure à base de GaN, d’InN, d’AlN, d’InGaN, d’AlGaN, d’AlInN.
Epaisseur et orientation des figures
Il est précisé que dans le cadre de la présente invention, l’épaisseur d’une couche ou du substrat se mesure selon une direction perpendiculaire à la surface selon laquelle cette couche ou ce substrat présente son extension maximale. Sur les figures, l’épaisseur des couches horizontales est prise selon la verticale, c’est-à-dire selon l’axe z du repère illustré en figures 2A, 3A et 4 par exemple.
Lorsqu’on indique qu’un élément est situé au droit d’un autre élément, cela signifie que ces deux éléments sont situés tous deux sur une même ligne perpendiculaire au plan principal du substrat, soit sur une même ligne orientée verticalement sur les figures.
Dans la description qui suit, sauf indication contraire, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", "latéral", etc., il est fait référence à l'orientation des figures correspondantes, étant entendu que, dans la pratique, les dispositifs et assemblages décrits peuvent être orientés différemment.
Dopage
Dans la présente invention des types de dopage seront indiqués. Ces dopages sont des exemples non limitatifs. L’invention couvre tous les modes de réalisation dans lesquels les dopages sont inversés. Ainsi, si un exemple de réalisation mentionne pour une première zone un dopage de type p et pour une deuxième zone un dopage de type n, la présente description décrit alors, implicitement au moins, l’exemple inverse dans lequel la première zone présente un dopage de type n et la deuxième zone un dopage de type p.
De manière conventionnelle, un dopage n+ signifie qu’il s’agit d’un dopage de type n (dopage par des charges négatives) et dont la teneur en espèce dopante est supérieure ou égale à 1 atome de l’espèce dopante pour moins de 1000 atomes du semi-conducteur et de préférence pour moins de 10 à 100 atomes du matériau formant la couche semi-conductrice. De même, un dopage noté p+ signifie qu’il s’agit d’un dopage de type p (dopage par des charges positives) et dont la teneur en espèce dopante est supérieure ou égale à 1 atome de l’espèce dopante pour moins de 1000 atomes du semi-conducteur et de préférence pour moins de 10 à 100 atomes du matériau formant la couche semi-conductrice.
Dans la présente demande de brevet, un dopage noté n englobe tous les dopages par porteurs de charges négatives quelle que soit la teneur du dopage. Ainsi, un dopage n comprend les teneurs en dopage n+ et les teneurs en dopage n inférieures au dopage de type n+. De même, un dopage noté p englobe tous les dopages par porteurs de charges positives quelle que soit la teneur du dopage. Ainsi, un dopage p comprend les teneurs en dopage p+ et les teneurs en dopage p inférieures au dopage de type p+.
Une électrode est configurée pour réaliser un contact ohmique avec la couche avec laquelle elle est en contact. Une électrode peut par exemple être l’un parmi une source, un drain, une grille d’un transistor. La première électrode forme une anode. La deuxième électrode forme la cathode.
Afin de décrire en détail des exemples de mise en œuvre de l’invention :
  • un exemple de procédé de réalisation de vignettes va être décrit en référence aux figures 2A à 2F,
  • ensuite des exemples de composants verticaux et de procédés de réalisation de ces composants à partir de vignettes seront décrits en référence aux figures 3A à 13G.
Un exemple de procédé de formation de vignettes en matériau III-N va maintenant être décrit en référence aux figures 2A à 2F.
Comme illustré en , on fournit un empilement comprenant au moins un substrat de base 100, surmonté successivement d’une couche de fluage 200 et d’une couche cristalline 300. Ainsi la couche de fluage 200 est disposée entre le substrat de base 100 et la couche cristalline 300.
Selon un exemple de réalisation, le substrat de base 100 est à base de silicium, amorphe ou cristallin. Il assure la tenue mécanique de l’empilement.
La couche cristalline 300 présente une face inférieure en regard de la couche de fluage 200 et une face supérieure dont la fonction est de servir de couche de base pour faire croître des vignettes 550, 550 de nitrure. Par exemple, la couche que l’on souhaite obtenir au final est une couche de nitrure de gallium GaN. Selon un exemple de réalisation, la couche cristalline 300 est à base de silicium monocristallin. Alternativement la couche cristalline 300 peut être à base de SiC ou de Al203.
De préférence, la couche de fluage 200 est faite d’un matériau visqueux. La couche de fluage 200, présente une température de transition vitreuse. Elle présente le comportement des matériaux à transition vitreuse. Comme tous les matériaux présentant une température de transition vitreuse, la couche de fluage 200, sous l’effet d’une élévation de température, se déforme sans rompre et sans reprendre sa position initiale après une baisse de température. Au contraire, la couche cristalline 300 ne présente naturellement pas de transition vitreuse. La couche cristalline se déforme, puis se disloque et peut rompre. Par conséquent, la couche de fluage 200 et la couche cristalline 300 sont différentes. La couche de fluage 200 n’est pas cristalline.
La couche de fluage 200 est faite d’un matériau amorphe tel qu’un oxyde, de préférence un oxyde de silicium SixOy, tel que le SiO2. Le rôle de cette couche sera explicité dans la suite de la description.
De manière avantageuse mais non limitative, cet empilement comprenant le substrat de base 100, la couche de fluage 200 et la couche cristalline 300 constitue un substrat de type semi-conducteur sur isolant, de préférence de silicium sur isolant (SOI). Dans ce cas, la couche de fluage 200 est formée par la couche d’oxyde enterré (BOX) du substrat SOI.
Selon un exemple de réalisation avantageux illustré en , on dépose, par épitaxie sur la face supérieure de la couche cristalline 300, une couche tampon 400. Lorsque les vignettes 550, 550 que l’on souhaite obtenir au final sont formées de GaN et que la couche cristalline 300 est une couche à base de silicium, cette couche tampon 400 est typiquement en nitrure d’aluminium (AlN). Cela permet d’éviter le phénomène dit de «Melt-back etching» (gravure par refusion), généré par la très forte réactivité entre le silicium et le gallium aux températures usuelles d’épitaxie (1000/1100°C) et qui conduit à dégrader très fortement les vignettes 550, 550 de GaN.
Typiquement, l’épaisseur de la couche d’AlN est comprise entre 10 et 100 nanomètres (10-9mètres).
Comme illustré en , on peut également déposer par épitaxie, sur la face supérieure de la couche tampon 400, une couche d’amorçage 500. Cette couche d’amorçage 500 a pour fonction de faciliter la reprise de croissance des cristallites 510 lors des étapes suivantes. Dans ce cas, c’est à partir d’une face supérieure de la couche d’amorçage 500 que se produit en partie au moins la croissance par épitaxie des cristallites 510A1-510B4, les cristallites étant illustrées en . Cette couche d’amorçage 500 est de préférence réalisée dans le même matériau que celui des vignettes 550, 550 que l’on souhaite obtenir au final. Typiquement, lorsque le matériau des vignettes 550, 550 est du nitrure de gallium GaN, la couche d’amorçage 500 est également en GaN. Cette couche d’amorçage 500 présente typiquement une épaisseur comprise entre 50 et 200 nanomètres.
On notera que les couches 400 et 500 sont uniquement optionnelles. Ainsi, selon des modes de réalisation non illustrés en -2F, on pourra prévoir uniquement la couche tampon 400 ou uniquement la couche d’amorçage 500, ou encore aucune de ces deux couches 400 et 500.
Comme illustré en , on forme ensuite des plots 1000A1-1000B4 à partir de l’empilement. Ces plots sont obtenus par gravure de l’empilement jusque dans la couche de fluage 200, une partie au moins de la gravure s’étendant au sein de la couche de fluage 200.
Pour former les plots par gravure, on pourra recourir aux nombreuses techniques de gravure connues de l’homme du métier. On pourra notamment utiliser les techniques classiques de lithographie, telles que les techniques de photolithographie comprenant la formation d’un masque, par exemple en résine, puis le transfert des motifs du masque dans l’empilement. On pourra également recourir aux techniques de lithographie par faisceau d’électrons (e-beam) ou aux techniques d’impression nanométrique.
Par souci de concision et de clarté, seuls quatre plots 1000A1-1000A4 sont représentés sur les figures pour supporter une même vignette 550. Naturellement, une vignette 550 peut être formée sur un nombre supérieur de plots. Comme cela sera décrit par la suite, le nombre de plots ainsi que leur période sera adaptée en fonction de la taille voulue pour le dispositif micro-électronique, tel qu’un transistor de puissance, une diode p-i-n ou une diode Schottky par exemple, que l’on souhaite réaliser à partir de cette vignette.
Ces plots 1000A1-1000B4 sont de faibles dimensions et peuvent être qualifiés de nano-plots ou de nano-piliers. Typiquement, la dimension maximale de la section des plots, prise dans un plan parallèle au plan xy du repère orthogonal xyz ou au plan de la face supérieure du substrat de base 100, est comprise entre quelques dizaines et quelques centaines de nanomètres. Cette dimension maximale de la section des plots est référencée dplot en . Si les plots sont de section circulaire, cette dimension maximale dplot correspond au diamètre des plots. Si les plots sont de section hexagonale, cette dimension maximale dplot correspond à la diagonale ou au diamètre du cercle passant par les angles de l’hexagone. Si ces plots sont de section rectangulaire ou carrée cette dimension maximale dplot correspond à la plus grande diagonale ou au côté du carré. On peut prévoir que tous les plots ne présentent pas la même dimension, en particulier par la même section. De préférence, dplot est comprise entre 10 et 1000 nanomètres et de préférence entre 20 et 150 nm et de préférence entre 50 et 100 nm par exemple de l’ordre de 50 nm ou de 100 nm.
Les plots 1000A1-1000B4 ne sont pas tous répartis de manière régulière à la surface du substrat de base 100. Les plots 1000A1-1000B4 forment des ensembles 1000A, 1000B de plots, chaque ensemble comprenant une pluralité de plots. Les plots 1000A1-1000A4 formant un même ensemble 1000A définissent un réseau de plots distant du réseau de plots 1000B1-1000B4 formant un autre ensemble 1000B.
Ainsi, les plots adjacents 1000A1-1000A4 d’un même ensemble 1000A sont distants d’une distance D. Les plots adjacents 1000A4-1000B1 appartenant à deux ensembles 1000A, 1000B distincts sont séparés d’une distance W1. Les distances D et W1 sont prises dans des plans parallèles au plan xy et sont illustrées en . Comme cela sera expliqué par la suite, les plots 1000A1-1000A4 d’un même ensemble 1000A sont destinés à supporter une unique vignette 550 qui sera distante d’une autre vignette 550B supportée par un autre ensemble 1000B de plots 1000B1-1000B4.
On notera que pour une même vignette, la distance D peut varier. Ainsi, les plots 1000A1-1000A4 d’une même vignette 550 peuvent être répartis de manière non périodique. Leur répartition peut ainsi être adaptée pour favoriser la croissance de la vignette ou pour favoriser le détachement contrôlé d’une partie de la vignette par rapport au substrat de base 100. Par exemple, si l’agencement des plots 1000A1-1000A4 d’une vignette 550 n’est pas périodique, on peut avoir une distance D qui varie pour ces plots 1000A1-1000A4 de plus ou moins 20% ou de plus ou moins 10% par exemple plus ou moins 10 nm autour d’une valeur moyenne. Selon un exemple, D peut prendre les valeurs suivantes pour une même vignette : 100nm, 90nm, 85nm, 107nm.
Les vignettes 550, 550 formées sur des ensembles de plots 1000A, 1000B répartis de manière non périodique peuvent quant à elles être disposées de manière périodique sur le substrat de base 100.
Selon un exemple de réalisation, les tronçons des plots 1000A1-1000B4, formés dans la couche de fluage 200, présentent une hauteur e220et, au sein d’un même ensemble, deux plots adjacents 1000A1, 1000A2 sont distants d’une distance D, telle que :
  • e220/ D <1, et de préférence e220/ D <1.5. De préférence e220 / D <2.
Selon un exemple de réalisation, les plots présentent une hauteur Hplotet deux plots adjacents sont distants d’une distance D, telle que :
  • Hplot / D <2 , et de préférence Hplot / D <1.5. De préférence Hplot / D ≤ 1.
  • Hplotet e220 sont mesurées selon la direction z. D est mesurée parallèlement au plan xy. Hplot, e220et D sont illustrées en figure 2C.
Comme illustré en , les plots sont gravés à travers toute la couche d’amorçage 500, toute la couche tampon 400 (lorsque ces dernières sont présentes), toute la couche cristalline 300. De préférence, seule une portion 220 de la couche de fluage 200 est gravée. Ce mode de réalisation présente pour avantage d’éviter que lors de l’épitaxie le nitrure des vignettes 550, 550 se développe sur les tronçons de fluage 220. Cette sélectivité de l’épitaxie se rencontre notamment lorsque les vignettes 550, 550 de nitrure que l’on fait croître par épitaxie sont en GaN et que les tronçons de fluage sont en SiO2. Au contraire, si, avec ces mêmes matériaux, la couche de fluage 200 est gravée sur toute son épaisseur, alors, lors de l’épitaxie, le nitrure des vignettes 550, 550 se développe à partir de la face supérieure du substrat de base 100, habituellement formée de silicium. Cette situation n’est évidemment pas souhaitable.
Par ailleurs, il a été observé que le fait de conserver une portion 210 non gravée de la couche de fluage 200 permet de faciliter le fluage du tronçon 220, en particulier lorsque les cristallites sont désorientées en twist, c’est-à-dire dans des plans principaux d’extension des vignettes 550, 550 que l’on souhaite obtenir. Ces plans principaux d’extension des vignettes 550, 550 sont parallèles au plan xy du repère xyz.
De manière préférée, l’épaisseur e220 gravée, et formant donc la hauteur du tronçon de fluage 220, est égale à au moins la moitié de l’épaisseur de la couche de fluage 200. Cela permet d’avoir une très bonne réorientation des cristallites lors de la formation de joints de grains.
La illustre la formation de cristallites 510A1-510B4 par croissance épitaxiale à partir de la couche d’amorçage 500 (ou de la face supérieure de la couche cristalline 300 lorsque les couches 400 et 500 sont absentes).
Comme illustré sur cette , les plots 1000A1-1000B4 supportent chacun une cristallite 510A1-510B4 portée par un empilement de tronçons 400A1-400B4, 300A1-300B4, 220A1-220B4. Les tronçons s’étendent selon la direction principale d’extension du plot, c’est-à-dire verticalement (z) sur les figures 2A à 2F.
Quel que soit le mode de réalisation retenu, c’est-à-dire avec ou sans couche d’amorçage 400 et avec ou sans couche tampon 500, la croissance par épitaxie des cristallites 510A1-510B4, s’effectue en partie au moins ou uniquement à partir de la face supérieure du plot 1000A1-1000B4, également désignée sommet 1010 du plot. Ainsi, cette face supérieure est formée soit par le tronçon cristallin 300A1-300B4, soit par le tronçon formé par la couche d’amorçage 400A1-400B4, soit par le tronçon formé par la couche tampon. Cela permet notamment d’obtenir rapidement des cristallites 510A1-510B4 d’épaisseur importante.
On remarquera que les faces supérieures de la couche tampon 400 et de la couche d’amorçage 500, c’est-à-dire les faces tournées au regard de la couche des vignettes 550, 550 que l’on souhaite faire croître, présentent des polarités de type Gallium (Ga), et non pas azote (N), ce qui facilite considérablement l’obtention de vignettes 550, 550 de nitrure épitaxié de grande qualité.
La croissance des cristallites 510A1-510B4 se poursuit et s’étend latéralement, en particulier selon des plans parallèles au plan xy. Les cristallites 510A1-510B4 d’un même ensemble 1000A de plots 1000A1-1000A4 se développent jusqu’à coalescer et former un bloc ou vignettes 550, 550 comme illustré en .
Autrement dit, et comme cela ressort clairement des figures, chaque vignette 550, 550 s’étend entre plusieurs plots 1000A1-1000A4. Chaque vignette 550, 550 forme une couche continue de matériau III-N.
Cette croissance des cristallites 510A1-510B4 ne s’étend pas vers le bas. Par ailleurs, cette croissance est sélective en ce qu’elle n’a pas lieu sur la couche de fluage 200 typiquement faite d’un oxyde. En ce sens, la croissance des cristallites 510A1-510B4 s’effectue selon le principe de pendeo-épitaxie.
On notera qu’il est particulièrement avantageux de graver les plots 1000A1-1000B4 après formation par épitaxie de la couche tampon 400 et de la couche d’amorçage 500 (lorsque ces couches sont présentes). En effet, si l’une de ces couches 400, 500 était déposée après gravure, elle se formerait en partie au moins entre les plots 1000A1-1000B4 sur la face supérieure de la couche de fluage 200. Dans le cas où le nitrure épitaxié est du GaN, que la couche de fluage 200 est du SiO2, alors, à la température du dépôt par épitaxie, la croissance épitaxiale des vignettes 550, 550 de nitrure ne s’effectuerait pas de manière sélective mais aurait au contraire également lieu entre les plots 1000A1-1000B4, ce qui naturellement n’est pas souhaitable.
De manière particulièrement avantageuse, la température Tépitaxieà laquelle on effectue l’épitaxie est supérieure ou de l’ordre de la température Ttransition vitreusede transition vitreuse de la couche de fluage 200. Ainsi, lors de l’épitaxie, les tronçons de fluage 220A1-220A4 sont portés à une température qui leur permet de se déformer.
Par conséquent, si les cristallites 510A1-510A2 portées par deux plots 1000A1-1000A2 adjacents sont désorientées l’une par rapport à l’autre, lors de la coalescence de ces deux cristallites, le joint 560 formé à leur interface, habituellement désigné joint de grains ou joint de coalescence, se formera sans dislocation pour rattraper ces désorientations. L’emplacement approximatif du joint 560 est illustré en . La déformation des tronçons de fluage 220 permet ainsi de rattraper ces désorientations et d’obtenir des vignettes 550, 550 sans ou avec très peu de dislocations aux joints de coalescence.
Ainsi, à l’issue de l’étape 2E, on obtient une pluralité de vignettes 550, 550, chaque vignette 550 étant supportée par les plots 1000A1-1000A4 d’un même ensemble 1000A de plots. Deux vignettes adjacentes 550, 550 sont séparées d’une distance W2, W2 étant la distance la plus faible prise entre ces deux vignettes. W2 est mesurée dans le plan xy.
W2 dépend de W1, de la durée et de la vitesse de la croissance épitaxiale. W2 est non nulle. W2 < W1.
On note dvignettela dimension maximale d’une vignette mesurée parallèlement au plan xy. Ainsi, dvignette correspond à la dimension maximale d’une projection de la vignette dans un plan parallèle au plan xy. De préférence 0.8 µm ≤ dvignette ≤ 1000 µm et de préférence 1 µm ≤ dvignette ≤ 200 µm. dvignettedépend de la vitesse et de la durée de la croissance épitaxiale ainsi que du nombre, de la dimension et du pas pplotdes plots d’un même ensemble. Pour réaliser des MOSFETs verticaux, dvignette sera par exemple de l’ordre de quelques dizaines de µm.
La illustre un mode de réalisation non limitatif dans lequel on réalise au sein de la couche en matériau III-N de chaque vignette 550, 550, des couches présentant différents types de dopage. Pour réaliser ces différentes couches dopées au sein de chaque vignette 550, 550, l’homme du métier pourra mettre en œuvre les solutions connues de l’état de la technique. De préférence, le dopage de chacune de ces couches peut être réalisé lors de la croissance par épitaxie des cristallites.
Comme illustré en , on peut prévoir que la vignette 550 présente, depuis sa face arrière 550B tournée au regard du substrat de base 100 et jusqu’à sa face avant 550A, les couches suivantes :
  • une couche 551, en matériau III-N, présentant par exemple un dopage de type n+ ;
  • une couche 552, en matériau III-N, présentant par exemple un dopage de type n- ;
  • une couche 553, en matériau III-N, présentant par exemple un dopage de type p ;
  • une couche 554, en matériau III-N, présentant par exemple un dopage de type n+.
Cet exemple de dopage n’est pas limitatif. Par exemple, les caractéristiques, étapes et effets techniques décrits ci-dessus sont parfaitement applicables à des couches de matériau III-N présentant certaines seulement de ces couches 551-554, ou présentant une autre combinaison de couches, ou présentant encore des couches additionnelles.
Dans les exemples illustrés en figures 2A-2F, la couche 551 est la couche formée par coalescence des cristallites qui croissent par épitaxie sur les plots 1000. Selon un autre mode de réalisation, la couche formée par coalescence des cristallites qui croissent par épitaxie sur les plots 1000 est une couche initiale, référencée 550i en , différente de la couche 551. Ce dernier mode de réalisation a pour avantage de contrôler plus précisément les dopages de la couche 551. Tous les modes de réalisation décrits ci-dessus et ci-dessous sont parfaitement remplaçables par des modes de réalisation avec ou sans couche initiale 550i entre les plots et la première couche 551.
Exemples de caractéristiques pour réduire les dislocations au niveau des joints de coalescence
De manière générale, pour obtenir une coalescence des cristallites sans dislocation, on peut ajuster les paramètres suivants :
Les propriétés de « rupture mécanique » du matériau formant le tronçon de fluage à haute température sous des contraintes relativement faibles de 500MPa.
La taille dplotsuffisamment petite des plots 1000A1-1000A4 de support comparée à la distance D entre les plots d’un même ensemble 1000A, permet de créer une contrainte dans le tronçon de fluage qui soit, pour un couple de rotation donné, supérieure à la contrainte de rupture.
Par ailleurs, comme indiqué ci-dessus, on veillera à ce que la température d’épitaxie Tépitaxierende possible le fluage du tronçon de fluage 220. En pratique, Tépitaxie ≥ 600°C (dans le cadre d’une épitaxie par jets moléculaires), Tépitaxie ≥ 900°C et de préférence Tépitaxie≥ 1000°C et de préférence Tépitaxie ≥ 1100°C. Ces valeurs permettent de réduire de manière particulièrement efficace les défauts dans la vignette ou la couche épitaxiée lorsque la couche de fluage est en SiO2. En pratique, Tépitaxie≤ 1500°C.
Afin de faciliter la formation de joints de coalescence 560 sans dislocation, il sera préférable d’appliquer les conditions suivantes :
Tépitaxie ≥ k1 x Ttransition vitreuse, avec k1 = 0.8, de préférence k1 = 1 et de préférence k1 = 1,5.
Selon un exemple de réalisation, Tépitaxie≤ k2x Tfusion min, Tfusion minétant la température de fusion la plus faible parmi les températures de fusion des tronçons formant le plot. Il s’agit principalement du tronçon cristallin et du tronçon de fluage. Selon un exemple de réalisation, k2 = 0.9. Cela permet d’éviter une diffusion des espèces du matériau dont la température de fusion est la plus faible.
Ainsi, dans le cas où le plot est formé de tronçons de fluage en SiO2 et de tronçons cristallins en silicium, Tépitaxie≤ 1296°C. En effet, Tfusion minest égale à la température de fusion du silicium puisque la température de fusion du silicium est égale à 1440°C et la température de fusion du SiO2est égale à 1970°C.
Avantageusement, l’étape de formation des plots 1000A1-1000A4 est effectuée de sorte que dcristallite / dplot≥ k3, dplotétant la dimension maximale de la section du plot 1000A1-1000A4 prise dans une direction parallèle au plan dans lequel s’étend la face supérieure substrat de base 100. Ainsi dplotcorrespond à la dimension maximale d’une projection du plot dans le plan xy. dcristallite correspond à la dimension de la cristallite mesurée selon la même direction que dplot au moment de la coalescence des cristallites 510A1-510B4.
Selon un exemple 100 ≥ k3 ≥ 1.1. De préférence, 50 ≥ k3 ≥ 1.5. De préférence, 5 ≥ k3 ≥ 2.
Selon un exemple k3 ≥ 3, de préférence 100 ≥ k3 ≥ 3. De préférence, 50 ≥ k3 ≥ 3. De préférence, 5 ≥ k3 ≥ 3.
Cette caractéristique permet aux tronçons de fluage de se déformer pour encaisser de manière particulièrement efficace les contraintes mécaniques qui naissent lorsque deux cristallites adjacentes commencent à coalescer. Ainsi, cette caractéristique contribue efficacement à réduire la densité de défauts au sein des vignettes 550, 550 de nitrure que l’on obtient au final.
Exemples de réalisation d’un composant vertical à partir de vignettes en matériau III-N
Un premier exemple de réalisation d’un composant vertical à partir de vignettes épitaxiées va maintenant être décrit en détail en référence aux figures 3A à 3J.
Une première étape consiste à fournir un empilement comprenant le substrat de base 100 supportant plusieurs vignettes 550. Chacune de ces vignettes 550 comprend une couche de matériau III-N formée de plusieurs sous-couches, chaque sous-couche présentant des dopages de types différents. Le procédé selon l’invention ne se limite pas à un certain nombre de couches dopées, à certains types de dopage ou encore à une certaine combinaison de dopages.
Comme illustré en , on réalise une couche d’encapsulation 600 qui recouvre les vignettes 550. Cette couche d’encapsulation 600 recouvre la fois la face arrière 550B ainsi que la face avant 550A des vignettes 550. Cette couche d’encapsulation 600 a pour fonction de stabiliser les vignettes 550 avant les étapes technologiques suivantes. Par ailleurs, elle protège la face avant 550A.
Cette couche d’encapsulation 600 est par exemple une couche diélectrique, déposée par centrifugation. Typiquement, il s’agit d’une couche de SOG (acronyme du vocable anglais Spin On Glass, signifiant verre centrifugé), comprenant essentiellement du SiO2et éventuellement d’autres espèces.
Comme illustré en , un substrat sacrificiel 700 est ensuite rapporté sur la couche d’encapsulation 600. Cette couche d’encapsulation 600 a ainsi également pour fonction de former une surface facilitant la fixation, par exemple par collage, avec le substrat sacrificiel 700.
Comme illustré en , on retourne ensuite l’ensemble comprenant les deux substrats 100, 700 ainsi que les vignettes 550 maintenues dans la couche encapsulation 600.
Les étapes suivantes visent à rendre accessible la vignette 550 en matériau III-N, comme illustré en . Plus précisément, on cherche à rendre accessible la couche 551 qui définit la face arrière 550B de la vignette 550 du composant vertical. De préférence, cette première couche 551 est dopée n+. Cela permet d’assurer une bonne connexion électrique avec l’électrode qui sera à son contact.
Pour cela, selon un premier mode de réalisation, on retire le substrat de base 100, comme illustré en . Ensuite, on peut retirer l’ensemble des couches surmontant la face arrière 550B de la vignette 550. Pour cela, on peut procéder à une ou plusieurs des étapes classiques de retrait de matière, prise parmi : une étape de meulage, une étape de polissage mécanico-chimique (CMP), une étape de gravure.
Selon un autre mode de réalisation, illustré en , on peut procéder à une délamination mécanique au niveau des plots 1000. L’application d’une contrainte mécanique permet en particulier de rompre les plots 1000 au niveau des tronçons de fluage 220. On procède ensuite au retrait des différentes couches qui surmontent la face arrière 550B de la vignette 550. Pour cela, on peut recourir à l’une ou à plusieurs des étapes mentionnées ci-dessus de meulage, de CMP ou de gravure.
Comme illustré en , la vignette 550 est ainsi rendue accessible. On peut prévoir de retirer une portion de l’épaisseur de cette vignette ou contraire de s’arrêter sur la face inférieure initiale 550B.
Si, comme indiqué ci-dessus, la vignette 550 présente une couche initiale 550i qui résulte de la coalescence des cristallites 510 sur les plots 1000, et qui n’est pas la couche dopée 551, alors, on retire également cette couche initiale 550i.
Sur l’exemple non limitatif illustré sur cette , chaque vignette 550 présente les couches suivantes depuis la face arrière 550B: une couche 551 dopée n-, une couche 552 dopée p, une couche 553 dopée n+.
Ensuite on réalise une électrode 20 permettant de former un contact ohmique avec la couche 550 en matériau III-N. Cette étape est illustrée en . Pour réaliser cette électrode 20, on peut rapporter une embase électriquement conductrice sur la face accessible des vignettes 550. Il s’agit typiquement d’une plaque ou d’un substrat électriquement conducteur. Il peut aussi s’agir d’une couche conductrice, d’un revêtement conducteur sur une embase ou un support quel qu’il soit.
Comme illustré en , le substrat sacrificiel 700 est ensuite retiré.
Comme illustré en , on réalise ensuite un masque 900 recouvrant partiellement les vignettes 550 en laissant accessible une première zone 550A1 de la face avant 550A des vignettes et en masquant une deuxième zone 550A2 de la face avant 550A des vignettes. Ainsi, pour chaque vignette 550 le masque 900 présente une ou de portions 920 qui recouvrent la deuxième zone 550A2 et une ou des ouvertures 930 qui laissent accessible la vignette 550.
De préférence, la première zone 550A1 s’étend depuis le centre de la face avant 550A des vignettes 550 et la deuxième zone 550A2 entoure la première zone 550A1. Le masque 900 s’étend jusqu’à la périphérie de la face avant 550A et recouvre également les flancs 550C des vignettes 550. Le masque 900 présente également des portions 910 qui s’étendent entre deux vignettes 550 adjacentes.
Le masque 900 est de préférence fait d’un matériau diélectrique. Il peut s’agir de SiO2.
Ce masque 900 peut être formé par gravure partielle de la couche d’encapsulation 600. Alternativement, ce masque 900 peut être formé par un dépôt puis une lithographie, ces deux étapes étant effectuées après retrait de la couche d’encapsulation 600.
Comme illustré en , on dépose un matériau électriquement conducteur dans les ouvertures 930 du masque 900. Ce matériau conducteur forme une électrode 10 pour le composant vertical.
Le composant vertical présente alors une première électrode 10 et une deuxième électrode 20. Un courant passant de l’une de ces électrodes à l’autre traverse ainsi l’épaisseur de la couche de matériau III-N de la vignette 550.
Sur l’exemple non limitatif illustré, le composant vertical est un transistor. L’électrode 10 fait office de source, l’électrode 20 fait office de drain. On réalise également une étape additionnelle et optionnelle pour former une électrode 30 additionnelle faisant office de grille. Pour cela, on dépose une couche électriquement conductrice, formant typiquement le métal de grille. Cette électrode 30 est déposée entre les vignettes 550 et recouvre une partie des portions 920 du masque 900. Ainsi, l’électrode 30 comprend :
  • une portion 30A qui recouvre une partie des portions 920 du masque 900,
  • une portion 30B qui recouvre le masque 900 sur les flancs 550C des vignettes,
  • une portion 30C qui recouvre le masque 900 entre les vignettes 550.
Ainsi, dans le mode de réalisation non limitatif décrit ci-dessus, la grille est déposée sur les composants verticaux, sans être gravée. Ainsi, le procédé proposé permet de préserver les caractéristiques de la grille car on ne la grave pas. Cela permet d’améliorer considérablement les performances des composants de puissance. En particulier, cela permet d’améliorer la tension de seuil, la mobilité dans le canal et de réduire le piégeage dans l’oxyde ce qui a un impact sur la tension de seuil et sa fiabilité. Par ailleurs, la grille peut présenter une épaisseur faible.
Par exemple, les plots 1000 d’un même ensemble forment une structure en nid d’abeilles également désigné réseau en nid d’abeilles. Par exemple, chaque plot 1000 présente une forme hexagonale.
Il ressort clairement de l’exemple non limitatif décrit ci-dessus que le procédé proposé permet de s’affranchir des inconvénients associés à la gravure de délimitation des différents composants verticaux. De manière particulièrement avantageuse, les vignettes en matériau III-N correspondent chacune dans leur forme et leur dimension à l’une des électrodes du composant vertical, par exemple à la source d’un transistor vertical. Par ailleurs, du fait de leur procédé de réalisation, le matériau des vignettes est complètement relaxé et ne contient que très peu de dislocations. Le taux de dislocation est typiquement inférieur à 1E8 /cm². De préférence il est inférieure à 1E7 /cm², de préférence il est de l’ordre de 1E6/cm².
Le procédé proposé permet ainsi d’obtenir un composant vertical, ici un transistor, à base d’un matériau III-N présentant une épaisseur importante, une grande pureté et une faible densité de dislocations.
Par ailleurs, un avantage considérable du procédé proposé est la réduction de coût de revient et l’augmentation de diamètre des plaques par rapport aux solutions basées sur des plaques de GaN freestanding ou bulk (autoportantes ou massives), qui n’existent qu’en diamètre inférieur ou égale à 100mm. Actuellement la solution la plus connue pour fabriquer les plaques GaN freestanding est l’épitaxie de couches par HVPE (Hybrid Vapor Phase Epitaxy - épitaxie en phase vapeur hybride) sur substrat comme le saphir. La croissance se fait de façon à diminuer la densité de dislocations en surface, et pour avoir une couche finale qui fait quelques centaines de µm d’épaisseur. Avec ces solutions connues, le substrat saphir peut donc être retiré, en laissant une couche de GaN qui pourrait être utilisée comme plaque. Cette solution est longue et couteuse. En outre elle est difficile à mettre en œuvre sur des plaques de grand diamètre.
A contrario, en réalisant une croissance de vignettes comme indiqué ci-dessus en référence aux figures 2A à 2F, il est possible d’obtenir des plaques de silicium de 200mm ou 300mm. Avec ces vignettes on peut faire des couches de GaN très épaisses avec une faible densité de dislocations, permettant la fabrication de composants verticaux. Un avantage supplémentaire de travailler sur des plaques 200/300mm est de donner accès aux technologies très avancées qui n’existent pas pour les plaques de diamètre de 100mm. Par ailleurs, d’une manière générale dans l’industrie de la micro-électronique, l’augmentation de taille des plaques a comme intérêt de diminuer le cout pas puce et donc par produit, et d’augmenter le rendement pour chaque plaque, surtout pour les gros composants, comme les composants verticaux de puissance.
Les figures 5A à 5D illustrent d’autres structures de composants que l’on peut obtenir en mettant en œuvre le procédé selon l’invention.
Les structures de ces figures 5A à 5D sont de préférence réalisées à partir d’une vignette 550 comme celle illustrée en .
La vignette 550 de la peut être obtenue en mettant en œuvre le procédé décrit ci-dessus en référence aux figures 2A à 2F. Cette vignette 550 comporte les couches 550i, 551, 552, 553, 554 décrites précédemment. Comme mentionné ci-dessus, il est possible d’obtenir une vignette dépourvue de la couche initiale 550i.
La illustre un transistor vertical proche de celui illustré en . En effet, ce transistor vertical comprend :
  • une source 10 et un drain 20 disposés respectivement sur les faces 550A et 550B de la couche en matériau III-N, la face 550A étant formée par la quatrième couche 554 et la face 550B étant formée par la première couche 551,
  • une grille 30 disposée sur les flancs 550C de la vignette et entourant ainsi la couche en matériau III-N sur une partie au moins de sa hauteur.
Sur cet exemple, la grille 30 est directement au contact des couches 553 et 554. Elle n’est pas au contact de la couche 552.
La illustre un autre exemple de transistor vertical dans lequel la grille 30 est gravée à travers au moins certaines des couches dopées du matériau III-N. Dans cet exemple la grille 30 traverse les couches 554 et 553. La source 10 s’étend sur la face avant 550A et entourant la grille 30. Naturellement, la source 10 est disposée à distance de la grille 30 pour éviter tout court-circuit.
Les figures 5C et 5D illustrent des composants verticaux proches de ceux illustrés sur les figures 5A et 5B respectivement à la différence que des portions latérales des couches 553 et 554 recouvrent une partie des flancs 552F de la couche 552. Les portions de couches 553 et 554 qui recouvrent les flancs 552F sont référencés 553A et 554A.
La croissance sur des plots, mesa ou ilots s’effectue bien souvent sur toutes les surfaces, avec une vitesse plus ou moins importante, selon les conditions de croissance et l’orientation des flancs de la couche en matériau III-N. Cela pourrait être problématique pour la croissance de la jonction p-n en surface de la vignette 550. En effet pendant la croissance de ces couches en surface, on pourrait avoir également la croissance d’une jonction p-n sur les flancs. Bien que cette épaisseur soit habituellement faible, cette jonction pourrait donner des chemins de conduction non maitrisés et générer un courant de fuite important car il serait alors difficile de le contrôler avec la grille. Les performances du transistor seraient alors fortement détériorées.
Dans le cadre de la présente invention, il est possible de tirer avantage de cet aspect. En effet, si les épaisseurs e553A et e554A du matériau III-N (typiquement des couches p et n, de préférence pGaN et nGaN) sont bien ciblées, avec le bon dopage, on peut assurer que la jonction soit complètement déplétée. Les couches 553A, 554A qui croissent sur les flancs 552F n’ont alors pas de porteurs libres, et présenteront une forte résistivité. Elles formeront alors une barrière empêchant que des électrons ne parviennent en surface des flancs de la vignette 550. Cette jonction p-n désertée fait alors office de couches de passivation pour les flancs de la vignette 550. Cela évite d’avoir à rajouter des couches spécifiques de passivation. Le procédé de réalisation du composant est alors simplifié et son coût de revient réduit.
De préférence, la croissance des couches 553, 554 est effectuée de sorte à ce que les portions latérales 553A et 554A recouvrent toute la hauteur des flancs 552F de la deuxième couche 552. Ainsi, les flancs 552F de la deuxième couche 552 sont entièrement protégés et ne sont plus accessibles.
Dans chacune des modes de réalisation décrits ci-dessus en référence aux figures 4 à 5D, un seul composant et une seule cellule sont réalisées par vignette. Selon un autre mode de réalisation, on peut réaliser plusieurs composants ou plusieurs cellules sur une même vignette. Ainsi, par exemple, on peut prévoir plusieurs grilles à travers au moins certaines des couches dopées du matériau III-N d’une même vignette. Ainsi, la même vignette est au contact de plusieurs grilles. Plusieurs composants sont alors réalisés par vignettes. En effet, notamment pour les technologies MOS, il existe un intérêt à faire plusieurs cellules ou composants sur une même vignette. Un composant peut aussi être composé de plusieurs cellules, chacune avec une grille.
Ce mode de réalisation est particulièrement intéressant si les bords de vignettes ou mesas présentent trop d’impuretés pour avoir un très faible dopage. Dans ce cas, il sera alors intéressant de réaliser de grosses vignettes avec plusieurs cellules pour chaque vignette.
Les paragraphes ci-dessous donnent des détails, pour un exemple de réalisation non limitatif, des différentes couches formant le matériau III-N. Dans cet exemple non limitatif, le matériau III-N est à base de GaN. De préférence le matériau III-N est du GaN.
Par exemple la première couche 551 peut présenter une épaisseur e551 comprise entre 1 et 5µm (10-6 mètres), de préférence comprise entre 1 et 3µm, de préférence de l’ordre de 2µm. Cette première couche 551 présente un dopage de type n+. Cela permet d’assurer une conduction électrique de bonne qualité avec la deuxième électrode 20. Par exemple cette première couche 551 présente un niveau de dopage supérieur ou égal à 5.1017 atomes par centimètre cube (at/cm3) et de préférence de l’ordre de 5.1018 at/cm3. Par exemple la première couche présente un niveau de dopage de préférence de l’ordre de 5.1018 at/cm3.
La deuxième couche 552 peut présenter une épaisseur e552 d’au moins 8µm (10-6 mètres) et de préférence d’au moins 10µm. Ainsi, cette couche 552, relativement épaisse, convient parfaitement bien aux composants de puissance. La deuxième couche 552 présente un niveau de dopage supérieur ou égal à 1.1015 at/cm3 et de préférence de l’ordre de 1.1016 at/cm3. La deuxième couche 552 présente un dopage de type n-.
La troisième couche 553 peut présenter une épaisseur e553 d’au moins 100 nm (10-9 mètres) et de préférence de moins de 1µm. De préférence l’épaisseur e553 est comprise entre 300 et 700 nm. Selon un exemple, l’épaisseur e553 est égale à 500 nm. La troisième couche présente un niveau de dopage supérieur ou égal à 5.1017 at/cm3 et de préférence de l’ordre de 1.1018 at/cm3. Elle présente un dopage de type p.
La quatrième couche 554 peut présenter une épaisseur e554 d’au moins 50 nm (10-9 mètres). De préférence l’épaisseur e554 est comprise entre 50 et 300 nm. De préférence l’épaisseur e554 est de l’ordre de 100 nm. La quatrième couche 554 présente un niveau de dopage supérieur ou égal à 5.1017 at/cm3 et de préférence de l’ordre de 1.1018 at/cm3. Elle présente un dopage de type n+. Cela permet d’assurer une conduction électrique de bonne qualité avec la première électrode 10.
La illustre une autre structure de composants que l’on peut obtenir en mettant en œuvre le procédé selon l’invention. Cette structure est de préférence réalisée à partir d’une vignette 550 comme celle illustrée en .
La vignette 550 de la peut être obtenue en mettant en œuvre le procédé décrit ci-dessus en référence aux figures 2A à 2F. Cette vignette 550 comporte les couches 550i, 551, 552 décrites précédemment. Comme mentionné ci-dessus, il est possible d’obtenir une vignette dépourvue de la couche initiale 550i.
La illustre une diode, par exemple de type Schottky. Ce composant vertical comprend :
  • une électrode, par exemple une anode, faisant par exemple office de source 10 disposée sur la face 550A de la couche en matériau III-N formée par la deuxième couche 552,
  • une électrode, par exemple une cathode, faisant par exemple office de drain 20 disposé sur la face 550B définie par la première couche 551 en matériau III-N.
Selon un exemple non limitatif, les couches 551, 552 présentent les caractéristiques, en termes d’épaisseur et/ou de niveau de dopage, mentionnées ci-dessus à propos du mode de réalisation illustré en figures 5A à 5D.
La illustre une autre structure de composant que l’on peut obtenir en mettant en œuvre le procédé selon l’invention. Cette structure est de préférence réalisée à partir d’une vignette 550 comme celle illustrée en .
La vignette 550 de la peut être obtenue en mettant en œuvre le procédé décrit ci-dessus en référence aux figures 2A à 2F. Cette vignette 550 comporte les couches 550i, 551, 552, 553 décrites précédemment. Comme mentionné ci-dessus, il est possible d’obtenir une vignette dépourvue de la couche initiale 550i.
La illustre une diode, par exemple de type p-i-n. Ce composant vertical comprend :
  • une anode, par exemple une source 10, disposée sur la face 550A de la couche en matériau III-N formée par la troisième couche 553,
  • une cathode, par exemple un drain 20, disposé sur la face 550B définie par la première couche 551 en matériau III-N.
Selon un exemple non limitatif, les couches 551, 552, 553 présentent les caractéristiques, en termes d’épaisseur et/ou de niveau de dopage, mentionnées à propos du mode de réalisation illustré en figures 5A à 5D.
Exemple de réalisation illustré en figures 10A à 10G
En référence aux figures 10A à 10G un autre exemple de réalisation d’un composant vertical va être décrit en détail.
Comme illustré en , une première étape consiste à fournir un empilement comprenant des vignettes 550 soutenues chacune par un ensemble de plots solidaires du substrat de base 100.
Dans cet exemple, chaque vignette correspond à la vignette 550 illustrée en . Néanmoins, l’exemple qui suit convient parfaitement à l’utilisation de vignettes différentes, notamment celles illustrées en , 5C ou 8.
Des premières étapes comprennent l’encapsulation des vignettes dans une couche d’encapsulation 600 et la fixation d’un substrat sacrificiel 700. Ces étapes, dont le résultat est illustré en , correspondent à celles décrites ci-dessus en référence aux figures 3A et 3B.
L’empilement est ensuite retourné comme illustré en .
Les plots sont ensuite retirés et la face arrière 550B de la couche en matériau III-N est mise à nu, comme illustré en . Pour cela, on peut procéder aux étapes décrites ci-dessus en référence aux figures 3D1 à 3E.
La deuxième électrode 20 est ensuite formée. Pour cela, on peut par exemple rapporter une embase conductrice 20 sur la face arrière 550B. Cette étape correspond à celle décrite ci-dessus en référence à la .
La première électrode 10 est ensuite formée. Pour cela, on peut par exemple ouvrir la couche d’encapsulation 600 pour rendre accessibles la face avant 550A de la couche de matériau III-N. Cette étape correspond à celle décrite ci-dessus en référence à la . On notera qu’il est possible de réaliser la première électrode 10 avant la deuxième électrode 20.
Exemple de réalisation illustré en figures 11A à 11D
En référence aux figures 11A à 11D un autre exemple de réalisation d’un composant vertical va être décrit en détail.
Comme illustré en , une première étape consiste à fournir un empilement comprenant des vignettes 550 soutenues chacune par un ensemble de plots solidaires du substrat de base 100.
Dans cet exemple, chaque vignette présente les couches 551 et 552. Ainsi, dans cet exemple, la couche initiale 550i réalisée par coalescence des cristallites au sommet des plots, est directement la première couche fonctionnelle 551. Naturellement, l’exemple qui suit convient parfaitement à l’utilisation de vignettes différentes, notamment à l’une quelconque des vignettes illustrées en , 5C, 6 ou 8.
Une première étape comprend l’encapsulation des vignettes 550 dans une couche d’encapsulation 600.
La première électrode 10 est ensuite formée. Pour cela, on peut par exemple ouvrir la couche d’encapsulation 600 pour rendre accessible la face avant 550A de la couche de matériau III-N. Le résultat de cette étape est illustré en .
Avant ou après la formation de la première électrode 10, on réalise une ouverture 110, à travers le substrat de base 100 et de sorte à rendre accessible la première couche 551 de chaque vignette 550. Cette ouverture 110 peut être réalisée par gravure à travers un masque. Lors de cette gravure, on peut prévoir de retirer les plots qui sont situés au droit de l’ouverture 110. Cette étape est illustrée en .
Comme illustré en , on remplit l’ouverture 110 avec un matériau électriquement conducteur, définissant ainsi la deuxième électrode 20. Dans cet exemple, cette électrode 20 peut être qualifiée de TSV (through silicon via - via traversant le silicium). De préférence, l’ouverture 110 est entièrement remplie. Le dépôt de matériau électriquement conducteur forme de préférence une couche présentant une face inférieure continue servant de base à l’empilement.
On notera que, selon un mode de réalisation alternatif, l’ouverture 110 ainsi que la deuxième électrode 20 peuvent être réalisées avant la formation de la première électrode 10.
Par ailleurs, on notera que la couche d’encapsulation 600 n’est qu’optionnelle. On peut mettre en œuvre ce mode de réalisation avec un via débouchant sur la première couche 551sans nécessairement prévoir de couche d’encapsulation 600.
Ce mode de réalisation présente pour avantage de réduire considérablement le nombre d’étapes. En particulier, il n’est pas nécessaire d’opérer des étapes destinées à retirer les plots. Ce mode de réalisation est aussi intéressant pour assurer une conductivité thermique entre la vignette et le substrat.
Exemple de réalisation illustré en figures 12A à 12E
En référence aux figures 12A à 12E un autre exemple de réalisation d’un composant vertical va être décrit en détail.
Comme illustré en , une première étape consiste à fournir un empilement comprenant des vignettes 550 soutenues chacune par un ensemble de plots solidaires du substrat de base 100.
Dans cet exemple, chaque vignette présente les couches 550i, 551 et 552. Naturellement, l’exemple qui suit convient parfaitement à l’utilisation de vignettes différentes, notamment à l’une quelconque des vignettes illustrées en , 5C, 6 ou 8 ou 11A.
Une première étape comprend l’encapsulation des vignettes 550 dans une couche d’encapsulation 600. Cette étape est illustrée en .
La première électrode 10 est ensuite formée. Pour cela, on peut par exemple ouvrir la couche d’encapsulation 600 pour rendre accessible la face avant 550A de la couche de matériau III-N.
Avant ou après, ou de préférence simultanément à la formation de la première électrode 10, on peut réaliser une électrode servant de grille 30 si le composant vertical est un transistor. Comme illustré sur les figures, on prévoit de préférence que la première électrode 10 entoure la grille 30. Ainsi, la première électrode peut par exemple former sur la face avant 550A, un anneau entourant la grille 30. Pour la réalisation d’au moins une grille 30, on peut prévoir une gravure préalable au sein de la deuxième couche 552 de sorte à ce que la grille 30 pénètre en partie au moins dans cette deuxième couche 552. Le résultat de cette étape est illustré en .
Avant ou après la réalisation de la première électrode 10 et de la grille 30, on réalise la deuxième électrode 20.
Pour cela, une première étape consiste à réaliser un trou également désignée via 111, depuis la face avant 550A de la vignette 550. Ce via 111 s’étend dans la couche en matériau III-N sur une profondeur p111. p111 est configurée de sorte à rendre accessible la première couche 551. Ainsi, p111 est supérieure à la distance séparant la face avant 550A de la première couche 551. Dans cet exemple, cette distance correspond à l’épaisseur e552de la deuxième couche 552. Cette étape est illustrée en .
Un matériau électriquement conducteur est ensuite déposé à l’intérieur du via 111 pour réaliser la deuxième électrode 20 formant un contact électrique avec la première couche 551. Naturellement, on aura au préalable isolé électriquement les parois du via 111 pour éviter toute conduction électrique entre la deuxième électrode 20 et les couches de matériaux III-N surmontant la première couche 551. Dans cet exemple non limitatif, seule la deuxième couche 552 surmonte la première couche 551. La ou les couches d’isolation électrique du via 111 sont référencées 25 en .
Dans cet exemple non limitatif, le composant vertical est un transistor, la première électrode 10 et la deuxième électrode 20 formant alors effectivement le drain est la source.
Cette structure de composant vertical, avec une électrode traversante, ainsi que le procédé de réalisation, sont parfaitement applicables à des composants verticaux autres que des transistors. Pour réaliser une diode par exemple, on pourra procéder aux mêmes étapes, les étapes de réalisation de la grille étant alors naturellement supprimées.
Ce mode de réalisation présente pour avantage de réduire considérablement le nombre d’étapes. En particulier, il n’est pas nécessaire d’opérer des étapes destinées à retirer les plots. Par ailleurs, il autorise les contacts avec les première 10 et deuxième 20 électrodes depuis la même face du composant.
Exemple de réalisation illustré en figures 13A à 13G
En référence aux figures 13A à 13G un autre exemple de réalisation d’un composant vertical va être décrit en détail.
L’étape illustrée en correspond à celle décrite ci-dessus en référence à la .
Un substrat sacrificiel 700 est ensuite rapporté sur la face avant 550A de la vignette 550. Cette étape, illustré en , est donc proche de celle illustrée en , à la différence près que ce substrat sacrificiel 700 est rapporté directement sur les vignettes 550 et qu’il n’y a pas de couche encapsulation 600.
L’empilement est ensuite retourné. Le substrat de base 100 est retiré. Ce retrait peut être effectué de manière mécanique. Lors de ce retrait, la plupart des plots sont cassés, notamment au niveau de leur portion de fluage 220. Cette étape est illustrée en .
Comme illustré en , la première couche 551 du matériau III-N est rendue accessible. Pour cela, les portions restantes des plots sont retirées. L’éventuelle couche initiale 550i est également retirée.
L’électrode 20 est ensuite disposée au contact de la première couche 551. Pour cela, les vignettes 550 sont de préférence fixées à un substrat électriquement conducteur, comme illustré en .
Les figures 13G illustrent le résultat des étapes suivantes. Ces étapes comprennent la formation de la première électrode 10 sur la face avant 550A les vignettes 550 et la formation d’une couche de passivation 610 pour isoler électriquement la vignette 550.
Par rapport aux modes de réalisation des figures 10A à 10G, ce mode de réalisation présente pour avantage de réduire le nombre d’étapes en évitant la formation de la couche d’encapsulation 600.
Au vu de la description qui précède, il apparaît clairement que la présente invention propose une solution particulièrement efficace pour obtenir des composants micro-électroniques verticaux à base d’un matériau III-N présentant une grande pureté, une faible densité de dislocations et une forte épaisseur, typiquement une épaisseur supérieure à 8µm.
Ainsi, l’invention est particulièrement avantageuse pour la réalisation de composants de puissance diodes et transistors en GaN, pour le marché des composants discrets sur des gammes de quelques 100V à quelques kV dans une gamme d’intensité typiquement comprise dans la gamme de 1 Ampères (A) à quelques centaines d’Ampères. D’autres applications sont naturellement envisageables.
L’invention n’est pas limitée aux modes de réalisation décrits ci-dessus.
En particulier, les exemples ci-dessus décrivent certains exemples de couches de matériau III-N formée de plusieurs sous-couches présentant des dopages différents. Le procédé selon l’invention ne se limite pas à un certain nombre de couches dopées, à certains types de dopage ou encore à certaines combinaisons de couches dopées.
Par ailleurs, dans tous les exemples décrits ci-dessus, la première électrode 10 peut être réalisée avant ou après la deuxième électrode 20.

Claims (29)

  1. Procédé de réalisation d’un composant microélectronique dit vertical comprenant au moins une couche à base d’un matériau III-N, le procédé comprenant les étapes successives suivantes:
    • fournir un empilement comprenant une pluralité de plots (1000A1-1000B4) s’étendant depuis un substrat de base (100), les plots (1000A1-1000B4) étant répartis sur le substrat de base (100) de manière à former plusieurs ensembles (1000A, 1000B) de plots (1000A1-1000B4), au moins certains des plots (1000A1-1000B4) de l’ensemble comprenant au moins:
      • un sommet (1010) destiné à former une couche de germination,
      • un tronçon cristallin (300),
      • un tronçon de fluage (220), formé en un matériau présentant une température de transition vitreuse Ttransition vitreuse, le tronçon cristallin (300) surmontant le tronçon de fluage (220),
    • faire croître par épitaxie une cristallite (510A1-510B4) en matériau III-N sur certains au moins des sommets (1010) desdits plots (1000A1-1000B4) et poursuivre la croissance épitaxiale des cristallites (510A1-510B4) jusqu’à coalescence des cristallites (510A1-510B4) portées par les plots (1000A1-1000B4) adjacents d’un même ensemble (1000A, 1000B), de manière à former sur chaque ensemble (1000A, 1000B) une vignette (550, 550) en matériau III-N,
    • interrompre la croissance épitaxiale des cristallites (510A1-510B4) avant que des cristallites (510A1-510B4) appartenant à deux ensembles (1000A, 1000B) distincts n’entrent en coalescence, de sorte à ce que les vignettes (550, 550) de chaque ensemble (1000A, 1000B) soient distantes les unes des autres,
    • le procédé comprenant au moins une étape de dopage du matériau III-N des vignettes (550, 550) de sorte qu’au moins certaines des vignettes (550, 550) comprennent au moins :
      • une première couche (551) à base du matériau III-N et qui présente un premier dopage pris parmi les types de dopage n+, n- et p,
      • une deuxième couche (552) à base du matériau III-N et qui présente un deuxième dopage pris parmi les types de dopage n+, n- et p,
    les types des premier et deuxième dopages étant différents,
    les première (551) et deuxième (552) couches étant empilées dans la vignette (550), selon une direction dite verticale, entre une première face (550A) et une deuxième face (550B) de la vignette (550),
    le procédé comprenant en outre au moins :
    • la réalisation d’une première électrode (10) et la réalisation d’une deuxième électrode (20) situées sur la vignette (550, 550) et configurées de sorte qu’un courant passant d’une électrode (10, 20) à l’autre traverse au moins la deuxième couche (552) dans toute son épaisseur e552, l’épaisseur e552 étant prise selon ladite direction verticale.
  2. Procédé selon la revendication précédente, dans lequel les électrodes (10, 20) sont configurées de sorte qu’un courant passant d’une électrode (10, 20) à l’autre traverse également la première couche (551) dans toute son épaisseur, les première (551) et deuxième (552) couches étant situées entre la première électrode (10) et la deuxième électrode (20).
  3. Procédé selon la revendication 1, dans lequel l’une parmi la première (10) et la deuxième (20) électrodes est située sur la première face (550A) de la vignette (550) et l’autre parmi la première (10) et la deuxième (20) électrodes s’étend, selon la direction verticale, depuis la première face (550A) et jusqu’à la première couche (551) en traversant la deuxième couche (552).
  4. Procédé selon l’une quelconque des revendications précédentes, dans lequel la première couche (551) présente une épaisseur e551comprise entre 1 et 5µm (10-6mètres), de préférence comprise entre 1 et 3µm, de préférence de l’ordre de 2µm.
  5. Procédé selon l’une quelconque des revendications précédentes, dans lequel la première couche (551) présente un niveau de dopage supérieur ou égal à 5.1017atomes par centimètre cube (at/cm3) et de de préférence de l’ordre de 5.1018at/cm3.
  6. Procédé selon l’une quelconque des revendications précédentes, dans lequel la deuxième couche (552) présente une épaisseur e552d’au moins 8µm (10-6mètres) et de préférence d’au moins 10µm.
  7. Procédé selon l’une quelconque des revendications précédentes, dans lequel la deuxième couche (552) présente un dopage de type n- avec un niveau de dopage supérieur ou égal à 1.1015at/cm3et de préférence de l’ordre de 1.1016at/cm3.
  8. Procédé selon l’une quelconque des revendications précédentes, dans lequel lesdites vignettes (550, 550) comprennent uniquement les couches suivantes : ladite première couche (551) et ladite deuxième couche (552), le composant formant de préférence une diode de type Schottky.
  9. Procédé selon l’une quelconque des revendications 1 à 7, dans lequel lesdites vignettes (550, 550) comprennent les couches suivantes : ladite première couche (551), ladite deuxième couche (552), et une troisième couche (553) surmontant la deuxième couche (552) et présentant de préférence un dopage de type p, positionnée de sorte que la deuxième couche (552) soit située entre les première (551) et troisième (553) couches, le composant formant de préférence une diode de type p-i-n ou un transistor.
  10. Procédé selon la revendication précédente, dans lequel les vignettes (550, 550) comprennent uniquement les couches suivantes : ladite première couche (551), ladite deuxième couche (552), et ladite troisième couche (553), le composant formant de préférence une diode de type p-i-n.
  11. Procédé selon la revendication 9, dans lequel les vignettes (550, 550) comprennent les couches suivantes : ladite première couche (551), ladite deuxième couche (552), ladite troisième couche (553) ainsi qu’au moins une quatrième couche (554) surmontant la troisième couche (553) et présentant de préférence un dopage de type n+, le composant formant de préférence un transistor.
  12. Procédé selon la revendication précédente, dans lequel le procédé comprend également une étape de réalisation d’une grille (30) pour le transistor.
  13. Procédé selon l’une quelconque des deux revendications précédentes, dans lequel la quatrième couche (554) présente une épaisseur e554d’au moins 50 nm, la deuxième couche présentant un dopage de type n+.
  14. Procédé selon l’une quelconque des trois revendications précédentes, dans lequel:
    • lors de la croissance de la troisième couche (553), une première portion latérale (553A) croit par épitaxie sur des flancs (552F) de la deuxième couche (552),
    • lors de la croissance de la quatrième couche (554), une deuxième portion latérale (554A) croit par épitaxie sur les flancs (552F) de la deuxième couche (552) et sur la première portion latérale (553A),
    la croissance et le niveau de dopage de la troisième couche (553) et de la quatrième couche (554) étant contrôlés de sorte que les première (553A) et deuxième (554A) portions latérales forment une barrière électriquement isolante.
  15. Procédé selon l’une quelconque des revendications précédentes, dans lequel le procédé comprend au moins une étape de retrait des plots (1000A1-1000B4).
  16. Procédé selon la revendication précédente, dans lequel l’au moins une étape de retrait des plots (1000A1-1000B4) est effectuée avant la réalisation de la première électrode (10) et avant la réalisation de la deuxième électrode (20).
  17. Procédé selon la revendication 15, dans lequel l’au moins une étape de retrait des plots (1000A1-1000B4) est effectuée après la réalisation de la première électrode (10) et avant la réalisation de la deuxième électrode (20).
  18. Procédé selon l’une quelconque des revendications 1 à 14, dans lequel on conserve les plots (1000A1-1000B4) après la réalisation de la première électrode (10) et après la réalisation de la deuxième électrode (20).
  19. Procédé selon l’une quelconque des revendications 1 à 14, dans lequel le procédé comprend, après la réalisation d’une vignette (550, 550) sur chaque ensemble (1000A, 1000B) de plots (1000A1-1000B4), la deuxième face (550B) étant tournée au regard des plots (1000A1-1000B4):
    • Fixer un substrat de manipulation (700) sur l’empilement de sorte que les vignettes (550, 550) et les plots (1000A1-1000B4) soient situés entre le substrat de base (100) et le substrat de manipulation (700),
    • Retirer le substrat de base (100),
    • Rendre accessible la deuxième face (550B) des vignettes (550, 550), ce qui comprend le retrait des plots (1000A1-1000B4),
    • Former la deuxième électrode (20) sur la deuxième face (550B), la deuxième électrode (20) étant de préférence un substrat conducteur rapporté sur la deuxième face (550B),
    • Rendre accessible une partie au moins de la première face (550A) des vignettes (550, 550),
    • Former la première électrode (10) sur la première face (550A).
  20. Procédé selon la revendication précédente, dans lequel le procédé comprend, avant la fixation d’un substrat de manipulation (700), la réalisation d’une couche d’encapsulation (600) encapsulant les vignettes (550, 550) et recouvrant la première face (550A).
  21. Procédé selon la revendication 19, dans lequel le procédé comprend, après le retrait des plots (1000A1-1000B4), la réalisation d’une couche d’encapsulation (600) encapsulant les vignettes (550, 550) et recouvrant la première face (550A), la première électrode (10) étant formée à travers la couche d’encapsulation (600).
  22. Procédé selon l’une quelconque des revendications 19 ou 20, dans lequel rendre accessible une partie au moins de la première face (550A) des vignettes (550, 550), comprend mettre entièrement à nu la première face (550A) des vignettes (550, 550).
  23. Procédé selon l’une quelconque des revendications 19 ou 20, dans lequel la première électrode (10) est formée de sorte à ne pas recouvrir une zone centrale (550A1) de la première face (550A), par exemple destinée à recevoir une électrode (10) formant une grille (30) de transistor, et à s’étendre sur une zone périphérique (550A2) entourant la zone centrale (550A1).
  24. Procédé selon l’une quelconque des revendications 19 à 21, dans lequel rendre accessible une partie au moins de la première face (550A) des vignettes (550, 550), comprend retirer une partie de la couche d’encapsulation (600) de sorte à créer dans la couche d’encapsulation (600) une ouverture rendant accessible une partie seulement de la première face (550A) des vignettes (550, 550), la première électrode (10) étant formée à travers ladite ouverture.
  25. Procédé selon l’une quelconque des revendications 1 à 14, dans lequel le procédé comprend, après la réalisation d’une vignette (550, 550) sur chaque ensemble (1000A, 1000B) de plots (1000A1-1000B4), la deuxième face (550B) étant tournée au regard des plots (1000A1-1000B4):
    • Réaliser au moins une ouverture (110) pour chaque vignette (550, 550) à travers le substrat de base (100) et les plots (1000A1-1000B4) de sorte à rendre accessible une partie au moins de la deuxième face (550B) des vignettes (550, 550), optionnellement en conservant certains plots (1000A1-1000B4),
    • Former la deuxième électrode (20) sur la deuxième face (550B), par remplissage de ladite ouverture (110) par un matériau électriquement conducteur,
    • Avant ou après la réalisation de l’au moins une ouverture (110), former la première électrode (10) sur la première face (550A).
  26. Procédé selon l’une quelconque des revendications 1 à 14, dans lequel le procédé comprend, après la réalisation d’une vignette (550, 550) sur chaque ensemble (1000A, 1000B) de plots (1000A1-1000B4), la deuxième face (550B) étant tournée au regard des plots (1000A1-1000B4):
    • Réaliser au moins un trou (111) pour chaque vignette (550, 550), le trou (111) s’étendant depuis la première face (550A) et au moins jusqu’à la première couche (551),
    • Former la deuxième électrode (20) par remplissage du trou (111) avec un matériau électriquement conducteur,
    • Former la première électrode (10) sur la première face (550A).
  27. Procédé selon l’une quelconque des revendications précédentes, dans lequel la croissance épitaxiale est effectuée à une température Tépitaxie, telle que :
    Tépitaxie k1 x Ttransition vitreuse, avec k1 ≥ 0,8.
  28. Procédé selon l’une quelconque des revendications précédentes, dans lequel le matériau III-N est un nitrure d’au moins l’un parmi le gallium (Ga), l’indium (In) et l’aluminium (Al).
  29. Procédé selon l’une quelconque des revendications précédentes, dans lequel le matériau III-N est à base de GaN, de préférence le matériau III-N est du GaN.
FR2013964A 2020-12-22 2020-12-22 Procédé de réalisation de composant verticaux à base de matériaux III-N Active FR3118281B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR2013964A FR3118281B1 (fr) 2020-12-22 2020-12-22 Procédé de réalisation de composant verticaux à base de matériaux III-N
US18/258,784 US20240047201A1 (en) 2020-12-22 2021-12-22 Method for producing iii-n material-based vertical components
PCT/EP2021/087197 WO2022136500A1 (fr) 2020-12-22 2021-12-22 Procédé de réalisation de composant verticaux à base de matériaux iii-n
EP21844664.9A EP4268269A1 (fr) 2020-12-22 2021-12-22 Procédé de réalisation de composant verticaux à base de matériaux iii-n

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2013964A FR3118281B1 (fr) 2020-12-22 2020-12-22 Procédé de réalisation de composant verticaux à base de matériaux III-N
FR2013964 2020-12-22

Publications (2)

Publication Number Publication Date
FR3118281A1 true FR3118281A1 (fr) 2022-06-24
FR3118281B1 FR3118281B1 (fr) 2023-07-14

Family

ID=74592260

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2013964A Active FR3118281B1 (fr) 2020-12-22 2020-12-22 Procédé de réalisation de composant verticaux à base de matériaux III-N

Country Status (4)

Country Link
US (1) US20240047201A1 (fr)
EP (1) EP4268269A1 (fr)
FR (1) FR3118281B1 (fr)
WO (1) WO2022136500A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030068A1 (en) * 2001-08-07 2003-02-13 Sanyo Electric Co., Ltd. Nitride-based semiconductor element
US20120007143A1 (en) * 2010-07-06 2012-01-12 Jun-Youn Kim Substrate structure and method of manufacturing the same
WO2019122461A1 (fr) * 2017-12-22 2019-06-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé permettant d'obtention d'une couche de nitrure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030068A1 (en) * 2001-08-07 2003-02-13 Sanyo Electric Co., Ltd. Nitride-based semiconductor element
US20120007143A1 (en) * 2010-07-06 2012-01-12 Jun-Youn Kim Substrate structure and method of manufacturing the same
WO2019122461A1 (fr) * 2017-12-22 2019-06-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé permettant d'obtention d'une couche de nitrure

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CH. GUPTA ET AL., IEEE EDL, vol. 37, 2016, pages l466
DAISUKE SHIBATA ET AL., IEDM, 2016
MIN SUN ET AL., IEEE EDL, vol. 48, 2017, pages 509
TOHRU OKA ET AL., APEX, vol. 8, 2015, pages 054101

Also Published As

Publication number Publication date
FR3118281B1 (fr) 2023-07-14
US20240047201A1 (en) 2024-02-08
EP4268269A1 (fr) 2023-11-01
WO2022136500A1 (fr) 2022-06-30

Similar Documents

Publication Publication Date Title
EP3782193B1 (fr) Procédé de fabrication d&#39;un dispositif optoélectronique à matrice de diodes
FR2818010A1 (fr) Procede de realisation d&#39;une couche mince impliquant l&#39;introduction d&#39;especes gazeuses
FR3030877B1 (fr) Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant
EP0617839B1 (fr) Procédé de réalisation de composants semi-conducteurs, notamment sur GaAs ou InP, avec récupération du substrat par voie chimique
EP3563426B1 (fr) Procede de realisation d&#39;un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
EP3987574B1 (fr) Procédé de réalisation de vignettes de nitrure destinées chacune à former un dispositif électronique ou optoélectronique
EP3594997B1 (fr) Procede de fabrication d&#39;au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance
EP2963674A1 (fr) Procédé de réalisation d&#39;un dispositif microélectronique
EP4020604B1 (fr) Procédé de réalisation d&#39;un dispositif optoélectronique comprenant des micro-diodes électroluminescentes à base de nitrures du groupe iii
FR3118281A1 (fr) Procédé de réalisation de composant verticaux à base de matériaux III-N
EP3671841B1 (fr) Procédé de fabrication d&#39;un dispositif optoélectronique comprenant une pluralité de diodes
EP3520132A1 (fr) Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d&#39;une telle structure
EP4268266A1 (fr) Procédé de réalisation d&#39;une couche à base de matériaux iii-n
FR2969813A1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur
EP4020525A1 (fr) Procédé de réalisation d&#39;une couche de nitrure
WO2024126599A1 (fr) Procédé de préparation d&#39;un empilement en vue d&#39;un collage
WO2024141738A1 (fr) Procédé de fabrication d&#39;un capteur d&#39;image
EP4174912A1 (fr) Procédé de croissance verticale d&#39;un matériau iii-v
WO2020094944A1 (fr) Procede de fabrication collective d&#39;une pluralite de structures semi-conductrices
WO2017129810A1 (fr) Cellule photovoltaïque et procede de fabrication d&#39;une cellule photovoltaïque
WO2017009218A1 (fr) Cellule photovoltaïque et procede de fabrication d&#39;une cellule photovoltaïque
WO2014006320A2 (fr) Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs objets de forme variee

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220624

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4