FR3100925A1 - Capteur d’image à plage dynamique augmentée - Google Patents

Capteur d’image à plage dynamique augmentée Download PDF

Info

Publication number
FR3100925A1
FR3100925A1 FR1910259A FR1910259A FR3100925A1 FR 3100925 A1 FR3100925 A1 FR 3100925A1 FR 1910259 A FR1910259 A FR 1910259A FR 1910259 A FR1910259 A FR 1910259A FR 3100925 A1 FR3100925 A1 FR 3100925A1
Authority
FR
France
Prior art keywords
pixel circuit
transistor
voltage
node
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1910259A
Other languages
English (en)
Other versions
FR3100925B1 (fr
Inventor
François Ayel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1910259A priority Critical patent/FR3100925B1/fr
Priority to US17/019,075 priority patent/US11417690B2/en
Publication of FR3100925A1 publication Critical patent/FR3100925A1/fr
Application granted granted Critical
Publication of FR3100925B1 publication Critical patent/FR3100925B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Capteur d’image à plage dynamique augmentée La présente description concerne un capteur d’image comprenant : un circuit de pixel (300) comprenant un premier transistor (106) ayant l’un de ses nœuds de conduction principaux connecté à une ligne de sortie (VX<y>), l’autre de ses nœuds de conduction principaux couplé à un rail de tension d’alimentation (VPP) par l’intermédiaire d’un transistor de lecture (108), et son nœud de commande couplé à un nœud de détection (SN) du circuit de pixel (300) ; une source de courant (110) couplée à la ligne de sortie (VX<y>) ; et un circuit de commande agencé pour lire une tension de pixel dans le circuit de pixel (300) : en activant la source de courant (110) pendant que le transistor de lecture (108) est non conducteur ; et en désactivant la source de courant (110) et en activant le transistor de lecture (108) du circuit de pixel afin d’imposer une tension renforcée (Vboost) sur le nœud de détection (SN). Figure pour l'abrégé : Fig. 3

Description

Capteur d’image à plage dynamique augmentée
La présente description concerne de façon générale le domaine des capteurs d’image CMOS, et en particulier un capteur d’image et un procédé d’utilisation d’un capteur d’image qui assurent une plage dynamique augmentée.
Les capteurs d’image CMOS sont en général basés sur une matrice de pixels dont chacun comprend un photodétecteur, comme une photodiode, qui transforme des photons en électrons. Afin de lire le niveau de charge généré par la photodiode, la charge est transférée vers un nœud de détection du pixel, et un tampon est en général utilisé pour copier la tension du nœud de détection sur une ligne de sortie.
La plage dynamique de chaque pixel est limitée par la plage de tension qui peut être lue par le tampon. Par exemple, avant de transférer la charge au nœud de détection, le niveau de tension au niveau du nœud de détection est réinitialisé à un niveau de tension de réinitialisation haut, et le transfert de charge vers le nœud de détection provoque ensuite une chute de ce niveau de tension. Toutefois, seuls les niveaux situés au-dessus d’un certain niveau minimum peuvent être lus.
Une façon d’augmenter la plage dynamique serait d’augmenter le niveau de la tension de réinitialisation. Toutefois, une telle augmentation est susceptible d’augmenter la consommation d’énergie du circuit, et peut ne pas être compatible avec la technologie de transistors, ce qui conduit à une augmentation de la complexité.
Il existe donc un besoin dans la technique d’un capteur d’image et d’un procédé d’utilisation d’un capteur d’image qui assurent une plage dynamique augmentée sans augmenter de manière significative la consommation d’énergie du circuit, ou permettant de réduire la consommation d’énergie sans réduire la plage dynamique.
Selon un aspect, on prévoit un capteur d’image comprenant : un circuit de pixel comprenant un premier transistor ayant l’un de ses nœuds de conduction principaux connecté à une ligne de sortie, l’autre de ses nœuds de conduction principaux couplé à un rail de tension d’alimentation par l’intermédiaire d’un transistor de lecture, et son nœud de commande couplé à un nœud de détection du circuit de pixel ; une source de courant couplée à la ligne de sortie ; et un circuit de commande agencé pour lire une tension de pixel dans le circuit de pixel : en activant la source de courant pendant que le transistor de lecture est non conducteur ; et en désactivant la source de courant et en activant le transistor de lecture du circuit de pixel afin d’imposer une tension renforcée sur le nœud de détection.
Selon un mode de réalisation, après avoir imposé la tension renforcée sur le nœud de détection, le circuit de commande est en outre agencé pour activer la source de courant et pour transférer une charge à partir d’une photodiode du circuit de pixel vers le nœud de détection.
Selon un mode de réalisation, le circuit de pixel comprend en outre une porte de transfert couplant la photodiode au nœud de détection, et le circuit de commande est agencé pour transférer la charge à partir de la photodiode vers le nœud de détection du circuit de pixel en activant la porte de transfert.
Selon un mode de réalisation, le circuit de commande est en outre agencé pour coupler le nœud de détection du circuit de pixel à un rail de tension de réinitialisation avant d’activer le transistor de lecture.
Selon un mode de réalisation, le circuit de pixel fait partie d’une matrice de circuits de pixels agencés en rangées et en colonnes, une pluralité des circuits de pixels d’une même colonne étant couplée à la ligne de sortie.
Selon un mode de réalisation, la source de courant comprend un deuxième transistor formant une branche d’un miroir de courant, et un troisième transistor agencé pour empêcher sélectivement une conduction du deuxième transistor afin de désactiver la source de courant.
Selon un mode de réalisation, le troisième transistor est couplé en série avec le deuxième transistor.
Selon un mode de réalisation, le troisième transistor est couplé entre un nœud de commande du deuxième transistor et un autre rail d’alimentation.
Selon un autre aspect, on prévoit un procédé de lecture d’une tension de pixel dans un circuit de pixel d’un capteur d’image, le circuit de pixel comprenant un premier transistor ayant l’un de ses nœuds de conduction principaux connecté à une ligne de sortie, l’autre de ses nœuds de conduction principaux couplé à un rail de tension d’alimentation par l’intermédiaire d’un transistor de lecture, et son nœud de commande couplé à un nœud de détection du circuit de pixel, le procédé comprenant : activer une source de courant du capteur d’image couplée à la ligne de sortie pendant que le transistor de lecture est non conducteur ; et désactiver la source de courant et activer le transistor de lecture du circuit de pixel afin d’imposer une tension renforcée sur le nœud de détection.
Selon un mode de réalisation, le procédé comprend en outre, après avoir imposé la tension renforcée sur le nœud de détection, l’activation de la source de courant et le transfert d’une charge à partir d’une photodiode du circuit de pixel vers le nœud de détection.
Selon un mode de réalisation, le circuit de pixel comprend en outre une porte de transfert couplant la photodiode au nœud de détection, et le procédé comprend en outre le transfert d’une charge à partir de la photodiode vers le nœud de détection du circuit de pixel en activant la porte de transfert.
Selon un mode de réalisation, le procédé comprend en outre le couplage du nœud de détection du circuit de pixel à un rail de tension de réinitialisation avant l’activation du transistor de lecture.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente schématiquement un circuit de pixel qui a été proposé ;
la figure 2 est un graphique représentant une plage dynamique du circuit de pixel de la figure 1 ;
la figure 3 représente schématiquement un circuit de pixel selon un exemple de réalisation de la présente description ;
la figure 4 est un graphique représentant une plage de lecture du pixel de la figure 3 ;
la figure 5 est un organigramme représentant des étapes dans un procédé de lecture d’une tension de pixel selon un exemple de réalisation de la présente description ;
la figure 6 est un chronogramme représentant des signaux dans le circuit de pixel de la figure 3 selon un exemple de réalisation ;
la figure 7 représente schématiquement un capteur d’image selon un exemple de réalisation de la présente description ;
la figure 8 représente schématiquement une source de courant du circuit de pixel de la figure 3 selon un exemple de réalisation ;
la figure 9 représente schématiquement une source de courant du circuit de pixel de la figure 3 selon un autre exemple de réalisation ; et
la figure 10 représente schématiquement un circuit de pixel selon un autre exemple de réalisation de la présente description.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Sauf précision contraire, lorsque le terme "couplé" est utilisé, on comprendra que la connexion en question pourrait être mise en œuvre par une connexion directe.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 illustre schématiquement un circuit de pixel 100 qui a été proposé. Le circuit de pixel 100 fait par exemple partie d’une matrice de circuits de pixels agencés en rangées et en colonnes.
Le circuit de pixel 100 comprend une photodiode 102, qui est par exemple une photodiode pincée, ayant son anode couplée à un rail de masse GND et sa cathode couplée à un nœud de détection SN du circuit de pixel par l’intermédiaire d’une porte de transfert 104. La porte de transfert 104 est par exemple contrôlée au niveau de son nœud de commande par un signal de commande TG<x>, "<x>" signifiant que le signal est commun pour tous les circuits de pixels d’une rangée de la matrice.
Le nœud de détection SN est en outre couplé au nœud de commande d’un transistor 106 monté en source suiveuse, qui a l’un de ses nœuds de conduction principaux couplé à un rail d’alimentation VPP, et son autre nœud de conduction principal couplé à une ligne de sortie VX<y> par l’intermédiaire d’un transistor de lecture 108, "<y>" signifiant que le signal est commun pour tous les circuits de pixels d’une colonne de la matrice. Le transistor de lecture 108 est par exemple contrôlé au niveau de son nœud de commande par un signal de commande READ<x>.
La ligne de sortie VX<y>, qui sera appelée dans la suite ligne de colonne, est aussi par exemple couplée au rail de masse GND par l’intermédiaire d’une source de courant 110. Bien que cela soit représenté comme faisant partie du circuit de pixel, généralement une telle source de courant 110 est positionnée en haut ou en bas de la matrice et est commune pour tous les pixels de la colonne.
Le nœud de détection SN est aussi par exemple couplé à un rail de fourniture de tension de réinitialisation VRST par l’intermédiaire d’un transistor de réinitialisation 112 contrôlé au niveau de son nœud de commande par un signal de commande RESET<x>.
Dans certains modes de réalisation, la porte de transfert 104 et les transistors 106, 108 et 112 sont tous des dispositifs MOS à canal N (NMOS), les sources des dispositifs 104 et 112 étant connectées au nœud de détection SN, la source du dispositif 106 étant connectée au transistor de lecture 108, et la source du transistor de lecture 108 étant connectée à la ligne de colonne VX<y>.
Pendant le fonctionnement du circuit de pixel 100, une charge qui a été intégrée sur la photodiode 102 pendant une période d’intégration est transférée vers le nœud de détection SN par l’intermédiaire d’une porte de transfert 104, puis est lue par l’intermédiaire des transistors 106 et 108. En effet, le transistor 106 est monté dans une configuration de source suiveuse. Cela signifie que pendant l’opération de lecture, ce transistor 106 fonctionne comme un tampon, la tension sur sa grille étant copiée sur sa source, moins la tension Vgs du transistor 106. Il y aura toutefois une limite à la plage de tensions qui peut être lue par les transistors, comme on va le décrire maintenant plus en détail en faisant référence à la figure 2.
La figure 2 est un chronogramme représentant un exemple de la tension VX sur la ligne de colonne VX<y>, et représente une plage dynamique du circuit de pixel 100 de la figure 1.
Initialement, on suppose que le transistor de lecture 108 du circuit de pixel 100 à lire est activé, et que la tension sur le nœud de détection SN est flottante, cette tension étant copiée sur la ligne de colonne VX.
À un instant t1, la tension du nœud de détection est réinitialisée en activant le transistor de réinitialisation 112, et ainsi la tension VX de la ligne de colonne monte à un niveau de réinitialisation Vrst, qui est par exemple relativement proche du niveau de tension VRST.
À un instant t2, le transistor de réinitialisation 112 est désactivé, laissant la tension du nœud de détection flottante de nouveau.
À un instant t3, la porte de transfert 104 est activée, et la charge accumulée est transférée vers le nœud de détection SN, ce qui provoque une chute de la tension du nœud de détection, et provoque une chute correspondante Vs sur la ligne de colonne VX, cette chute Vs représentant le signal capturé par le pixel. Toutefois, la ligne de colonne VX a une limite de fonctionnement basse, appelée Vll en figure 2, en dessous de laquelle une opération de lecture ne peut pas s’effectuer correctement. La tension Vll correspond par exemple à la chute de tension minimum aux bornes de la source de courant 110 pour que cette source de courant fonctionne correctement. Ainsi, l’amplitude du signal Vs doit être égale ou inférieure à une amplitude maximum Amax, correspondant à la différence de tension entre les tensions Vrst et Vll. Cette amplitude maximum Amax représente ainsi une limite de la plage dynamique du pixel.
Comme cela a été expliqué précédemment, une manière avec laquelle la plage dynamique pourrait être augmentée serait d’augmenter le niveau de la tension de réinitialisation sur le rail de tension VRST. Toutefois, cela augmenterait la consommation d’énergie de la matrice, et pourrait ne pas être compatible avec la technologie de transistors. On va maintenant décrire une solution pour augmenter la plage dynamique en ce qui concerne l’exemple des figures 1 et 2 en faisant référence aux figures 3 à 10.
La figure 3 illustre schématiquement un circuit de pixel 300 selon un exemple de réalisation de la présente description. Le circuit de pixel 300 est par exemple très similaire au circuit de pixel 100 de la figure 1, et des éléments similaires portent les mêmes références numériques et ne seront pas décrits de nouveau en détail. Toutefois une différence est que dans le circuit de pixel 300, le transistor de lecture 108 a été déplacé pour qu’à la place d’être couplé entre la source du transistor 106 et la ligne de colonne VX<y> il soit couplé entre le drain du transistor 106 et le rail de tension d’alimentation VPP. Cette configuration présente l’avantage de rendre le transistor à source suiveuse 106 directement accessible à partir de la ligne de colonne VX<y>. Une autre différence est que la source de courant 110 reçoit un signal de commande SW lui permettant d’être activée sélectivement.
On va maintenant décrire plus en détail un procédé d’actionnement du circuit de pixel 300 de la figure 3 afin d’augmenter sa plage dynamique, en faisant référence à la figure 4.
La figure 4 est un chronogramme représentant un exemple de la tension de colonne VX et de la tension du nœud de source SN dans le circuit de pixel 300 pendant une opération de lecture selon un exemple de réalisation de la présente description. En figure 4, dans un but de comparaison, le niveau de tension Vrst de la figure 2 est représenté de nouveau en relation avec la tension de colonne VX.
Initialement, la porte de transfert 104 et les transistors 108 et 112 sont non conducteurs, et la source de courant 110 est conductrice. Ainsi, la tension VX de la ligne de colonne VX<y> est tirée vers le bas au niveau bas Vll et la tension SN sur le nœud de détection est flottante. Dans certains modes de réalisation, la limite de tension basse Vll est comprise entre 0,2 et 0,7 V.
À un instant t1, le transistor de réinitialisation 112 est par exemple activé, et la tension du nœud de détection SN monte ainsi au niveau de tension Vrst proche du niveau de tension de réinitialisation VRST sur le rail de tension VRST. Cela a pour résultat par exemple une tension sensiblement égale à Vrst-Vll, en d’autres termes le niveau de tension de réinitialisation VRST moins le niveau bas Vll, qui est mémorisée aux bornes de la capacité parasite grille-source Cgs du transistor en source suiveuse 106. Dans certains modes de réalisation, la tension Vrst est dans la plage de 1 à 2 V, ou est supérieure, et elle est par exemple choisie pour être la tension la plus haute autorisée par la technologie de transistors.
À un instant t2, le transistor de réinitialisation 112 est par exemple de nouveau désactivé, ce qui rend le nœud de détection SN flottant. Aussi à l’instant t2, la source de courant 110 est par exemple désactivée, bien que cette désactivation puisse survenir à un autre instant avant ou peu après un instant t3.
À l’instant t3, le transistor de lecture 108 est activé. Au vu de l’état désactivé de la source de courant 110, cela provoque une montée de la tension de ligne de colonne VX à un niveau VPP’ proche du niveau de tension d’alimentation VPP. Dans certains modes de réalisation, le niveau de tension VPP est compris entre 2 et 4 V, par exemple à environ 3,3 V, et est par exemple choisi le plus faible possible. La tension VPP’ correspond à SN-Vgs, en d’autres termes à la tension SN moins la tension grille source Vgs du transistor 106. En outre, vu la tension mémorisée aux bornes de la capacité parasite Cgs, le nœud de détection SN va monter d’une tension additionnelle ΔV jusqu’à un niveau renforcé Vboost supérieur au niveau de réinitialisation Vrst. Ainsi, lorsque la porte de transfert 104 est activée à un instant t4, l’amplitude disponible est augmentée par rapport à l’amplitude Amax de l’exemple de la figure 2 à une amplitude Amax’ correspondant à la différence entre la tension VPP’ et la limite inférieure Vll. Dans certains modes de réalisation, la différence de tension ΔV est égale à au moins 0,1 V, et est par exemple égale à 1 V ou plus dans certains modes de réalisation.
On va maintenant décrire plus en détail le procédé de lecture d’une tension de pixel sur la base du fonctionnement représenté en figure 4, en faisant référence aux figures 5 et 6.
La figure 5 est un organigramme représentant des étapes dans un procédé de lecture d’une tension de pixel selon un exemple de réalisation de la présente description.
La figure 6 est un chronogramme représentant des signaux dans le circuit de pixel de la figure 3 selon un exemple de réalisation, et en particulier les signaux SW, READ, RESET et TG. Dans l’exemple de la figure 6, les positions temporelles des commutations de ces signaux ont été représentées dans sept phases distinctes P1 à P7. Toutefois, cela n’est qu’un exemple, et des variantes des positions temporelles des transitions des signaux seraient possibles, y compris la transition de certains signaux en même temps.
Comme cela est représenté en figure 6, la séquence de lecture commence par exemple avec les signaux SW, READ, RESET et TG tous bas, ce qui implique que la source de courant 110 est désactivée et que les transistors 108, 112 et la porte de transfert 104 ne sont pas conducteurs.
Dans une étape 501 de la figure 5, la source de courant 110 est activée. Ainsi, pendant la phase P1 en figure 6, la source de courant 110 est active pendant que le transistor de lecture 108 n’est pas activé, ce qui provoque une chute de la tension de ligne de colonne VX au niveau bas Vll.
Dans une étape 502, le transistor de réinitialisation 112 est activé pour réinitialiser la tension sur le nœud de détection SN. Ainsi, pendant la phase P2 en figure 6, le signal RESET passe à l’état haut. Cela correspond à l’instant t1 de la figure 4, instant auquel la tension du nœud de détection SN monte au niveau Vrst.
Dans une étape 503, le transistor de réinitialisation 112 est de nouveau désactivé, comme représenté pendant la phase P3 en figure 6. Dans certains modes de réalisation, le niveau de réinitialisation au niveau du nœud de source est ensuite lu par l’intermédiaire de la ligne de colonne VX<y>, dans le cas où cette tension doit être lue sans renforcement de tension.
Dans une étape 504, la source de courant 110 est alors par exemple désactivée, comme cela est représenté pendant la phase P4 en figure 6. Cela correspond à l’instant t2 en figure 4. Dans certains modes de réalisation, la désactivation du transistor de réinitialisation 112 et celle de la source de courant 110 pourraient survenir en même temps.
Dans une étape 505, le transistor de lecture 108 est activé pendant que la source de courant reste désactivée, comme cela est représenté pendant la phase P5 en figure 6. Cela correspond à l’instant t3 en figure 4, et provoque l’imposition de la tension Vboost sur le nœud de détection SN.
Dans une étape 506, la source de courant 110 est activée de nouveau, comme cela est représenté pendant une phase P6 en figure 6. La source de courant 110 peut être désactivée, par exemple pendant les phases P4 et P5, pendant une période de temps relativement courte, par exemple comprise entre 1 et 10 μs.
Dans une étape 507, la tension de pixel est alors lue en activant le signal TG pour activer la porte de transfert 104, comme cela est représenté pendant une phase P7 en figure 7. Cela correspond à l’instant t4 en figure 4. Dans certains modes de réalisation, l’activation de la source de courant 110 et celle de la porte de transfert 104 pourraient survenir en même temps. Pendant l’étape 507, une opération de lecture peut par exemple être effectuée sur la ligne de colonne VX<y>, comme on va le décrire plus en détail ci-après en faisant référence à la figure 7.
La figure 7 illustre schématiquement un capteur d’image 700 selon un exemple de réalisation de la présente description. Le capteur d’image 700 comprend une matrice des circuits de pixels 300 de la figure 3, agencés en rangées et en colonnes. Les circuits de pixels se trouvant dans chaque rangée reçoivent par exemple des signaux de commande READ, TG et RESET communs. Ces signaux sont par exemple produits par un circuit de commande de rangées (ROW CTRL). Les circuits de pixels de chaque colonne sont par exemple couplés à une ligne de colonne commune correspondante VX. Les lignes de colonnes VX sont par exemple alimentées par un dispositif de commande de colonnes (COLUMN DRIVER). Le circuit de commande de rangées ROW CTRL fournit aussi par exemple le signal de commande SW aux sources de courant 110 de chaque colonne, qui sont par exemple mises en œuvre dans le dispositif de commande de colonnes. Les lignes de colonnes VX sont aussi par exemple couplées à un registre de lecture (READ REGISTER), qui mémorise par exemple temporairement dans des condensateurs les tensions se trouvant sur les lignes de colonnes, par exemple en utilisant des circuits d’échantillonnage et de maintien, puis convertit les tensions en des valeurs numériques, en utilisant par exemple des convertisseurs à rampe.
Bien que cela ne soit pas illustré en figure 7, chacun des circuits de pixels est aussi par exemple alimenté par les tensions d’alimentation VRST et VPP et la tension d’alimentation de masse GND par l’intermédiaire de rails de tension correspondants.
Les étapes du procédé de la figure 5 sont par exemple mises en œuvre par le circuit de commande de rangées ROW CTRL de la figure 7. Dans certains modes de réalisation, la matrice 700 fonctionne dans un mode à obturateur en rouleau dans lequel des rangées de circuits de pixels sont lues une à la fois en séquence, comme cela est bien connu de l’homme de l’art.
La figure 8 illustre schématiquement la source de courant 110 du circuit de pixel 300 de la figure 3 selon un exemple de réalisation.
Dans l’exemple de la figure 8, la source de courant 110 comprend la connexion en série de transistors 802 et 804 entre la ligne de colonne VX<y> et le rail de masse GND. Les transistors 802 et 804 sont par exemple des transistors NMOS. Le nœud de commande du transistor 804 forme par exemple une branche d’un miroir de courant. L’autre branche, qui est la branche de référence, comprend par exemple un transistor 806 couplé entre une ligne d’entrée 808 et le rail de masse GND, le nœud de commande du transistor 806 étant couplé au nœud de commande du transistor 804 et à la ligne d’entrée 808. La ligne d’entrée 808 reçoit un courant de référence IREF généré par exemple par une autre source de courant (non illustrée), qui peut être une source à courant constant qui est relativement insensible aux variations PVT (processus de fabrication, tension, température).
En fonctionnement, lorsque le signal de commande SW est activé, en d’autres termes à un niveau haut dans l’exemple de la figure 8, le courant de référence IREF, ou un courant proportionnel à celui-ci sur la base des tailles relatives des transistors 804 et 806, est conduit sélectivement sur la ligne de colonne VX<y>. Toutefois, lorsque le signal de commande SW n’est pas activé, aucun courant n’est conduit sur la ligne de colonne VX<y>.
La figure 9 illustre schématiquement la source de courant 110 selon une variante de réalisation par rapport à la figure 8. L’exemple de la figure 9 est similaire à celui de la figure 8, excepté que le transistor 802 n’est plus couplé en série avec le transistor 804, mais à la place relie le nœud de commande du transistor 804 au rail de masse GND. Ainsi, le fonctionnement du mode de réalisation de la figure 9 est similaire à celui de la figure 8.
Bien sûr, les figures 8 et 9 ne montrent que deux exemples de la manière dont la source de courant 110 pourrait être mise en œuvre, et il y a de nombreuses variantes possibles pour sa mise en œuvre.
La figure 10 illustre schématiquement un circuit de pixel 1000 selon un autre exemple de réalisation de la présente description. Le circuit 1000 de la figure 10 est similaire au circuit 300 de la figure 3, excepté que, en figure 10, la porte de transfert NMOS 104 et les transistors NMOS 106, 108 et 112 sont remplacés respectivement par une porte de transfert MOS à canal P (PMOS) 1004, et par des transistors PMOS 1006, 1008 et 1012. Chacun des transistors 1006, 1008 et 1012 a par exemple son nœud de substrat polarisé à une tension Vn, qui est par exemple une tension positive qui est inférieure au niveau de tension VPP. La source de courant 110 est aussi par exemple remplacée par une mise en œuvre PMOS 110 dans laquelle les transistors 802, 804 et 806 des figures 8 et 9 sont remplacés par des transistors PMOS couplés à un rail de tension d’alimentation positive plutôt qu’au rail de tension d’alimentation de masse. Ainsi, dans l’exemple de la figure 10, les signaux de commande correspondants TG<x>, READ<x>, RESET<x> et SW sont par exemple activés lorsque qu’ils sont à un niveau bas de par exemple 0 V.
Dans certains modes de réalisation, dans l’exemple de la figure 10, la tension VX sur la ligne de colonne VX<y> est empêchée de dépasser un niveau VH par une diode 1014 ayant son anode couplée à la ligne de colonne VX<y>, et sa cathode couplée à un rail de tension au niveau de tension VH. Dans des variantes de réalisation, la diode 1014 pourrait être remplacée par un autre dispositif ayant une fonction similaire à une diode, comme un transistor PMOS connecté en diode. Le niveau de tension VH est par exemple égal ou inférieur à la tension de polarisation Vn.
Le circuit de pixel 1000 de la figure 10 pourrait être utilisé pour mettre en œuvre les circuits de pixels de la matrice de la figure 7 au lieu des circuits de pixels 300.
Un avantage des modes de réalisation décrits ici est que la plage dynamique d’un circuit de pixel peut être augmentée avec une augmentation relativement faible de la consommation d’énergie et/ou que les tensions d’alimentation du circuit de pixel peuvent être réduites, réduisant ainsi la consommation d’énergie, sans réduire la plage dynamique.
Divers modes de réalisation et diverses variantes ont été décrits. L’homme de l’art comprendra que certains éléments de ces modes de réalisation peuvent être combinés et d’autres variantes apparaîtront facilement à l’homme de l’art, par exemple, alors qu’on a décrit des modes de réalisation avec des lignes de commande qui sont communes à des rangées de pixels d’une matrice de pixels, et des lignes de sortie qui sont communes à des colonnes de pixels de la matrice de pixels, ce pourrait être l’inverse, et les rangées et les colonnes pourraient être formées dans une direction quelconque.
En outre, il apparaîtra clairement à l’homme de l’art que bien qu’on ait décrit des circuits mis en œuvre en utilisant une technologie de transistors MOS, dans des variantes de réalisation on pourrait utiliser d’autres technologies de transistors. En outre, un ou plusieurs des transistors NMOS se trouvant dans les divers circuits pourraient être mis en œuvre par des transistors PMOS dans des variantes de réalisation, et/ou un ou plusieurs des transistors PMOS dans les divers modes de réalisation pourraient être mis en œuvre par des transistors NMOS.
Il apparaîtra aussi clairement à l’homme de l’art que le rail d’alimentation de tension de masse dans les divers modes de réalisation pourrait être remplacé par un rail d’alimentation de tension à n’importe quel niveau de tension d’alimentation bas, qui pourrait être négatif, et qui est par exemple inférieur aux niveaux d’alimentation positifs VRST et VPP.
Finalement, la mise en œuvre pratique des modes de réalisation et des variantes qu’on a décrits ici est dans les capacités de l’homme de l’art sur la base de la description fonctionnelle fournie ci-avant. Par exemple, il sera clair pour l’homme de l’art de voir comment le circuit de commande de rangées ROW CTRL de la figure 7 peut être mis en œuvre en utilisant une machine d’états, et/ou en utilisant de la logique combinatoire et/ou séquentielle, ou de manière à générer les caractéristiques temporelles appropriées des diverses signaux de commande, par exemple les caractéristiques temporelles représentées en figure 6.

Claims (12)

  1. Capteur d’image comprenant :
    - un circuit de pixel (300, 1000) comprenant un premier transistor (106, 1006) ayant l’un de ses nœuds de conduction principaux connecté à une ligne de sortie (VX<y>), l’autre de ses nœuds de conduction principaux couplé à un rail de tension d’alimentation (VPP, GND) par l’intermédiaire d’un transistor de lecture (108, 1008), et son nœud de commande couplé à un nœud de détection (SN) du circuit de pixel (300, 1000) ;
    - une source de courant (110, 1010) couplée à la ligne de sortie (VX<y>) ; et
    - un circuit de commande (ROW CTRL) agencé pour lire une tension de pixel dans le circuit de pixel (300, 1000) :
    en activant la source de courant (110, 1010) pendant que le transistor de lecture (108, 1008) est non conducteur ; et
    en désactivant la source de courant (110, 1010) et en activant le transistor de lecture (108, 1008) du circuit de pixel afin d’imposer une tension renforcée (Vboost) sur le nœud de détection (SN).
  2. Capteur d’image selon la revendication 1, dans lequel, après avoir imposé la tension renforcée (Vboost) sur le nœud de détection (SN), le circuit de commande (ROW CTRL) est en outre agencé pour activer la source de courant (110, 1010) et pour transférer une charge à partir d’une photodiode (102) du circuit de pixel (300, 1000) vers le nœud de détection (SN).
  3. Capteur d’image selon la revendication 2, dans lequel le circuit de pixel (300, 1000) comprend en outre une porte de transfert (104, 1004) couplant la photodiode (102) au nœud de détection (SN), et le circuit de commande (ROW CTRL) est agencé pour transférer la charge à partir de la photodiode (102) vers le nœud de détection (SN) du circuit de pixel (300, 1000) en activant la porte de transfert (104, 1004).
  4. Capteur d’image selon l’une quelconque des revendications 1 à 3, dans lequel le circuit de commande (ROW CTRL) est en outre agencé pour coupler le nœud de détection (SN) du circuit de pixel (300, 1000) à un rail de tension de réinitialisation (VRST) avant d’activer le transistor de lecture (108, 1008).
  5. Capteur d’image selon l’une quelconque des revendications 1 à 4, dans lequel le circuit de pixel (300, 1000) fait partie d’une matrice de circuits de pixels (300, 1000) agencés en rangées et en colonnes, une pluralité des circuits de pixels d’une même colonne étant couplée à la ligne de sortie (VX<y>).
  6. Capteur d’image selon l’une quelconque des revendications 1 à 5, dans lequel la source de courant (110, 1010) comprend un deuxième transistor (804) formant une branche d’un miroir de courant, et un troisième transistor (802) agencé pour empêcher sélectivement une conduction du deuxième transistor (804) afin de désactiver la source de courant (110, 1010).
  7. Capteur d’image selon la revendication 6, dans lequel le troisième transistor (802) est couplé en série avec le deuxième transistor (804).
  8. Capteur d’image selon la revendication 6, dans lequel le troisième transistor (802) est couplé entre un nœud de commande du deuxième transistor (804) et un autre rail d’alimentation (GND).
  9. Procédé de lecture d’une tension de pixel dans un circuit de pixel (300, 1000) d’un capteur d’image (700), le circuit de pixel comprenant un premier transistor (106, 1006) ayant l’un de ses nœuds de conduction principaux connecté à une ligne de sortie (VX<y>), l’autre de ses nœuds de conduction principaux couplé à un rail de tension d’alimentation (VPP, GND) par l’intermédiaire d’un transistor de lecture (108, 1008), et son nœud de commande couplé à un nœud de détection (SN) du circuit de pixel (300, 1000), le procédé comprenant :
    - activer une source de courant (110, 1010) du capteur d’image (700) couplée à la ligne de sortie (VX<y>) pendant que le transistor de lecture (108, 1008) est non conducteur ; et
    - désactiver la source de courant (110, 1010) et activer le transistor de lecture (108, 1008) du circuit de pixel afin d’imposer une tension renforcée (Vboost) sur le nœud de détection (SN).
  10. Procédé selon la revendication 9, comprenant en outre, après avoir imposé la tension renforcée (Vboost) sur le nœud de détection (SN), l’activation de la source de courant (110, 1010) et le transfert d’une charge à partir d’une photodiode (102) du circuit de pixel (300, 1000) vers le nœud de détection (SN).
  11. Procédé selon la revendication 10, dans lequel le circuit de pixel (300, 1000) comprend en outre une porte de transfert (104, 1004) couplant la photodiode (102) au nœud de détection (SN), le procédé comprenant en outre le transfert d’une charge à partir de la photodiode (102) vers le nœud de détection (SN) du circuit de pixel en activant la porte de transfert (104, 1004).
  12. Procédé selon l’une quelconque des revendications 9 à 11, comprenant en outre le couplage du nœud de détection (SN) du circuit de pixel à un rail de tension de réinitialisation (VRST) avant l’activation du transistor de lecture (108, 1008).
FR1910259A 2019-09-17 2019-09-17 Capteur d’image à plage dynamique augmentée Active FR3100925B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1910259A FR3100925B1 (fr) 2019-09-17 2019-09-17 Capteur d’image à plage dynamique augmentée
US17/019,075 US11417690B2 (en) 2019-09-17 2020-09-11 Image sensor with increased dynamic range

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1910259 2019-09-17
FR1910259A FR3100925B1 (fr) 2019-09-17 2019-09-17 Capteur d’image à plage dynamique augmentée

Publications (2)

Publication Number Publication Date
FR3100925A1 true FR3100925A1 (fr) 2021-03-19
FR3100925B1 FR3100925B1 (fr) 2021-10-15

Family

ID=68807129

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1910259A Active FR3100925B1 (fr) 2019-09-17 2019-09-17 Capteur d’image à plage dynamique augmentée

Country Status (2)

Country Link
US (1) US11417690B2 (fr)
FR (1) FR3100925B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4262228A1 (fr) * 2022-04-13 2023-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Matrice de pixels

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022146577A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103574A1 (en) * 2005-10-28 2007-05-10 Nagataka Tanaka Solid imaging device and driving method thereof
US20090295968A1 (en) * 2008-05-30 2009-12-03 Olympus Corporation Solid-state imaging apparatus
US20110043675A1 (en) * 2009-08-20 2011-02-24 Takahiro Matsuda Solid-state image sensing device and method of driving the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910710B1 (fr) 2006-12-21 2009-03-13 St Microelectronics Sa Capteur d'image cmos a photodiode piegee a faible tension d'alimentation
JP5258416B2 (ja) 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
JP4686582B2 (ja) 2008-08-28 2011-05-25 株式会社東芝 固体撮像装置
JP2012114772A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 固体撮像装置
KR20130015915A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 이미지 센서
JP6555956B2 (ja) * 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US10205903B2 (en) * 2015-10-27 2019-02-12 Analog Value Ltd. Compact readout circuit and a method for reading a pixel using a compact readout circuit
US11284033B2 (en) * 2017-10-13 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus
US10171765B1 (en) * 2017-12-22 2019-01-01 Omnivision Technologies, Inc. Bit line boost for fast settling with current source of adjustable size
US20200396406A1 (en) * 2019-06-12 2020-12-17 Semiconductor Components Industries, Llc Image sensors having boost current control circuitry for column settling speedup
US11445140B2 (en) * 2019-08-30 2022-09-13 Semiconductor Components Industries, Llc Imaging systems with adjustable amplifier circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103574A1 (en) * 2005-10-28 2007-05-10 Nagataka Tanaka Solid imaging device and driving method thereof
US20090295968A1 (en) * 2008-05-30 2009-12-03 Olympus Corporation Solid-state imaging apparatus
US20110043675A1 (en) * 2009-08-20 2011-02-24 Takahiro Matsuda Solid-state image sensing device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4262228A1 (fr) * 2022-04-13 2023-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Matrice de pixels
FR3134652A1 (fr) * 2022-04-13 2023-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Matrice de pixels

Also Published As

Publication number Publication date
US20210082981A1 (en) 2021-03-18
FR3100925B1 (fr) 2021-10-15
US11417690B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US7696545B2 (en) Skimmed charge capture and charge packet removal for increased effective pixel photosensor full well capacity
US7514716B2 (en) In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation
US7518647B2 (en) Image sensor for removing horizontal noise
US7601999B2 (en) Method and apparatus for reading signals through a line
US7825967B2 (en) Column-wise clamp voltage driver for suppression of noise in an imager
US6933974B2 (en) CMOS image sensor outputting signal data before reset data and method for driving the same
JPH11266404A (ja) Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知
US9118795B2 (en) Image sensors having variable voltage-current characteristics and methods of operating the same
US11070753B2 (en) Imaging device and method of driving imaging device
US10827143B2 (en) CMOS image sensor clamping method with divided bit lines
FR3100925A1 (fr) Capteur d’image à plage dynamique augmentée
US7667753B2 (en) Method for processing information delivered by a sensor pixel matrix offering a wide dynamic range and gain and corresponding sensor
US11006064B2 (en) CMOS image sensor and method of operating pixel array by CMOS image sensor
US20060006915A1 (en) Signal slew rate control for image sensors
US7750960B2 (en) System and apparatus for high dynamic range sensor
JP2018107725A (ja) 光電変換装置、撮像システム
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
EP3925208A1 (fr) Détecteur matriciel ayant un effet pair/impair réduit
TWI442765B (zh) 像素對像素電荷複製電路裝置、系統及方法
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
US11477401B2 (en) Imaging device and imaging system
US20060275940A1 (en) Method for controlling well capacity of a photodiode
US20230253436A1 (en) Image sensor and operation method thereof
US11070759B2 (en) Image sensing device comprising dummy pixel row and active pixel rows coupled to read-out column line, and using a high speed active pixel row read-out method that reduces settling time by precharging the column line during a dummy pixel row selection time between active pixel row selection times
JP2022089013A (ja) 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210319

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5