FR3084773A1 - Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant - Google Patents

Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant Download PDF

Info

Publication number
FR3084773A1
FR3084773A1 FR1857187A FR1857187A FR3084773A1 FR 3084773 A1 FR3084773 A1 FR 3084773A1 FR 1857187 A FR1857187 A FR 1857187A FR 1857187 A FR1857187 A FR 1857187A FR 3084773 A1 FR3084773 A1 FR 3084773A1
Authority
FR
France
Prior art keywords
layer
semiconductor device
silicon nitride
silicided
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1857187A
Other languages
English (en)
Other versions
FR3084773B1 (fr
Inventor
Denis Monnier
Olivier GONNARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1857187A priority Critical patent/FR3084773B1/fr
Priority to US16/515,805 priority patent/US11056342B2/en
Publication of FR3084773A1 publication Critical patent/FR3084773A1/fr
Priority to US17/338,379 priority patent/US11869772B2/en
Application granted granted Critical
Publication of FR3084773B1 publication Critical patent/FR3084773B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Le procédé de siliciuration d'une partie à siliciurer (A) d'un dispositif semiconducteur (CI), comprend : une étape de formation d'une couche de protection (20), sur une partie à ne pas siliciurer (A) du dispositif semiconducteur (CI), comprenant une formation d'une couche d'oxyde de silicium (21) et d'une couche de nitrure de silicium (22) sur la couche d'oxyde de silicium (21) ; une étape de siliciuration de ladite partie à siliciurer (B) comprenant une pulvérisation d'ions sous environnement plasma (90) sur ladite partie à siliciurer (B) et sur ladite partie à ne pas siliciurer (A) ; le procédé comprenant une étape de retrait (80) d'au moins une portion de la couche de nitrure de silicium (21) de la couche de protection (20), préalablement à l'étape de siliciuration.

Description

Procédé de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant.
Des modes de réalisation et de mise en œuvre concernent la fabrication de dispositifs semiconducteurs, notamment les étapes de siliciuration de surfaces de silicium de dispositifs semiconducteurs destinés en particulier à être incorporés à une structure en trois dimensions.
Le terme siliciuration signifie formation d’un siliciure de métal sur une pellicule d’un composé de silicium, cette partie du silicium étant alors dite siliciurée. Généralement la siliciuration a pour but de former des contacts électriques entre un composé en silicium et une structure d'interconnexion d’éléments métalliques. Le terme « saliciure » est également employé dans ce cadre. Par commodité, il ne sera fait référence qu’au terme siliciure et ses formes dérivées.
Dans les procédés de fabrication de dispositif semiconducteur, la siliciuration est typiquement réalisée après des formations d’un masque dur, laissant découvertes les parties à siliciurer du dispositif semiconducteur. Les masques durs comportent généralement des matériaux inertes tels qu’un empilement d’oxyde de silicium et de nitrure de silicium.
Pour que la réaction entre le métal et le silicium soit propre et maîtrisé, un nettoyage est réalisé sur les parties à siliciurer. Ce nettoyage a pour vocation de retirer des oxydations parasites apparues en surface du silicium par exemple pendant des phases de transports d’une plaquette de silicium entre deux réacteurs, ou de retirer des résidus de résines utilisé pour des étapes de masquage antérieures.
Un exemple de nettoyage avantageux dans ce contexte consiste à pulvériser des ions sous un environnement de plasma, ayant l’effet d’une gravure douce.
Or, il a été observé que le nitrure de silicium dégage de l’azote gazeux sous l’effet d’un tel nettoyage par gravure douce, et ce dégagement de gaz peut perturber l’équilibre de l’environnement plasma et interrompre la réaction.
Des modes de mise en œuvre proposent de pallier ce problème, et ainsi, une réaction stabilisée permet d’améliorer la qualité et le rendement des productions industrielles de dispositifs semiconducteurs.
A cet égard, il est proposé selon un aspect un procédé de siliciuration d’une partie à siliciurer d’un dispositif semiconducteur, comprenant :
une étape de formation d’une couche de protection, sur une partie à ne pas siliciurer du dispositif semiconducteur, comprenant une formation d’une couche d’oxyde de silicium et d’une couche de nitrure de silicium sur la couche d’oxyde de silicium ;
une étape de siliciuration de ladite partie à siliciurer comprenant une pulvérisation d’ions sous environnement plasma sur ladite partie à siliciurer et sur ladite partie à ne pas siliciurer.
Le procédé comprend, préalablement à l’étape de siliciuration, une étape de retrait d’au moins une portion de la couche de nitrure de silicium de la couche de protection.
Ainsi, la couche de protection comportant moins de matière rejetant du diazote, la pulvérisation d’ions sous environnement plasma n’est pas déstabilisée et l’étape de siliciuration n’échoue pas.
La pulvérisation d’ions sous environnement plasma peut être optimisée, et ainsi la siliciuration est améliorée, les contacts avec les parties siliciurées du dispositif semiconducteur sont meilleurs et les performances du dispositif semiconducteur sont augmentées.
La pulvérisation d’ions sous environnement plasma comprend par exemple une pulvérisation d’ions Argon sous un environnement de plasma de dioxygène.
Selon un mode de mise en œuvre, l’étape de retrait d’au moins une portion de la couche de nitrure de silicium comprend un retrait d’une portion seulement de la couche de nitrure de silicium de façon à laisser subsister une portion restante de cette couche de nitrure de silicium, et la portion restante de la couche de nitrure de silicium repose sur une bordure de la couche d’oxyde de silicium au niveau d’une limite entre la partie non-siliciurée et la partie siliciurée du dispositif semiconducteur.
Avantageusement, l’étape de retrait d’au moins une portion de la couche de nitrure de silicium est arrangée pour que la portion restante de la couche de nitrure de silicium occupe une surface inférieure à 50% de la surface totale du dispositif semiconducteur.
Selon un mode de mise en œuvre, l’étape de formation de la couche de protection comprend une formation d’un premier masque sur la partie à ne pas siliciurer du dispositif semiconducteur et une gravure sélective de la couche de nitrure de silicium qui n’est pas recouverte par le premier masque, un retrait du premier masque, et une gravure sélective de la couche d’oxyde de silicium qui n’est plus recouverte par la couche de nitrure de silicium.
Selon un mode de mise en œuvre, l’étape de retrait d’une portion de la couche de nitrure de silicium de la couche de protection comprend une formation d’un deuxième masque sur la partie à siliciurer du dispositif semiconducteur, le deuxième masque chevauchant une bordure de la couche de protection au niveau de la limite entre la partie à ne pas siliciurer et la partie à siliciurer du dispositif semiconducteur, et une gravure sélective de la couche de nitrure de silicium qui n’est pas recouverte par le deuxième masque.
En d’autres termes, il est proposé selon ce mode de mise en œuvre, d’utiliser un masque non strictement aligné avec la structure sous-jacente pour retirer la couche de nitrure de silicium, ce qui est avantageux en matière d’intégration et de rendement.
Par exemple, ladite étape de siliciuration comprend une formation d’une pellicule surfacique de siliciure de métal par un dépôt physique en phase vapeur d’un métal, préférentiellement du cobalt, sur des surfaces nues de silicium ayant reçu ladite pulvérisation d’ions.
Selon un autre aspect, il est proposé un dispositif semiconducteur comprenant une partie siliciurée, et une partie nonsiliciurée recouverte d’une couche d’oxyde de silicium, dans lequel une portion d’une couche de nitrure de silicium repose sur une bordure de la couche d’oxyde de silicium au niveau de la limite entre la partie non-siliciurée et la partie siliciurée du dispositif semiconducteur.
Par dispositif semiconducteur, on entend les circuits intégrés opérationnels, et également les résultats intermédiaires de fabrication de circuit intégré, tels que des « puces » nues destinées à être assemblées en conditions industrielles, ne comportant par exemple pas d’encapsulation.
Les pellicules de siliciure de métal se trouvant dans une partie du dispositif semiconducteur comportant les composants électroniques individuels, au niveau d’une face avant d’un substrat en silicium (partie usuellement désignée par l’acronyme « FEOL » pour « Front End Of Line » en anglais), il est bien entendu que la couche d’oxyde de silicium recouvrant la partie non siliciurée est également située dans ladite partie FEOL du dispositif semiconducteur. En d’autres termes, ladite couche d’oxyde de silicium est au moins partiellement en contact avec le substrat, contrairement à par exemple des couches d’oxyde typiquement situées dans les niveaux d’interconnexion du dispositif semiconducteur (usuellement « BEOL », pour « Back End Of Line » en anglais).
Le dispositif semiconducteur selon cet aspect, par exemple obtenu au moyen du procédé défini précédemment, présente des pellicules siliciurées de qualité, et ainsi des contacts métal-silicium fiables, permettant d’améliorer ses performances.
Selon un mode de réalisation, un bord de la couche de nitrure de silicium coïncide le bord de la couche d’oxyde de silicium à la limite entre la partie non-siliciurée et la partie siliciurée du dispositif semiconducteur.
Il est également proposé un circuit intégré capteur d’image, comportant un dispositif semiconducteur tel que défini ci avant, ou obtenu par un procédé tel que défini précédemment.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 à 10 illustrent un exemple de mode de mise en œuvre et de réalisation de l’invention.
Les figures 1 à 10 illustrent des structures intermédiaires Cli, avec l<i<9, pendant une étape ou résultant d’une étape d’un exemple de procédé de siliciuration de surfaces d’un dispositif semiconducteur CL Le dispositif semiconducteur CI est par exemple un résultat intermédiaire d’une fabrication d’un circuit intégré, ou plus particulièrement une puce destinée à être assemblée avec une autre puce pour former une structure tridimensionnelle d’un circuit intégré capteur d’image.
Les figures sont numérotées dans l’ordre de mise en œuvre desdites étapes et les éléments communs d’une figure à une autre supportent les mêmes références.
La figure 1 représente schématiquement une structure intermédiaire de dispositif semiconducteur Cil, dans un procédé de fabrication d’un dispositif semiconducteur CL
Des éléments de dispositif semiconducteur 10, 11 ont été formés sur un substrat semiconducteur SUB, en silicium. Le substrat SUB peut être dopé pour avoir une conductivité de type P ou de type N.
Les éléments de dispositif semiconducteur 10, 11 ont été représentés à la manière de transistors, comportant un élément de grille 13 encadré par des éléments d’isolation et d’espacement 15 (« spacer » en anglais), sur une surface du substrat SUB. Par exemple les éléments de grille 13 sont formés en silicium polycristallin conducteur.
Bien entendu on peut envisager des éléments de dispositif semiconducteur de tout type de composant électronique, tels que des diodes, des condensateurs, des résistances, etc.
La structure intermédiaire Cil comprend une première partie A qui est destinée à ne pas être siliciurée, à gauche dans la représentation de la figure 1, et une deuxième première partie B qui est destinée à être siliciurée, à droite dans la représentation de la figure 1.
La partie destinée à ne pas être siliciurée A et la partie destinée à être siliciurée B sont délimitées par une limite LIM. A ce stade du procédé, la limite LIM n’est pas encore matérialisée.
La figure 2 représente une structure intermédiaire de dispositif semiconducteur CI2, correspondant à la structure Cil sur laquelle a été formée une couche de protection 20.
La couche de protection 20 comprend un empilement d’une couche de nitrure de silicium 22 sur une couche d’oxyde de silicium 21.
La couche de protection 20 est destinée à masquer d’une siliciuration les surfaces sous-jacentes du substrat SUB et des éléments de dispositif semiconducteur 10, 11 qu’elle recouvrera, lors d’une étape ultérieure.
La couche de protection 20 a été formée sur toute la surface de la structure Cil, sur la partie à ne pas siliciurer A et sur la partie à siliciurer B. La couche de protection 20 repose sur la face supérieure (ou face avant) du substrat SUB ainsi que sur les éléments de dispositif semiconducteur 10, 11.
Par exemple la couche d’oxyde de silicium (SiCU) peut être obtenue par une croissance du type croissance thermique ou dépôt en phase vapeur, et peut avoir une épaisseur de l’ordre de 20nm.
Par exemple la couche de nitrure de silicium (S13N4) peut être obtenue par une croissance du type dépôt en phase vapeur, et peut avoir une épaisseur de l’ordre de lOnm.
La figure 3 représente une structure intermédiaire de dispositif semiconducteur CI3, correspondant à la structure CI2 sur laquelle a été formé un premier masque 30.
Le masque 30 a été formé au moyen d’une résine photosensible lithographiée, afin de couvrir la couche de protection 20 sur la partie à ne pas siliciurer A et de laisser découverte la partie à siliciurer B.
C’est par le premier masque de résine 30 qu’est matérialisée la limite LIM entre lesdites parties A et B.
La figure 4 représente une structure intermédiaire de dispositif semiconducteur CI4, correspondant à la structure CI3 subissant un retrait de la couche de nitrure 22.
La couche de nitrure de silicium 22 qui n’est pas recouverte par le masque 30 est retirée par une gravure sélective 40. La gravure sélective 40 est configurée pour attaquer le nitrure de silicium 22 mais ne pas ou peu réagir avec l’oxyde de silicium 21.
La gravure 40 peut être du type gravure sèche par projection d’ions.
La figure 5 représente une structure intermédiaire de dispositif semiconducteur CI5, correspondant à la structure CI4 de laquelle a été retiré le masque 30.
Suite au retrait du masque 30, la structure CI5 comporte une couche d’oxyde de silicium 21 sur toute la surface, et une couche de nitrure de silicium 22 uniquement sur la partie à ne pas siliciurer A.
La couche de nitrure 22 va servir de masque dur pour un retrait de la couche d’oxyde de silicium 21 sur la partie à siliciurer B.
La figure 6 représente une structure intermédiaire de dispositif semiconducteur CI6, correspondant à la structure CI5 subissant un retrait de la couche d’oxyde 21.
Une gravure humide 60 est configurée pour attaquer sélectivement l’oxyde de silicium 21 et ne pas ou peu réagir avec le nitrure de silicium 22. Ainsi la partie de la couche d’oxyde de silicium 21 qui n’est pas recouverte par le masque dur de nitrure de silicium 22 est dissoute.
Par exemple la gravure humide 60 comprend un bain d’acide fluorhydrique.
Ainsi, sur la structure de dispositif semiconducteur intermédiaire CI6, la couche de protection 20 a été totalement retirée de la partie à siliciurer B et est restée inchangée sur la partie à ne pas siliciurer A.
La figure 7 représente une structure intermédiaire de dispositif semiconducteur CI7, correspondant à la structure CI6 sur laquelle a été formé un deuxième masque 70.
Le masque 70 a été formé au moyen d’une résine photosensible lithographiée, afin de couvrir la partie à siliciurée B et de laisser découverte la couche de protection 20 de la partie à ne pas siliciurer A.
Cela étant, un alignement parfait sur la limite LIM n’est pas indispensable, et le deuxième masque 70 peut dépasser 71 la limite LIM du côté de la partie à ne pas siliciurer A et chevaucher une bordure 72 de la couche de protection 20 restante. La bordure 72 de la couche de protection 20 est ainsi située sur la couche de protection 20 au niveau de la limite LIM entre lesdites parties A et B.
Selon une alternative, le deuxième masque 70 peut s’arrêter avant la limite LIM, du côté de la partie à siliciurer B. Cela étant, une gravure ultérieure, décrite ci-après en relation avec la figure 8, pourra détériorer la partie découverte du substrat SUB et cela peut être désavantageux.
La figure 8 représente une structure intermédiaire de dispositif semiconducteur CI8, correspondant à la structure CI7 subissant un retrait de la couche de nitrure 22.
Une gravure sélective 80, par exemple la même gravure que la gravure sélective 40 décrite précédemment en relation avec la figure 4 permet de retirer la couche de nitrure de silicium 22 qui n’est pas recouverte par le deuxième masque 70.
Ainsi, la couche de nitrure de silicium 21 est retirée sur une portion de la surface de la couche de protection 20, c’est-à-dire toute la surface de la couche de protection 20 de la partie à ne pas siliciurer A, excepté la bordure 72 recouverte par le deuxième masque 70.
La partie restante de la couche de nitrure de silicium 22 représente par exemple moins de 50% de la surface totale du dispositif semiconducteur.
La figure 9 représente une structure intermédiaire de dispositif semiconducteur CI9, correspondant à la structure CI8 de laquelle a été retiré le masque 70 et subissant une gravure douce de nettoyage 90.
Un nettoyage des surfaces découvertes est mis en œuvre au moyen d’une gravure douce 90 par pulvérisation d’ions sous environnement plasma, usuellement désignée par l’acronyme SSE du terme anglosaxon usuel « Soft Sputter Etch ».
La gravure douce 90 comprend une pulvérisation d’ions Argon sous un environnement de plasma de dioxygène.
Cette gravure douce 90 est destinée à retirer des oxydations parasites ou des reliquats de résine de masquage, sur des surfaces de silicium, par exemple des surfaces 92 du substrat SUB ou des surfaces 94 d’éléments de grille (13) en silicium polycristallin.
Des oxydations parasites ont par exemple pu apparaître pendant des phases de déplacement d’une plaquette de silicium entre deux réacteurs.
Cela étant, cette pulvérisation d’ion 90 réagit également avec le nitrure de silicium 21, qui dégage alors du diazote en phase gazeuse 99. Une certaine quantité de diazote peut déstabiliser le plasma de dioxygène au point d’en rompre l’équilibre.
Ce cas de figure peut apparaître notamment dans les filières de fabrication de capteurs d’images, qui peuvent comporter une couche de protection 20 sur jusqu’à 90% de la surface totale du dispositif semiconducteur.
En particulier, les dispositifs semiconducteurs destinés à être empilés pour former une structure en trois dimensions sont sujets à présenter des couches de protection 20 occupant une surface suffisamment élevée pour qu’un rejet de diazote rompe l’équilibre de l’environnement plasma.
C’est par exemple le cas des circuits intégrés de capteurs d’image, dans lesquels un premier dispositif semiconducteur exclusivement dédié à la photo-réaction est connecté « à nu » à un deuxième dispositif semiconducteur dédié notamment au traitement de signaux. Par « à nu », on entend que les dispositifs semiconducteurs à assembler ne comportent pas de structure d’encapsulation ni de connectique habituelle des circuits intégrés commercialisables.
Or, la structure intermédiaire de dispositif semiconducteur CI9 selon ce mode de mise en œuvre ne comporte qu’une mineure partie de nitrure de silicium 22, en bordure de la couche de protection 20, pendant le nettoyage par gravure douce 90.
Il est raisonnable de considérer qu’une couche de nitrure de silicium d’épaisseur de l’ordre de 10 nm sur au maximum 50% de la surface totale du dispositif semiconducteur produira suffisamment peu de diazote pour ne pas rompre l’équilibre d’un plasma de dioxygène.
Bien entendu, le rapport de 50% de la surface totale du dispositif semiconducteur est une approximation. La quantité limite effective de surface occupée par la couche de nitrure de silicium dépendra notamment des conditions industrielles de la mise en œuvre de la pulvérisation d’ions sous environnement plasma.
En tout état de cause, l’étape de retrait 80 d’une portion de la couche de nitrure de silicium 22 est arrangée pour que la portion restante 72 de la couche de nitrure de silicium 21 occupe une surface suffisamment faible pour que l’équilibre de l’environnement plasma ne soit pas rompu par le dégagement de diazote, par exemple une surface inférieure à 50% de la surface totale du dispositif semiconducteur.
Ainsi ce mode de mise en œuvre ne présente aucun risque d’interruption de la gravure douce par pulvérisation ionique 90 du à ce dégagement de diazote 99.
La figure 10 représente une structure de dispositif semiconducteur CI, correspondant à la structure CI9 sur laquelle est réalisé une siliciuration.
Un dépôt physique en phase vapeur d’un métal, préférentiellement du cobalt, est réalisé sur la structure intermédiaire CI9, et une pellicule surfacique de siliciure de métal 100 se forme sur les surfaces nues de silicium.
Ainsi, les surfaces nues de silicium qui ne sont pas recouvertes par ce qu’il reste de la couche protectrice 20, c’est-à-dire dans la partie à siliciurer B, réagissent en siliciure de métal 100.
Les éléments de dispositif semiconducteur 11 siliciurés peuvent alors être mutuellement couplés par des interconnexions métalliques.
A l’issu de ces étapes de procédé de siliciuration de surfaces de dispositif semiconducteur CI, un dispositif semiconducteur comprenant une partie siliciurée B comportant une pellicule surfacique de siliciure de métal 100, et une partie non-siliciurée A ne comportant pas de pellicule de siliciure de métal mais étant recouverte d’une couche d’oxyde de silicium 21 a été obtenu.
Le dispositif semiconducteur ainsi obtenu comporte une couche de nitrure de silicium 22 reposant sur une bordure 72 de la couche d’oxyde de silicium 21 au niveau de la limite LIM entre la partie nonsiliciurée A et la partie siliciurée B.
Un tel dispositif semiconducteur peut ainsi présenter des 10 pellicules siliciurées de qualités et des contacts électriques améliorés sur ces pellicules siliciurées.
Par ailleurs l’invention n’est pas limitée à ces modes de mise en œuvre et de réalisation mais en embrasse toutes les variantes, par exemple des autres réactions, gravures et masquages peuvent être 15 utilisés tout en bénéficiant de l’avantage en matière de rejet de gaz dans un environnement plasma.

Claims (10)

  1. REVENDICATIONS
    1. Procédé de siliciuration d’une partie à siliciurer (B) d’un dispositif semiconducteur (CI), comprenant :
    une étape de formation d’une couche de protection (20), sur une partie à ne pas siliciurer (A) du dispositif semiconducteur (CI), comprenant une formation d’une couche d’oxyde de silicium (21) et d’une couche de nitrure de silicium (22) sur la couche d’oxyde de silicium (21) ;
    une étape de siliciuration de ladite partie à siliciurer (B) comprenant une pulvérisation d’ions sous environnement plasma (90) sur ladite partie à siliciurer (B) et sur ladite partie à ne pas siliciurer (A) ;
    le procédé comprenant, préalablement à l’étape de siliciuration, une étape de retrait (80) d’au moins une portion de la couche de nitrure de silicium (21) de la couche de protection (20).
  2. 2. Procédé selon la revendication 1, dans lequel ladite pulvérisation d’ions sous environnement plasma (90) comprend une pulvérisation d’ions Argon sous un environnement de plasma de dioxygène.
  3. 3. Procédé selon l’une des revendications 1 ou 2, dans lequel ladite étape de retrait (80) d’au moins une portion de la couche de nitrure de silicium (22) comprend un retrait d’une portion seulement de la couche de nitrure de silicium (22) de façon à laisser subsister une portion restante (72) de cette couche de nitrure de silicium (22), et la portion restante (72) de la couche de nitrure de silicium (22) repose sur une bordure (72) de la couche d’oxyde de silicium (21) au niveau d’une limite (LIM) entre la partie non-siliciurée (A) et la partie siliciurée (B) du dispositif semiconducteur.
  4. 4. Procédé selon la revendication 3, dans lequel ladite étape de retrait (80) d’au moins une portion de la couche de nitrure de silicium (22) est arrangée pour que la portion restante (72) de la couche de nitrure de silicium (21) occupe une surface inférieure à 50% de la surface totale du dispositif semiconducteur.
  5. 5. Procédé selon l’une des revendications précédentes, dans lequel l’étape de formation de la couche de protection (20) comprend une formation d’un premier masque (30) sur la partie à ne pas siliciurer (A) du dispositif semiconducteur (CI) et une gravure sélective (40) de la couche de nitrure de silicium (22) qui n’est pas recouverte par le premier masque (30), un retrait du premier masque (30), et une gravure sélective (60) de la couche d’oxyde de silicium (21) qui n’est plus recouverte par la couche de nitrure de silicium (22) .
  6. 6. Procédé selon l’une des revendications précédentes, dans lequel ladite étape de retrait (80) de la portion de la couche de nitrure de silicium (22) de la couche de protection (20) comprend une formation d’un deuxième masque (70) sur la partie à siliciurer (B) du dispositif semiconducteur (CI), le deuxième masque (70) chevauchant (71) une bordure (72) de la couche de protection (20) au niveau de la limite (LIM) entre la partie à ne pas siliciurer (A) et la partie à siliciurer (B) du dispositif semiconducteur (CI), et une gravure sélective (80) de la couche de nitrure de silicium (22) qui n’est pas recouverte par le deuxième masque (70).
  7. 7. Procédé selon l’une des revendications précédentes, dans lequel ladite étape de siliciuration comprend une formation d’une pellicule surfacique de siliciure de métal (100) par un dépôt physique en phase vapeur d’un métal, préférentiellement du cobalt, sur des surfaces nues de silicium (92, 94) ayant reçu ladite pulvérisation d’ions (90).
  8. 8. Dispositif semiconducteur comprenant une partie siliciurée (B) et une partie non-siliciurée (A) recouverte d’une couche d’oxyde de silicium (21), dans lequel une portion d’une couche de nitrure de silicium (22) repose sur une bordure (72) de la couche d’oxyde de silicium (21) au niveau d’une limite (LIM) entre la partie nonsiliciurée (A) et la partie siliciurée (B) du dispositif semiconducteur.
  9. 9. Dispositif semiconducteur selon la revendication 8, dans lequel un bord de la couche de nitrure de silicium (22) coïncide le bord de la couche d’oxyde de silicium (21) à la limite (LIM) entre la partie non-siliciurée (A) et la partie siliciurée (B).
  10. 10. Circuit intégré capteur d’image, comportant un dispositif semiconducteur (CI) selon l’une des revendications 8 ou 9.
FR1857187A 2018-08-01 2018-08-01 Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant Active FR3084773B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1857187A FR3084773B1 (fr) 2018-08-01 2018-08-01 Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant
US16/515,805 US11056342B2 (en) 2018-08-01 2019-07-18 Method for silicidation of semiconductor device, and corresponding semiconductor device
US17/338,379 US11869772B2 (en) 2018-08-01 2021-06-03 Method for silicidation of semiconductor device, and corresponding semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1857187A FR3084773B1 (fr) 2018-08-01 2018-08-01 Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant

Publications (2)

Publication Number Publication Date
FR3084773A1 true FR3084773A1 (fr) 2020-02-07
FR3084773B1 FR3084773B1 (fr) 2021-11-12

Family

ID=65951620

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857187A Active FR3084773B1 (fr) 2018-08-01 2018-08-01 Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant

Country Status (2)

Country Link
US (2) US11056342B2 (fr)
FR (1) FR3084773B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468904B1 (en) * 2001-06-18 2002-10-22 Taiwan Semiconductor Manufacturing Company RPO process for selective CoSix formation
US20150031179A1 (en) * 2013-07-24 2015-01-29 Globalfoundries Inc. Method of forming a semiconductor structure including silicided and non-silicided circuit elements

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734098B2 (en) * 2002-08-08 2004-05-11 Macronix International Co., Ltd. Method for fabricating cobalt salicide contact

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468904B1 (en) * 2001-06-18 2002-10-22 Taiwan Semiconductor Manufacturing Company RPO process for selective CoSix formation
US20150031179A1 (en) * 2013-07-24 2015-01-29 Globalfoundries Inc. Method of forming a semiconductor structure including silicided and non-silicided circuit elements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIKOLAY DYATKO ET AL: "Influence of Nitrogen Admixture on Plasma Characteristics in a dc Argon Glow Discharge and in Afterglow", ATOMS, vol. 7, no. 1, 19 January 2019 (2019-01-19), pages 13, XP055598396, ISSN: 2218-2004, DOI: 10.3390/atoms7010013 *

Also Published As

Publication number Publication date
US20210296129A1 (en) 2021-09-23
FR3084773B1 (fr) 2021-11-12
US20200043737A1 (en) 2020-02-06
US11869772B2 (en) 2024-01-09
US11056342B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
EP0078190B1 (fr) Procédé de fabrication de résistances de forte valeur pour circuits intégrés
JP2001319928A (ja) 半導体集積回路装置およびその製造方法
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
US20070048920A1 (en) Methods for dual metal gate CMOS integration
US20060175705A1 (en) Semiconductor device and method for fabricating the same
EP1463102A2 (fr) Procédé de fabrication d&#39;un transistor à grille métallique, et transistor correspondant
EP2120258A1 (fr) Procédé de réalisation d&#39;un transistor a source et drain métalliques
FR3084773A1 (fr) Procede de siliciuration de dispositif semiconducteur, et dispositif semiconducteur correspondant
EP1014439B1 (fr) Procédé de réalisation d&#39;un isolement inter et/ou intra-métallique par air dans un circuit intégré
JP2005150597A (ja) 半導体装置の製造方法およびその製造装置
EP3961689A1 (fr) Procédé de fabrication de composants microélectroniques
EP3459907B1 (fr) Micro-dispositif comportant un element protege contre une gravure hf et forme d&#39;un materiau comprenant un semi-conducteur et un metal
EP3809455A1 (fr) Procédé de fabrication de circuit intégré comprenant une phase de formation de tranchées dans un substrat et circuit intégré correspondant
EP3136429B1 (fr) Formation de contacts ohmiques pour un dispositif dote d&#39;une region en materiau iii-v et d&#39;une region en un autre materiau semi-conducteur
US8999829B2 (en) Dual gate process
US6358821B1 (en) Method of copper transport prevention by a sputtered gettering layer on backside of wafer
EP1396882A2 (fr) Procédé de réalisation d&#39;un composant électronique intégré et dispositif électrique incorporant tel composant
EP3414775B1 (fr) Procede de realisation de connexions d&#39;une puce electronique
JP2005317736A (ja) 半導体装置の製造方法
US10950460B2 (en) Method utilizing using post etch pattern encapsulation
US20230317452A1 (en) Hard mask structure
KR100732737B1 (ko) 반도체 소자분리막 형성방법
US7135400B2 (en) Damascene process capable of avoiding via resist poisoning
FR2856514A1 (fr) Procede de formation selective de siliciure sur une plaque de materiau semi-conducteur
KR100721620B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200207

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6