FR3069952A1 - Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal - Google Patents

Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal Download PDF

Info

Publication number
FR3069952A1
FR3069952A1 FR1757568A FR1757568A FR3069952A1 FR 3069952 A1 FR3069952 A1 FR 3069952A1 FR 1757568 A FR1757568 A FR 1757568A FR 1757568 A FR1757568 A FR 1757568A FR 3069952 A1 FR3069952 A1 FR 3069952A1
Authority
FR
France
Prior art keywords
transistor
grid block
bismuth
hole
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1757568A
Other languages
English (en)
Other versions
FR3069952B1 (fr
Inventor
Jean-Pierre Colinge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1757568A priority Critical patent/FR3069952B1/fr
Priority to US16/054,197 priority patent/US10714601B2/en
Publication of FR3069952A1 publication Critical patent/FR3069952A1/fr
Application granted granted Critical
Publication of FR3069952B1 publication Critical patent/FR3069952B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Réalisation d'un transistor à canal vertical comprenant: une structure en un matériau donné à base de bismuth traversant un bloc de grille (10a), la structure comportant une région de canal (26b) s'étendant à travers le bloc de grille et des régions de source (26a) et de drain (26c) de part et d'autre de la région de canal et du bloc de grille, les régions de source et de drain ayant une section transversale plus importante que la section transversale de la région de canal (figure 1K).

Description

REALISATION D'UN TRANSISTOR A STRUCTURE DE CANAL ET REGIONS DE SOURCE ET
DE DRAIN EN SEMI-METAL
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTÉRIEUR
La présente demande concerne le domaine de la microélectronique et des transistors, en particulier celui des transistors formés à base d'un semi-métal tel que le bismuth.
Le document US2017/0125554 Al présente par exemple un transistor ayant une structure de canal en bismuth et dont l'agencement est vertical c'est-à-dire dans une direction sensiblement parallèle à une normale à un plan principal du support sur lequel le transistor est formé.
Il se pose le problème d'améliorer une telle structure de transistor, en particulier au niveau des résistances de contact avec la région de source et la région de drain.
EXPOSÉ DE L'INVENTION
La présente invention se propose de réaliser un dispositif à transistor dont le canal est à agencement vertical et à base de semi-métal tel que le bismuth, dans lequel les résistances des contacts de source et de drain sont notamment diminuées.
Pour cela, un mode de réalisation de la présente invention prévoit un procédé comprenant des étapes de:
- formation d'un empilement doté d'une première zone de contact, de source ou de drain, et d'une première couche sur cette première zone de contact,
- formation sur cet empilement d'un bloc de grille et d'une deuxième couche sur ce bloc de grille,
- réalisation d'au moins un trou traversant la deuxième couche, le bloc de grille et la première couche de sorte à dévoiler la première zone de contact, le trou étant réalisé de sorte à avoir une première portion et une deuxième portion situées respectivement dans la première couche et dans la deuxième couche chacune ayant une section transversale plus importante que celle d'une troisième portion du trou située dans le bloc de grille,
- remplissage du trou à l'aide d'un matériau donné à base de semi-métal de sorte à former une région de source ou de drain dans la première portion, une région de canal dans la troisième portion, une région de drain ou de source dans la deuxième portion, la région de canal ayant une section transversale plus faible que celle des régions de source et de drain.
Le matériau donné à base de semi-métal est avantageusement du bismuth ou un alliage à base de bismuth tel qu'un matériau à base de bismuth et d'étain ou bien à base de bismuth et d'antimoine ou bien de bismuth et d'arsenic, ou bien d'un alliage de bismuth, d'étain, d'antimoine et d'arsenic ou d'un alliage comportant le ou les éléments précités et du bismuth.
Un tel matériau a pour avantage de présenter des propriétés de semiconducteur ou d'un matériau conducteur en fonction de ses dimensions.
Ainsi, on peut prévoir une troisième portion et des première et deuxième portions avec des dimensions respectives, en particulier des sections transversales, adaptées de sorte à former, à partir d'un même matériau une région de canal semi-conductrice et des régions de source et de drain conductrices.
La région de canal est ainsi avantageusement prévue avec une section transversale (« cross section » selon la terminologie anglo-saxonne) de dimension critique ou de diamètre inférieur à un seuil en deçà duquel le matériau donné est semiconducteur, avec des bandes de valence et conduction séparées par une bande interdite, dont le gap est positif.
Lorsque le matériau donné est par exemple en bismuth massif ce seuil peut être de l'ordre de 15 nm à température ambiante.
Les régions de source et drain sont de préférence prévues avec des sections transversales respectives de dimension critique ou de diamètre supérieures à ce seuil.
Avantageusement, la première couche et la deuxième couche sont en matériau isolant.
Selon une possibilité de mise en oeuvre, après formation du trou et préalablement à un remplissage du trou à l'aide du matériau donné on peut former un diélectrique de grille dans une zone située dans le trou et sur le bloc de grille par au moins une oxydation du bloc de grille.
Avantageusement, la première zone de contact est à base d'un matériau insensible à l'oxydation du bloc de grille, en particulier un métal noble tel que le platine. Cela peut permettre d'éviter de réaliser le diélectrique de grille sur la première zone de contact et d'avoir ensuite à le retirer. Cela participe à la réalisation d'un contact de qualité améliorée.
Le matériau donné à base de bismuth peut être polycristallin au moment du dépôt. On effectue alors, après remplissage, un recuit de recristallisation afin de lui conférer un caractère monocristallin.
Avantageusement, le matériau donné à base de semi-métal est nondopé. On évite ainsi une répartition non-contrôlée de dopants lors du recuit de recristallisation.
Préalablement au recuit de recristallisation on peut avantageusement former des plots de connexion par réalisation d'ouvertures dévoilant respectivement le bloc de grille et la première zone de contact puis, on effectue un remplissage des ouvertures à l'aide d'au moins un matériau conducteur.
Lorsque le bloc de grille formé est prévu avec un gradient de dopants, on peut réaliser un trou de forme évasée dans le bloc de grille et réaliser ainsi un canal de forme évasée. Cela peut permettre de diminuer une éventuelle barrière de potentiel entre le canal et le drain et donc diminuer un phénomène de réflexion d'électrons vers le canal susceptible de provoquer une diminution de courant.
La formation de la première portion de trou et de la deuxième portion de trou peut comprendre une gravure sélective de la première couche et de la deuxième couche vis-à-vis du bloc de grille. Une gravure à l'aide de HF peut être en particulier mise en œuvre lorsque la première couche et la deuxième couche sont en oxyde de silicium.
Selon un autre aspect, la présente invention prévoit également un transistor à canal vertical obtenu à l'aide d'un procédé tel que défini plus haut.
En particulier, un mode de réalisation prévoit un transistor comprenant :
- un bloc de grille,
- une structure en un matériau donné à base de bismuth traversant ce bloc de grille, la structure comportant une région de canal s'étendant à travers le bloc de grille et des régions de source et de drain de part et d'autre de la région de canal et du bloc de grille, les régions de source et de drain ayant une section transversale plus importante que la section transversale de la région de canal,
- une première zone de contact en matériau conducteur et disposée contre la région de source à base de bismuth,
- une deuxième zone de contact en matériau conducteur et disposée contre la région de drain à base de bismuth.
Avantageusement, un mode de réalisation prévoit une région de canal avec des portions de forme évasée disposées tête-bêche.
Un autre mode de réalisation prévoit une région de canal comportant une portion de forme évasée entre une première face et une deuxième face du bloc de grille.
Un mode de réalisation prévoit une région de canal formée d'une pluralité de nano-fils à base de bismuth.
La présente demande vise également à protéger un dispositif comprenant au moins un premier transistor et au moins un deuxième transistor en semimétal tels que définis plus haut ou obtenus à l'aide d'un procédé tel que défini plus haut, les transistors étant superposés.
Selon une possibilité de mise en oeuvre, le premier transistor et le deuxième transistor partagent une électrode commune.
Selon une autre possibilité de mise en oeuvre, le premier transistor est disposé entre des lignes conductrices d'une première paire de lignes conductrices, le deuxième transistor étant disposé entre des lignes conductrices d'une deuxième paire de lignes conductrices.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
Les figures 1A-1K servent à illustrer un exemple de procédé de réalisation d'une structure de transistor comportant des régions de source, de drain et de canal en matériau semi-métallique, en particulier à base de bismuth ;
Les figures 2A-2D servent à illustrer différents exemples de structures de transistors en matériau semi-métallique et comportant des régions de source et de drain de section plus élevée que celle de la région de canal ;
Les figures 3A-3C servent à illustrer différents exemples de dispositifs à structures de transistors en matériau semi-métallique superposés ;
Les figures 4A-4B servent à illustrer des exemples de structures de canal de transistors formées d'un ou plusieurs nano-fils en bismuth traversant un bloc de grille ;
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme pour rendre les figures plus lisibles.
En outre, dans la description ci-après, des termes qui dépendent de l'orientation d'une structure, telle que « vertical », « sous », « au-dessus », « latéraux », etc. s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
On se réfère à présent à la figure IA illustrant un exemple d'empilement à partir duquel une structure de transistor à base d'un matériau en semi-métal et à canal ayant un agencement vertical peut être formée.
L'empilement comprend dans cet exemple une couche de substrat 2, par exemple en silicium, sur laquelle repose une couche isolante 4.
La couche de substrat 2 peut être une couche superficielle d'un substrat de type semi-conducteur sur isolant ou bien une couche de support dans laquelle un ou plusieurs éléments de transistors, par exemple des canaux de transistors (non représentés) peuvent avantageusement avoir déjà été formés.
La couche isolante 4 est par exemple en oxyde de silicium ou en nitrure de silicium ou bien en oxynitrure de silicium. Cette couche isolante 4 peut être prévue avec une épaisseur comprise par exemple entre 10 nm et 100 nm et peut être formée par oxydation thermique de la couche semi-conductrice 2 ou bien par dépôt, en particulier de type CVD (« Chemical Vapor Déposition ») ou PECVD (« Plasma Enhanced Chemical Vapor Déposition »).
Sur la couche isolante 4, une zone de contact 6 de source ou de drain est formée. Cette zone de contact 6 est réalisée à partir d'une couche en matériau métallique, choisi en particulier de sorte à être difficile à oxyder. Le matériau est typiquement un métal noble par exemple tel que le Pt, déposé sur la couche isolante 4. La couche en matériau métallique a une épaisseur qui peut être comprise par exemple entre 5 et 50 nm, cette épaisseur étant adaptée en fonction de la résistance que l'on souhaite conférer à la zone de contact 6.
La zone de contact 6 est ici recouverte par une couche 8 de préférence isolante, et par exemple à base de S1O2 ou en nitrure de silicium ou bien en oxynitrure de silicium.
La couche isolante 8 a une épaisseur qui peut être comprise par exemple entre 5 et 30 nm, typiquement de l'ordre de 10 nm et peut être formée dépôt, par exemple selon une technique de CVD ou PECVD.
Sur la couche isolante 8, on forme une couche de matériau 10 de grille, par exemple un matériau tel que du Si ou du Ge ou du SiGe, le matériau de grille étant typiquement déposé sous forme amorphe ou bien de matériau polycristallin. Le matériau 10 de grille est par exemple déposé par une technique CVD ou PECVD ou bien par une technique d'évaporation assistée par faisceau d'électrons. Le matériau 10 peut être dopé in situ, autrement dit lors du dépôt ou bien par une implantation. Un recuit thermique de recristallisation du matériau de grille peut être également prévu. Le transistor étant prévu pour comporter une structure de canal verticale, l'épaisseur de matériau 10 de grille déposée correspond dans cet exemple à la longueur de grille de la structure réalisée. L'épaisseur de matériau de grille peut être prévue par exemple entre 10 nm et 100 nm, par exemple de l'ordre de 30 nm.
La figure IB illustre une étape de formation d'un bloc 10a de grille dans le matériau 10, par exemple par photolithographie et gravure.
On peut ensuite former une couche 12 isolante, recouvrant ici les flancs latéraux et le dessus du bloc de 10a de grille. Cette couche isolante 12 est par exemple en oxyde de silicium ou en nitrure de silicium ou bien en oxynitrure de silicium. La couche isolante 12 peut être prévue avec une épaisseur comprise par exemple entre 5 et 50 nm et peut être formée par dépôt, en particulier un dépôt de type CVD ou bien PECVD.
On réalise ensuite un ou plusieurs trous traversant le bloc 10a de grille afin de définir un ou plusieurs emplacements pour une structure de canal.
Dans l'exemple illustré sur la figure ID, un trou 21 dévoilant la zone 6 de contact de source ou de drain est réalisé à travers l'épaisseur du bloc de grille 10a. La zone 6 de contact est de préférence non-gravée de sorte que le trou 21 se situe au niveau d'une face supérieure de la zone de contact 6.
Ce trou 21 peut être formé avec une dimension critique encore appelée diamètre D (dimension mesurée parallèlement au plan [O ;x ;y] d'un repère [O;x;y;z]) compris par exemple entre 10 et 40 nm. Par « dimension critique » on entend la plus petite dimension d'un motif mesurée dans le plan (i.e. parallèlement au plan [O;x;y]) hormis sa hauteur ou épaisseur (la hauteur ou l'épaisseur étant ici une dimension mesurée parallèlement à l'axe z). Le trou 21 peut avoir une section transversale (autrement dit une section prise parallèlement au plan principal du substrat et donc parallèle au plan [O ;x ;y ]) de forme circulaire ou bien ou hexagonale ou rectangulaire ou ellipsoïdale. Pour obtenir un tel trou 21 on peut former un masque dur reproduisant le motif du trou, ce masque dur pouvant être lui-même structuré à l'aide d'un masquage par exemple en copolymère à bloc et une technique de gravure à l'aide d'un faisceau d'électrons ou par lithographie optique utilisant un rayonnement UV ou EUV (extreme UV), ou par une autre technique de transfert de motifs telle qu'une technique de type nano-imprint lors de laquelle des motifs sont typiquement formés en appliquant un moule d'embossage.
Ensuite, on peut procéder à un élargissement de portions 21a, 21c du trou 21 situées dans les couches 12 et 8 respectivement situées sur le bloc de grille 10a et sous le bloc de grille 10a. Une portion 21b de trou traversant le bloc 10a de grille peut être quant à elle conservée telle quelle ou avec une section transversale SI plus faible que celle S2 des portions 21a, 21b situées respectivement à l'embouchure et au fond du trou 21.
La figure IE illustre un exemple d'agencement du trou 21 obtenu une fois cette étape d'élargissement mise en œuvre.
Les portions 21a, 21c ont, après cette étape d'élargissement, une section transversale supérieure et donc une dimension critique dc2 (encore appelé diamètre dcl) supérieure à la dimension critique (ou diamètre) dcl de la portion centrale 21b qui s'étend à travers le bloc de grille 10a.
Une manière de réaliser l'élargissement des portions 21a, 21c de trou 21 est d'effectuer une gravure sélective des couches 12 et 8 respectivement situées sur le bloc de grille 10a et sous le bloc de grille 10a. Lorsque les couches 12, 8 sont en S1O2, une telle gravure peut être effectuée par exemple à l'aide de HF.
L'empilement peut être protégé pendant cette gravure par un masque (non représenté) par exemple par le masque dur utilisé pour réaliser le trou 21.
La figure 1F montre une étape ultérieure de formation d'une couche 23 diélectrique de grille, notamment au niveau de zones du bloc 10a de grille formant les parois de la portion 21b de trou traversant le bloc 10a de grille.
Une manière de réaliser ce diélectrique de grille est de réaliser une oxydation du bloc 10a de grille, en particulier lorsque celui-ci est en polysilicium ou en polySiGe, ou en polyGe. La formation de la couche 23 de diélectrique de grille conduit à un rétrécissement de la portion centrale 21b du trou 21 traversant le bloc 10a de grille. Le rétrécissement peut être tel qu'une portion centrale 21b du trou 21 a une dimension critique dci de l'ordre de plusieurs nanomètres et en particulier inférieure à 10 nm. Par exemple, une portion centrale 21b de l'ordre de 6 nm peut être obtenue.
Le fait de prévoir la zone de contact 6 en métal noble, par exemple en Pt, permet avantageusement d'éviter une oxydation de cette zone lors de l'oxydation du bloc 10a de grille. On évite ainsi d'avoir à retirer du diélectrique de grille sur la zone de contact 6 et on peut produire de cette manière un contact de meilleure qualité.
Sur la figure IG une étape de remplissage du trou 21 par un matériau 25 à base de semi-métal est illustrée. Le matériau déposé est en particulier du bismuth ou un alliage à base de bismuth. Un alliage à base de bismuth et d'étain, ou de bismuth et d'antimoine ou bien de bismuth et d'arsenic peut être par exemple mis en œuvre. Le matériau 25 peut être dopé, par exemple au bore ou au gallium, ou à l'étain, ou au tellure. Avantageusement, on prévoit un semi-métal non dopé.
On forme ainsi une structure 26a de canal dans la portion centrale 21b du trou qui s'étend à travers le bloc 10 de grille et des régions 26a, 26c de source et de drain respectivement dans les portions élargies 21a, 21c du trou 21. Les dimensions de la structure 26a en particulier sa section transversale ou sa dimension critique dci, sont prévues inférieures à un seuil prédéterminé de sorte que la structure 26a en semi-métal se comporte comme une structure semi-conductrice. Ce seuil prédéterminé dref dépend du semi-métal de remplissage. Par exemple lorsque le matériau 25 de remplissage est du bismuth on prévoit avantageusement une dimension critique dcl inférieure à 15 nm à température ambiante. Pour obtenir une région de canal semi-conductrice on prévoit ainsi la dimension de la portion centrale 21b du trou 21 et l'épaisseur du diélectrique de grille 23 inférieures à une valeur prédéterminée qui dépend dudit seuil dref évoqué précédemment. Pour établir un tel seuil on peut évaluer la résistance du nanofil en fonction de la température. Si la résistance augmente avec la température, le matériau se comporte comme un (semi) métal. Si la résistance décroît quand on augmente la température, il 'agit d'un semi-conducteur. La mesure est répétée sur des nano-fils de diamètres différents. Le document de Zhibo Zhang et al., « Electronic transport properties of single-crystal bismuth nanowire arrays », PHYSICAL REVIEW B VOLUME 61, NUMBER 7 15 FEBRUARY 2000-1, p. 8450] présente par exemple une telle méthode.
Pour du BiSb, un tel seuil est par exemple de l'ordre de 65 nm, d'après « Semi-metal-semiconductor transition in Bii-xSbx alloy nanowires and their thermoelectric properties », Yu-Ming Lin, O. Rabin, S. B. Cronin, Jackie Y. Ying, and M. S. Dresselhaus, Appl. Phys. Lett. 81, 2403 (2002); doi: 10.1063/1.1503873] et Transport properties of alloy nanowires synthesized by pressure injection, Appl. Phys. Lett. 79, 677 (2001) de Yu-Ming Lin, S. B. Cronin, O. Rabin, Jackie Y. Ying, and M. S. Dresselhaus.
Les dimensions des régions 26a, 26c et en particulier leur section ou dimension critique dc2 sont quant à elles prévues plus importantes de sorte que les régions 26a, 26c ont un comportement conducteur qui peut être proche de celui d'un métal. On prévoit la dimension critique dc2 telle que dcl < dref < dc2.
On a ainsi des régions de source et de drain en un même matériau que la région de canal, mais dont la structure de bandes diffère.
Avantageusement, on utilise une méthode de dépôt électrolytique encore appelée « électro-déposition » pour réaliser le remplissage de semi-métal. Une solution à base de sel de Bismuth, par exemple du chlorure de Bismuth peut être en particulier employée. Une autre méthode de remplissage inclue un dépôt par CVD ou une épitaxie par jet moléculaire (ou MBE pour « Molecular Beam Epitaxy »). Le semi-métal 25, en particulier du Bismuth, est typiquement déposé sous forme de polycristal.
La figure 1H illustre une étape de formation d'un contact 29 sur la structure 26 en Bismuth. Ce contact peut être à base du même matériau que la zone de contact 6, par exemple du Pt ou bien d'un matériau différent, par exemple du cuivre ou de l'or. Lorsque la zone de contact 6 est une zone de contact de source, le contact supérieur 29 réalisé sur la structure en bismuth est alors un contact de drain.
Une méthode de formation d'un tel contact 29 utilise un procédé de type appelé « lift-off » dans lequel on forme un masquage par exemple en résine qui comporte une ouverture dévoilant la structure 26 en bismuth. On retire ensuite le masquage et une portion de matériau utilisée pour former le contact qui se trouve sur ce masquage.
En variante, on peut effectuer un dépôt pleine plaque puis des étapes de photolithographie et de gravure afin de définir le contact 29 disposé dans cet exemple sur une région de drain 26c en bismuth.
Comme cela est illustré sur les figures 1I-1J, on peut également former des plots de connexion pour réaliser des prises de contacts sur différents niveaux de l'empilement, en particulier sur la zone de contact 6 disposée sous le transistor et sur la grille 10a du transistor.
Pour cela, on peut effectuer des ouvertures 32, 33 dévoilant respectivement la zone de contact 6 et la grille 10. Sur l'exemple de réalisation de la figure 11, une ouverture 32 traverse ainsi les couches 12 et 8, tandis que l'autre ouverture 33 traverse la couche 12. On remplit ensuite les ouvertures 32, 34 de matériau conducteur 34, par exemple du tungstène, du cobalt ou de l'aluminium. On peut également utiliser une matériau barrière tel que du nitrure de titane (TiN) recouvert de cuivre.
On peut ensuite effectuer une structuration du matériau conducteur 34 si l'on souhaite réaliser des plots 35, 36 de connexion respectivement pour établir un contact électrique avec la source du transistor et pour établir un contact électrique distinct et indépendant avec la grille du transistor. Une telle étape est par exemple illustrée sur la figure IJ.
On peut ensuite effectuer une étape de recristallisation du matériau 25 à base desquelles la région de source, le canal et la région de drain du transistor sont formées (figure 1K). Cette étape est effectuée à une température supérieure à la température de fusion du matériau 25. On prévoit en particulier une température de l'ordre de 271,4°C ou supérieure suivant que ce matériau 25 est en bismuth ou dans un alliage à base de bismuth. Le bismuth présente pour avantage de fondre à basse température, en particulier inférieure à 400°C, et de peu ou ne pas se dilater lorsqu'il fond. On peut ainsi pouvoir le recristalliser sans générer de contrainte intempestive ni dégrader les couches sous-jacentes au cas où la structure est formée sur un substrat semi-conducteur contenant des structures telles que des transistors et des niveaux d'interconnections métalliques.
Dans l'exemple de réalisation qui vient d'être décrit, la zone de contact 6 qui s'étend sous la grille 10a et la structure de canal 26a du transistor est une zone de contact avec la région 26c de source du transistor. En variante, cette zone de contact 6 peut être une zone de contact de drain, tandis que le contact supérieur 29 disposé audessus de la grille 10a est un contact de source du transistor.
Dans l'exemple de réalisation illustré sur les figures 1A-1K, les plots 35, 36 de connexion sont réalisés après la structure en semi-métal. On peut en variante réaliser ces plots de connexion avant d'autant que l'étape de recuit de recristallisation de cette structure se fait à une température relativement basse, généralement inférieure à 400-450°C.
Dans l'exemple de réalisation qui vient d'être décrit, on forme une structure de canal sous forme d'un barreau encore appelé « nano-fil » à section transversale constante ou sensiblement constante. D'autres formes de structure de canal peuvent être prévues.
Un autre exemple de réalisation illustré sur la figure 2A, prévoit un transistor à base de bismuth formé d'une structure de canal 26b comportant cette fois des extrémités supérieure 463, et inférieure 46i de forme évasée par rapport à une région centrale 462. Les régions 463 et 46i sont en contact respectivement avec la région 26a de source et la région 26c de drain du transistor réalisées en semi-métal.
On peut obtenir une telle forme du fait du procédé de gravure utilisé pour réaliser le trou 21 traversant le bloc 10a de grille. Le trou 21 a dans cet exemple des portions 21a, 21c élargies, à proximité respectivement d'une face supérieure 10” et d'une face inférieure 10' du bloc 10a de grille. Un tel agencement permet de mettre en œuvre une transition de forme plus douce entre d'une part la région de source ou de drain et d'autre part le canal. Cela peut permettre de limiter des phénomènes de réflexions d'électrons et donc d'éviter une diminution du courant.
Dans l'exemple illustré sur la figure 2B, un transistor en bismuth est cette fois doté d'une structure de canal 26b formée de régions 56i, et inférieure 562 ayant chacune une section transversale diminuant au fur et à mesure que l'on se rapproche du centre. Le canal 26b est ainsi formé de régions 56i, et 562, de forme évasée disposées tête-bêche l'une par rapport à l'autre.
Un autre exemple illustré sur la figure 2C, prévoit une structure de canal 26b de transistor en bismuth cette fois formée d'une portion 66 à section transversale qui décroît entre une zone située au niveau d'une face supérieure 10' de la grille 10a et une autre zone située au niveau d'une face inférieure 10” de la grille 10a. La portion 66 peut être en particulier de forme tronconique.
Pour obtenir une telle forme on peut prévoir de réaliser un bloc de grille présentant un gradient de dopant entre sa face inférieure 10” et sa face supérieure 10', puis en réalisant une gravure à travers ce bloc. Le gradient peut être en particulier prévu de sorte que le bloc 10a est davantage dopé au niveau de sa face inférieure 10” qu'au niveau de sa face supérieure 10'. Par exemple, lorsque le bloc de grille 10a est en polysilicium, pour obtenir une telle forme de trou et de structure remplissant ce trou on peut prévoir un gradient de dopant en phosphore et effectuer ensuite une gravure par exemple à l'aide d'un agent chimique d'attaque sensible à la concentration en impuretés dopantes.
Comme dans l'exemple décrit précédemment, le transistor illustré sur la figure 2D comporte une structure de canal 26b de forme évasée mais qui diffère de celle décrite précédemment en ce qu'elle est formée d'une portion 76 de section diminuant cette fois lorsqu'on s'éloigne d'une face supérieure 10' du bloc 10a de grille et lorsqu'on se rapproche d'une face supérieure 10' du bloc 10 de grille.
Un transistor en semi-métal et à structure de canal verticale, peut être agencé dans un dispositif comportant plusieurs transistors du même type superposés.
Dans l'exemple de réalisation illustré sur les figures 3A, 3B deux transistors Tl, T2 ayant une structure du type de celle décrite précédemment sont disposés l'un au-dessus de l'autre et comportent chacun des régions de source et de drain en bismuth ayant une section transversale supérieure à celle de la région de canal 26b elle-même en bismuth.
On peut prévoir un tel dispositif pour établir des éléments de connexions verticaux ou vias formant des interrupteurs contrôlables entre respectivement des lignes conductrices 81, 82 et entre des lignes conductrices 82, 83 de niveaux différents. Les lignes conductrices 81, 82, 83 disposées à différents niveaux d'interconnexion du dispositif sont par exemple en platine.
Dans l'exemple de réalisation particulier illustré sur la figure 3A, chaque niveau de transistor est disposé entre deux lignes conductrices.
Dans un autre exemple de réalisation illustré sur la figure 3B, les transistors Tl, T2 partagent cette fois une électrode commune 96. On prévoit ainsi plusieurs transistors en bismuth superposés, en particulier deux transistors superposés afin de pouvoir établir une connexion entre deux lignes conductrices 81, 83.
Un dispositif avec un nombre de transistors ΤΙ,.,.,Τη supérieur à 2 peut être prévu. Ainsi, dans l'exemple illustré sur la figure 3C, n transistors Tl,..., Tn (avec n un entier tel que n > 1) à base de bismuth sont superposés.
Un exemple de topologie (« layout » selon la terminologie anglosaxonne) des contacts 29, 83 de drain et de grille d'un transistor à base de bismuth du type de ceux décrits précédemment est donné sur la figure 4A. Comme dans les exemples précédemment donnés, le transistor est muni d'une structure de canal 26a sous forme d'un barreau ou d'un nano-fil vertical qui traverse un bloc 10a de grille.
On peut en variante prévoir une structure de canal 26a sous forme d'une pluralité de nano-fils 116 parallèles traversant le bloc 10a de grille. Ainsi, dans l'exemple de réalisation particulier illustré sur la figure 4B, 36 nano-fils ou barreaux 116 verticaux sont répartis dans une zone du bloc 10a de grille, de forme rectangulaire, en particulier carrée de dimensions X1*Y1 (dimensions mesurées parallèlement au plan [O ; x ; y]) par exemple de l'ordre de 150nm*150nm.

Claims (14)

  1. REVENDICATIONS
    1. Procédé comprenant :
    - formation d'un empilement comprenant une première zone (6) de contact, de source ou de drain de transistor, et une première couche (8) sur cette première zone (6) de contact,
    - formation sur cet empilement d'un bloc (10a) de grille et d'une deuxième couche (12) sur ce bloc (10a) de grille,
    - réalisation d'au moins un trou (21), traversant la deuxième couche (12), le bloc (10a) de grille et la première couche (8), de sorte à dévoiler la première zone (6) de contact, le trou (21) étant réalisé de sorte à avoir une première portion (21a) et une deuxième portion (21c) respectivement dans la première couche (8) et la deuxième couche (12) chacune ayant une section plus importante que celle d'une troisième portion (21b) du trou (21) située dans le bloc (10a) de grille,
    - remplissage du trou (21) à l'aide d'un matériau donné (25) à base de semi-métal tel que le bismuth de sorte à former une région de source (26a) ou de drain (26c) dans la première portion, une région de canal (26b) dans la troisième portion, une région de drain ou de source dans la deuxième portion, la région de canal ayant une section transversale plus faible que celle des régions de source et de drain.
  2. 2. Procédé selon la revendication 1, comprenant en outre, après formation du trou (21) et préalablement à un remplissage du trou à l'aide du matériau donné (25) : formation d'un diélectrique (23) de grille dans le trou (21) et sur le bloc (10a) de grille par au moins une oxydation du bloc de grille.
  3. 3. Procédé selon la revendication 2, la première zone (6) de contact étant à base d'un matériau insensible à l'oxydation du bloc de grille, en particulier un métal noble tel que le Platine.
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel le matériau donné (25) est à base de bismuth avantageusement non-dopé et dans lequel, après remplissage, on effectue un recuit de recristallisation, en particulier à une température supérieure à 271.4 °C, du matériau donné (25).
  5. 5. Procédé selon la revendication 4, dans lequel préalablement au recuit de recristallisation on forme des plots de connexion (35,36) par réalisation d'ouvertures (32, 33) dévoilant respectivement le bloc (10a) de grille et la zone de contact (6) puis on effectue un remplissage des ouvertures (32, 33) à l'aide d'au moins un matériau conducteur (34).
  6. 6. Procédé selon l'une des revendications 1 à 5, dans lequel le bloc (10a) de grille comporte un gradient de dopants et dans lequel le trou (21) réalisé par gravure du bloc de grille comporte une forme évasée.
  7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel la formation de la première portion (21a) et de la deuxième portion (21c) de section plus importantes que la troisième portion (21b) comprend une gravure sélective de la première couche (8) et de la deuxième couche (12) vis-à-vis du bloc de grille (10a).
  8. 8. Transistor à canal vertical comprenant:
    - un bloc (10a) de grille,
    - une structure en un matériau donné (25) à base de bismuth traversant ce bloc de grille, la structure comportant une région de canal s'étendant à travers le bloc de grille et des régions de source et de drain de part et d'autre de la région de canal et du bloc de grille, les régions de source et de drain ayant une section transversale plus importante que la section transversale de la région de canal,
    - une zone de contact de source et disposée contre la région de source à base de bismuth
    - une zone de contact de drain disposée contre la région de source à base de bismuth.
  9. 9. Transistor selon la revendication 8, la région de canal comportant des portions traversant le bloc de grille (56i, 562, 46i, 463) de forme évasée et disposées tête-bêche.
  10. 10. Transistor selon la revendication 8, la région de canal comportant une portion de forme évasée entre une première face (10') et une deuxième face (10'') du bloc (10a) de grille.
  11. 11. Transistor selon l'une des revendications 8 à 10, la région de canal étant formée d'une pluralité de nano-fils (116) à base de bismuth.
  12. 12. Dispositif comprenant :
    - au moins un premier transistor (Tl) selon l'une des revendications 8 à
    11, et
    - au moins un deuxième transistor (T2) selon l'une des revendications 8 à 11, le premier transistor et le deuxième transistor étant superposés.
  13. 13. Dispositif selon la revendication 12, le premier transistor et le deuxième transistor ayant une électrode commune (96).
  14. 14. Dispositif selon la revendication 12, le premier transistor étant disposé entre des lignes conductrices (81, 82) d'une première paire de lignes conductrices, le deuxième transistor étant disposé entre des lignes conductrices (82, 83) d'une deuxième paire de lignes conductrices.
FR1757568A 2017-08-07 2017-08-07 Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal Active FR3069952B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1757568A FR3069952B1 (fr) 2017-08-07 2017-08-07 Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
US16/054,197 US10714601B2 (en) 2017-08-07 2018-08-03 Fabrication of a transistor with a channel structure and semimetal source and drain regions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757568A FR3069952B1 (fr) 2017-08-07 2017-08-07 Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
FR1757568 2017-08-07

Publications (2)

Publication Number Publication Date
FR3069952A1 true FR3069952A1 (fr) 2019-02-08
FR3069952B1 FR3069952B1 (fr) 2019-08-30

Family

ID=60515518

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1757568A Active FR3069952B1 (fr) 2017-08-07 2017-08-07 Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal

Country Status (2)

Country Link
US (1) US10714601B2 (fr)
FR (1) FR3069952B1 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067629A1 (en) * 2003-01-13 2005-03-31 Woodall Jerry M. Semimetal semiconductor
EP1804286A1 (fr) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Dispositif semi-conducteur à nanostructure allongée
US20110012085A1 (en) * 2007-09-24 2011-01-20 International Business Machines Corporation Methods of manufacture of vertical nanowire fet devices
US20150228775A1 (en) * 2014-02-10 2015-08-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current
US20160071970A1 (en) * 2014-09-08 2016-03-10 Samsung Electronics Co., Ltd. Confined semi-metal field effect transistor
WO2016048377A1 (fr) * 2014-09-26 2016-03-31 Intel Corporation Transistors à effet de champ métal-oxyde-métal (momfet)
US20160268382A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571544B1 (fr) 1984-10-05 1987-07-31 Haond Michel Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
US4810664A (en) 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
US4857476A (en) 1988-01-26 1989-08-15 Hewlett-Packard Company Bipolar transistor process using sidewall spacer for aligning base insert
US6391752B1 (en) 2000-09-12 2002-05-21 Taiwan Semiconductor Manufacturing, Co., Ltd. Method of fabricating a silicon-on-insulator semiconductor device with an implanted ground plane
US6359311B1 (en) 2001-01-17 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-surrounding gate and a method of fabricating a silicon-on-insulator semiconductor device with the same
US7253043B2 (en) 2005-06-14 2007-08-07 Texas Instruments Incorporated Short channel semiconductor device fabrication
EP2161755A1 (fr) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Transistor à semi-conducteur d'oxyde de métal sans jonction
WO2011101463A1 (fr) 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork Dispositif transistor
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US8963206B2 (en) 2012-08-27 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing fin density
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9147753B2 (en) 2012-11-21 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having uniform doping profile and method of forming the same
US8815691B2 (en) 2012-12-21 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate all around device
US9224849B2 (en) 2012-12-28 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with wrapped-around gates and methods for forming the same
US9006786B2 (en) 2013-07-03 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9276114B2 (en) 2013-02-01 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dual workfunction gate structure
US9368619B2 (en) 2013-02-08 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for inducing strain in vertical semiconductor columns
US9466668B2 (en) 2013-02-08 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Inducing localized strain in vertical nanowire transistors
US8823060B1 (en) 2013-02-20 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inducing strain in FinFET channels
US9007732B2 (en) * 2013-03-15 2015-04-14 Nantero Inc. Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same
US9209247B2 (en) * 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9006842B2 (en) 2013-05-30 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning strain in semiconductor devices
US9299810B2 (en) 2013-07-05 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Fin-type field effect transistor and method of fabricating the same
US9349850B2 (en) 2013-07-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally tuning strain in semiconductor devices
US9978863B2 (en) 2013-08-16 2018-05-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
US9764950B2 (en) 2013-08-16 2017-09-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
US9184269B2 (en) 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US9640645B2 (en) 2013-09-05 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with silicide
US9356020B2 (en) 2013-09-12 2016-05-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement
US10008566B2 (en) 2013-09-12 2018-06-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with reduced electrical resistance and capacitance
US9484460B2 (en) 2013-09-19 2016-11-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric
US8999805B1 (en) 2013-10-05 2015-04-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with reduced gate length
US9219115B2 (en) 2013-10-11 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Forming conductive STI liners for FinFETS
US9209022B2 (en) 2013-10-16 2015-12-08 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure including laterally disposed layers having different crystal orientations and method of fabricating the same
US9048301B2 (en) 2013-10-16 2015-06-02 Taiwan Semiconductor Manufacturing Company Limited Nanowire MOSFET with support structures for source and drain
US9111996B2 (en) 2013-10-16 2015-08-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same
US9034717B2 (en) 2013-10-16 2015-05-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same
US10361270B2 (en) 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
US9177924B2 (en) 2013-12-18 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Vertical nanowire transistor for input/output structure
US9219116B2 (en) 2014-01-15 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9620591B2 (en) 2014-02-19 2017-04-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function and multi-valued channel doping of nanowire transistors to improve drive current
US9634132B2 (en) 2014-02-19 2017-04-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level band gap energy of nanowire transistors to improve drive current
US9570579B2 (en) 2014-02-19 2017-02-14 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function
US9564431B2 (en) 2014-02-19 2017-02-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function
US9673209B2 (en) 2014-05-16 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US9614091B2 (en) 2014-06-20 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure and method for fabricating the same
US9196730B1 (en) 2014-06-20 2015-11-24 Taiwan Seminconductor Manufacturing Company Limited Variable channel strain of nanowire transistors to improve drive current
US9786774B2 (en) 2014-06-27 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate of gate-all-around transistor
US10854735B2 (en) 2014-09-03 2020-12-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US10535770B2 (en) 2014-09-24 2020-01-14 Intel Corporation Scaled TFET transistor formed using nanowire with surface termination
US9425324B2 (en) * 2014-09-30 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and channel structure thereof
US9508858B2 (en) 2014-11-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
US9653457B2 (en) 2015-01-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked device and associated layout structure
US9520466B2 (en) * 2015-03-16 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around field effect transistors and methods of forming same
US9419003B1 (en) 2015-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10062779B2 (en) 2015-05-22 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
GB201516246D0 (en) 2015-09-14 2015-10-28 Univ College Cork Nat Univ Ie Tunnel field effect transistor
US9779959B2 (en) 2015-09-17 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US9659632B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM with stacked bit cells
US9653604B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9660107B1 (en) 2016-08-31 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. 3D cross-bar nonvolatile memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067629A1 (en) * 2003-01-13 2005-03-31 Woodall Jerry M. Semimetal semiconductor
EP1804286A1 (fr) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Dispositif semi-conducteur à nanostructure allongée
US20110012085A1 (en) * 2007-09-24 2011-01-20 International Business Machines Corporation Methods of manufacture of vertical nanowire fet devices
US20150228775A1 (en) * 2014-02-10 2015-08-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current
US20160071970A1 (en) * 2014-09-08 2016-03-10 Samsung Electronics Co., Ltd. Confined semi-metal field effect transistor
WO2016048377A1 (fr) * 2014-09-26 2016-03-31 Intel Corporation Transistors à effet de champ métal-oxyde-métal (momfet)
US20160268382A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIDA ANSARI ET AL: "A Proposed Confinement Modulated Gap Nanowire Transistor Based on a Metal (Tin)", NANO LETTERS, vol. 12, no. 5, 27 April 2012 (2012-04-27), pages 2222 - 2227, XP055460941, ISSN: 1530-6984, DOI: 10.1021/nl2040817 *

Also Published As

Publication number Publication date
US20190043970A1 (en) 2019-02-07
FR3069952B1 (fr) 2019-08-30
US10714601B2 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
EP2453470B1 (fr) Procédé de formation d&#39;une structure multicouches
EP2009682B1 (fr) Transistor à effet de champ de type finfet isolé du substrat
EP1936680B1 (fr) Elément d&#39;interconnexion à base de nanotubes de carbone
FR2989515A1 (fr) Procede ameliore de realisation d&#39;une structure de transistor a nano-fils superposes et a grille enrobante
FR3060841A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3051970A1 (fr) Realisation d&#39;une structure de canal formee d&#39;une pluralite de barreaux semi-conducteurs contraints
FR2979480A1 (fr) Procede de realisation d&#39;un dispositif a transistors contraints par siliciuration des zones de source et de drain
FR3073666B1 (fr) Procede de fabrication d&#39;un transistor a effet de champ
FR2888664A1 (fr) Procede de realisation d&#39;un transistor bipolaire a heterojonction
FR2818439A1 (fr) Procede de fabrication d&#39;un ilot de matiere confine entre des electrodes, et applications aux transistors
EP2591506B1 (fr) Procédé de réalisation d&#39;un dispositif microelectronique a niveaux metalliques d&#39;interconnexion connectes par des vias programmables
EP1483793B1 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d&#39;une telle diode
FR2693034A1 (fr) Transistor à couche mince et son procédé de fabrication.
FR3069952B1 (fr) Realisation d&#39;un transistor a structure de canal et regions de source et de drain en semi-metal
EP3104402B1 (fr) Realisation d&#39;elements d&#39;interconnexions auto-alignes pour circuit integre 3d
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d&#39;un tel transistor
EP1547136B1 (fr) Procede de fabrication de nano-structure filaire dans un film semi-conducteur.
WO2018115670A1 (fr) Dispositif electroluminescent
EP2567418B1 (fr) Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d&#39;un tel dispositif
EP4006996A2 (fr) Dispositif quantique et procédé de réalisation
FR2604822A1 (fr) Procede de formation d&#39;une resistance sur un substrat
FR3030881A1 (fr) Procede de realisation d&#39;un circuit integre en trois dimensions
EP3701567A1 (fr) Procede de fabrication d&#39;un composant electronique a doubles boites quantiques
EP3136429A1 (fr) Formation de contacts ohmiques pour un dispositif dote d&#39;une region en materiau iii-v et d&#39;une region en un autre materiau semi-conducteur
FR3095549A1 (fr) Procede de realisation d’un transistor dont la zone active comporte un materiau semi-metallique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190208

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7