FR3068174A1 - Procede de fabrication d'une cellule spad - Google Patents
Procede de fabrication d'une cellule spad Download PDFInfo
- Publication number
- FR3068174A1 FR3068174A1 FR1755669A FR1755669A FR3068174A1 FR 3068174 A1 FR3068174 A1 FR 3068174A1 FR 1755669 A FR1755669 A FR 1755669A FR 1755669 A FR1755669 A FR 1755669A FR 3068174 A1 FR3068174 A1 FR 3068174A1
- Authority
- FR
- France
- Prior art keywords
- type
- layer
- spad
- energy
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000002329 infrared spectrum Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Light Receiving Elements (AREA)
Abstract
L'invention concerne un procédé de fabrication d'une photodiode SPAD, compatible avec la fabrication de transistors MOS, comprenant : délimiter une zone de formation d'une photodiode SPAD dans une couche (6) de matériau semiconducteur d'un premier type de dopage ; implanter des dopants d'un second type avec une première énergie dans une première région enterrée (20) de ladite zone ; et faire croître une couche épitaxiale (22) sur l'ensemble de la structure.
Description
PROCEDE DE FABRICATION D'UNE CELLULE SPAD
Domaine
La présente demande concerne le domaine des photodiodes à avalanche pour la détection de photons uniques, aussi appelées photodiodes SPAD (de l'anglais Single Photon Avalanche Diode) et plus particulièrement leur procédé de fabrication.
Exposé de l'art antérieur
Une photodiode SPAD est essentiellement constituée par une jonction PN polarisée en inverse à une tension supérieure à son seuil d'avalanche. Lorsqu'aucune charge électrique n'est présente dans la zone de déplétion ou zone de charge d'espace de la jonction PN, la photodiode est dans un état pseudo-stable, non conducteur. Lorsqu'une charge électrique photogénérée est injectée dans la zone de déplétion, si la vitesse de déplacement de cette charge dans la zone de déplétion est suffisamment élevée, c'est-à-dire si le champ électrique dans la zone de déplétion est suffisamment intense, la photodiode est susceptible d'entrer en avalanche. Un seul photon est ainsi capable de générer un signal électrique mesurable, et ce avec un temps de réponse très court. Les photodiodes SPAD permettent de détecter des rayonnements de très faible intensité lumineuse, et
B15740 - 16-GR3-0538 sont notamment utilisées pour la détection de photons uniques et le comptage de photons.
Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des procédés de fabrication des photodiodes SPAD connues.
Résumé
Ainsi, un mode de réalisation prévoit un procédé de fabrication d'une photodiode SPAD, compatible avec la fabrication de transistors MOS, comprenant : délimiter une zone de formation d'une photodiode SPAD dans une couche de matériau semiconducteur d'un premier type de dopage ; implanter des dopants d'un second type avec une première énergie dans une première région enterrée de ladite zone ; et faire croître une couche épitaxiale sur l'ensemble de la structure.
Selon un mode de réalisation, le procédé de fabrication comprend en outre : former un ou plusieurs transistors MOS en dehors de ladite zone de formation.
Selon un mode de réalisation, la formation d'un ou plusieurs transistors MOS comprend : implanter des dopants d'un second type de dopage avec une seconde énergie, la seconde énergie étant supérieure à la première énergie.
Selon un mode de réalisation, la première énergie est de l'ordre de 100 keV et la seconde énergie est sensiblement comprise entre 1 et 1,4 MeV.
Selon un mode de réalisation, le premier type de dopage est le type P et le second type de dopage est le type N.
Selon un mode de réalisation, la première région enterrée se situe à une profondeur comprise entre 50 et 500 nm par rapport à la surface de la couche de matériau semiconducteur, avant l'étape de croissance épitaxiale.
Selon un mode de réalisation, la zone de formation de la cellule SPAD est délimitée par des cavités gravées dans le substrat autour de la zone de formation de la cellule SPAD.
Selon un mode de réalisation, la couche épitaxiale a une épaisseur comprise entre 1 et 2 pm.
B15740 - 16-GR3-0538
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe illustrant une étape de fabrication de transistors MOS ;
les figures 2A à 2D sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé de fabrication d'une photodiode SPAD ; et la figure 3 est une vue en coupe d'une structure adaptée à la formation d'une photodiode SPAD et d'un transistor MOS.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les diverses connexions telles que les connexions de la cathode et de l'anode de la photodiode SPAD ne sont pas représentées.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs tels que les termes gauche, droite, dessus , ou supérieur il est fait référence à l'orientation des éléments concernés dans les figures. Sauf précision contraire, les expressions sensiblement, et de l'ordre de signifient à 30 % près.
La figure 1 est une vue en coupe illustrant une étape d'un procédé usuel de fabrication de transistors MOS.
La structure de la figure 1 est divisée en deux parties, droite et gauche, formées de manière similaire et séparées par une tranchée isolante 2 STI (de l'anglais Shallow Trench Isolation). Les deux parties correspondent à des structures classiques identiques sur et dans lesquelles peuvent être formés des transistors MOS. Chaque structure est formée sur
B15740 - 16-GR3-0538 un même substrat 4, par exemple en silicium fortement dopé de type P sur lequel repose une couche épitaxiale 6 de silicium plus faiblement dopé de type P.
Chaque structure comprend une région 8 dopée de type N profondément enterrée dans la couche 6 à une profondeur sensiblement comprise entre 1 à 3 pm. Cette région 8 a été formée par implantation profonde à haute énergie, par exemple par une implantation de phosphore faite à une énergie sensiblement comprise entre 1 et 1,4 MeV.
Ces structures sembleraient à même de permettre la formation de photodiodes SPAD dont la cathode, connectée d'une façon non représentée, correspondrait à la région enterrée 8 et dont l'anode correspondrait à la partie de la couche 6 située au-dessus de cette couche enterrée 8. La profondeur d'implantation de la région 8 conviendrait à une photodiode fonctionnant dans le domaine du visible et du proche infrarouge. Il serait alors possible de former simultanément des photodiodes SPAD et des transistors MOS dans et sur des structures voisines telles que les deux structures illustrées en figure 1.
Cependant, bien qu'une telle structure soit bien adaptée au fonctionnement de transistors MOS, une photodiode SPAD formée à partir d'une structure similaire rencontre divers problèmes. Notamment, elle présente un bruit d'obscurité non négligeable.
Il serait souhaitable de prévoir un procédé de fabrication de photodiodes SPAD voisines de transistors MOS palliant au moins partiellement les problèmes décrits précédemment.
Les figures 2A à 2D sont des vues en coupes illustrant des étapes d'un mode de réalisation d'un procédé de fabrication d'une photodiode SPAD.
La figure 2A illustre une étape initiale de fabrication. Cette étape est effectuée sur un substrat semiconducteur 4 fortement dopée de type P recouvert d'une couche 6 moins dopée de type P. La couche 6 formée par exemple
B15740 - 16-GR3-0538 par épitaxie a par exemple une épaisseur comprise entre 3 et 5 pm, par exemple 4 pm. Le substrat 4 et la couche 6 sont par exemple en silicium monocristallin.
Des zones de formation de photodiodes SPAD sont par exemple repérées par des marques d'alignement non représentées dans les figures. Ces marques d'alignement sont par exemple des cavités creusées autour des zones de formation.
Au cours de cette étape initiale, une couche 14 d'isolant, par exemple en oxyde de silicium, est formée sur le substrat. Un masque 18 est formé sur la couche 14 d'isolant. Le masque 18 comprend une ouverture située en regard de l'emplacement prévu pour la photodiode SPAD.
A l'étape illustrée par la figure 2B, une implantation est effectuée de manière à former une région 20 dopée de type N dans la couche semiconductrice 6 en regard de l'ouverture du masque 18. Un premier recuit est de préférence ensuite effectué.
La région 20 a une épaisseur comprise entre 0,3 et 0,7 pm, par exemple 0,5 pm. La région 20 est enterrée dans la couche 6 à une profondeur par exemple comprise entre 50 et 500 nm. En raison de cette faible profondeur, l'implantation est faite avec une faible énergie, par exemple sensiblement égale à 100 keV.
A l'étape illustrée par la figure 2C, la couche de masquage 18 et la couche d'isolant 14 sont retirées et une couche de silicium 22 dopée de type P est formée par croissance épitaxiale sur la couche semiconductrice 6. La limite entre la couche semiconductrice 6 et la couche de silicium 22 est représentée par une ligne en pointillés. La concentration d'atomes dopants dans la couche de silicium 22 est par exemple comprise entre 10^4 et 10^5 atomes/cnDU L'épaisseur de cette couche de silicium 22 est choisie en tenant en compte de la longueur d'onde de fonctionnement de la photodiode SPAD. Pour une longueur d'onde dans le spectre du visible ou du proche infrarouge, par exemple entre 0,5 et 2 pm, l'épaisseur de la couche épitaxiale est par exemple comprise entre 1 et 2 pm.
A l'étape illustrée par la figure 2D, des tranchées isolantes 24 STI sont formées autour de la photodiode SPAD. La
B15740 - 16-GR3-0538 structure est ensuite généralement recouverte d'une couche 26 d'isolant, par exemple de l'oxyde de silicium.
La structure est complétée par une connexion non représentée avec la région 20, ainsi que diverses autres connexions avec des éléments de la photodiode.
Diverses implantations de dopants peuvent être effectuées par la suite de manière à ajuster les profils de dopage ou niveaux de la jonction entre la région implantée 20 et la région dopée de type P supérieure.
La photodiode SPAD résultant du procédé décrit en relation avec les figures 2A à 2E présente sensiblement moins de bruit d'obscurité que la photodiode SPAD décrite en relation avec la figure 1. Cela peut être attribué à l'absence d'implantation à haute énergie. En effet, des implantations à haute énergie provoquent la formation de défauts cristallins qui n'affectent pas les transistors MOS mais qui nuisent aux performances des photodiodes SPAD.
En figure 3, la partie gauche correspond à la structure illustrée en figure 2D et la partie droite correspond à une structure voisine où sera formé un transistor MOS. La structure de la partie droite comprend une région 28 dopée de type N enterrée dans la couche 6 et la couche de silicium 22 formée par croissance épitaxiale au cours de l'étape illustrée en figure 2C.
Il est possible de former la région 28 au cours de l'étape illustrée en figure 2B, lors de la formation de la région 20. Il est aussi possible de former la région 28 par le procédé usuel, c'est-à-dire par une implantation profonde à haute énergie après la croissance épitaxiale de la couche 22. Cela permet de peu modifier les procédés usuels de fabrication de transistors MOS.
Un mode de réalisation particulier a été décrit. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les dopants, les niveaux de dopage et l'épaisseur de la couche épitaxiale 22 peuvent varier selon la photodiode SPAD à fabriquer.
Claims (8)
- REVENDICATIONS1. Procédé de fabrication d'une photodiode SPAD, compatible avec la fabrication de transistors MOS, comprenant :délimiter une zone de formation d'une photodiode SPAD dans une couche (6) de matériau semiconducteur d'un premier type de dopage ;implanter des dopants d'un second type avec une première énergie dans une première région enterrée (20) de ladite zone ; et faire croître une couche épitaxiale (22) sur l'ensemble de la structure.
- 2. Procédé de fabrication selon la revendication 1, comprenant en outre :former un ou plusieurs transistors MOS en dehors de ladite zone de formation.
- 3. Procédé selon la revendication 1 ou 2, dans lequel la formation d'un ou plusieurs transistors MOS comprend :implanter des dopants d'un second type de dopage avec une seconde énergie, la seconde énergie étant supérieure à la première énergie.
- 4. Procédé selon la revendication 3, dans lequel la première énergie est de l'ordre de 100 keV et la seconde énergie est sensiblement comprise entre 1 et 1,4 MeV.
- 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le premier type de dopage est le type P et le second type de dopage est le type N.
- 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la première région enterrée (20) se situe à une profondeur comprise entre 50 et 500 nm par rapport à la surface de la couche (6) de matériau semiconducteur, avant l'étape de croissance épitaxiale.
- 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la zone de formation de la cellule SPAD est délimitée par des cavités gravées dans le substrat autour de la zone de formation de la cellule SPAD.B15740 - 16-GR3-0538
- 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la couche épitaxiale (22) a une épaisseur comprise entre 1 et 2 pm.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1755669A FR3068174A1 (fr) | 2017-06-21 | 2017-06-21 | Procede de fabrication d'une cellule spad |
| US16/008,613 US20180374983A1 (en) | 2017-06-21 | 2018-06-14 | Method of manufacturing a spad cell |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1755669A FR3068174A1 (fr) | 2017-06-21 | 2017-06-21 | Procede de fabrication d'une cellule spad |
| FR1755669 | 2017-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3068174A1 true FR3068174A1 (fr) | 2018-12-28 |
Family
ID=60138455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1755669A Pending FR3068174A1 (fr) | 2017-06-21 | 2017-06-21 | Procede de fabrication d'une cellule spad |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20180374983A1 (fr) |
| FR (1) | FR3068174A1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093624B1 (en) * | 2006-02-15 | 2012-01-10 | Massachusetts Institute Of Technology | High fill-factor avalanche photodiode |
| US20130181318A1 (en) * | 2009-08-03 | 2013-07-18 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. | Highly efficient cmos technology compatible silicon photoelectric multiplier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1393781B1 (it) * | 2009-04-23 | 2012-05-08 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione |
| JP6090060B2 (ja) * | 2013-08-23 | 2017-03-08 | 株式会社豊田中央研究所 | シングルフォトンアバランシェダイオード |
| CN106165399B (zh) * | 2014-04-07 | 2019-08-20 | 三星电子株式会社 | 高分辨率、高帧率、低功率的图像传感器 |
-
2017
- 2017-06-21 FR FR1755669A patent/FR3068174A1/fr active Pending
-
2018
- 2018-06-14 US US16/008,613 patent/US20180374983A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093624B1 (en) * | 2006-02-15 | 2012-01-10 | Massachusetts Institute Of Technology | High fill-factor avalanche photodiode |
| US20130181318A1 (en) * | 2009-08-03 | 2013-07-18 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. | Highly efficient cmos technology compatible silicon photoelectric multiplier |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180374983A1 (en) | 2018-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3151290B1 (fr) | Photodiode de type spad | |
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| FR2652448A1 (fr) | Procede de fabrication d'un circuit integre mis haute tension. | |
| FR3012256A1 (fr) | Composant de puissance vertical haute tension | |
| FR3027156A1 (fr) | Photodiode pincee a faible courant d'obscurite | |
| EP3664164A1 (fr) | Photodiode de type spad | |
| FR3068507A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| FR2953062A1 (fr) | Diode de protection bidirectionnelle basse tension | |
| FR3091024A1 (fr) | Photodiode à avalanche à photon unique | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| EP1111684A1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| FR3068174A1 (fr) | Procede de fabrication d'une cellule spad | |
| EP1146561A1 (fr) | Procédé de réalisation d'un transistor bipolaire | |
| FR2742583A1 (fr) | Transistor a effet de champ a grille isolee et a canal diffuse | |
| EP3671864B1 (fr) | Procede de fabrication d'une jonction a effet tunnel inter-bandes | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| EP1006573A1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique | |
| FR3069702A1 (fr) | Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif | |
| EP1098364B1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| FR2762139A1 (fr) | Transistor pnp lateral dans une technologie bicmos | |
| FR3069376A1 (fr) | Transistor comprenant une grille elargie | |
| FR2888404A1 (fr) | Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| FR3057104A1 (fr) | Transistors a effet de champ de type fdsoi | |
| US9312408B2 (en) | Imager having a reduced dark current through an increased bulk doping level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLSC | Publication of the preliminary search report |
Effective date: 20181228 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| RX | Complete rejection |
Effective date: 20210811 |