FR3041859A1 - Dispositif electronique muni d'un fil conducteur integre et procede de fabrication - Google Patents

Dispositif electronique muni d'un fil conducteur integre et procede de fabrication Download PDF

Info

Publication number
FR3041859A1
FR3041859A1 FR1559251A FR1559251A FR3041859A1 FR 3041859 A1 FR3041859 A1 FR 3041859A1 FR 1559251 A FR1559251 A FR 1559251A FR 1559251 A FR1559251 A FR 1559251A FR 3041859 A1 FR3041859 A1 FR 3041859A1
Authority
FR
France
Prior art keywords
additional
encapsulation block
chip
support plate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1559251A
Other languages
English (en)
Other versions
FR3041859B1 (fr
Inventor
Yvon Imbs
Laurent Schwarz
David Auchere
Laurent Marechal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1559251A priority Critical patent/FR3041859B1/fr
Priority to US15/050,289 priority patent/US9748159B2/en
Priority to CN201610109735.7A priority patent/CN106558505B/zh
Priority to CN201620148134.2U priority patent/CN205723534U/zh
Publication of FR3041859A1 publication Critical patent/FR3041859A1/fr
Priority to US15/659,078 priority patent/US10103079B2/en
Application granted granted Critical
Publication of FR3041859B1 publication Critical patent/FR3041859B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

Dispositif électronique et procédé de fabrication, dans lesquels : une plaque de support (2) présente une face avant de montage (5) et incluant un réseau de connexion électrique (3), au moins une puce de circuits intégrés (4) est montée sur ladite face de montage de la plaque de support et est reliée électriquement audit réseau de connexion électrique, un bloc d'encapsulation (6) comprend un bloc primaire d'encapsulation (8) dans lequel la puce est noyée et qui s'étendant au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, et un bloc additionnel d'encapsulation (18) au-dessus du bloc primaire ; et au moins un fil additionnel (20) en une matière conductrice de l'électricité est noyé dans ledit bloc additionnel d'encapsulation (18), et est relié électriquement à ladite puce (4) et/ou audit réseau de connexion électrique (3).

Description

Dispositif électronique muni d’un fil conducteur intégré et procédé de fabrication
La présente invention concerne le domaine des dispositifs électroniques.
Des dispositifs électroniques connus, généralement de forme parallélépipédique, comprennent une plaque de support, incluant un réseau de connexion électrique, une puce de circuits intégrés montée sur l’une des faces de la plaque de support et un bloc d’encapsulation dans lequel est noyée la puce. La puce est reliée au réseau de la plaque de support par des éléments de connexion électrique tels que des billes, interposés entre la plaque de support et la puce, ou par des fils de connexion électrique noyés dans le bloc d’encapsulation.
De tels dispositifs électroniques sont montés sur des plaques de circuits imprimés, généralement par l’intermédiaire d’éléments de connexion électrique tels que des billes, reliant le réseau de connexion électrique des plaques de support et le réseau de connexion électrique des plaques de circuits imprimés.
Lorsque les puces génèrent des signaux radioélectriques devant être émis ou traitent des signaux radioélectriques reçus, les antennes d’émission ou de réception sont réalisées sur les plaques de circuits imprimés. Les signaux électriques suivent des chemins résistifs très longs qui sont constitués par des lignes du réseau de connexion électrique des plaques de circuits imprimés, les éléments de connexion électrique entre les plaques de circuits imprimés et les plaques de support, des lignes du réseau de connexion électrique des plaques de support et les éléments de connexion électrique entre les plaques de support. De tels chemins dépendent en outre de la qualité des interconnexions issues de la fabrication.
Les dispositions ci-dessus constituent un handicap notamment lorsque la dimension nécessaire des antennes, pour la transmission de signaux radioélectriques à des fréquences de l’ordre du giga Hertz ou supérieures, voire très supérieures au giga Hertz, devient réduite.
Il est proposé un dispositif électronique qui comprend une plaque de support présentant une face avant de montage et incluant un réseau de connexion électrique, au moins une puce de circuits intégrés, montée sur ladite face de montage de la plaque de support et reliée électriquement audit réseau de connexion électrique.
Le dispositif comprend également un bloc d’encapsulation comprenant un bloc primaire d’encapsulation dans lequel la puce est noyée et qui s’étend au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, et un bloc additionnel d’encapsulation au-dessus du bloc primaire.
Le dispositif comprend en outre au moins un fil additionnel en une matière conductrice de l’électricité, noyé dans ledit bloc additionnel d’encapsulation, ce fil additionnel conducteur étant relié électriquement à ladite puce et/ou audit réseau de connexion électrique.
Au moins l’une des extrémités du fil additionnel conducteur peut être reliée à au moins un contact électrique aménagé sur ladite face de montage de ladite plaque de support, à distance de la périphérie de la puce.
Au moins l’une des extrémités du fil additionnel conducteur peut être reliée à au moins un contact électrique aménagé sur une face avant de ladite puce.
Le dispositif peut comprendre un pilier aménagé au-dessus d’un contact électrique sur ladite face de montage de ladite plaque de support, au travers dudit bloc primaire d’encapsulation, une extrémité dudit fil additionnel conducteur étant fixée sur ce pilier.
Le dispositif peut comprendre un pilier au-dessus d’un contact électrique aménagé sur une face avant de ladite puce, au travers dudit bloc primaire d’encapsulation, une extrémité dudit fil additionnel conducteur étant fixée sur ce pilier. L’une des extrémités dudit fil additionnel peut être fixée sur ledit bloc primaire d’encapsulation.
Ledit fil additionnel conducteur peut constituer une antenne radioélectrique ou une liaison électrique.
Il est également proposé un procédé de fabrication d’un dispositif électronique, dans lequel on dispose d’un dispositif électronique primaire comprenant une plaque de support, une puce de circuits intégrés montée sur une face avant de montage de la plaque de support et un bloc primaire d’encapsulation s’étendant au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, le bloc d’encapsulation présentant une face avant parallèle à la plaque de support.
Le procédé comprend : réaliser au moins un trou au travers dudit bloc primaire d’encapsulation du dispositif électronique primaire, depuis sa face avant, jusqu’à découvrir au moins partiellement un contact électrique de ladite face de montage de ladite plaque de support et/ou d’une face avant de la puce ; installer au moins un fil additionnel conducteur de l’électricité au-dessus du bloc primaire d’encapsulation et dans une position telle que l’une des extrémités de ce fil additionnel soit relié audit contact électrique ; et réaliser un bloc additionnel d’encapsulation sur ledit bloc primaire d’encapsulation dudit dispositif électronique primaire, le fil additionnel conducteur étant noyé dans ce bloc additionnel d’encapsulation.
Le procédé peut comprendre : réaliser dans ledit trou un pilier en une matière conductrice de l’électricité ; et fixer une extrémité du fil additionnel conducteur sur ce pilier.
Le procédé peut comprendre : fixer directement au moins l’une des extrémités du fil additionnel conducteur au-dessus dudit contact électrique.
Le procédé peut comprendre : fixer l’une des extrémités du fil additionnel conducteur sur ledit bloc primaire d’encapsulation.
Des dispositifs électroniques et leur mode de fabrication vont maintenant être décrits à titre d’exemples de réalisation, illustrés par le dessin sur lequel : - la figure 1 représente une coupe d’un dispositif électronique selon l’invention ; - la figure 2 représente une vue de dessus du dispositif électronique de la figure 1 ; - la figure 3 représente une étape de fabrication, en coupe, du dispositif électronique de la figure 1 ; - la figure 4 représente une autre étape de fabrication, en coupe, du dispositif électronique de la figure 1 ; - la figure 5 représente une autre étape de fabrication, en coupe, du dispositif électronique de la figure 1 ; - la figure 6 représente une autre étape de fabrication, en coupe, du dispositif électronique de la figure 1 ; - la figure 7 représente une autre étape de fabrication, en coupe, du dispositif électronique de la figure 1 ; - la figure 8 représente une coupe d’un autre dispositif électronique selon l’invention ; et - la figure 9 représente une coupe d’un autre dispositif électronique selon l’invention.
Comme illustré sur les figures 1 et 2, selon un exemple de réalisation, un dispositif électronique final 1 comprend une plaque de support 2, incluant un réseau intégré de connexion électrique 3, une puce de circuits intégrés 4 montée sur une face frontale ou avant de montage 5 de la plaque de support 2 et un bloc final d’encapsulation 6 qui s’étend sur la puce 4 et autour de cette dernière, sur la face de montage 5 de la plaque de support 2, de telle sorte que le dispositif électronique 1 se présente sous la forme d’un parallélépipède.
Selon une variante de réalisation représentée, la puce de circuits intégrés 4 est montée sur la face de montage 5 de la plaque de support 2 par l’intermédiaire d’éléments de connexion électrique 7, tels que des billes, qui relient sélectivement la puce 4 et le réseau de connexion électrique 3. Selon une autre variante de réalisation, la puce 4 pourrait être collée sur la face de montage 5 de la plaque de support 2 et être reliée au réseau de connexion électrique 3 par des fils de connexion électrique noyés dans le bloc d’encapsulation 6.
Le bloc d’encapsulation 6 comprend un bloc primaire d’encapsulation 8 dans lequel est noyée la puce 4 et qui s’étend sur la puce 4 et autour de cette dernière, sur la face de montage 5 de la plaque de support 2, de sorte à présenter une face avant 9 s’étendant parallèlement à la plaque de support 2.
Le bloc primaire d’encapsulation 8 présente des trous traversants 10 et 11 s’étendant à partir de la face avant 9, aménagés au-dessus de contacts électriques avant 12 et 13 du réseau 3, prévus sur la face frontale 5 de la plaque de support 2, à distance de la puce 4. Par exemple, les trous traversants 10 et 11 sont prévus de part et d’autre de la puce 4.
Les trous traversants 10 et 11 contiennent des piliers métalliques de connexion électrique 14 et 15 formés sur les contacts électriques 12 et 13 et présentant des faces avant 16 et 17.
Le bloc final d’encapsulation 6 comprend un bloc additionnel d’encapsulation 18 au-dessus du bloc primaire d’encapsulation 8, recouvrant la face avant 9 du bloc primaire d’encapsulation 8 et les faces avant 16 et 17 des piliers conducteurs 14 et 15, ce bloc additionnel d’encapsulation 18 présentant une face avant 19 parallèle à la plaque de substrat.
Le dispositif électronique final 1 comprend en outre un fil électrique additionnel intégré 20 qui est noyé dans le bloc additionnel d’encapsulation 18 et qui présente des extrémités 21 et 22 fixées par soudure respectivement sur les faces avant 16 et 17 des piliers 14 et 15. Le fil électrique 20 s’étend entre et à distance de l’interface 9 et de la face avant 19 du bloc final d’encapsulation 6.
Le dispositif électronique 1 peut être muni d’éléments de connexion électrique extérieure 23, tels que des billes, disposés sur des contacts électriques 24 du réseau de connexion électrique 3 aménagés sur une face arrière 25 de la plaque de support 2, opposée à la face de montage 5.
Le dispositif électronique 1 peut être réalisé de la manière suivante, en mettant en œuvre des moyens habituels en microélectronique.
Comme illustré sur la figure 3, on dispose d’un dispositif électronique primaire 26, préfabriqué, qui comprend la plaque de support 2 munie du réseau intégré de connexion 3, la puce 4, les éléments de connexion 7 et le bloc primaire d’encapsulation 8.
Comme illustré sur la figure 4, on réalise les trous 10 et 11 au travers du bloc primaire d’encapsulation 8, de façon à découvrir les contacts électriques avant 12 et 13.
Comme illustré sur la figure 5, on réalise les piliers 14 et 15 dans les trous 10 et 11, par exemple par un dépôt métallique par croissance. La hauteur des piliers 14 et 15 peut être inférieure, égale ou supérieure à la profondeur des trous 10 et 11.
Comme illustré sur la figure 6, on met en place le fil électrique 20, au-dessus du bloc primaire d’encapsulation 8, en soudant ses extrémités sur les surfaces avant 16 et 17 des piliers 14 et 15. On peut utiliser pour cela une machine usuelle de pose de fils de connexion électrique, selon la technique de connexion désignée par le terme anglais de « wire-bonding ». Il convient que la dureté des piliers 14 et 15 soit compatible pour la réception par soudure des extrémités du fil électrique 20 sur les surfaces avant 16 et 17. Le diamètre du fil électrique 20 peut par exemple être compris entre quinze et cinquante microns. Le fil électrique 20 peut être en or ou en un alliage à base d’argent, de cuivre ou d’aluminium.
Comme illustré sur la figure 7, on réalise le bloc additionnel d’encapsulation 18 sur le bloc primaire d’encapsulation 8 de façon à noyer le fil électrique 20.
On met en place les éléments de connexion électrique extérieure 23.
Finalement, on obtient le dispositif électronique 1 illustré sur la figure 1.
Comme illustré sur la figure 2, le dispositif électronique 1 peut comprendre une pluralité de fils électriques 20 noyés dans le bloc additionnel 18, par exemple parallèles, reliés à des piliers correspondants 14 et 15 aménagés sur des contacts électriques correspondants 12 et 13 traversant le bloc primaire d’encapsulation 8. Les différents trous, les différents piliers et la mise en place des fils électriques peuvent être réalisés simultanément lors d’opérations successives telles que celles décrites en référence aux figures 3 à 7.
Selon un autre exemple de réalisation illustré sur la figure 8, un dispositif électronique 27 se différencie du dispositif électronique 1 uniquement par le fait que les piliers de connexion électrique 14 et 15 sont existants. Cette fois, les portions d’extrémité du fil électrique 20 sont engagées dans les trous traversants 10 et 11 et les extrémités du fil électrique 2 sont directement fixées sur les contacts électriques 12 et 13. En outre, le bloc additionnel d’encapsulation 18 remplit les trous traversants 10 et 11.
Par conséquent, pour la réalisation du dispositif électronique 27, l’étape décrite en référence à la figure 7 est supprimée. Le fil électrique 20 est directement mis en place après la réalisation des trous 10 et 11. Il convient que les trous 10 et 11 et la tête de pose de la machine de pose du fil électrique 20 présentent des dimensions réciproques adaptées pour cette mise en place.
Selon un autre exemple de réalisation illustré sur la figure 9, un dispositif électronique 28 se différencie du dispositif électronique 1 par le fait que le pilier de connexion électrique 15 est réalisé au-dessus d’un contact électrique spécifique 29 de la face frontale 30 de la puce 4, dans un trou traversant 11 situé au-dessus de cette puce 4. Le contact électrique spécifique 29 peut résulter de la formation d’une liaison électrique traversant le substrat de la puce de circuits intégrés 4, connu sous le nom de TSV (de l’anglo-saxon « Through Silicon Via »).
Selon un autre exemple de réalisation, les extrémités du fil électrique 20 pourraient être reliées respectivement à deux piliers aménagés sur deux contacts électriques aménagés sur la face frontale 30 de la puce 4.
Comme dans le cas de l’exemple de la figure 8, dans ces exemples décrits en référence à la figure 9, les piliers pourraient être supprimés.
Selon un autre exemple de réalisation illustré sur la figure 10, un dispositif électronique 31 se différencie du dispositif électronique 1 par le fait que l’extrémité 21 du fil additionnel conducteur 20 n’est pas fixée sur un pilier mais est fixée sur la face avant 9 du bloc primaire d’encapsulation 8 par l’intermédiaire d’une goutte de colle 32 noyée dans le bloc additionnel d’encapsulation 18, de telle sorte que cette extrémité 21 du fil additionnel conducteur 20 soit électriquement flottante. Cette disposition pourrait aussi constituer une variante de réalisation du dispositif électronique 28 décrit en référence à la figure 9.
Les dispositifs électroniques qui viennent d’être décrits peuvent être issus d’une fabrication collective sur une plaquette de support commune, comme cela est connu dans le domaine de la microélectronique. Les blocs primaire et additionnel d’encapsulation peuvent être obtenus par étalement d’une matière liquide, par exemple une résine époxy, puis par durcissement de cette matière.
Selon un exemple d’application, le fil électrique 20 peut constituer une antenne radio-fréquence pour l’émission / la réception de signaux radioélectriques à très hautes fréquences (de l’ordre du giga Hertz ou supérieures, voire très supérieures au giga Hertz), reliée à la puce 4 par des chemins courts de connexion électrique, via le réseau de connexion électrique de la plaque de support 2.
Selon un autre exemple d’application, l’un des contacts électrique peut ne pas être connecté à un composant électrique et être ainsi électriquement flottant.
Selon un autre exemple d’application, le fil électrique 20 peut constituer une connexion électrique spécifique des circuits de la puce 4, directement ou via le réseau de connexion électrique 3 ou une connexion électrique spécifique extérieure de la puce 4 via le réseau de connexion électrique.

Claims (11)

  1. REVENDICATIONS
    1. Dispositif électronique comprenant : une plaque de support (2) présentant une face avant de montage (5) et incluant un réseau de connexion électrique (3), au moins une puce de circuits intégrés (4), montée sur ladite face de montage de la plaque de support et reliée électriquement audit réseau de connexion électrique, un bloc d’encapsulation (6) comprenant un bloc primaire d’encapsulation (8) dans lequel la puce est noyée et qui s’étend au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, et un bloc additionnel d’encapsulation (18) au-dessus du bloc primaire ; et au moins un fil additionnel (20) en une matière conductrice de l’électricité, noyé dans ledit bloc additionnel d’encapsulation (18), ce fil additionnel conducteur étant relié électriquement à ladite puce (4) et/ou audit réseau de connexion électrique (3).
  2. 2. Dispositif selon la revendication 1, dans lequel au moins l’une des extrémités du fil additionnel conducteur (20) est reliée à au moins un contact électrique (12) aménagé sur ladite face de montage de ladite plaque de support, à distance de la périphérie de la puce.
  3. 3. Dispositif selon la revendication 1, dans lequel au moins l’une des extrémités du fil additionnel conducteur (20) est reliée à au moins un contact électrique (29) aménagé sur une face avant de ladite puce.
  4. 4. Dispositif selon la revendication 1, comprenant un pilier (14) au-dessus d’un contact électrique aménagé sur ladite face de montage de ladite plaque de support, au travers dudit bloc primaire d’encapsulation, une extrémité dudit fil additionnel conducteur (20) étant fixée sur ce pilier.
  5. 5. Dispositif selon la revendication 1, comprenant un pilier (15) au-dessus d’un contact électrique (29) aménagé sur une face avant de ladite puce, au travers dudit bloc primaire d’encapsulation (8), une extrémité dudit fil additionnel conducteur (20) étant fixée sur ce pilier.
  6. 6. Dispositif selon la revendication 1, dans lequel l’une des extrémités dudit fil additionnel (20) est fixée sur le bloc primaire d’encapsulation (8).
  7. 7. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ledit fil additionnel conducteur (20) constitue une antenne radioélectrique ou une liaison électrique.
  8. 8. Procédé de fabrication d’un dispositif électronique dans lequel on dispose d’un dispositif électronique primaire (26) comprenant une plaque de support (2), une puce de circuits intégrés (4) montée sur une face avant de montage (5) de la plaque de support et un bloc primaire d’encapsulation (8) s’étendant au-dessus de la puce et autour de cette dernière sur ladite face de montage de la plaque de support, le bloc d’encapsulation présentant une face avant (9) parallèle à la plaque de support ; et procédé comprenant : réaliser au moins un trou (10) au travers dudit bloc primaire d’encapsulation (8) du dispositif électronique primaire, depuis sa face avant (9), jusqu’à découvrir au moins partiellement un contact électrique (12) de ladite face de montage (5) de ladite plaque de support et/ou d’une face avant (30) de la puce ; installer au moins un fil additionnel (20) conducteur de l’électricité au-dessus du bloc primaire d’encapsulation (8) et dans une position telle que l’une des extrémités de ce fil additionnel soit reliée audit contact électrique ; et réaliser un bloc additionnel d’encapsulation (18) sur ledit bloc primaire d’encapsulation (8) dudit dispositif électronique primaire, le fil additionnel conducteur (20) étant noyé dans ce bloc additionnel d’encapsulation (18).
  9. 9. Procédé selon la revendication 8, comprenant : réaliser dans ledit trou un pilier (14) en une matière conductrice de l’électricité ; fixer une extrémité du fil additionnel conducteur (20) sur ce pilier.
  10. 10. Procédé selon la revendication 8, comprenant : fixer directement au moins l’une des extrémités du fil additionnel conducteur (20) au-dessus dudit contact électrique.
  11. 11. Procédé selon la revendication 8, comprenant : fixer l’une des extrémités du fil additionnel conducteur (20) sur ledit bloc primaire d’encapsulation (8).
FR1559251A 2015-09-30 2015-09-30 Dispositif electronique muni d'un fil conducteur integre et procede de fabrication Expired - Fee Related FR3041859B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1559251A FR3041859B1 (fr) 2015-09-30 2015-09-30 Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
US15/050,289 US9748159B2 (en) 2015-09-30 2016-02-22 Electronic device provided with an integral conductive wire and method of manufacture
CN201610109735.7A CN106558505B (zh) 2015-09-30 2016-02-26 设置有整体传导接线的电子器件及其制造方法
CN201620148134.2U CN205723534U (zh) 2015-09-30 2016-02-26 电子器件
US15/659,078 US10103079B2 (en) 2015-09-30 2017-07-25 Electronic device provided with an integral conductive wire and method of manufacture

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1559251 2015-09-30
FR1559251A FR3041859B1 (fr) 2015-09-30 2015-09-30 Dispositif electronique muni d'un fil conducteur integre et procede de fabrication

Publications (2)

Publication Number Publication Date
FR3041859A1 true FR3041859A1 (fr) 2017-03-31
FR3041859B1 FR3041859B1 (fr) 2018-03-02

Family

ID=55072865

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1559251A Expired - Fee Related FR3041859B1 (fr) 2015-09-30 2015-09-30 Dispositif electronique muni d'un fil conducteur integre et procede de fabrication

Country Status (3)

Country Link
US (2) US9748159B2 (fr)
CN (2) CN106558505B (fr)
FR (1) FR3041859B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041859B1 (fr) * 2015-09-30 2018-03-02 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
DE102017123360A1 (de) * 2017-10-09 2019-04-11 Infineon Technologies Ag Verfahren zur bildung einer halbleiterbaugruppe und halbleiterbaugruppe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080184550A1 (en) * 2007-02-06 2008-08-07 Mutual-Pak Technology Co., Ltd. Method for manufacturing integrated circuit device having antenna conductors
WO2010057808A1 (fr) * 2008-11-24 2010-05-27 Stmicroelectronics (Grenoble) Sas Dispositif semi-conducteur comportant des composants empilés
US20150102500A1 (en) * 2013-10-15 2015-04-16 Stmicroelectronics (Grenoble 2) Sas Electronic system comprising stacked electronic devices comprising integrated-circuit chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2780551B1 (fr) 1998-06-29 2001-09-07 Inside Technologies Micromodule electronique integre et procede de fabrication d'un tel micromodule
US20040217472A1 (en) 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US7042398B2 (en) 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
TWI370530B (en) 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
US8125061B2 (en) 2009-09-03 2012-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8637963B2 (en) 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
FR3041859B1 (fr) * 2015-09-30 2018-03-02 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un fil conducteur integre et procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080184550A1 (en) * 2007-02-06 2008-08-07 Mutual-Pak Technology Co., Ltd. Method for manufacturing integrated circuit device having antenna conductors
WO2010057808A1 (fr) * 2008-11-24 2010-05-27 Stmicroelectronics (Grenoble) Sas Dispositif semi-conducteur comportant des composants empilés
US20150102500A1 (en) * 2013-10-15 2015-04-16 Stmicroelectronics (Grenoble 2) Sas Electronic system comprising stacked electronic devices comprising integrated-circuit chips

Also Published As

Publication number Publication date
US20170323841A1 (en) 2017-11-09
US10103079B2 (en) 2018-10-16
CN106558505B (zh) 2021-06-04
US9748159B2 (en) 2017-08-29
CN106558505A (zh) 2017-04-05
US20170092557A1 (en) 2017-03-30
CN205723534U (zh) 2016-11-23
FR3041859B1 (fr) 2018-03-02

Similar Documents

Publication Publication Date Title
US9362234B2 (en) Shielded device packages having antennas and related fabrication methods
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3040535B1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
US8963316B2 (en) Semiconductor device and method for manufacturing the same
US9172143B2 (en) Electronic device module with integrated antenna structure, and related manufacturing method
CN108091629B (zh) 一种光电芯片集成结构
KR101195271B1 (ko) 반도체 장치 및 그 제조방법
US7698805B2 (en) Method for manufacturing integrated circuit device having antenna conductors
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
EP1715518A1 (fr) Dispositif de protection de circuit électronique
FR3041859A1 (fr) Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
EP3417481B1 (fr) Procede d'interconnexion dans un module electronique 3d
US20170040182A1 (en) Power amplifier module package and packaging method thereof
EP3319114B1 (fr) Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
FR2987170A1 (fr) Boitier et dispositif electroniques
EP3319115B1 (fr) Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
KR101672619B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
EP1724823A2 (fr) Procédé de connexion d'une microplaquette de semi-conducteur sur un support d'interconnexion
CN112435996A (zh) 半导体封装装置及其制造方法
US20130292832A1 (en) Semiconductor package and fabrication method thereof
EP2282329A1 (fr) Procédé de connexion électrique d'un fil de connexion à un plot de contact d'une puce de circuits intégrés et dispositif électronique correspondant.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170331

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20210506