FR3007589A1

FR3007589A1 - Circuit integre photonique et procede de fabrication

Info

Publication number: FR3007589A1
Application number: FR1355991A
Authority: FR
Inventors: Alain Chantre; Sebastien Cremer
Original assignee: STMicroelectronics SA; STMicroelectronics Crolles 2 SAS
Current assignee: STMicroelectronics SA; STMicroelectronics Crolles 2 SAS
Priority date: 2013-06-24
Filing date: 2013-06-24
Publication date: 2014-12-26
Anticipated expiration: 2033-06-24
Also published as: US20140376857A1; US20200116927A1; US20170371099A1; FR3007589B1; US10877211B2; US10488587B2

Abstract

Circuit intégré photonique, comprenant une couche de silicium contenant un guide d'ondes (GO) et au moins un autre composant photonique, une première région isolante (4) disposée au dessus d'une première face (F1) de la couche de silicium et encapsulant un ou plusieurs niveaux de métallisation (M1-M4), une deuxième région isolante (9) disposée au dessus d'une deuxième face (F2) de la couche de silicium et encapsulant au moins le milieu amplificateur (800) d'une source laser (SL) optiquement couplée avec le guide d'ondes (GO).

Description

Circuit intégré photonique et procédé de fabrication L'invention concerne les circuits intégrés, et plus particulièrement les circuits intégrés photoniques c'est-à-dire ceux incorporant un ou plusieurs composants photoniques comme par exemple des guides d'ondes, des modulateurs optiques, des coupleurs optiques, des photodétecteurs, Actuellement, les circuits intégrés photoniques permettent l'intégration de pratiquement tous les dispositifs optiques actifs ou passifs comme par exemple des structures de couplage, des guides d'ondes, des modulateurs, des photo-détecteurs. Par ailleurs un autre composant intéressant connu est une source laser hybride III-V/Si. Une telle source laser comprend un milieu amplificateur (Gain Medium) comportant un matériau composite semi-conducteur III-V, un guide d'ondes situé dans une couche de silicium sous-jacente et optiquement couplé avec le milieu amplificateur et une cavité résonante optiquement couplée au guide d'ondes et comportant par exemple des miroirs de Bragg. Le milieu amplificateur, lorsqu'il est excité par une énergie électrique (pompage) émet de la lumière et la cavité résonante est destinée, en coopération avec le milieu amplificateur, à amplifier cette lumière de façon à délivrer le faisceau laser. Selon le type de laser (laser DBR : Distributed Bragg Reflector ou DFB : Distributed FeedBack), les miroirs de Bragg sont situés dans le silicium à la périphérie du milieu amplificateur ou bien sous le milieu amplificateur. Une telle source laser hybride requiert une très faible distance, typiquement pas plus d'une centaine de nanomètres, entre le milieu amplificateur et le guide d'ondes sous-jacent en silicium. Par ailleurs, le collage moléculaire du milieu amplificateur sur un guide d'ondes du type silicium sur isolant requiert une surface plane préparée par une étape de polissage mécanochimique.

Actuellement on sait réaliser à titre expérimental et isolément une source laser hybride III-V sur un substrat de silicium. Cela étant, actuellement, les circuits intégrés photoniques n'incorporent pas de source laser hybride III-V/Si en raison des grandes difficultés d'intégration de ces sources. En effet le collage moléculaire sur le film de silicium sur isolant ne peut pas être effectué après la réalisation complète du circuit intégré et notamment après la réalisation des niveaux de métallisation de la partie d'interconnexion du circuit intégré communément désignée par l'homme du métier sous l'acronyme anglo saxon BEOL (Back End Of Line). D'un autre côté, la réalisation classique (utilisant des dépôts et polissages mécanochimiques (CMP) de diélectriques/métaux) des niveaux de métallisation ne peut pas être effectuée après d'éventuelles étapes d'intégration de la source laser en raison de la hauteur importante de la source laser, typiquement de l'ordre de 3 microns. Il en résulte donc une incompatibilité d'intégration d'une source laser hybride III-V au sein d'un circuit intégré. Aussi actuellement la solution utilisée pour associer une source laser à un circuit intégré consiste, après avoir réalisé le circuit intégré et sa partie d'interconnexion (BEOL) à fixer sur l'une des faces de la puce une source laser déjà constituée. Selon un aspect, il est proposé un circuit intégré photonique intégrant effectivement une source laser hybride tout en étant compatible avec les étapes de fabrication classique d'un circuit intégré, notamment la réalisation des niveaux de métallisation. Et, à cet égard, les inventeurs ont observé qu'il était possible d'effectuer une telle intégration en effectuant notamment un traitement face arrière de la plaquette semiconductrice conduisant à une intégration face arrière de la source laser alors que les niveaux de métallisation (partie BEOL du circuit intégré) sont disposés en face avant. Selon un aspect, il est proposé un circuit intégré photonique comprenant -une couche de silicium contenant un guide d'ondes et au moins un autre composant électronique, par exemple un coupleur optique, un modulateur, un photo-détecteur, -une première région isolante disposée au-dessus d'une première face, par exemple la face avant, de la couche de silicium et encapsulant au moins un niveau de métallisation, typiquement plusieurs niveaux de métallisation, -une deuxième région isolante disposée au-dessus d'une deuxième face, par exemple la face arrière de la couche de silicium et encapsulant au moins le milieu amplificateur d'une source laser optiquement couplé avec le guide d'ondes. Le moyen formant cavité résonante de la source laser comprend par exemple des miroirs de Bragg. Lorsque la couche de silicium est suffisamment épaisse, la cavité résonante, typiquement les miroirs de Bragg, et le guide d'onde peuvent être réalisés au sein de la couche de silicium. Cela étant, dans certaines applications, il est préférable d'avoir une couche de silicium pas trop épaisse, typiquement inférieure ou égale à 300 nanomètres, de façon à ne pas compromettre l'efficacité de fonctionnement des autres composants photoniques. Et, dans une telle configuration, soit le laser est un laser DBR et un guide d'ondes supplémentaire est alors avantageusement disposé au-dessus de la deuxième face de ladite couche de silicium, et la deuxième région isolante encapsule alors également ce guide d'ondes supplémentaire, soit le laser est un laser DFB et un guide d'ondes supplémentaire ainsi que le moyen formant cavité résonante, notamment les miroirs de Bragg, sont alors avantageusement disposés au-dessus de la deuxième face de ladite couche de silicium, et la deuxième région isolante encapsule alors également ce guide d'ondes supplémentaire ainsi que le moyen formant cavité résonante, notamment les miroirs de Bragg. Le milieu amplificateur de la source laser est alors avantageusement situé au voisinage immédiat de ce moyen supplémentaire (guide d'ondes supplémentaire et éventuellement cavité résonante), par exemple séparé de ce moyen supplémentaire par une partie de la deuxième région isolante ayant une épaisseur inférieure ou égale à 100 nanomètres. En variante, le moyen supplémentaire peut être disposé non pas au-dessus de la deuxième face de la couche de silicium, mais au- dessus de la première face de cette couche de silicium, la première région isolante encapsulant alors également le moyen supplémentaire. Et, le milieu amplificateur de la source laser est alors situé au voisinage immédiat de la deuxième face de la couche de silicium, par exemple séparé de cette deuxième face par une couche isolante, communément désignée par l'homme du métier sous l'acronyme anglosaxon de PADOX, pouvant avoir une épaisseur de l'ordre de la centaine de nanomètres. La couche de silicium peut également incorporer un coupleur et la première région isolante incorporer un miroir métallique disposé en face du coupleur. Le coupleur va renvoyer par exemple une partie du faisceau laser émis par la source laser à travers la deuxième région isolante et une autre partie en direction du miroir métallique qui va le réfléchir vers la deuxième région isolante. On évite ainsi des interférences avec les différentes couches isolantes, en particulier les couches de nitrure, de la première région isolante et on évite des pertes dans un substrat qui se produisent classiquement pour un coupleur réalisé sur un substrat du type SOI (Silicon On Insulator). Et, cette caractéristique d'un miroir métallique incorporé au sein de la première région isolante et disposé en face d'un coupleur, peut être considérée indépendamment de la présence d'une source laser intégrée dans le circuit intégré comme définie ci-avant. Le miroir métallique est avantageusement disposé à un premier niveau de métallisation situé en regard de la première face de la couche de silicium.

Le coupleur, incorporé dans la couche de silicium, peut être un coupleur à réseau possédant une surface en relief tournée vers la première région isolante. Selon un autre aspect, il est proposé un procédé de fabrication d'un circuit intégré photonique, comprenant -une réalisation au sein d'une couche de silicium disposée au dessus d'une couche isolante enterrée disposée au dessus d'un substrat support, d'un guide d'ondes et d'au moins un autre composant photonique, -une réalisation au dessus d'une première face de la couche de silicium d'au moins un niveau de métallisation encapsulé dans une première région isolante, -un retrait du substrat support et de ladite couche isolante enterrée de façon à découvrir ou avoisiner une deuxième face de la couche de silicium, opposée à la première face, et -une réalisation d'une source laser, optiquement couplée avec le guide d'ondes comportant une encapsulation d'au moins le milieu amplificateur de cette source laser dans une deuxième région isolante située au dessus de ladite deuxième face.

Selon un mode de mise en oeuvre, la réalisation de la source laser comprend une formation d'une hétéro-structure gravée au-dessus d'au moins une couche isolante supplémentaire elle-même située au dessus de la deuxième face, ladite hétéro-structure gravée formant ledit milieu amplificateur et un dépôt d'une autre couche isolante au dessus de ladite au moins une couche isolante supplémentaire et de ladite hétéro-structure de façon à former ladite deuxième région isolante. Selon une première variante, la réalisation de la source laser comprend préalablement à la formation du milieu amplificateur, une formation au-dessus de la deuxième face de la couche de silicium d'un moyen supplémentaire incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes. Selon un mode de mise en oeuvre de cette variante, la formation du moyen supplémentaire comprend un dépôt d'une couche supplémentaire de silicium au-dessus de ladite couche isolante supplémentaire, au moins une gravure de la couche supplémentaire de silicium et un dépôt d'au moins une couche isolante additionnelle au dessus de la couche supplémentaire de silicium gravée et de ladite couche isolante supplémentaire, et la formation de ladite hétéro- structure est effectuée au dessus de ladite au moins une couche isolante additionnelle. Selon une autre variante, le procédé comprend, préalablement à la réalisation du ou des niveaux de métallisation, une formation au- dessus de la première face de la couche de silicium d'un moyen supplémentaire incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes. Selon un mode de mise en oeuvre, qui peut être considéré indépendamment de la réalisation de la couche laser, le procédé comprend en outre une réalisation dans ladite couche de silicium d'un coupleur et une réalisation d'un miroir métallique encapsulé dans la première région isolante en face du coupleur. La réalisation du miroir est avantageusement effectuée lors de la réalisation des pistes d'un premier niveau de métallisation.

D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - Les figures 1 à 9 ont trait à différents modes de mise en oeuvre et de réalisation de l'invention, et - la figure 10 illustre une structure de l'art antérieur. Sur la figure 1, la référence SB désigne un substrat du type Silicium-sur-Isolant (SOI : Silicon-On-Insulator) d'une plaquette ou « wafer ». Ce substrat du type « SOI » comporte une couche ou film de silicium 1, ayant dans cet exemple de réalisation une épaisseur de l'ordre de 300 nanomètres, disposée au-dessus d'une couche isolante enterrée 2, communément désignée par l'homme du métier sous l'acronyme anglosaxon BOX (Buried OXide). Cette couche isolante enterrée 2 est elle-même disposée au-dessus d'un substrat support 3.

Dans cette couche de silicium 1, sont réalisés différents composants photoniques comme par exemple un guide d'ondes GO disposé dans une partie 10 de cette couche, un coupleur à réseau 11, un autre guide d'ondes 12, un modulateur 13 et un photo-détecteur 14. Bien entendu, la figure 1 montre toute une variété de composants photoniques qu'il est possible de réaliser dans la couche de silicium sans que cette liste soit exhaustive. Et, bien entendu, certains seulement de ces composants peuvent être réalisés selon les applications envisagées.

Ces différents composants photoniques sont mutuellement séparés par une région isolante 100, par exemple du dioxyde de silicium. Il convient de noter ici que si la source laser à réaliser est un laser DBR, la partie 10 de la couche de silicium incorpore également des miroirs de Bragg optiquement couplés avec le guide d'ondes GO et qui in fine seront situés à la périphérie du milieu amplificateur III-V de la source laser. Cette couche de silicium 1 comporte une première face Fi, ou face avant, et une deuxième face F2, ou face arrière, disposée au- dessus de la couche isolante enterrée 2. D'une façon classique et connue en soi, le procédé de réalisation de chaque circuit intégré photonique de la plaquette comprend une réalisation de plusieurs niveaux de métallisation, ici quatre niveaux, Ml, M2, M3, M4 enrobés dans une première région isolante 4. Le matériau isolant formant cette première région isolante est communément désigné par l'homme du métier par l'appellation diélectrique intermétal (IMD, InterMetal Dielectric). Cette réalisation est ici classiquement basée sur des dépôts et polissages mécanochimiques (CMP) de diélectriques (oxyde) et de métaux (cuivre). Les pistes réalisées sur ces niveaux de métallisation peuvent être, au moins pour certaines d'entre elles, reliées par des vias V. Ces niveaux de métallisation sont typiquement utilisés pour interconnecter des composants et pour les relier à des plots de contact externes.

La hauteur de la région d'interconnexion RITX est typiquement de l'ordre de 3 microns. Simultanément à la réalisation des pistes du premier niveau de métallisation Ml, on réalise avantageusement un miroir métallique 5 en regard de la surface en relief du coupleur à réseau 11.

On colle ensuite (figure 2), sur la face supérieure de la région isolante 4, un substrat 6 servant de poignée. Puis, après avoir retourné la structure, on procède, comme illustré sur la figure 3, à un retrait du substrat support 3 typiquement par meulage (« grinding », en langue anglaise) Puis on procède (figure 4) à une gravure de la couche isolante 2 de façon à découvrir la deuxième face F2 de la couche de silicium, c'est-à-dire la face arrière. Et, c'est à partir de cette face arrière que l'on va effectuer le traitement de réalisation de la source laser.

Cela étant, généralement, on n'effectue pas des traitements sur du silicium à nu. C'est la raison pour laquelle, avant d'effectuer les traitements ultérieurs, on recouvre la couche de silicium d'une couche isolante supplémentaire 70, communément désignée par l'homme du métier sous la dénomination anglosaxonne de PADOX.

En variante, lorsque la couche isolante enterrée 2 comporte un empilement de la couche PADOX surmontée d'une couche de nitrure de silicium surmontée d'une couche d'oxyde TEOS, la gravure de la couche 2 s'effectue en fait jusqu'à la couche PADOX 70, ce qui permet de ne pas consommer le dioxyde de silicium des régions 100.

Et, dans ce cas, on avoisine la face F2 de la couche de silicium et il n'est nul besoin de reformer la couche PADOX 70. L'épaisseur de cette couche PADOX est typiquement de l'ordre de 100 nanomètres. Puis, comme illustré sur la figure 5, on va procéder au dessus du guide d'ondes GO de la partie 10, à la réalisation d'un guide d'ondes supplémentaire 71 pour la future source laser que l'on suppose être ici un laser DFB. A cet égard, on effectue sur la couche isolante supplémentaire 70, un dépôt pleine plaque d'une couche de silicium amorphe que l'on grave de façon à former le guide d'ondes supplémentaire 71. Dans le cas où la future source laser est un laser DFB, le moyen supplémentaire 71 incorpore également des miroirs de Bragg optiquement couplés avec le guide d'ondes supplémentaire pour contribuer à former la cavité résonante.

A cet égard on effectue alors une double gravure de la couche de silicium amorphe de façon a former le guide d'ondes supplémentaire puis les miroirs de Bragg. Puis, on dépose sur le moyen supplémentaire 71 et sur la couche isolante supplémentaire 70 (PADOX) une couche isolante additionnelle 72, par exemple du dioxyde de silicium, et l'on effectue ensuite un polissage mécanochimique de cette couche isolante additionnelle 72. L'épaisseur du moyen supplémentaire 71 est typiquement de l'ordre de 200 nanomètres tandis que l'épaisseur de la couche isolante additionnelle 72 est inférieure ou égale à 100 nanomètres. L'empilement 7 ainsi réalisé et ayant été poli, est ainsi prêt à recevoir le matériau actif amplificateur de la source laser. On forme alors, comme illustré sur la figure 6, une hétéro- structure 8 formée de matériau semiconducteur III-V. Cette formation s'effectue par exemple par un collage moléculaire d'une plaquette 8 formée d'une hétérostructure III-V. Plus précisément, l'hétéro-structure 8 comprend ici un substrat 80 comportant un matériau semiconducteur de type P, par exemple InP, un empilement 81 de couches formant des puits quantiques, par exemple en InGaAsP, et enfin une couche 82 d'un matériau de type N, par exemple un empilement InP/InGaAs. L'épaisseur de l'hétéro-structure 8 est typiquement de l'ordre de plusieurs centaines de microns.

L'épaisseur de l'empilement de puits quantiques 81 est de l'ordre de 300 nm et l'épaisseur de la couche 82 est de l'ordre de 200 nm. Puis, on procède (figure 7) à une gravure chimique sélective du substrat 80 par rapport aux couches actives 81 et 82, suivie d'une lithographie et d'une gravure adaptées au matériau III-V de façon à obtenir le milieu amplificateur 800 de la source laser. On procède ensuite à des dépôts eutectiques 801, 802, 803, par exemple à base d'or, de façon à pouvoir prendre des contacts métalliques sur la couche gravée 820 et sur la couche gravée 830.

Puis, comme illustré sur la figure 8, on procède à une encapsulation de la structure illustrée sur la figure 8 par dépôt d'une autre couche isolante au dessus de l'empilement 7 de façon à former une deuxième région isolante 9 au-dessus de la structure 800 et de l'empilement 7. On procède ensuite à une réalisation classique de contacts 910 de façon à venir contacter les zones eutectiques 801, 802 et 803 ainsi qu'à des réalisations classiques d'autres contacts 903 de façon à connecter des pistes métalliques à des plots de contact (« pads ») situés en face arrière. Après des étapes de finition et découpe de la plaquette pour individualiser les circuits intégrés, on obtient, comme illustré sur la figure 8, un circuit intégré photonique IC comprenant -une couche de silicium 1 contenant un guide d'ondes GO et au moins un autre composant photonique, -une première région isolante 4 disposée au-dessus d'une première face Fi de la couche de silicium et encapsulant ici plusieurs niveaux de métallisation M1-M4, -une deuxième région isolante 9 disposée au-dessus d'une deuxième face F2 de la couche de silicium et encapsulant le milieu amplificateur 800 de la source laser SL ainsi que dans ce mode de réalisation, un moyen supplémentaire 71 incluant au moins un guide d'ondes supplémentaire, et éventuellement des miroirs de Bragg.

Cette source laser est optiquement couplée avec le guide d'ondes GO qui est situé, dans la partie 10 de couche de silicium 1. En variante, comme illustré sur la figure 9, il est possible de disposer le moyen supplémentaire 71 de la source laser dans la première région isolante 4. Le milieu amplificateur 800 de la source laser SL est alors disposé au voisinage immédiat de la couche de silicium 1 et est séparé de la deuxième face F2 de celle-ci par la couche isolante supplémentaire 70 (PADOX). A cet égard, le moyen supplémentaire 71 est réalisé préalablement à la réalisation des niveaux de métallisation M1-M4 du circuit intégré par là encore dépôt pleine plaque d'une couche de silicium amorphe et gravure(s). On remarque également, que ce soit dans le mode de réalisation de la figure 8 ou de la figure 9, que le coupleur réseau 11 tourne sa surface en relief 110 vers la première région isolante 4 en direction du miroir métallique 5. Le faisceau lumineux qui arrive sur le coupleur via la couche de silicium va se subdiviser au niveau du coupleur 11 en un premier faisceau qui va traverser la région isolante 9 vers une fibre optique par exemple fixée sur la face arrière FAR de la puce et en un deuxième faisceau qui va se diriger vers le miroir métallique 5 pour être réfléchi en direction de la fibre optique. Ainsi aucun de ces faisceaux ne sera perturbé par les couches de nitrure par exemple que l'on trouve dans la première région isolante 4.

La réalisation d'un miroir métallique 5 dans la première région isolante 4 est indépendante d'une intégration ou non d'une source laser hybride III-V dans la puce IC. Ainsi, selon un autre aspect de l'invention il est proposé un circuit intégré photonique comprenant une couche de silicium contenant au moins un coupleur 11, par exemple un coupleur réseau, et une première région isolante 4 disposée au-dessus d'une première face Fi de la couche de silicium 1 et encapsulant un ou plusieurs niveaux de métallisation ainsi qu'un miroir métallique situé en face du coupleur, par exemple à un premier niveau de métallisation, et une deuxième région isolante 9 située au-dessus d'une deuxième face F2 de la couche de silicium 1, opposée à la première face. Les avantages d'une telle structure par rapport à une structure de l'art antérieur illustrée sur la figure 10, sont maintenant rappelés. Dans la structure de l'art antérieur équipée par exemple d'une fibre optique fixée sur la face avant FAV, lorsqu'un faisceau lumineux atteint le coupleur 11, il est subdivisé en un premier faisceau qui va traverser la région isolante 4 vers la fibre optique et en un deuxième faisceau qui va se diriger vers le substrat 3. De ce fait il y a d'une part une perte dans le substrat et d'autre part une perturbation du premier faisceau par les couches de nitrure de la première région isolante. Ainsi selon cet autre aspect de l'invention, on évite d'une part les pertes dans un substrat et d'autre part, comme indiqué ci-avant, les perturbations par les couches de nitrure. Il est également possible comme illustré sur la figure 9, d'incorporer au sein de la première région isolante 4, un moyen 150 formant radiateur de dissipation thermique connecté à la couche de silicium 1 à l'opposé du milieu amplificateur de la source laser. Ce moyen peut être réalisé par des pistes métalliques et des vias spécifiques simultanément à la réalisation des pistes métalliques des différents niveaux de métallisation de la partie d'interconnexion (BEOL) du circuit intégré. Bien entendu ce moyen formant radiateur de dissipation thermique peut être également prévu dans le mode de réalisation de la figure 8. Ce moyen formant radiateur de dissipation thermique permet d'améliorer la dissipation thermique du circuit intégré.

Claims

REVENDICATIONS1. Circuit intégré photonique, comprenant une couche de silicium contenant un guide d'ondes (GO) et au moins un autre composant photonique, une première région isolante (4) disposée au dessus d'une première face (F1) de la couche de silicium et encapsulant au moins un niveau de métallisation (M1-M4), une deuxième région isolante (9) disposée au dessus d'une deuxième face (F2) de la couche de silicium et encapsulant au moins le milieu amplificateur (800) d'une source laser (SL) optiquement couplée avec le guide d'ondes (GO).
2. Circuit intégré photonique selon la revendication 1, dans lequel la source laser (SL) comporte également un moyen supplémentaire (71) incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes (GO), disposé au dessus de la deuxième face (F2) de ladite couche de silicium et la deuxième région isolante (9) encapsule également ledit moyen supplémentaire (71).
3. Circuit intégré photonique selon la revendication 2, dans lequel le milieu amplificateur (800) de la source laser est situé au voisinage immédiat du moyen supplémentaire (71).
4. Circuit intégré photonique selon la revendication 2 ou 3, dans lequel le milieu amplificateur (800) de la source laser est séparé du moyen supplémentaire (71) par une partie de la deuxième région isolante ayant une épaisseur inférieure ou égale à 100 nm.
5. Circuit intégré photonique selon la revendication 1, dans lequel la source laser (SL) comporte également un moyen supplémentaire (71) incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes (GO), disposé au dessus de la première face (F1) de ladite couche de silicium, la première région isolante (4) encapsule également ledit moyen supplémentaire (71), et le milieu amplificateur de la source laser est situé au voisinage immédiat de la deuxième face de la couche de silicium.
6. Circuit intégré photonique selon la revendication 5, dans lequel le milieu amplificateur (800) de la source laser est séparé de la deuxième face (F2) de la couche de silicium d'une distance de l'ordre de la centaine de nanomètres.
7. Circuit intégré photonique selon l'une des revendications précédentes, dans lequel la couche de silicium (1) incorpore un coupleur (11) et la première région isolante (4) incorpore un miroir métallique (5) disposé en face du coupleur (11).
8. Circuit intégré photonique selon la revendication 7, dans lequel le miroir métallique (5) est disposé au premier niveau de métallisation (M1) situé en regard de la première face (F1) de la couche de silicium.
9. Circuit intégré photonique selon l'une des revendications précédentes, dans lequel la couche de silicium (1) incorpore un coupleur à réseau (11) possédant une surface en relief tournée vers la première région isolante (4).
10. Circuit intégré selon l'une des revendications précédentes, incorporant au sein de la première région isolante (4), un moyen formant radiateur de dissipation thermique connecté à la couche de silicium (1) à l'opposé du milieu amplificateur de la source laser.
11. Procédé de fabrication d'un circuit intégré photonique, comprenant une réalisation au sein d'une couche de silicium (1) disposée au dessus d'une couche isolante enterrée (2) elle-même disposée au dessus d'un substrat support (3), d'un guide d'ondes (GO) et d'au moins un autre composant photonique, une réalisation au dessus d'une première face (F1) de la couche de silicium d'au moins un niveau de métallisation (M1-M4) encapsulé dans une première région isolante, un retrait du substrat support (3) et de ladite couche isolante enterrée (2) de façon à découvrir ou avoisiner une deuxième face (F2) de la couche de silicium, opposée à la première face, et une réalisation d'une source laser (SL), optiquement couplée avec le guide d'ondes (GO) comportant une encapsulation d'au moins le milieu amplificateur (800) de cette source laser dans une deuxième région isolante (9) située au dessus de ladite deuxième face (F2).
12. Procédé selon la revendication 11, dans lequel la réalisation de la source laser comprend au-dessus d'au moins une couche isolante supplémentaire (70) située au dessus de la deuxième face (F2), une formation au dessus de ladite au moins une couche isolante supplémentaire (70) d'une hétéro-structure semiconductrice gravée formant ledit milieu amplificateur (800) et un dépôt d'une autre couche isolante au dessus de ladite au moins une couche isolante supplémentaire et de ladite hétéro-structure de façon à former ladite deuxième région isolante (9).
13. Procédé selon la revendication 12, dans lequel la réalisation de la source laser comprend préalablement à la formation du milieu amplificateur (800), une formation au dessus de la deuxième face (F2) de la couche de silicium d'un moyen supplémentaire (71) incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes (GO).
14. Procédé selon la revendication 13, dans lequel la formation du moyen supplémentaire (71) comprend un dépôt d'une couche supplémentaire de silicium au-dessus de ladite couche isolante supplémentaire (70), au moins une gravure de la couche supplémentaire de silicium et un dépôt d'au moins une couche isolante additionnelle (72) au dessus de la couche supplémentaire de silicium gravée et de ladite couche isolante supplémentaire (70), et la formation de ladite hétéro-structure gravée est effectuée au dessus de ladite au moins une couche isolante additionnelle (72).
15. Procédé selon la revendication 11 ou 12, comprenant préalablement à la réalisation dudit au moins un niveau de métallisation (M1-M4), une formation au dessus de la première face (F1) de la couche de silicium (1) d'un moyen supplémentaire (71) incluant au moins un guide d'ondes supplémentaire optiquement couplé avec ledit guide d'ondes (GO).
16. Procédé selon l'une des revendications 11 à 15, comprenant en outre une réalisation dans ladite couche de silicium (1) d'un coupleur (11) et une réalisation d'un miroir métallique (5) encapsulé dans la première région isolante (4) en face du coupleur.
17. Procédé selon la revendication 16, dans lequel la réalisation du miroir (5) est effectuée lors de la réalisation de pistes d'un premier niveau de métallisation (M1).