FR2970374A1 - Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes - Google Patents
Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes Download PDFInfo
- Publication number
- FR2970374A1 FR2970374A1 FR1150228A FR1150228A FR2970374A1 FR 2970374 A1 FR2970374 A1 FR 2970374A1 FR 1150228 A FR1150228 A FR 1150228A FR 1150228 A FR1150228 A FR 1150228A FR 2970374 A1 FR2970374 A1 FR 2970374A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor material
- semiconductor
- iii
- metallic
- metallic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 424
- 239000004065 semiconductor Substances 0.000 title claims abstract description 388
- 239000007769 metal material Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 99
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 85
- 229910002601 GaN Inorganic materials 0.000 claims description 84
- 229910052738 indium Inorganic materials 0.000 claims description 76
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 73
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 16
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 12
- 229910052735 hafnium Inorganic materials 0.000 claims description 12
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 45
- 239000005380 borophosphosilicate glass Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000003989 dielectric material Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 229910052594 sapphire Inorganic materials 0.000 description 14
- 239000010980 sapphire Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000011161 development Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- -1 for example Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000013013 elastic material Substances 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004094 surface-active agent Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007655 standard test method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012669 compression test Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Abstract
Des procédés de fabrication de structures à semi-conducteurs comprennent la formation d'une pluralité d'ouvertures qui s'étendent à travers un matériau semi-conducteur et au moins partiellement à travers un matériau métallique, et la déformation du matériau métallique afin de relâcher une partie restante du matériau semi-conducteur. Le matériau métallique peut être déformé en exposant le matériau métallique à une température suffisante pour modifier (c'est-à-dire augmenter) sa ductilité. Le matériau métallique peut être formé à partir d'un ou plusieurs de hafnium, de zirconium, d'yttrium et d'un verre métallique. Un autre matériau semi-conducteur peut être déposé sur les parties restantes du matériau semi-conducteur, et une partie du matériau métallique peut être retirée d'entre chacune des parties restantes du matériau semi-conducteur. Des structures à semi-conducteurs peuvent être formées en utilisant ces procédés.
Description
La présente invention concerne en règle générale la fabrication de structures ou de dispositifs à semi-conducteurs utilisant des substrats usinés, les structures intermédiaires formées au cours de la fabrication desdites structures ou desdits dispositifs à semi-conducteurs, et les substrats usinés destinés à être utilisés pour la fabrication desdites structures ou desdits dispositifs à semi-conducteurs. 10 Contexte de l'invention Des substrats qui comprennent un ou plusieurs matériau(x) semi-conducteur(s) sont utilisés pour former une grande variété de structures et de 15 dispositifs à_semi-conducteurs comme, par exemple, des dispositifs à _circuits intégrés (processeurs logiques et dispositifs de mémoire), des dispositifs à émission de rayonnements (comme par exemple des diodes électroluminescentes (LED), des diodes 20 électroluminescentes à cavité résonante (RCLED), des lasers à émission de surface à cavité verticale (VCSEL)), des dispositifs de détection de rayonnements (comme des capteurs optiques) et des dispositifs électroniques utilisés dans les systèmes de régulation 25 de puissance. Ces dispositifs à semi-conducteurs sont généralement formés couche par couche (de manière lithographique) sur et/ou dans une surface d'un substrat semi-conducteur. Historiquement, la plupart de ces substrats semi- conducteurs utilisés dans l'industrie de la fabrication de dispositifs à semi-conducteurs comprennent de minces disques ou « tranches » de silicium. Ces tranches de silicium sont fabriquées en formant tout d'abord un lingot de cristal de silicium de grande taille et généralement cylindrique, puis en tranchant le lingot de cristal perpendiculairement à son axe longitudinal afin de former une pluralité de tranches de silicium. Ces tranches de silicium peuvent avoir des diamètres de trente centimètres (30 cm) ou plus (environ 12 pouces (12") ou plus). Bien que les tranches de silicium possèdent généralement des épaisseurs de plusieurs centaines de microns (comme environ 700 microns) ou plus, seule une très fine couche (par exemple, moins de trois cents nanomètres environ (3OO nm)) de matériau semi-conducteur sur une surface majeure de la tranche de silicium est réellement utilisée pour former des dispositifs actifs sur la tranche de silicium. Il a été découvert que la vitesse de fonctionnement et le rendement énergétique des dispositifs à semi-conducteurs pouvaient être améliorés' en isolant électriquement la partie de matériau semi-conducteur sur un substrat semi-conducteur qui est réellement utilisée pour former les dispositifs à semi-conducteurs du matériau semi-conducteur restant du substrat. Ainsi, des « substrats usinés » ont été développés, et comprennent un matériau semi-conducteur relativement mince (comme une couche ayant une épaisseur de moins de trois cents nanomètres environ (300 nm)) disposé sur un matériau diélectrique (comme du dioxyde de silicium (SiO2), du nitrure de silicium (Si3N4), ou de l'oxyde d'aluminium (Al203)). En option, le matériau diélectrique peut être relativement mince (par exemple, trop mince pour pouvoir être manipulé par des systèmes de fabrication de dispositifs à semi- -conducteurs classiques), et le matériau semi-conducteur et le matériau diélectrique peuvent être disposés sur un substrat hôte ou de base relativement plus grand afin de faciliter la manipulation du substrat usiné entier par le système de fabrication. Le substrat de base est souvent désigné « support » ou « substrat de support ». Une grande variété de substrats usinés est connue dans l'art et peut comprendre des matériaux semi-conducteurs comme, par exemple, du silicium (Si), du germanium (Ge),- du carbure de silicium (SiC), des matériaux semi-conducteurs de type III-V, et des matériaux semi-conducteurs de type II-VI. Par exemple, un substrat usiné peut comprendre un matériau semi-conducteur épitaxial de type III-V formé sur une surface d'un substrat de base, comme de l'oxyde d'aluminium (Al203) (qui peut être désigné « saphir »). Grâce à.ce substrat_ usiné, des couches supplémentaires de matériau peuvent être formées et traitées (gravées, par exemple) sur le matériau semi-conducteur épitaxial de type III-V afin de former un ou plusieurs dispositif(s) sur le substrat usiné. En raison de la tendance naturelle des atomes des différentes couches de° matériau à s'aligner les uns avec les autres, lorsqu'un matériau semi-conducteur est formé (de manière épitaxiale, par exemple) sur un autre matériau (comme un matériau semi-conducteur sous-jacent différent), les atomes de la couche de cristal ont tendance à « se déformer » (c'est-à-dire à s'étirer ou à se comprimer) pour s'aligner avec les atomes du maillage du matériau sous-jacent. La formation et l'utilisation de couches de matériau semi-conducteur déformées est limitée, car ces couches peuvent développer des- défauts préjudiciables, comme des dislocations dus à la différence des paramètres de - maillage entre les matériaux adjacents. Selon sa composition particulière, le matériau semi-conducteur peut être développé uniquement sur une épaisseur précise, souvent désignée « épaisseur critique », avant que les défauts et la séparation des phases de composition n'apparaissent. L'épaisseur critique d'un matériau dépend de plusieurs paramètres, comme par exemple la structure de maillage du matériau sous-jacent, la composition du matériau semi-conducteur, et les conditions de développement dans lesquelles le matériau semi-conducteur est formé. Des dislocations peuvent _se former au-delà d'une épaisseur critique lorsqu'un paramètre de maillage existe entre le matériau semi-conducteur et le matériau du substrat sous-jacent. Lors de la formation épitaxiale de ces couches, une concentration de dopage élevée et une épaisseur_ de matériau plus importante peuvent être souhaitables afin de réduire la résistivité électrique. Cependant, étant donné que la concentration en dopant et l'épaisseur du matériau semi-conducteur sont augmentées, le maintien d'une structure cristalline ayant une faible densité de défauts peut devenir de plus en plus difficile. Par exemple, les dispositifs au nitrure de gallium l'indium (In,Gal-XN) peuvent être formés sur un substrat usiné en développant une ou plusieurs couche(s) épitaxiale(s) comprenant chacune du nitrure de gallium à l'indium sur une couche souche de nitrure de gallium (ou de nitrure de gallium à l'indium) formée sur le substrat usiné. Les différences de structure de maillage cristallin des couches adjacentes de nitrure de gallium à l'indium peuvent induire une déformation au sein du maillage cristallin d'une ou plusieurs des couches, qui peut limiter l'épaisseur des couches et/ou la concentration en indium à l'intérieur. La déformation du maillage est plus problématique (comme par exemple en termes d'obtention de bonnes performances du dispositif) dans les couches de nitrure de gallium' à l'indium ayant une teneur en indium plus élevéeet de plus grosses épaisseurs.
La présence de ladite déformation dans un matériau semi-conducteur peut être indésirable pour plusieurs raisons. Par exemple, la présence d'une déformation de maillage dans un matériau semi-conducteur peut provoquer une augmentation de la densité des défauts (comme des dislocations du maillage) dans le matériau semi-conducteur, une morphologie indésirable à la surface du matériau semi-conducteur, et peut même entraîner la formation de craquelures dans le matériau semi-conducteur. En outre, la présence d'une déformation de maillage dans le matériau semi-conducteur peut faciliter le développement d'une séparation indésirable des phases matérielles au sein du matériau semi-conducteur. La formation d'une couche souche de nitrure de gallium à l'indium sur la surface d'un substrat usiné de telle sorte que ladite couche souche possède un paramètre de maillage qui corresponde à celui d'une couche de dispositif au nitrure de gallium à l'indium à former par-dessus peut être difficile à obtenir. Par conséquent, le maillage cristallin de la couche de dispositif au nitrure de gallium à l'indium située par-dessus peut être déformé lors de la formation de ladite couche en cas d'utilisation de la couche souche de nitrure de gallium à l'indium sous-jacente.
Du verre de borophosphosilicate (BPSG) peut être utilisé comme matériau flexible afin de produire du nitrure de gallium à l'indium relâché. Par exemple, le nitrure de gallium à l'indium peut être formé sur le BPSG (comme à l'aide d'un processus de liaison) et la viscosité (ou la fluidité) du BPSG peut être réduite afin de limiter la déformation du nitrure de gallium à l'indium situé par-dessus. Lors de la fabrication du BPSG, la viscosité du BPSG varie avec la concentration en bore et/ou en phosphore à l'intérieur. Par exemple, la température à laquelle le BPSG commence à s'écouler peut être réduite en augmentant la concentration en bore dans le BPSG. Ainsi, la concentration en bore et/ou en phosphore dans le BPSG peut être contrôlée afin que le BPSG s'écoule selon la quantité appropriée, à une température souhaitée. Afin de déterminer la concentration en bore et/ou en phosphore dans le BPSG, un échantillon de référence est testé de manière conventionnelle à l'aide d'un instrument de mesure utilisant des rayons X ou des rayons infrarouges au cours de la fabrication des couches de dispositif à nitrure de gallium à l'indium. Cependant, la concentration en bore et/ou en phosphore peut évoluer au fil du temps étant donné que ces impuretés réagissent avec l'eau ou d'autres composés atmosphériques. Par conséquent, il peut être difficile de déterminer et de maintenir une concentration souhaitée en bore et/ou en phosphore et, ainsi, un débit cohérent du BPSG pendant la fabrication des couches de dispositif à nitrure de gallium à l'indium sur le BPSG. En outre, le BPSG peut être un isolant électrique et peut donc empêcher sensiblement le flux d'électrons en son sein. L'utilisation dudit BPSG isolant peut donc empêcher l'écoulement de courant vertical dans les substrats usinés comprenant du BPSG et peut donc limiter la conception et l'optimisation des dispositifs formés sur lesdits substrats usinés.
Bref résumé Dans certains modes de réalisation, la présente invention comprend des procédés de fabrication de structures à semi-conducteurs. Le procédé peut comprendre la formation d'un matériau métallique sur un matériau semi-conducteur de type III-V et la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V. La présente invention comprend d'autres modes de réalisation de procédés de fabrication de structures à semi-conducteurs. Une partie de chacun d'un matériau semi-conducteur et d'un matériau métallique placé sur un substrat peut être retirée afin de former une pluralité d'ouvertures. Le matériau métallique peut être chauffé afin de modifier sa ductilité. Un autre matériau semi-conducteur peut être déposé sur les parties restantes du matériau semi-conducteur, et une partie du matériau métallique peut être retirée d'entre chacune des parties restantes du matériau semi-conducteur. Dans d'autres modes de réalisation, la présente invention comprend des procédés de fabrication de structures à semi-conducteurs. Une pluralité d'ouvertures peut être formée en s'étendant à travers un matériau semi-conducteur et partiellement à travers le matériau métallique. Le matériau semi-conducteur peut chevaucher le matériau métallique sur un substrat. La ductilité du matériau métallique peut être modifiée afin de relâcher une partie restante du matériau semi-conducteur. Un autre matériau semi-conducteur peut être développé sur la partie relâchée du matériau semi- conducteur.
Des procédés de fabrication de structures à semi-conducteurs peuvent comprendre le retrait d'une partie de chacun d'un matériau semi-conducteur et d'un matériau métallique afin de former une pluralité d'ouvertures. La ductilité du matériau métallique peut être modifiée afin de relâcher les parties restantes du matériau semi-conducteur. Un matériau de sacrifice peut être formé sur deux parties restantes ou plus du matériau semi-conducteur et une zone du matériau métallique exposée entre celles-ci. Une partie du matériau de sacrifice peut être retirée afin d'exposer une surface des parties restantes du matériau semi-conducteur. Un autre matériau semi-conducteur peut être développé latéralement sur le matériau de sacrifice en utilisant les parties restantes du matériau semi-conducteur comme matériau souche. Un procédé de formation d'un substrat usiné par la présente invention peut comprendre la formation d'un matériau semi-conducteur épitaxial de type III-V sur un métal chevauchant un substrat et en exposant le métal à une température suffisante pour augmenter sa ductilité. Dans certains modes de réalisation de l'invention, une structure intermédiaire peut être formée pendant la fabrication d'un substrat usiné. La structure intermédiaire peut comprendre un matériau semi-conducteur de type III-V sur un matériau métallique chevauchant un substrat de base. Le métal peut présenter une ductilité suffisante pour assurer la redistribution du matériau métallique.
Une structure semi-conductrice dans un mode de réalisation de la présente invention peut comprendre un matériau métallique formé sur un substrat de base et un matériau semi-conducteur au moins partiellement relâché de type III-V disposé sur le matériau métallique.35 Brève description des différentes vues des schémas Bien que la demande se termine par des revendications décrivant plus particulièrement l'objet de la présente invention, les avantages de la présente invention peuvent être plus facilement compris à l'aide de la description de l'invention, lorsqu'elle est lue en conjonction avec les dessins joints, sur lesquels : Les figures lA à 1F sont des vues en coupe simplifiées d'une structure intermédiaire qui peut être formée au cours des modes de réalisation des procédés de la présente invention ; La figure 1G est une vue de dessus de la structure intermédiaire illustrée sur la figure 1F ; Les figures 2A à 2C sont des vues en coupe simplifiées d'une structure intermédiaire qui peut être formée au cours des modes de réalisation de la présente invention ; Les figures 3A à 3C sont des vues en coupe simplifiées d'une structure intermédiaire qui peut être formée au cours des modes de réalisation des procédés de la présente invention et Les figures 4A à 4D sont des vues en coupe simplifiées d'une structure intermédiaire qui peut être formée au cours des modes de réalisation des procédés de la présente invention.
Description détaillée La description suivante fournit des détails spécifiques, comme les types de matériaux et les conditions de traitement, afin d'offrir une description détaillée des modes de réalisation de l'invention et de leur application. Cependant, l'homme du métier comprendra que les modes de réalisation de la présente invention peuvent être mis en pratique sans utiliser ces détails spécifiques et en conjonction avec des techniques de fabrication connues. En outre, la présente description ne fait pas partie d'un processus complet de fabrication d'un dispositif ou d'un système à semi-conducteurs. Seul les actes et les structures nécessaires pour comprendre les modes de réalisation de l'invention sont décrits en détail ici. Les matériaux décrits ici peuvent être formés (par exemple, déposés ou développés) par n'importe quelle technique adéquate, comme, sans s'y limiter, un dépôt par centrifugation, un dépôt à la racle, un dépôt chimique en phase vapeur (CVD), un dépôt chimique en phase vapeur assisté par plasma (PECVD), un dépôt en couches atomiques (ALD), un ALD assisté par plasma, ou un dépôt physique en phase vapeur (PVD). Les matériaux peuvent être développés in situ. Bien que les matériaux décrits et illustrés ici puissent être formés comme des couches, ils ne se limitent pas à des couches continues et peuvent être formés selon d'autres configurations en trois dimensions. Tel qu'utilisé ici, le terme « structure à semi-conducteurs » désigne et comprend toute structure utilisée pour 1a formation d'un dispositif à semi-conducteurs. Les structures à semi-conducteurs comprennent, par exemple, les filières et les tranches (comme les substrats porteurs et les substrats de dispositifs), ainsi que les ensembles ou les structures composites qui comprennent deux filières et/ou tranches ou plus intégrées en trois dimensions les unes aux autres. Les structures à semi-conducteurs comprennent également des dispositifs à semi-conducteurs entièrement fabriqués, ainsi que des structures intermédiaires formées au cours de la fabrication de dispositifs à semi-conducteurs. Les structures à semi- conducteurs peuvent comprendre des matériaux conducteurs, semi-conducteurs et/ou non-conducteurs. Tel qu'utilisé ici, le terme « structure à semi-conducteurs liée » désigne et comprend toute structure qui contient deux structures à semi-conducteurs ou plus qui sont liées l'une à l'autre. Les structures à semi-conducteurs liées sont un sous-ensemble de structures à semi-conducteurs, et toutes les structures à semi- ici, le terme « matériau semi- conducteur de type III-V » désigne et comprend tout matériau principalement composé d'un ou élément(s) du groupe IIIA (groupe 13) 15 périodique (B, Al, Ga, In et Tl) et d'un élément(s) du groupe VA (groupe 15) périodique (N, P, As, Sb et Bi). Tel qu'utilisé ici, le terme « matériau semi-conducteur de type II-VI » désigne et comprend tout 20 matériau principalement composé d'un ou plusieurs élément(s) du groupe IIB (groupe 12) du tableau périodique (Zn, Cd et Hg) et d'un ou plusieurs élément(s) du groupe VIA (groupe 16) du tableau périodique (0, S, Se, Te et Po). 25 Tel qu'utilisé ici, le terme « épaisseur critique » désigne et comprend une épaisseur maximale d'un matériau au-dessus de laquelle la formation de défauts, comme des dislocations, au sein dudit matériau devient énergétiquement favorable. 30 Tel qu'utilisé ici, le terme « substrat usiné » désigne et comprend tout substrat comprenant deux matériaux ou plus, et qui est destiné à être utilisé comme substrat pour la fabrication d'un ou plusieurs dispositif(s) à semi-conducteurs dessus. Les substrats conducteurs liées sont des structures conducteurs. Tel qu'utilisé a semi- plusieurs du tableau ou plusieurs du tableau usinés comprennent, par exemple, les substrats à semi-conducteur sur isolant. Tel qu'utilisé ici, le terme « matériau épitaxial » désigne et comprend un matériau qui est au moins sensiblement un cristal du matériau et qui a été formé afin que ledit cristal présente une orientation cristallographique connue. Le terme « couche épitaxiale » désigne une couche de matériau épitaxial qui est au moins sensiblement un cristal du matériau et qui a été formée afin que ledit cristal présente une orientation cristallographique connue. Tel qu'utilisé ici, le terme « déformation de maillage » désigne et comprend une déformation du maillage cristallin d'un matériau dans des directions au moins sensiblement parallèles au plan du matériau, et peut être une déformation en compression ou une déformation en tension. De la même manière, le terme « paramètre de maillage moyen », lorsqu'il est utilisé par rapport à un matériau, désigne le paramètre de maillage moyen dans des dimensions au moins sensiblement parallèles au plan du matériau. De la même manière, le terme « déformé » est utilisé pour indiquer que le maillage cristallin a été déformé (étiré ou comprimé, par exemple) par rapport à l'espacement normal pour ce matériau, si bien que son espacement est différent de celui qui aurait été normalement rencontré pour ledit matériau dans un cristal relâché homogène. Tel qu'utilisé ici, le terme « constante de maillage » désigne et comprend la distance entre les atomes d'une cellule mesurée sur le plan de la surface. Chacun des termes « relâcher » et « relâché », tels qu'utilisés ici en relation avec des matériaux semi-conducteurs, désigne et comprend n'importe quel matériau semi-conducteur qui possède une structure cristallographique non déformée comprenant des unités asymétriques (comme des atomes ou des molécules) orientées de manière énergétiquement favorable. Le terme « relâchement » désigne et comprend le changement de position des atomes d'un matériau par rapport aux positions brutes afin que la déformation du maillage au sein du matériau soit au moins partiellement limitée et que le matériau s'approche de ou atteigne son équilibre normal de constante de maillage. Les modes de réalisation de la présente invention comprennent des procédés et des structures qui facilitent la fabrication de matériaux semi-conducteurs (comme, pax exemple, des couches épitaxiales de matériaux semi-conducteurs de type III-V sur des substrats usinés) qui possèdent des degrés contrôlés et/ou sélectionnés de déformation de maillage, et des paramètres de maillage contrôlés et/ou sélectionnés. Des exemples de modes de réalisation de procédés de fabrication de structures ou de dispositifs à semi-conducteurs qui comprennent lesdites couches de matériau semi-conducteur sont décrits ci-dessous en référence aux figures lA à 4D. En référence à la figure 1A, une structure à semi-conducteurs 100 peut être fabriquée et comprendre un matériau semi-conducteur 110 relié à un substrat de sacrifice 102. Le substrat de sacrifice 102 peut comprendre un matériau composite homogène ou hétérogène tel que du saphir. Le matériau semi-conducteur 110, généralement désigné« donateur », comprend le matériau au sein duquel il est souhaité de réduire le niveau de déformation en compression ou en tension, et qui peut être utilisé, par exemple, comme matériau souche pour former un ou plusieurs matériau(x) semi-conducteur(s) supplémentaire(s) par-dessus, dans le cadre de la fabrication d'un dispositif à semi-conducteur actif.
Dans certains modes de réalisation, le matériau semi-conducteur 110 peut comprendre un matériau épitaxial, une couche épitaxiale unique, ou plusieurs couches épitaxiales de matériau semi-conducteur. En outre, dans certains modes de réalisation, le matériau semi-conducteur 110 peut comprendre un matériau semi-conducteur épitaxial de type III-V. A titre d'exemple non-limitatif, le matériau semi-conducteur 110 peut comprendrez au moins l'une d'une couche épitaxiale de nitrure de gallium (GaN), d'une couche épitaxiale de nitrure de gallium à l'indium (In,Gal_,N), et d'une couche épitaxiale de nitrure de gallium à l'aluminium (Al,Gal_XN). Les matériaux peuvent être formés en une ou plusieurs couche(s).
Comme cela est illustré sur la figure 1A, le substrat de sacrifice 102 peut comprendre un substrat de base 104 et un ou plusieurs matériau(x) en option, comprenant, par exemple, un matériau semi-conducteur intermédiaire optionnel 106 et un matériau diélectrique optionnel 108, qui peuvent être disposés entre le matériau semi-conducteur 110 et le substrat de base 104. Pour des raisons de clarté, les épaisseurs du substrat de base 104, du matériau semi-conducteur intermédiaire 106, du matériau diélectrique 108 et du matériau semi-conducteur 110 ne sont pas à l'échelle. Le matériau semi-conducteur intermédiaire 106, le matériau diélectrique 108, le cas échéant, et le matériau semi-conducteur 110 peuvent avoir une épaisseur sensiblement inférieure à celle du substrat de base 104 du substrat de sacrifice 1.02. Le substrat de base 104 peut comprendre, par exemple, un matériau semi-conducteur tel que du silicium (Si,) du germanium (Ge), du carbure de silicium (SiC), un matériau semi-conducteur de type III-V (comme un substrat GaN autonome), etc. En outre, le substrat de base 104 peut comprendre un seul cristal de matériau semi-conducteur ou une ou plusieurs couche(s) épitaxiale(s) de matériau semi-conducteur. Dans d'autres modes de réalisation, le substrat de base 104 peut comprendre un ou plusieurs matériau(x) diélectrique(s) tel(s) qu'un oxyde (comme du dioxyde de silicium (SiO2) ou de l'oxyde d'aluminium (Al203)), un nitrure (comme du nitrure de silicium (.Si3N4), du nitrure de bore (BN) ou du nitrure d'aluminium (AIN)), etc. Le matériau semi-conducteur intermédiaire 106. peut comprendre un seul matériau semi-conducteur ou plusieurs matériaux semi-conducteurs et _peut être utilisé,, par exemple, comme matériau souche pour former le matériau semi-conducteur 110 dessus.
Le matériau semi-conducteur intermédiaire 106 peut comprendre un ou plusieurs matériau(x) semiconducteur(s) comme, par exemple, un matériau semi-conducteur de type III-V, et peut être formé afin d'avoir une épaisseur suffisante pour le développement épitaxial de matériaux semi-conducteurs supplémentaires dessus. A titre d'exemple non-limitatif, le matériau semi-conducteur intermédiaire 106 (qui peut comprendre, par exemple,. du nitrure de gallium), peut être formé selon une épaisseur de l'ordre d'environ 0,01 um à environ 100 um, peut être dopé (de manière intentionnelle ou non) ou non dopé, et peut être -polaire, semi-polaire ou non polaire. Le matériau semi-conducteur intermédiaire 106 peut être développé à l'aide de différents procédés connus dans l'art comme, par exemple, une épitaxie en phase vapeur par hydrure (HVPE), une épitaxie en phase vapeur MOVPE, et une épitaxie par faisceau moléculaire (MBE). En outre, différents procédés peuvent être utilisés lors de la formation du matériau semi-conducteur intermédiaire 106 afin de réduire la densité des dislocations à l'intérieur, comme une excroissance latérale épitaxiale (ELO), une excroissance épitaxiale latérale déclenchée par facette' (ElELO), -un masquage in situ, et une jonction de tranches.
A titre d'autre exemple non-limitatif, le matériau semi-conducteur 110 peut être relié au substrat de sacrifice 102 (sans avoir besoin de matériau semi-conducteur Intermédiaire optionnel 106) à l'aide de techniques connues dans l'art de la fabrication des circuits intégrés, comme une liaison thermique, une liaison par compression thermique, ou une liaison thermique par ultrasons. Le matériau semi-conducteur 110 et le substrat de base 104 peuvent être reliés l'un à l'autre, par exemple, en les faisant buter l'un contre l'autre, et en les maintenant à une température et une pression élevées pendant une durée suffisante pour effectuer la liaison. La température peut être choisie de façon à transmettre un paramètre de maillage sélectionné au matériau semi-conducteur 110 (supérieure à 100 °C, par exemple). La structure à semi-conducteur 100 peut, en option, comprendre un matériau diélectrique 108 qui chevauche le substrat de base 104. Le matériau diélectrique 108 peut comprendre, par exemple, un oxyde nitreux de silicium (comme du SiON), un nitrure de silicium (comme du Si3N4), ou un oxyde de silicium (comme du SiO2), et peut être formé en utilisant, par exemple, un dépôt chimique en phase vapeur (CVD), un dépôt physique en phase vapeur (PVD), ou un dépôt en couches atomiques (ALD). Ledit matériau diélectrique 108 peut être utilisé comme une couche de liaison positionnée entre le matériau semi-conducteur 110 et le substrat de base 104. Le matériau diélectrique 108 peut être déposé sur un ou plusieurs du matériau semi-conducteur 110 et du substrat de base 102 avant le processus de liaison.
Toujours en référence à la figure 1A, le matériau semi-conducteur 110 peut être formé sur le matériau semi-conducteur intermédiaire 106 en utilisant différents procédés connus dans l'art. A titre d'exemple non-limitatif, le matériau semi-conducteur 110 peut être du nitrure de gallium à l'indium déformé de manière pseudo-morphique ayant une épaisseur inférieure à une épaisseur critique de celui-ci, comme par exemple de l'ordre d'environ 10- à l00 nm. En formant du nitrure de gallium à l'indium déformé de manière pseudo-morphique, un relâchement supplémentaire par le biais de la formation de défauts et de la séparation de phases peut être déclenché. L'épaisseur critique du matériau semi-conducteur 110 peut être déterminée sur la base de variables telles que la composition chimique et les conditions de développement, qui sont connues dans l'art et ne sont pas décrites en détail ici. La polarité du matériau semi-conducteur 110 peut être héritée de la polarité du matériau sous-jasent. Par exemple, lorsque le matériau semi-conducteur 110 est formé sur un matériau semi-conducteur intermédiaire 106, le matériau semi-conducteur 110 peut hériter de la polarité du matériau semi-conducteur intermédiaire 106. Le matériau semi- conducteur 110 peut être formé sur le matériau semi-conducteur intermédiaire 106 à l'aide d'un procédé conventionnel tel qu'un dépôt chimique en phase vapeur métallorganique (MOCVD). Dans certains modes de réalisation, le matériau semi-conducteur 110 peut être développé ou formé comme un matériau à plan m ou à plan a, et non comme un matériau à plan c. Les matériaux III-nitrure à plan m et à plan a sont des orientations non polaires sans faces de gallium ou d'azote.
A titre d'exemple et non de limitation, la structure à semi-conducteurs 100 peut comprendre un seul matériau semi-conducteur intermédiaire 106 formé sur le substrat de base 104 du substrat de sacrifice 102, et le matériau semi-conducteur 110 peut être formé sur le matériau semi-conducteur intermédiaire 106. A titre d'exemple non-limitatif particulier, le matériau semi-conducteur intermédiaire 106 peut comprendre une seule couche épitaxiale de nitrure de gallium (GaN), et le matériau semi-conducteur 110 peut comprendre une couche épitaxiale de nitrure de gallium à d'indium (InXGal-XN) Dans certains modes de réalisation, le matériau semi-conducteur intermédiaire 106 peut être développé de manière épitaxiale ou formé d'une autre manière sur une surface majeure du substrat de base 104 ou du matériau diélectrique 108, le cas échéant, après quoi le matériau semi-conducteur 110 peut être développé ou formé autrement sur - le matériau semi-conducteur intermédiaire 106. Dans d'autres modes de réalisation, le matériau semi-conducteur 110 peut, en option, être formé directement sur le substrat de base 104 sans inclure le matériau semi-conducteur intermédiaire 106 ou le matériau diélectrique 108.
A titre d'exemple supplémentaire, la structure à semi-conducteur 100 peut comprendre un matériau diélectrique 108 formé sur le substrat de base 104 et le matériau semi-conducteur 110 peut être formé sur le matériau diélectrique 108 sans utiliser le matériau semi-conducteur intermédiaire 106. Le matériau semi-conducteur 110 peut être déposé sur un substrat supplémentaire (non illustré) puis relié au matériau diélectrique 108, avant de retirer le substrat supplémentaire. Dans ces modes de réalisation, le matériau semi-conducteur 110 peut comprendre du Ga polaire (InXGal_XN) développé sur le substrat supplémentaire qui est ensuite inversé en N-polaire (InXGal_XIv ) lors de la liaison à la couche diélectrique 108.
En référence à la figure 1B, une surface du matériau semi-conducteur 110 sur un côté de celui-ci opposé au substrat de_ sacrifice 102 peut être reliée à un substrat de liaison 116 afin de former une structure à semi-conducteur reliée 120. Le substrat de liaison 116 peut comprendre un matériau de support 122 et un matériau métallique 118 qui est finalement disposé entre le matériau de support 122 et le matériau semi-conducteur 110. Le matériau de support 122 peut comprendre un matériau homogène ou un matériau hétérogène (composite) qui offre un support mécanique pour le matériau métallique qui se trouve par-dessus 118. Dans certains modes de réalisation, le matériau de support 122 peut comprendre un matériau ayant des caractéristiques thermiques identiques ou sensiblement similaires à celles du substrat de base 104. A titre' d'exemple non-limitatif, le matériau de- support 122 peut comprendre du saphir, du silicium, du carbure de silicium (SiC), un matériau de type III-V (comme un III-arséniure), du quartz (Si02), du verre de la silice fondu (Si02). Dans certains modes de réalisation de l'invention, le matériau de support 122 peut être électriquement et thermiquement conducteur. Par exemple, le matériau de support 122 peut comprendre un substrat semi-conducteur dopé (intentionnellement ou non) ou un substrat métallique conducteur. Le substrat de liaison 116 peut comprendre, par exemple, une ou plusieurs structure(s) de dispositif (non illustrées), qui peut/peuvent comprendre des éléments conducteurs et/ou non-conducteurs intégrés.
Les structures de dispositifs peuvent comprendre des transistors à semi-conducteurs à oxyde métallique (MOS), des transistors bipolaires, des transistors à effet de champ (FET), des diodes, des résistances, des thyristors, des redresseurs, et similaires. Les structures de dispositifs peuvent également comprendre des lignes conductrices, des traces, des trous d'interconnexion et des contacts qui peuvent être formés, par exemple, en un ou plusieurs métaux, comme du cuivre (Cu), de l'aluminium (Al) ou du tungstène (W). Les structures de dispositifs peuvent également comprendre une ou plusieurs interconnexion(s) de tranches (non illustrées). Les interconnexions de tranches peuvent être formées en déposant un matériau conducteur, comme du cuivre (Cu), de l'aluminium (Al), du tungstène (W), du silicium polycristallin, ou de l'or (Au), dans un trou d'interconnexion. Par exemple, les interconnexions de tranches peuvent s'étendre depuis le matériau semi-conducteur 110, et à travers au moins une partie du substrat de liaison 116.
Le matériau métallique 118 peut être utilisé afin de faciliter la liaison du substrat de liaison 116 au matériau semi-conducteur 110 et peut être formé en matériau ductile, en alliage métallique, ou en verre métallique.
Le matériau métallique 118 peut comprendre un matériau qui présente une ou plusieurs propriété(s) souhaitable(s) sur une plage de températures allant de la température ambiante à environ 1200 °C. Par exemple, dans certains modes de réalisation, le matériau métallique 118 peut comprendre un matériau qui, lorsqu'il est testé à l'état brut conformément aux tests conventionnels de tension et compression uniaxe, présente une ductilité p définie par l'équation 1 ci- dessous, la mesure quantitative de la ductilité des matériaux étant décrite plus en détail dans R.M.
Christensen, A general measure for the ductility of materials, J. Materials Science Letters 18 (1999), p. 1371-73, ,T I.x Equation 1 : kir Dans l'équation correspond au niveau de rendement pour la tension uniaxe, et correspond au niveau de rendement pour la compression uniaxe. Dans certains modes de réalisation de l'invention, le matériau métallique 118 peut comprendre un matériau métallique qui présente une ductilité 0 supérieure à 0,50. Plus particulièrement, le matériau métallique 118 peut comprendre un matériau métallique qui présente une ductilité 0 d'environ 0,90 ou plus, voire même d'environ 0,95 ou plus. Le matériau métallique 118 peut comprendre un matériau qui présente une limite d'élasticité d'environ 400 mégapascals (MPa) ou moins, voire d'environ 300 mégapascals (MPa) ou moins, lorsqu'il est testé _conformément à la norme internationale ASTM (American Society for Testing and Materials) E21-09 (intitulée « Standard test methods for elevated temperature tension tests of me;tallic materials ») à une température d'environ 1000 °C ou moins. Le matériau métallique 118 peut comprendre un matériau qui présente un module d'élasticité volumique d'environ 150 gigapascals (GPa)' ou moins, voire même d'environ 110 gigapascals (GPa) ou moins, lorsqu'il est testé conformément à la norme internationale ASTM E8/E8M-09 (intitulée « Standard test methods for tension testing of metallic materials ») à une température d'environ 1000 °C ou moins. Dans certains modes de réalisation, le matériau métallique 118 présente une résistivité électrique inférieure - à environ 50 micro-ohms centimètres (pQcm) ou plus. Le matériau métallique 118 peut présenter une conductivité thermique d'environ 15 Wm-1K-1 ou plus, voire même d'environ 20 Wm 1K-1 ou plus. A titre d'exemples de modes de réalisation non limitatifs, le matériau métallique 118 peut comprendre 10 un métal réfractaire et peut comprendre au moins l'un de hafnium, de zirconium, d'yttrium, et d'alliages d'un ou plusieurs de ces métaux. Par rapport aux matériaux en verre de silicate conventionnels, comme le BPSG, le matériau métallique 15 118 peut permettre la liaison du matériau semi-conducteur 110 au substrat de liaison 116 sans aucun traitement supplémentaire visant à augmenter la planéité de surface. Le matériau métallique 118 peut faciliter la 20 liaison entre des matériaux semi-conducteurs sans provoquer de contamination par des impuretés (comme le bore et le phosphore) et sans contrôle de composition associé aux matériaux en verre, comme le verre de borophosphosilicate (BPSG). Etant donné que le matériau 25 métallique 118 ne comprend pas d'impuretés et n'est pas affecté par des impuretés dues à l'atmosphère ou aux matériaux environnants, la composition du matériau métallique 118 peut être choisie sur la base des propriétés du matériau, comme la conductivité et la 30 ductilité. En - outre, la présence d'impuretés dans les matériaux en verre, comme le BPSG, peut perturber ou empêcher le développement épitaxial de matériaux semi- conducteurs ayant les propriétés souhaitées. Le 35 matériau métallique 118 peut ne pas comprendre lesdites impuretés qui perturbent le processus de développement épitaxial et, ainsi, l'utilisation du matériau métallique 118 pour la liaison peut assurer un meilleur développement des matériaux semi-conducteurs.
La ductilité du matériau métallique 118 peut permettre la liaison entre des matériaux (c'est-à-dire le matériau semi-conducteur 110 et le matériau de support 122) ayant des maillages cristallins et des coefficients de dilatation thermique différents (CTE).
Par exemple, le matériau métallique. 118 peut se déformer de manière plastique afin de s'adapter aux contours du matériau semi-conducteur 110 et/ou du matériau de support 122. Par rapport à un matériau en verre, comme le BPSG, le matériau métallique 118 peut faciliter la liaison de matériaux (c'est-à-dire le matériau semi-conducteur 110 et le matériau de support 122) ayant une plus grande différence de CTE. L'utilisation du matériau métallique 118 peut, par conséquent, réduire sensiblement ou éliminer les exigences desimilarité de CTE entre le matériau semi-conducteur 110 et le matériau de support 122. A titre d'exemple non-limitatif, le substrat de liaison 116 et le matériau semi-conducteur 110 peut être reliés en les faisant buter l'un contre l'autre, et en les maintenant à une température et une pression élevées pendant une durée suffisante. La température peut être choisie afin de transmettre un paramètre de maillage sélectionné au matériau semi-conducteur 110 (supérieure à 100 °C, par exemple).
Dans les modes de réalisation dans lesquels le matériau semi-conducteur 110 comprend du nitrure de gallium à l'indium épitaxial (In,Gal_XN) et le matériau semi-conducteur intermédiaire 106 comprend du nitrure de gallium (GaN), le substrat de liaison 116 peut être relié au nitrure de gallium à l'indium à une température, par exemple, d'environ 800 °C, afin d'étirer le nitrure de gallium à l'indium déformé de manière pseudo-morphique de façon à ce que son paramètre de maillage moyen soit au moins sensiblement égal à son paramètre de maillage moyen non déformé. Comme cela est illustré sur la figure 1C, après avoir relié le matériau semi-conducteur 110 au substrat de liaison 116, le matériau semi-conducteur 110,- avec le substrat de liaison 116, peut être séparé du substrat de sacrifice 102 (ou le substrat de sacrifice 102 peut être séparé du matériau semi-conducteur 110). En option, une partie du matériau semi-conducteur intermédiaire 106', avec le matériau semi-conducteur 110 et le substrat de liaison 116, peut être séparée du substrat de base 104. La séparation du substrat de sacrifice 102 de la partie du matériau semi-conducteur intermédiaire 106', ou la séparation du substrat de sacrifice 102 du matériau semi-conducteur 110, peut être effectuée par différents processus chimiques, thermiques ou mécaniques, comme un processus de meulage, un processus de gravure, un processus de polissage, ou un processus de décollement au laser. Le procédé peut être exécuté afin de retirer le matériau semi-conducteur entier 110 du substrat de sacrifice 102, ou seule une partie de celui-ci. Dans les modes de réalisation qui utilisent le substrat de sacrifice 102 de la figure 1B, le matériau semi-conducteur 110 peut être séparé ou détaché du substrat de base 104 par élimination du substrat de base 104 en utilisant, par exemple, une gravure, un meulage ou une irradiation laser à travers le substrat de base 104, et un détachement au niveau du matériau diélectrique 108 (figure 1A). A titre d'exemple et non de limitation, le 35 processus connu dans l'art sous le nom de processus SMART-CUTTM peut être utilisé pour séparer le substrat de base 104 et, en option, le matériau semi-conducteur intermédiaire 106, du matériau semi-conducteur 110. Ces processus sont décrits en détail dans le brevet US n° RE394S4 de Bruel, le brevet US n° 6 303 468 de Aspar _et al. le brevet US n° 6 335 258 de Aspar et al., le brevet n° 6 756 286 de Moriceau et al., le brevet n° 6 809 044 de Aspar et al., et le brevet n° 6 946 365 de Aspar et al. -10 En référence à nouveau à la figure 1A, plusieurs ions (comme par exemple un ou plusieurs d'ions d'hydrogène, d'hélium de gaz inerte) peuvent être implantés dans la structure à semi-conducteur 100. Par exemple, les ions peuvent être implantés dans la 15 structure à semi-conducteur 100 à l'aide d'une source d'ions (non illustrée) positionnée sur un côté de la structure à semi-conducteur 100 adjacent au matériau semi-conducteur 110. Comme cela est représenté par les flèches de direction 114 illustrée sur la figure 1A, 20 les ions peuvent être implantés dans la structure à semi-conducteur 100 dans une direction sensiblement perpendiculaire -à une surface majeure généralement plane (c'est-à-dire `dans une direction parallèle à l'axe Z) du matériau semi-conducteur 110. Comme cela 25 est connu dans l'art, la profondeur à laquelle les ions sont implantés dans la structure à semi-conducteur 100 dépend au moins partiellement de l'énergie avec laquelle les ions sont implantés dans la structure à semi-conducteur 100. _Généralement, les ions implantés 30 avec moins d'énergie sont implantés à des profondeurs relativement moins importantes, alors que les ions implantés avec une plus forte énergie sont implantés à des profondeurs relativement plus importantes. A titre d'exemple non-limitatif, les ions peuvent 35 être implantés dans la structure à semi-conducteur 100 avec une énergie prédéterminée choisie de façon à implanter les ions à une profondeur souhaitée D au sein de la structure à semi-conducteur 100. Comme cela est connu dans l'art, inévitablement, au moins certains ions peuvent être implantés à des profondeurs autres que la profondeur d'implantation souhaitée, et un graphique de la concentration d'ions en fonction de la profondeur dans la structure intermédiaire 100 par rapport à la surface exposée du matériau semi- conducteur 110 peut présenter une courbe généralement en forme de cloche (symétrique ou asymétrique) atteignant un maximum à la profondeur d'implantation souhaitée. Lors de l'implantation dans la structure à semi- -conducteur- 100, les ions peuvent définir une couche d'implantation d'ions 112 dans la structure à semi-conducteur 100. La couche d'implantation d'ions 112 peut comprendre une couche ou une zone au sein de la structure -à semi-conducteur 100 qui est alignée avec (comme par exemple, centrée autour) le plan de concentration maximale en ions au sein de la structure intermédiaire 100. La couche d'implantation d'ions 112 peut définir une zone de faiblesse au sein de la structure à semi-conducteur 100, le long de laquelle la structure à semi-conducteur 100 peut être clivée ou fracturée _lors d'un processus ultérieur, comme cela est décrit plus en détail ci-dessous. Dans certains modes de réalisation de l'invention, la couche d'implantation d'ions 112 peut être disposée dans le matériau semi-conducteur 110 ou le matériau semi-conducteur de couche intermédiaire 106, ou les deux. En d'autres termes, la couche d'implantation d'ions 112 peut être disposée entièrement au sein du matériausemi-conducteur 110, ou peut être disposée entièrement au sein du matériau semi-conducteur intermédiaire 106 (comme cela est illustré sur la figure 1A), ou partiellement au sein du matériau semi-conducteur 110 et partiellement au sein du matériau semi-conducteur intermédiaire 106 (non illustré). A titre d'exemple non-limitatif particulier, dans certains modes de réalisation, la couche d'implantation d'ions 112 peut s'étendre dans le matériau semi-conducteur 110 à une profondeur d'environ 100 nm et d'environ 300 nm. Dans d'autres modes de réalisation, la couche d'implantation d'ions 112 peut s'étendre dans le matériau semi-conducteur intermédiaire 106. En référence à nouveau à la figure 1C, après avoir relié le substrat de liaison 116 au matériau semi-conducteur 110 sur un côté de celui-ci opposé au substrat de base 102 afin de former la structure à semi-conducteur reliée 120, comme cela a été décrit en référence à la figure 1B, la structure à semi-conducteur reliée 120 peut être soumise à d'autres processus, comme un traitement thermique, afin que la structure à semi-conducteur reliée 120 soit clivée ou fracturée le long de 1a couche d'implantation d'ions 112 En d'autres termes, le matériau -semi-conducteur 110 et, en option, une partie du matériau semi-conducteur intermédiaire sous-jacent 106, peut être délaminé de la partie restante du matériau semi-conducteur intermédiaire 106 et du substrat de base sous-jacent 104 lors du traitement thermique de la structure à semi-conducteur reliée 120 (figure 1B). Des processus ultérieurs peuvent être utilisés afin de retirer la partie_ 106' du matériau semi-conducteur intermédiaire sous-jacent 106 qui reste sur la structure à semi-conducteur 130 (figure 1C), si cela est souhaité. La ductilité du matériau métallique 118 peut être 35 modifiée afin de provoquer le relâchement du matériau semi-conducteur 110, formant un matériau semi-conducteur relâché (ou partiellement relâché) 110. A titre d'exemple non-limitatif, la structure à semi-conducteur 130 (figure 1C) et plus particulièrement le matériau métallique 118 peut être chauffé(e) en utilisant, par exemple, un four ou un réacteur à dépôt, à une température suffisante pour augmenter sa ductilité afin qu'une déformation (comme ;par exemple une déformation plastique) commence à se produire dans le matériau métallique 118. Dans certains modes de réalisation, le matériau métallique 118 peut être chauffé à une température suffisante pour réduire sa limite d'élasticité à un niveau égal ou inférieur à un niveau de contrainte présent au sein du matériau métallique 118, afin que le matériau métallique 118 se déforme de manière plastique de façon à permettre le relâchement du matériau semi-conducteur 110. Une température adéquate peut être déterminée sur la base de la composition du matériau métallique 118 et de l'augmentation de ductilité souhaitée. Le chauffage de la structure à semi-conducteur 130 à une température suffisante pour déformer le matériau métallique 118 relâche ou relâche -partiellement le matériau semi-conducteur situé par-dessus 110 (figure 1C) afin de former un matériau semi-conducteur relâché (ou partiellement relâché) 110 ayant une plus faible déformation de maillage. Le matériau métallique 118 et le matériau de support .122 peuvent présenter une conductivité thermique et électrique et, ainsi, peuvent faciliter l'intégration de la structure à semi-conducteur 130, illustrée sur la figure 1C, avec une ou plusieurs structure(s) à semi-conducteurs traitée(s), afin de former des dispositifs verticaux, empilés à la verticale et en trois dimensions, comme des diodes électroluminescentes (LED) et des dispositifs d'alimentation à la verticale. Par exemple, le matériau métallique .118 et le matériau de support 122 peuvent être utilisés comme un contact électrique pour un dispositif à semi-conducteurs formé en utilisant le matériau semi-conducteur 110. Dans certains modes de réalisation de l'invention, le matériau semi-conducteur 110 peut être traité afin de former des structures en îlots avant de promouvoir le relâchement semi-conducteur illustré sur la peut être formédans la partie restante du matériau 110. Par exemple, comme cela est figure 1D, un matériau de masque 123 et traité (gravé, par exemple) sur le matériau 15 certainssemi-conducteur 110 et, en option, modes de réalisation, le matériau dans semi- conducteur intermédiaire 106 ou le matériau diélectrique 108 (figure 1A), le cas échéant. Le matériau de masque 123 peut être choisi sur la base d'une profondeur de gravure et d'une résistance 20 souhaitées par rapport aux matériaux sous-jacents, comme le matériau semi-conducteur 110, le matériau métallique 118, et, en option, le matériau semi-conducteur intermédiaire 106. A titre d'exemple non-limitatif, le matériau de masque 123 peut comprendre un 25 matériau photorésistant ou un matériau de masque dur, comme un oxyde, un nitrure ou un matériau métallique (comme par exemple du chrome ou du titane). Plusieurs ouvertures 124, qui exposent chacune une surface du matériau semi-conducteur 110, peuvent ensuite être 30 formées en gravant le matériau de masque 123 à l'aide de procédés connus dans l'art. Comme cela est illustré sur la figure 1E, une partie du matériau semi-conducteur 110 et une partie restante du matériau métallique 118' peuvent être 35 retirées par les ouvertures 124 dans le matériau de masque 123 en utilisant, par exemple, un processus de gravure anisotrope par ions réactifs (au plasma), comme un processus de gravure à plasma à couplage inductif (ICP), ou un processus de gravure isotrope, comme un processus de gravure - humide, afin de former des structures 126 en saillie entre les ouvertures 127. Une ou plusieurs des ouvertures 128 peut/peuvent s'étendre partiellement dans la partie restante du matériau métallique 118'.-A titre d'exemple non-limitatif, le matériau semi-conducteur 110 peut être dunitrure de gallium à l'indium, la partie restante du matériau métallique 118' peut être un métal flexible tel que du zirconium, du hafnium, ou un alliage à base d'au moins l'un de zirconium et de hafnium, et le matériau de masque 123 peut être une résine photosensible. Un plasma contenant du chlore peut être utilisé pour former les ouvertures 127. Après la formation des ouvertures 127 qui s'étendent à travers les structures 126 et, en option, dans la partie restante du matériau métallique 118' le matériau de masque 123 peut être retiré de la structure à semi-conducteur 130. Chacune des structures 126 peut comprendre une partie du matériau semi-conducteur 110 et une partie du matériau métallique 118' Chacune des structures 126 peut être formée afin d'avoir une dimension latérale X1 de l'ordre d'environ 5 }gym à environ 1 mm, et peut être espacée des structures adjacentes 126 selon une distance dl de l'ordre d'environ 1 pm à 100 }gym. Les structures 126 peuvent être caractérisées comme étant des îlots, séparés des autres structures 126 selon une distance dl. La ductilité de la partie restante du matériau métallique 118' peut être modifiée afin de provoquer le relâchement des structures 126, illustrées sur la figure 1E, formant des structures relâchées (ou partiellement relâchées) 128, illustrées sur la figure 1F. A titre d'exemple non-limitatif, la partie restante du matériau métallique 118' peut être chauffée en utilisant, par exemple, un four ou un réacteur à dépôt à une température suffisante pour augmenter sa ductilité afin qu'une déformation (comme une déformation plastique, par exemple) commence à se produire dans_ le matériau métallique 118'. Dans certains_ modes de réalisation, la partie restante du matériau métallique 118' peut être chauffée à une température suffisante pour réduire sa limite d'élasticité à un niveau égal ou inférieur à un niveau de contrainte présent dans le matériau métallique 118', afin que le matériau métallique 118' se déforme de manière plastique de façon à permettre le _relâchement des structures 126. Une température adéquate peut être déterminée sur la base de la composition du matériau métallique 118' et de l'augmentation de ductilité souhaitée. Le chauffage de la structure à semi- conducteur 150 (illustrée sur la figure 1E) à une température suffisante pour déformer la partie du matériau métallique 118' relâche ou relâche partiellement les structures sur-jacentes 126 du matériau semi-conducteur (illustrées sur la figure 1E) afin de former des structures relâchées (ou partiellement relâchées) 128 ayant une plus faible déformation de maillage, et peut au moins partiellement redistribuer la partie du matériau métallique 118' afin de former une couche sensiblement plane, comme celle illustrée sur la figure 1F, bien que le matériau métallique 118' ne puisse pas se déformer au point de former une couche conductrice dans d'autres modes de réalisation. La figure 1G est une vue de dessus de la structure 35 à semi-conducteur 160 illustrée sur la figure 1F.
Pendant la déformation de la partie du matériau élastique 118', le processus de relâchement peut évoluer des régions périphériques vers les régions centrales des structures, ce qui peut provoquer une extension ou une contraction des structures relâchées (ou partiellement relâchées) 128. La modification de la ductilité de la partie du matériau métallique 118' peut entraîner une réorganisation des atomes au sein du matériau semi-conducteur, formant ainsi une pluralité de structures relâchées (ou partiellement relâchées) 128 ayant une dimension latérale X2 supérieure â une dimension latérale X1 des structures 126 du matériau semi-conducteur (figure 1E). Les structures relâchées (ou partiellement relâchées) 128 peuvent être séparées les unes des autres par une distance d2 qui peut être inférieure à la distance dl entre les structures 126 avant le relâchement (figure 1E). Les structures relâchées (ou partiellement relâchées) 128 peuvent être des îlots, séparés des autres structures relâchées (ou partiellement relâchées) 128 selon une distance d2`. Dans les modes de réalisation dans lesquels les structures 128 sont formées en nitrure de gallium à l'indium, le nitrure de gallium à l'indium peut se dilater au cours de la déformation de la partie du matériau élastique 118' afin que la contrainte en compression au sein du nitrure de gallium à l'indium soit réduite. Dans les modes de réalisation dans lesquels les structures 128 sont formées en nitrure de gallium à l'aluminium, le nitrure de gallium à l'aluminium peut se contracter au cours de la déformation de la partie du matériau élastique 118' afin que la contrainte en tension au sein du nitrure de gallium à l'aluminium soit réduite. Ainsi, les structures relâchées (ou partiellement 35 relâchées) 128 peuvent présenter une déformation de maillage en compression ou en tension sensiblement réduite ou éliminée, par rapport à une couche du matériau semi-conducteur 110 (figure 1A). A titre d'exemple non-limitatif, chacune des structures relâchées (ou partiellement relâchées) 128 peut avoir une dimension latérale (c'est-à-dire une largeur ou une longueur) X2 de l'ordre d'environ 10 um à environ 1000 pm et peut être espacée des structures relâchées (ou partiellement relâchées) adjacentes 128 selon une distance -d2 de l'ordre d'environ 0,5 um à environ 20 um. Les dimensions et l'espacement des structures relâchées (ou partiellement relâchées) 128 peuvent être choisis afin de correspondre à la taille souhaitée de la structure ou du dispositif à semi-conducteur fabriqué(e). A titre d'exemple non-limitatif, pour la fabrication de diodes électroluminescentes, la taille de la diode (c'est-à-dire la taille de la matrice) peut être d'environ 1000 }gym de large et de 1000 pm de long. De la même manière, les dimensions des structures peuvent être prévues afin de correspondre à la largeur et à la longueur de la structure de cavité souhaitée pour la fabrication de la diode laser. Pour des raisons de simplicité, les structures 128 sont illustrées comme ayant une forme- carrée sensiblement uniforme sur la figure 1G. Cependant, les structures 128 peuvent avoir n'importe quelle forme et n'importe quelle taille choisies pour permettre la fabrication efficace des structures 128, l'utilisation efficace de l'espace sur la structure à semi-conducteur 160, ou l'optimisation de toute autre variable de traitement. _Un autre mode de réalisation d'un procédé qui peut être utilisé pour former des structures à semi- conducteurs comprenant des matériaux semi-conducteurs relâchés (ou partiellement relâchés) est décrit en référence aux figures 2A à 2C. En référence à la figure 2A, une structure à semi-conducteur 200 peut être formée en formant un autre matériau semi-conducteur 132 et: un matériau de masque 134 sur les structures relâchées (ou partiellement relâchées) 128 -comprenant un matériau semi-conducteur chevauchant le matériau métallique 118', comme celui précédemment décrit en référence à la _figure 1G. Dans certains modes de réalisation, l'autre matériau semi-conducteur 132 peut être formé en matériaux choisis pour se déposer de manière inefficace sur le matériau métallique 118'. Ledit choix peut empêcher le dépôt du matériau semi-conducteur 132 sur le matériau métallique 118'. Comme cela est illustré sur la figure 2B, les ouvertures 136 qui s'étendent au moins partiellement dans la partie restante du matériau métallique 118" peuvent être formées en retirant une partie du matériau métallique 118', illustré sur la figure 2A, par rapport au matériau de masque 134 et, en option, les structures relâchées (ou partiellement relâchées) 128 et l'autre matériau semi-conducteur 132. Les ouvertures 136 peuvent être formées en utilisant un processus de gravure humide _ou un processus de gravure sèche. En référence à la figure 2C, la ductilité du matériau métallique 118" peut être augmentée (c'est-à-dire que le matériau métallique. 118" peut être déformé) afin que la structure relâchée (ou partiellement relâchée) 128 qui se trouve par-dessus et l'autre matériau semi-conducteur 132 se relâchent à un certain degré. La ductilité du matériau métallique 118" peut être modifiée en exposant la structure à semi-conducteur 200 à une température suffisante afin que le matériau métallique 118" se déforme. Par exemple, le matériau métallique 118" peut être déformé en le chauffant à une température à laquelle sa limite d'élasticité est inférieure à un niveau de contrainte présent dans le matériau métallique 118", et peut être maintenu à cette température jusqu'au relâchement partiel des structures relâchées ('ou partie'l'lement relâchées) 128 et de l'autre matériau semi-conducteur 132. A titre d'exemple non-limitatif, le matériau conducteur 118" peut comprendre au moins l'un de zirconium, de hafnium et d'un alliage basé sur au moins du zirconium et du hafnium, et la structure à semi-conducteur 200 peut être chauffée à une température d'au moins 400 °C environ, afin que le matériau conducteur 118" présente une ductilité souhaitée. Si la structure relâchée (ou partiellement relâchée) 128 comprend du nitrure de gallium à l'indium, Ino,uGao,92N, et si l'autre matériau semi-conducteur 132 comprend du nitrure de gallium à l'indium, Ino,13Gao, $7N, l'augmentation de la température du matériau métallique 118" (comme par exemple en chauffant le matériau métallique 118" à une température à laquelle sa limite d'élasticité est égale ou inférieure à -une contrainte présente dans le matériau métallique 118") peut déformer le matériau métallique 118" et éliminer la déformation du maillage. Le procédé décrit en référence aux figures 2A à 2C peut être répété plusieurs fois afin de former plusieurs couches de matériau semi-conducteur. Le matériau métallique 118" peut être formé afin d'avoir une épaisseur prédéterminée de façon à faciliter son retrait pendant la _répétition. En répétant le procédé décrit en référence aux figures 2A à 2C, une couche de nitrure de gallium à l'indium relâchée (ou partiellement relâchée) ayant une teneur plus élevée en indium peut être formée. Un autre mode de réalisation d'un procédé qui peut être utilisé pour former des structures à semi- conducteurs ayant des matériaux semi-conducteurs relâchés (ou partiellement relâchés) est décrit ci- dessous en référence aux figures 3A à 3C. En référence à la figure 3A, une structure à semi-conducteur 300 peut être prévue, et comprendre un substrat de support 122, un matériau métallique 118', et une ou plusieurs structure(s) relâchée(s) (ou partiellement relâchée(s)) 128, comme cela est décrit en référence à la figure 1G. A titre d'exemple non-limitatif, chacune des structures relâchées (ou partiellement relâchées) 128 peut comprendre du nitrure de gallium à l'indium, Ino, o$Gao 92N, le matériau métallique 118' peut comprendre du zirconium, du hafnium ou un alliage basé sur au moins l'un du zirconium et du hafnium, et le substrat de support 122 peut comprendre du saphir. Chacune des structures relâchées (ou partiellement relâchées) 128 peut comprendre un matériau semi-conducteur et peut être étendue latéralement, comme cela est illustré en pointillés, en développant le matériau semi-conducteur à l'aide d'un processus de développement, comme une excroissance latérale épitaxiale (ELO) Par exemple, des procédés de développement latéral d'un matériau semi-conducteur, comme un III-nitrure, sont décrits dans les publications Lateral Epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy de Nam et al., Appl. Phys. Lett. Vol. 71, n 18, 3 nov. 1997, p.2638-40, et Dislocation density reduction via lateral epitaxy in selectively grown GaN structures de Zheleva et al., Appl. Phys. Lett., vol. 71, n° 17, 27 oct. 1997, p.2472-74. Le développement latéral global des structures relâchées (ou partiellement relâchées) 128 est représenté sur la figure 3A par des flèches directionnelles. Le processus de développement latéral peut être effectué à une température suffisante pour modifier la ductilité du matériau métallique sous-jacent 118', ce qui peut faciliter le relâchement du matériau semi-conducteur dans les structures relâchées (ou partiellement relâchées) 128, ainsi que du matériau semi-conducteur développé latéralement 129 (illustré en pointillés). A titre d'exemple non-limitatif, les structures relâchées (ou partiellement relâchées) 128 peuvent comprendre du nitrure de gallium à l'indium, qui peut agir comme un matériau souche, facilitant le développement latéral du nitrure de gallium à l'indium.
Au fur et à mesure que le matériau semi-conducteur développé latéralement 129 se forme, il peut adopter 1a structure de maillage des structures relâchées (ou partiellement relâchées) 128. Comme cela est illustré sur la figure 3B, le matériau semi-conducteur développé latéralement 129 peut être développé jusqu'à ce que les structures relâchées (ou partiellement relâchées) 128 fondent afin de former un matériau semi-conducteur continu 138, qui est illustré en pointillés, après quoi les conditions de développement peuvent être modifiées afin que le matériau semi-conducteur continu 138 puisse être étendu à la verticale selon une épaisseur souhaitée afin de former un matériau semi-conducteur relâché (ou partiellement relâché) 142, comme cela; est illustré sur la figure 3C. Dans certains modes de réalisation, le matériau semi-conducteur relâché (ou partiellement relâché) 142 peut être formé en développant verticalement un matériau semi-conducteur en utilisant un processus conventionnel tel qu'une épitaxie en phase vapeur par hydrure (HVPE), une épitaxie en phase vapeur MOVPE, ou une épitaxie par faisceau moléculaire (MBE), tandis que le matériau métallique 118' est déformé afin de relâcher davantage le matériau semi-conducteur relâché (ou partiellement relâché) 142. Le matériau semi-conducteur relâché (ou partiellement relâché) 142 peut être formé afin d'avoir une structure _de maillage identique ou sensiblement similaire aux structures relâchées (ou partiellement relâchées) 128 (illustrées sur la figure 3A). Un autre mode de réalisation d'un procédé qui peut être utilisé pour former des structures à semi-conducteurs comprenant des matériaux semi-conducteurs relâchés (ou partiellement relâchés) est décrit en référence aux figures 4A à 4D. En référence à la 10 figure 4A, une structure à semi-conducteur 400 peut comprendre des structures relâchées (ou partiellement relâchées) 128 disposées sur un matériau métallique 118' chevauchant un substrat de support 122, comme celui précédemment décrit en référence à la figure 1G. 15 Un matériau anti-surfactant 144 peut être formé sur le matériau métallique 118' et le matériau de support 122. A titre d'exemple non-limitatif, les structures relâchées (ou partiellement relâchées) 128 peuvent comprendre un matériau. semi-conducteur de' type III-V 20 contenant de l'azote et le matériau anti-surfactant 144 peut comprendre un matériau sur lequel des III-nitrures ne germent pas facilement, comme des dioxydes de silicium, des nitrures de silicium, et des mélanges de ceux-ci. 25 En référence à la figure 4B, une partie du matériau anti-surfactant 144 peut être retirée à l'aide d'un processus de gravure par ions réactifs (RIE) ou d'un processus de polissage mécanico-chimique (CMP) afin d'exposer une surface 146 des structures relâchées 30 (ou partiellement relâchées) 128 à travers le matériau anti-surfactant 144. Comme cela est illustré sur la figure 4C, un matériau semi-conducteur 148 peut être formé sur la structure à semi-conducteur 420 par un processus tel 35 qu'un ELO en utilisant les surfaces 152 des structures relâchées (ou partiellement relâchées) 128, qui sont représentées en pointillés, comme matériau souche. Le matériau semi-conducteur 148 peut adopter une structure de maillage des structures relâchées 128 et, ainsi, peut être développé afin de former un matériau semi-conducteur relâché 154. Le matériau semi-conducteur relâché 154 peut être développé afin de former une couche continue ayant une épaisseur souhaitée, comme celle illustrée sur la figure 4D.
Par exemple, à l'aide des modes de réalisation des procédés de la présente invention décrits ci-dessus, un substrat usiné (comme, par exemple, la structure intermédiaire 100 illustrée sur la figure 1A) peut être formée et comprendre un matériau semi-conducteur souche exposé 106 comprenant du nitrure de gallium Ga-polaire chevauchant le substrat de base 104 comprenant un substrat en saphir. Le matériau semi-conducteur intermédiaire 106 peut être utilisé comme matériau souche afin de développer un matériau semi-conducteur épitaxial au nitrure de gallium à l'indium Ga-polaire, InmGao,92N, 110 dessus. Le nitrure de gallium à l'indium épitaxial Ga-polaire InmGao,92N peut être relié à un matériau élastique chevauchant le matériau de support 122 comprenant un autre substrat en saphir (voir figure 1B). Une partie du nitrure de gallium à l'indium épitaxial InmGao,92N peut être détachée du matériau semi-conducteur intermédiaire 106 en utilisant le processus Smart-CutTM afin que le nitrure de gallium à l'indium épitaxial N-polaire, InmGao,92N reste sur l'autre substrat en saphir. Un matériau de masque est appliqué et gravé afin de chevaucher des zones du nitrure de gallium à l'indium épitaxial N-polaire, InmGao,92N, lorsqu'il est souhaité de former des structures. Un processus de gravure sèche (c'est-à-dire un processus de gravure au plasma) peut être effectué afin de retirer des parties du nitrure de gallium à l'indium épitaxial N-polaire, Ino, $Gao, 92N, et le métal élastique sélectif par rapport au matériau de masque. Les parties restantes du matériau de masque peuvent être retirées après la formation des structures en nitrure de gallium à l'indium, Ino, $Gao, 92N . La structure à semi-conducteur peut être traitée thermiquement à une température suffisante pour déformer le métal élastique, provoquant un relâchement du nitrure de gallium à l'indium N-polaire, Ino, gGao, 92N dans les structures. Ensuite, un processus ELO peut être effectué afin de développer latéralement du nitrure de gallium à l'indium jusqu'à ce qu'une couche continue de nitrure de gallium à l'indium soit formée selon l'épaisseur souhaitée. Par exemple, en utilisant les modes de réalisation des procédés de la présente invention décrits ci- dessus, un substrat usiné (comme, par exemple, la structure intermédiaire 100 illustrée sur la figure 1A) peut être formé et comprendre un matériau semi- conducteur souche exposé 106 comprenant du_ nitrure de gallium à l'indium N-polaire ( Ino, o$Gao, 92 ) chevauchant le substrat de base 104 comprenant un substrat en saphir. Le nitrure de gallium à l'indium N-polaire peut être formé par dépôt sur un substrat de développement (non illustré) de nitrure de gallium Ga-polaire, suivi d'un dépôt de nitrure de gallium à l'indium Ga-polaire (comme du Ino, oaGao, 92) . La surface exposée du nitrure de gallium à l'indium peut ensuite être soumise à une implantation d'ions en utilisant le processus Smart- CutTM afin de former une couche d'implantation d'ions dans le nitrure de gallium Ga-polaire sous-jacent. Le nitrure de gallium à l'indium Ga-polaire exposé peut ensuite être relié au substrat de sacrifice 102 en utilisant le matériau diélectrique optionnel 108, et la structure résultante peut être soumise à une force externe, comme une force mécanique, chimique ou thermique, afin de détacher le substrat de développement du nitrure de gallium à l'indium. En raison. du processus de liaison, la polarité du nitrure de gallium à l'indium est inversée, produisant le nitrure de gallium à l'indium N-polaire souhaité sur le substrat de sacrifice 102. Toute partie restante du nitrure de gallium peut ensuite être retirée par un processus de gravure et/ou de polissage afin d'exposer le nitrure de gallium à l'indium N-polaire sur le substrat de sacrifice 102. Le nitrure de gallium à l'indium épitaxial N-polaire Ino, BGao, 92N peut être relié à un métal élastique chevauchant le matériau de support 122 comprenant un autre substrat en saphir (voir la figure 1B). Une partie du nitrure de gallium à l'indium épitaxial Ino, $Gao, 92N peut être détachée du substrat de sacrifice 102 en utilisant un processus de décollement au laser afin que le nitrure de gallium à l'indium épitaxial G-polaire, InmGame, reste sur l'autre substrat en saphir. Un matériau de masque est appliqué et gravé afin _de chevaucher les zones du nitrure de gallium à l'indium épitaxial G-polaire, Ino, 8Gao, 92N, où les structures doivent être formées. Un processus de gravure sèche (c'est-à-dire un processus de gravure au plasma) peut être effectué afin de retirer des parties du nitrure de gallium à l'indium épitaxial Ga-polaire, Ino,$Gao,92N, et le métal élastique sélectif par rapport au matériau de masque. Les parties restantes du matériau de masque peuvent être retirées après la formation des structures en nitrure de gallium à l'indium, InmGao, 92N. La structure à semi-conducteur peut être traitée thermiquement à une température suffisante pour déformer le métal élastique, provoquant un relâchement du nitrure de gallium à l'indium Ga- polaire, Ino, $Gao, 92N dans les structures. Ensuite, un processus ELO peut être effectué afin de développer latéralement du nitrure de gallium à l'indium jusqu'à ce qu'une couche continue de nitrure de gallium à l'indium soit formée selon l'épaisseur souhaitée. Par exemple, un substrat usiné (comme la structure intermédiaire 100 illustrée sur la figure lA) peut être formé et comprendre un matériau semi-conducteur intermédiaire exposé 106 comprenant du nitrure de gallium -Ga-polaire chevauchant un substrat en saphir. Le matériau semi-conducteur intermédiaire 106 peut être relié à un second substrat en saphir en utilisant un processus de liaison conventionnel et peut être retiré en utilisant un processus de décollement au laser conventionnel afin que le matériau semi-conducteur intermédiaire 106 comprenne du nitrure de gallium N-polaire. Un nitrure de gallium à l'indium épitaxial N-polaire, Ino,$Gao,92N, peut être formé sur le matériau semi-conducteur intermédiaire 106, ledit matériau semi- conducteur intermédiaire 106 agissant comme un matériau souche. Un matériau de masque peut être formé et gravé sur le nitrure de gallium à l'indium épitaxial N-polaire, InoaGao,92N. Un processus de gravure sèche peut être effectué afin de retirer des parties du nitrure de gallium à l'indium épitaxial N-polaire, Ino,8Gao,92N, exposées à travers le matériau de masque et le matériau semi-conducteur intermédiaire 106, formant des structures 126, comprenant du nitrure de gallium à l'indium N-polaire InmGao,92N. Après la formation des structures 126, les parties restantes dumatériau de masque 123 peuvent être retirées et la structure à semi-conducteur 160 peut être traitée thermiquement à une température suffisante pour déformer le métal élastique, provoquant le relâchement du nitrure de gallium à l'indium N-polaire, InmGao,92N, dans les structures 126. Un processus ELO peut être effectué afin de développer latéralement le nitrure de gallium à l'indium N-polaire, Ino, 9Gao,1N, jusqu'à ce qu'un matériau semi-conducteur continu soit formé, comme cela est décrit sur la figure 3C. Une implantation d'ions peut être effectuée à une profondeur souhaitée afin de définir une couche d'implantation d'ions 112, comme cela est décrit en référence à la figure 1A. Le nitrure de gallium à l'indium N-polaire implanté, Ino,$Gao,92N, peut être relié à un troisième substrat en saphir et séparé du second substrat en saphir le long d'une zone de faiblesse définie par la couche d'implantation d'ions 112. Le processus d'implantation d'ions et le processus de retrait peuvent être répétés afin de former un nombre souhaité de substrats composites, ayant chacun une épaisseur souhaitée de nitrure de gallium à l'indium N-polaire, InmGao,92N- Bien que les modes de réalisation de la présente invention aient été principalement décrits en référence à des matériaux semi-conducteurs comprenant du nitrure des matériaux semi-conducteurs de type II-VI, du silicium, et du germanium). D'autres exemples de modes de réalisation non-30 limitatifs sont décrits ci-dessous. Mode de réalisation 1 : procédé de fabrication d'une structure à semi-conducteur, comprenant : la formation d'un matériau métallique sur un matériau semi-conducteur de type III-V et la déformation du à l'indium, la présente invention ne s'y_ et les modes de réalisation de la présente peuvent être utilisés pour offrir des semi-conducteurs comprenant d'autres III d'autres matériaux semi-conducteurs de type d'autres matériaux semi-conducteurs (comme de gallium limite pas, invention matériaux nitrures, III-V, ou matériau métallique afin de relâcher le matériau semi-conducteur de type III-V. Mode de réalisation 2 : procédé selon le mode de réalisation 1, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend la déformation du matériau métallique afin de réduire la contrainte en compression dans un - matériau semi-conducteur de type III-V comprenant du nitrure de gallium à l'indium.
Mode de réalisation 3 : procédé selon le mode de réalisation l,, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend la déformation du matériau métallique afin de réduire la contrainte en tension dans un matériau semi-conducteur de type III-V comprenant du nitrure de gallium à l'aluminium. Mode de réalisation 4 procédé selon l'un quelconque des modes de réalisation 1 à 3, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage du matériau métallique. Mode de réalisation 5 : procédé selon l'un quelconque des modes de réalisation 1 à 4, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage de hafnium ou d'un alliage de celui-ci à une température supérieure ou égale à environ 400 °C. Mode de réalisation 6 : procédé selon l'un quelconque des modes de réalisation 1 à 5, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage de zirconium ou d'un alliage de celui-ci à une température supérieure ou égale à environ 400 °C. Mode de réalisation 7 : procédé selon l'un quelconque des modes de réalisation 1 à 6, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le dépôt d'un autre matériau semi-conducteur sur le matériau semi-conducteur de type III-V à une température suffisante pour modifier la ductilité du matériau métallique. Mode de réalisation 8 procédé de fabrication d'une structure à semi-conducteur, comprenant : le retrait d'une partie de chacun d'un matériau semi- conducteur et d'un matériau métallique chevauchant un substrat afin de former une pluralité d'ouvertures ; le chauffage du matériau métallique afin de modifier sa ductilité le dépôt d'un autre matériau semi-conducteur sur les parties restantes du matériau semi- conducteur ; et le retrait d'une partie du matériau métallique d'entre chacune des parties restantes du matériau semi-conducteur. Mode de réalisation 9 : procédé selon le mode de réalisation 8, dans lequel le retrait d'une partie de chacun d'un matériau semi-conducteur et d'un matériau métallique chevauchant un substrat afin de former une pluralité d'ouvertures comprend la formation de la pluralité d'ouvertures afin qu'elles s'étendent à travers le matériau semi-conducteur et partiellement dans le matériau métallique. Mode de réalisation 10 : procédé selon le mode de réalisation 8 ou le mode de réalisation 9, dans lequel le chauffage du matériau métallique afin de modifier sa ductilité a lieu simultanément avec le dépôt d'un autre matériau semi-conducteur sur les parties restantes du matériau semi-conducteur. Mode de réalisation 11 : procédé selon l'un quelconque des modes de réalisation 8 à 10, dans lequel le chauffage du matériau métallique afin de modifier sa ductilité comprend la déformation d'un matériau métallique comprenant au moins l'un de hafnium et de zirconium. Mode de réalisation 12 : procédé selon l'un quelconque des modes de réalisation 8 à ll, comprenant en outre le chauffage du matériau métallique afin de modifier sa ductilité après avoir retiré le matériau métallique d'entre chacune des parties restantes du matériau semi-conducteur. Mode de réalisation 13 procédé de fabrication d'une structure à semi-conducteur, comprenant : la formation d'une pluralité d'ouvertures s'étendant à travers un matériau semi-conducteur et au moins partiellement à travers un matériau métallique, le matériau semi-conducteur chevauchant le matériau métallique sur un substrat, la modification de la ductilité du matériau métallique afin de relâcher une partie restante du matériau semi-conducteur, et le dépôt d'un autre matériau semi-conducteur sur la partie relâchée du matériau semi-conducteur.
Mode de réalisation 14 : procédé selon le mode de réalisation 13, dans lequel la formation d'une pluralité d'ouvertures s'étendant à travers le matériau semi-conducteur et au moins partiellement à travers le matériau métallique comprend la formation de la pluralité d'ouvertures s'étendant à travers du nitrure de gallium à l'indium et au moins partiellement à travers au moins l'un de hafnium et de zirconium. Mode de réalisation 15 : procédé selon le mode de réalisation 13 ou le mode de réalisation 14, dans lequel la modification de la ductilité du matériau métallique comprend le chauffage de l'autre matériau semi-conducteur. Mode de réalisation 16 : procédé de fabrication d'une structure à semi-conducteur, comprenant : le retrait d'une partie de chacun d'un matériau métallique et d'un matériau semi-conducteur chevauchant le matériau métallique afin de former une pluralité d'ouvertures à l'intérieur ; la modification de la ductilité du matériau métallique afin de relâcher. les parties restantes du matériau semi-conducteur la formation d'un matériau de sacrifice sur deux parties restantes ou plus du matériau semi-conducteur et une zone du matériau métallique exposée entre ceux-ci le retrait d'une partie du matériau de sacrifice afin d'exposer une surface des parties restantes du matériau semi-conducteur ; et la formation de l'autre matériau semi-conducteur latéralement sur le matériau de sacrifice en utilisant les parties restantes du matériau semi-conducteur comme matériau souche.
Mode de réalisation 17 : procédé selon le mode de réalisation 16, dans lequel le retrait d'une partie de chacun d'un matériau métallique et d'un matériau semi-conducteur chevauchant le matériau métallique comprend la formation de la pluralité d'ouvertures s'étendant à travers le matériau semi-conducteur et seulement partiellement dans le matériau métallique. Mode de réalisation 18 : structure intermédiaire du mode de réalisation 16 ou du mode de réalisation 17, dans laquelle la modification de la ductilité du matériau métallique comprend le chauffage du matériau métallique à une température suffisante pour augmenter sa ductilité. Mode ;de réalisation 19 : structure intermédiaire selon l'un quelconque des modes de réalisation 16 à 18, dans laquelle la modification de la ductilité du matériau métallique comprend la déformation du matériau métallique afin de former une surface supérieure sensiblement plane dessus. Mode de réalisation 20 : procédé de formation d'un 35 substrat usiné, comprenant : la formation d'un matériau semi-conducteur épitaxial de type III-V sur un métal chevauchant un substrat et l'exposition du métal à une température suffisante pour augmenter sa ductilité. Mode de réalisation 21 : procédé selon le mode de réalisation 20, dans lequel l'exposition du métal à une température suffisante pour augmenter sa ductilité comprend l'exposition -du métal à une température suffisante pour augmenter sa ductilité afin de réduire 1a_ contrainte en tension- dans le matériau semi- conducteur épitaxial de type III-V comprenant du nitrure de gallium à l'aluminium. Mode de réalisation 22 : procédé selon le mode de réalisation 20 ou le_ mode de réalisation 21, dans lequel l'exposition du métal à une température suffisante pour augmenter sa ductilité comprend l'exposition du métal à une température suffisante pour augmenter sa ductilité afin de réduire la contrainte en compression dans le matériau semi-conducteur épitaxial de type III-V comprenant du nitrure de gallium à l'indium. Mode de réalisation 23 : structure à semi--conducteur formée pendant la fabrication d'un substrat usiné, la structure intermédiaire comprenant un semi-conducteur de type III-V sur un matériau métallique chevauchant un substrat de base, le métal présentant une ductilité suffisante pour assurer la redistribution du matériau métallique. Mode de réalisation 24 : structure à semi-conducteur, comprenant : un matériau métallique formé sur un substrat de base ; et un matériau semi-conducteur de type III-V au moins partiellement relâché disposé sur le matériau métallique. Mode de réalisation 25 : structure à semi-conducteur selon le mode de réalisation 24, dans 35 laquelle le matériau semi-conducteur au moins partiellement relâché' de type III-V comprend une pluralité de structures au moins partiellement relâchées en matériau semi-conducteur de type III-V disposées sur le matériau métallique.
Mode de réalisation 26 : structure à semi-conducteur selon le mode de réalisation 24 ou le mode de réalisation 25, dans laquelle le matériau métallique comprend au moins l'un de hafnium, de zirconium, d'yttrium et d'un verre métallique.
Mode de réalisation 27 structure à semi-conducteur selon l'un quelconque des modes de réalisation 24 à 26, dans laquelle le matériau semi-conducteur au moins partiellement relâché de type III-V comprend du nitrure de gallium à l'indium au moins partiellement relâché. Mode de réalisation 28 : structure à semi-conducteur selon l'un quelconque des modes de réalisation 24 à 27, comprenant en outre un matériau semi-conducteur disposé sur le matériau semi-conducteur au moins partiellement relâché de type III-V, dans laquelle le matériau semi-conducteur comprend une structure de maillage qui correspond à une structure de maillage du matériau semi-conducteur au moins partiellement relâché de type III-V.25
Claims (1)
- REVENDICATIONS1. Procédé de fabrication d'une structure à semi-conducteur, comprenant : la formation d'un matériau métallique sur un matériau semi-conducteur de type III-V ; et la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V. 2 Procédé selon la revendication 1, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend la déformation du matériau métallique afin de réduire la contrainte en compression dans un matériau semi- conducteur de type III-V comprenant du nitrure de gallium à l'indium. 3. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend la déformation du matériau métallique afin de réduire la contrainte en tension dans un matériau semi-conducteur de type III-V comprenant du nitrure de gallium à l'aluminium. 4. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage du matériau métallique. 5. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique afin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage de hafnium ou d'un alliage de celui-ci à une température supérieure ou égale à environ 400 °C.6. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique fin de relâcher le matériau semi-conducteur de type III-V comprend le chauffage de- zirconium ou d'un alliage de celui-ci à une température supérieure ou égale à environ 400 °C. 7. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique afin de relâcher 10 le matériau semi-conducteur de type III-V comprend le dépôt d'un autre matériau semi-conducteur sur le matériau semi-conducteur de type III-V à une température suffisante pour modifier sa ductilité. 15 8. Procédé selon la revendication 1, dans lequel la déformation du matériau métallique comprend 1a déformation dudit matériau métallique afin de former une surface supérieure sensiblement plane dessus. 20 9. Procédé selon la revendication 1, comprenant le retrait d'une partie de chacun du matériau semi-conducteur et du matériau métallique chevauchant un substrat afin de former une pluralité d'ouvertures ; 25 le chauffage du matériau métallique afin de modifier sa ductilité le dépôt d'un autre matériau semi-conducteur sur les parties restantes du matériau semi-conducteur ; et le retrait d'une partie du matériau métallique 30 d'entre chacune des parties restantes du matériau semi-conducteur. 10. Procédé selon la revendication 9, dans lequel le retrait d'une partie de chacun du matériau semi- 35 conducteur et du matériau métallique chevauchant unsubstrat afin de former une pluralité d'ouvertures comprend la formation de la pluralité d'ouvertures afin qu'elles -s'étendent à travers le matériau semi-conducteur et partiellement dans le matériau métallique_ 11. Procédé selon la revendication 9, dans lequel le chauffage du matériau métallique afin de modifier sa ductilité a lieu simultanément avec le dépôt d'un autre matériau semi-conducteur sur les parties restantes du matériau semi-conducteur. 12. Procédé selon la revendication 9, comprenant en outre le chauffage du matériau métallique afin de modifier sa ductilité après avoir retiré la partie der matériau métallique d'entre chacune des parties restantes du matériau semi-conducteur. 13. Procédé selon la revendication 9, comprenant 20 le chauffage de l'autre matériau semi-conducteur. 14 Procédé selon revendication 9, comprenant : la formation d'un matériau de sacrifice sur deux 25 parties restantes ou plus du matériau semi-conducteur et une zone du matériau métallique exposée entre celles-ci ; le retrait d'une partie du matériau de sacrifice afin d'exposer une surface des parties restantes du 30 matériau semi-conducteur ; et la formation de l'autre matériau semi-conducteur latéralement sur le matériau de sacrifice en utilisant les parties restantes du matériau semi-conducteur comme matériau souche. 3515. Structure à semi-conducteur obtenue par un procédé selon l'une des revendications 1 à 14.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1150228A FR2970374B1 (fr) | 2011-01-11 | 2011-01-11 | Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes |
| PCT/EP2011/073816 WO2012085219A1 (fr) | 2010-12-23 | 2011-12-22 | Relâchement des contraintes à l'aide de matériaux métalliques et structures associées |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1150228A FR2970374B1 (fr) | 2011-01-11 | 2011-01-11 | Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2970374A1 true FR2970374A1 (fr) | 2012-07-13 |
| FR2970374B1 FR2970374B1 (fr) | 2014-02-07 |
Family
ID=44532899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1150228A Active FR2970374B1 (fr) | 2010-12-23 | 2011-01-11 | Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2970374B1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107113A (en) * | 1996-12-10 | 2000-08-22 | France Telecom | Method of relaxing a stressed film by melting an interface layer |
| GB2354370A (en) * | 1999-07-14 | 2001-03-21 | Arima Optoelectronics Corp | Method of epitaxially growing semiconductors on a highly lattice mismatched substrate by melting a buffer layer |
| EP1246233A2 (fr) * | 2001-03-27 | 2002-10-02 | Nec Corporation | Substrat semiconducteur de nitrure du groupe III et méthode pour sa fabrication |
| US20060046325A1 (en) * | 2002-07-02 | 2006-03-02 | Nec Corporation | Group III nitride semiconductor substrate and its manufacturing method |
-
2011
- 2011-01-11 FR FR1150228A patent/FR2970374B1/fr active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107113A (en) * | 1996-12-10 | 2000-08-22 | France Telecom | Method of relaxing a stressed film by melting an interface layer |
| GB2354370A (en) * | 1999-07-14 | 2001-03-21 | Arima Optoelectronics Corp | Method of epitaxially growing semiconductors on a highly lattice mismatched substrate by melting a buffer layer |
| EP1246233A2 (fr) * | 2001-03-27 | 2002-10-02 | Nec Corporation | Substrat semiconducteur de nitrure du groupe III et méthode pour sa fabrication |
| US20060046325A1 (en) * | 2002-07-02 | 2006-03-02 | Nec Corporation | Group III nitride semiconductor substrate and its manufacturing method |
Non-Patent Citations (1)
| Title |
|---|
| ZHENG M ET AL: "Temperature dependence of the material characterizing ductility factor in the new damage theory", INTERNATIONAL JOURNAL OF FRACTURE, MARTINUS NIJHOFF PUBLISHERS, THE HAGUE, NL, vol. 76, no. 4, 1 January 1995 (1995-01-01), pages R77 - R81, XP009153086, ISSN: 0376-9429 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2970374B1 (fr) | 2014-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9368344B2 (en) | Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain | |
| EP1290721B1 (fr) | Procede de preparation d'une couche de nitrure de gallium | |
| US8486771B2 (en) | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same | |
| JP6028280B2 (ja) | 半導体構造又は半導体素子を製造する方法 | |
| EP2342744B1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| KR20180051602A (ko) | 그래핀-기반 층 전달 시스템 및 방법 | |
| US9312339B2 (en) | Strain relaxation using metal materials and related structures | |
| WO2006000691A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| FR2774214A1 (fr) | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| FR2834124A1 (fr) | Procede de production de couches semi-conductrices | |
| US10553426B2 (en) | Method for obtaining a semi-polar nitride layer on a crystalline substrate | |
| TW201413884A (zh) | 使用多重底材形成ｉｉｉ－ｖ族半導體結構之方法及應用此等方法所製作之半導體元件 | |
| TW201023249A (en) | Relaxation of strained layers | |
| FR2970374A1 (fr) | Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes | |
| WO2014114730A1 (fr) | Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane | |
| WO2012085219A1 (fr) | Relâchement des contraintes à l'aide de matériaux métalliques et structures associées | |
| FR2985852A1 (fr) | Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20130109 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |