FR2967510A1

FR2967510A1 - Conversion de protocole de communication sur bus unifilaire

Info

Publication number: FR2967510A1
Application number: FR1059380A
Authority: FR
Inventors: Francois Tailliet
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2010-11-15
Filing date: 2010-11-15
Publication date: 2012-05-18
Anticipated expiration: 2030-11-15
Also published as: FR2967510B1; US8943254B2; US20120124258A1

Abstract

L'invention concerne un dispositif d'émission-réception sur bus série (3) placé au repos dans un premier état à un premier potentiel, comportant : un circuit (SEND) d'émission apte à coder une transmission selon un premier protocole dans lequel les états respectifs des bits sont conditionnés par des durées de plateaux, indifféremment dans le premier état ou dans un second état à un second potentiel inférieur au premier ; un circuit (DET) de réception apte à interpréter une communication d'après le premier protocole ; et un convertisseur de protocole (5) intercalé entre le bus et les circuits d'émission et de réception, pour convertir les signaux à émettre vers un second protocole dans lequel les états respectifs des bits sont conditionnés par des durées respectives de plateaux dans le premier état, et pour convertir les signaux reçus du second protocole vers le premier protocole.

Description

B10688 - 10-RO-351 1 CONVERSION DE PROTOCOLE DE COMMUNICATION SUR BUS UNIFILAIRE

Domaine de l'invention La présente invention concerne de façon générale les communications entre circuits électroniques et, plus particulièrement, la transmission de données numériques dans un système maître-esclave. L'invention s'applique notamment aux communications sur un bus, dit à drain ouvert ou à collecteur ouvert (selon la technologie MOS ou bipolaire), véhiculant à la fois des données et l'alimentation du ou des circuits esclaves. Exposé de l'art antérieur Dans un bus à drain ouvert (ou à collecteur ouvert), le conducteur de données du bus est, au repos, à un potentiel différent de la masse (généralement un potentiel positif). Les données sont codées, puis transmises en tirant le bus à la masse selon un codage préétabli permettant au récepteur de décoder ces données. Dans un protocole sur bus unifilaire auquel s'applique plus particulièrement la présente invention, un seul conducteur de communication (en plus d'une référence commune ou masse) est utilisé. Le signal transmis sur ce bus sert à la fois de signal de synchronisation et de données. En outre, le signal peut également servir à alimenter le circuit esclave.

B10688 - 10-RO-351

2 Au repos, un tel bus est tiré par défaut à l'état haut avec une impédance non nulle et les différents circuits (maître ou esclave) tirent le bus à zéro au moyen d'un transistor connecté à un niveau inférieur (généralement la masse) pour coder les données transmises. Un exemple de système de communication sur bus unifilaire de ce type est décrit dans le brevet américain 7 636 806. Selon le protocole de communication décrit dans ce document, le codage des données s'effectue d'après la durée de plateaux séparant deux changements d'état. Les bits à l'état 1 (haut) sont codés par des plateaux de durée plus longue que les bits à l'état 0 (bas), chaque transition entre l'état haut et l'état bas indiquant un changement de bit même si l'état du bit reste le même.

Un tel protocole de communication fonctionne correctement si le circuit esclave possède sa propre source d'alimentation. Toutefois, dans de nombreux cas, les circuits esclaves tirent leur alimentation du bus. La récupération d'énergie n'est alors pas optimale. En effet, en moyenne, le bus ne sera à l'état haut susceptible de fournir une alimentation aux circuits esclaves que pendant la moitié de la transmission. Résumé Un objet d'un mode de réalisation de la présente invention est de pallier tout ou partie des inconvénients des systèmes de communication sur bus à drain ouvert (ou collecteur ouvert). Un autre objet d'un mode de réalisation de la présente invention est de proposer des circuits maîtres et esclaves susceptibles d'adapter automatiquement le protocole de communication selon que le circuit esclave possède ou non une alimentation autonome. Un autre objet d'un mode de réalisation de la présente invention est de proposer un système compatible avec les dispositifs maitres et esclaves équipés de circuits de traitement d'un protocole selon lequel le codage des données B10688 - 10-RO-351

3 s'effectue d'après la durée de plateaux séparant deux changements d'état. Un autre objet d'un mode de réalisation de la présente invention est de proposer un système susceptible de fonctionner à la fois selon un protocole tel que décrit dans le document susmentionné et selon un protocole optimisant le transfert d'énergie. Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu un dispositif d'émission-réception sur bus série placé au repos dans un premier état à un premier potentiel, comportant : un circuit d'émission apte à coder une transmission selon un premier protocole dans lequel les états respectifs des bits sont conditionnés par des durées de plateaux, indif- féremment dans le premier état ou dans un second état à un second potentiel inférieur au premier ; un circuit de réception apte à interpréter une communication d'après le premier protocole ; et un convertisseur de protocole, intercalé entre le bus et les circuits d'émission et de réception, pour convertir les signaux à émettre vers un second protocole dans lequel les états respectifs des bits sont conditionnés par des durées respectives de plateaux dans le premier état, et pour convertir les signaux reçus du second protocole vers le premier protocole.

Selon un mode de réalisation de la présente invention, le dispositif est apte à activer ou désactiver le convertisseur de protocole selon le type de transmission souhaité sur le bus. Selon un mode de réalisation de la présente invention, ledit convertisseur est activé quand le dispositif extrait son alimentation du bus. Selon un mode de réalisation de la présente invention, ledit convertisseur est activé quand un autre dispositif avec lequel il communique sur le bus tire son alimentation du bus. Selon un mode de réalisation de la présente invention, le convertisseur comporte : B10688 - 10-RO-351

4 un premier étage de conversion du premier protocole vers le second dont une entrée est reliée à la sortie du circuit d'émission ; un second étage de conversion du second protocole vers 5 le premier dont une entrée est reliée au bus ; un premier multiplexeur, deux vers un, dont des entrées sont respectivement reliées à une sortie du circuit d'émission et à une sortie du premier étage de conversion, et dont une sortie commande un interrupteur conditionnant l'état du 10 bus ; et un second multiplexeur, deux vers un, dont des entrées respectives sont reliées au bus et à une sortie du second étage de conversion, et dont une sortie est reliée à une entrée du circuit de détection. 15 Selon un mode de réalisation de la présente invention, les durées de plateaux du premier protocole sont respectivement égales aux durées de plateaux du second protocole majorées d'un intervalle dans le second état selon le second protocole. On prévoit également un système de communication entre 20 un premier dispositif et au moins un deuxième dispositif par un bus série, dans lequel au moins un des dispositifs est conforme à l'une quelconque des revendications précédentes. On prévoit également un procédé de commande, comprenant les étapes suivantes : 25 détecter l'absence d'une tension d'alimentation provenant d'une source autre que le bus ; et activer ledit circuit de conversion. On prévoit également un procédé de commande, comprenant les étapes suivantes : 30 activer le circuit de conversion ; initier une communication à destination dudit autre dispositif ; et en l'absence de réponse : désactiver le circuit de conversion ; 35 initier de nouveau la communication.

B10688 - 10-RO-351

Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif 5 en relation avec les figures jointes parmi lesquelles : la figure 1 représente, partiellement et sous forme de blocs, deux circuits susceptibles de communiquer selon un protocole maître-esclave sur bus unifilaire ; la figure 2A est un chronogramme illustrant un premier protocole de communication susceptible d'être utilisé ; la figure 2B est un chronogramme illustrant un second protocole de communication susceptible d'être utilisé ; la figure 3 est un schéma bloc plus détaillé d'un système selon un mode de réalisation ; la figure 4 représente un mode de réalisation d'un convertisseur susceptible d'équiper des circuits maître et esclave du système de la figure 3 ; la figure 5 est un exemple de réalisation d'un circuit de conversion du protocole de la figure 2A vers le protocole de 20 la figure 2B ; la figure 6 est un exemple de circuit de conversion du protocole de la figure 2B vers le protocole de la figure 2A ; la figure 7 est un exemple simplifié d'un mode de mise en oeuvre d'un procédé de sélection de mode de fonctionnement 25 côté circuit esclave ; et la figure 8 est un organigramme illustrant un mode de mise en oeuvre d'un procédé de sélection de protocole côté circuit maître. Description détaillée 30 De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation exposés seront décrits. En particulier, l'exploitation faite des données dans chacun des circuits 35 communiquant n'a pas été détaillée, les modes de réalisation B10688 - 10-RO-351

6 décrits étant compatibles avec les utilisations usuelles de ces données. De plus, les circuits de codage des signaux à transmettre par les différents circuits communiquant vers les protocoles souhaités n'ont pas non plus été détaillés, l'invention étant là encore compatible avec des circuits usuels de codage de tels signaux. La figure 1 est un schéma bloc partiel d'un mode de réalisation d'un système de communication sur bus unifilaire. Un circuit 1', considéré arbitrairement comme circuit maître, est susceptible de communiquer selon un protocole unifilaire SW avec un circuit distant 2' (esclave). Les circuits 1' et 2' sont reliés par un fil 3 constituant le bus unifilaire et partagent le même potentiel de référence (liaison 4 - masse GND). Chaque circuit 1', 2' comporte, par exemple, un circuit d'émission (SEND) 12, respectivement 22, et un circuit de réception (DET) 14, respectivement 24. Pour une communication du circuit 1' vers le circuit 2', le circuit 1' impose, par l'intermédiaire de son circuit d'émission 12, un signal sur le bus 3. Pour une communication du circuit 2' vers le circuit 1', le circuit 2' impose un signal sur le bus 3 par l'intermédiaire de son circuit d'émission 22. Le circuit qui provoque la transmission impose l'horloge sur le bus. En variante, le circuit maître impose toujours l'horloge. S'agissant d'un bus à drain (ou collecteur) ouvert, le fil 3 du bus est, au repos, à un niveau haut, typiquement tiré à la tension d'alimentation Vdd par une impédance (non représentée en figure 1). Chaque circuit 1' ou 2', qui souhaite communiquer des données à l'autre, module le signal sur le bus en tirant celui-ci à un niveau inférieur au niveau haut, typiquement en tirant ce bus à la masse. Dans l'exemple de la figure 1, indépendamment de la communication, le circuit maître 1' alimente le circuit esclave 2', seul le circuit maître recevant un potentiel d'alimentation Vdd. Le circuit esclave 2' tire son alimentation d'une régulation du signal présent sur le bus.

B10688 - 10-RO-351

7 La figure 2A est un chronogramme illustrant un premier protocole de communication susceptible d'être utilisé dans les modes de réalisation qui vont être décrits. Ce protocole correspond à celui décrit dans le document US-B-7 636 806 déjà mentionné. Le bus SW est, en début de communication, placé à un état haut VH correspondant approximativement au niveau Vdd. En fait, le niveau de tension présent sur le fil 3 correspond au potentiel Vdd diminué de la chute de tension dans une impédance de tirage du bus à l'état haut. Les états respectifs des bits à transmettre sont codés par la durée de plateaux à l'état haut VH et dans un état bas VL où le circuit d'émission tire le bus à un potentiel VL voisin de la masse. Un état 0 est codé par un plateau d'une durée T0. Un état 1 est codé par un plateau de durée T1 supérieure. Le passage d'un bit au bit suivant est identifié par une commutation du bus c'est-à-dire un passage de l'état haut vers l'état bas ou inversement. Dans l'exemple de la figure 2A, on suppose une fenêtre temporelle présentant les états de bits 1001101.

Côté récepteur, celui-ci est paramétré, par exemple dans une phase d'initialisation, pour être en mesure de reconnaître les durées TO et T1 et décoder ainsi les données. Lorsque le circuit maître souhaite initier une transmission, il place le bus au niveau bas pour avertir (réveiller) le ou les circuits esclaves branchés sur le bus. Cette impulsion au niveau bas pendant la durée TO est suivie d'un plateau au niveau haut pendant la durée T1. Cela revient à envoyer sur le bus successivement un 0 et un 1. Cela constitue une phase d'apprentissage permettant en outre au circuit esclave de déterminer les durées respectives TO et T1. Cette phase est suivie de l'émission des bits du mot transmis. Chaque mot transmis du circuit maître vers le circuit esclave débute de la sorte. Un mot se termine généralement par un bit de parité avant que le bus ne soit libéré à l'état haut.

B10688 - 10-RO-351

8 Une transmission d'un circuit esclave vers le circuit maître débute à l'inverse par une phase d'apprentissage consistant à placer le bus au niveau bas pendant une durée T1 suivi d'une impulsion de durée TO au niveau haut. Cette apprentissage est suivi de la transmission des bits du mot et se termine par un bit de parité avant libération du bus. La figure 2B est un chronogramme illustrant l'état du bus SW pour la transmission des mêmes états (bits) selon un autre protocole de communication visant à favoriser l'alimen- tation du ou des circuits esclaves. Les données sont codées selon les durées de plateaux à l'état haut entre deux impulsions i de durée brève pendant lesquelles le bus est tiré à l'état bas par l'un ou l'autre des circuits connectés au bus. Typiquement, une durée brève représente une durée telle que, pendant une communication, le conducteur du bus soit plus de la moitié du temps à l'état haut. De préférence, une impulsion à l'état bas est d'une durée inférieure à un quart de la durée minimale d'un plateau à l'état haut. La transmission d'un bit à l'état 0 correspond à maintenir le bus à l'état haut pendant une première durée T'0. La transmission d'un bit au niveau 1 correspond à maintenir le bus à l'état haut pendant une durée T'1 différente (supérieure dans l'exemple de la figure 2B). Selon ce protocole, lorsque le circuit maître souhaite initier une transmission, une phase d'initialisation (non représentée) consiste à placer le bus au niveau bas pour avertir (réveiller) le ou les circuits esclaves branchés sur le bus. Cette impulsion d'initialisation est suivie d'un plateau au niveau haut qui se termine à l'impulsion au niveau bas suivante. Ce plateau indique une durée de référence qui permet au circuit esclave de paramétrer un compteur qu'il contient et les durées respectives représentatives des transmissions de 0 et de 1 qui vont suivre. Un tel protocole favorise l'alimentation du circuit esclave qui tire son alimentation du signal présent sur le bus.

B10688 - 10-RO-351

9 Quel que soit le protocole de communication, différentes conditions dans la transmission selon qu'elle concerne une adresse, une donnée, une écriture ou une lecture dans le circuit esclave, etc. sont prévues.

La figure 3 représente, partiellement et sous forme de blocs, un mode de réalisation d'un système de communication sur bus unifilaire dans lequel des circuits maître 1 et esclave 2 sont équipés de convertisseurs de protocole. Dans l'exemple de la figure 3, un circuit maître 1 et un circuit esclave 2 sont connectés par un bus unifilaire 3. Une impédance Z de tirage relie le fil 3 à une borne d'application du potentiel Vdd. En pratique, l'alimentation du bus est conditionnée par le circuit maître de façon à éviter une consommation inutile. Un seul circuit esclave 2 a été illustré.

Toutefois, d'autres circuits esclaves peuvent être connectés au bus comme l'illustre le pointillé en figure 3. Chaque circuit 1 et 2 comporte un interrupteur 13, 23 susceptible de relier, à la masse, une borne respectivement 15 ou 25 destinée à être connectée au bus 3. En pratique, les interrupteurs 13 et 23 sont le plus souvent réalisés sous la forme de transistors MOS à canal N, c'est pourquoi on fait référence à un bus série à drain ouvert (ou à collecteur ouvert si les interrupteurs sont constitués de transistors bipolaires). Dans l'exemple de la figure 3, le circuit esclave est susceptible de tirer son alimentation IntVdd du signal présent sur le bus. Un élément de redressement (symbolisé par une diode 41) relie alors la borne 25 à un élément 43 de stockage d'énergie, par exemple, un condensateur ou une batterie. Cet élément 43 alimente ensuite, le cas échéant après régulation de la tension IntVdd, les différents circuits internes au circuit esclave 2. Dans certains cas, le circuit esclave 2 comporte une borne 27 susceptible de recevoir une tension d'alimentation externe ExtVdd. Cette tension symbolisée comme externe signifie qu'elle ne provient pas du bus 3. Il pourra s'agir d'une batterie intégrée au dispositif esclave lui-même.

B10688 - 10-RO-351

10 Un circuit 5 (CONV) de conversion de protocole équipe chacun des circuits 1 et 2. Ce circuit est intercalé entre la borne 15, respectivement 25, et des circuits d'émission SEND et de détection DET des circuits maitre et esclave et commande l'interrupteur 13, respectivement 23. Le rôle du convertisseur 5 est de convertir une communication selon le protocole de la figure 2A en une transmission sur le bus selon le protocole de la figure 2B. Les détecteurs DET et émetteurs SEND correspondent à des circuits (par exemple du type des circuits 14, 24 et 12, 22 de la figure 1), permettant à chaque circuit de coder/décoder des données selon le protocole de la figure 2A. En variante, si l'un des circuits (ses détecteur et émetteur) est capable de traiter directement le protocole de la figure 2B, le convertisseur peut être omis.

Les circuits de conversion 5 sont commandés par des signaux CTRL provenant des circuits de traitement équipant les circuits maître et esclave qui n'ont pas été détaillés aux figures. Le signal CTRL représente un signal d'activation ou de désactivation du convertisseur.

Selon un mode de réalisation préféré, cela permet que chaque dispositif puisse être configuré en mode de transmission selon le protocole 2A ou 2B, par exemple, selon que le circuit esclave doit ou non être alimenté par le bus. Ainsi, on optimise à la fois la communication et l'alimentation du ou des circuits esclaves et on tire profit des avantages respectifs des deux protocoles en fonction de la situation dans laquelle se trouve le système. Entre autres, lors d'une communication selon le protocole 2B : il est aisé de réinitialiser les circuits esclaves qui sont alimentés par le bus en tirant le bus à zéro ce qui leur supprime tout alimentation ; la consommation est moindre dans la mesure où les tirages du bus à zéro sont plus courts ; et B10688 - 10-RO-351

11 le circuit esclave peut être dépourvu de capacité de stockage d'énergie importante dans la mesure où les périodes sans alimentation par le bus sont brèves. Par contre, lorsque le circuit esclave dispose de sa 5 source d'alimentation et que la communication s'effectue selon le protocole 2A : les contraintes en termes de consommation et de vitesse de transmission sont moindres ; et le nombre de transitions sur le bus est moindre, ce 10 qui réduit les perturbations électromagnétiques engendrées par la transmission. Disposer de dispositifs maîtres et esclaves capables de commuter automatiquement d'un protocole à l'autre à l'aide d'un simple circuit de conversion est donc particulièrement 15 intéressant. La figure 4 est un schéma bloc simplifié d'un mode de réalisation d'un circuit de conversion 5. Ce circuit comporte deux bornes 51 et 52 destinées à être respectivement connectées aux circuits de détection DET et d'émission SEND du dispositif 20 maître 1 ou esclave 2 auquel il est intégré, une borne 53 destinée à être connectée au bus 3 (à la borne 15, respectivement 25, du dispositif 1, respectivement 2), une borne 54 destinée à être reliée à la borne de commande (par exemple la grille) de l'interrupteur 13, respectivement 23, et une borne 55 25 destinée à recevoir le signal de commande CTRL. Le circuit 5 comporte un étage 56A de conversion du protocole 2A vers le protocole 2B et un étage 56B de conversion du protocole 2B vers le protocole 2A. Chaque étage 56A, 56B est associé à un sélecteur ou multiplexeur 57A, 57B, deux vers un, 30 commandé par le signal CTRL. Ainsi, la borne 52 est reliée, d'une part directement à une première entrée IN1 du multiplexeur 57A et, d'autre part, par l'intermédiaire de l'étage 56A, à la seconde entrée IN2 de ce multiplexeur. La borne de sortie OUT du multiplexeur 57A est reliée à la borne 54 pour commander, avec 35 ou sans conversion selon l'entrée sélectionnée par le signal B10688 - 10-RO-351

12 CTRL appliqué à la borne de commande CT du multiplexeur 57A, l'interrupteur 13, respectivement 23. Par ailleurs, la borne 53 est reliée, d'une part directement à une première entrée IN1 du multiplexeur 57B et, d'autre part, par l'intermédiaire de l'étage 56B, à la seconde entrée IN2 de ce multiplexeur. La borne de sortie OUT du multiplexeur 57B est reliée à la borne 51 pour fournir, avec ou sans conversion selon l'entrée sélectionnée par le signal CTRL appliqué à la borne de commande CT du multiplexeur 57B, l'état du bus 3 au détecteur DET.

La description de la figure 4 est fonctionnelle et le convertisseur pourra, en pratique, être réalisé de façon matérielle ou logicielle. La figure 5 représente un mode de réalisation d'un étage 56A de conversion du protocole 2A vers le protocole 2B. Un signal mis en forme conformément au protocole 2A est appliqué en entrée d'un circuit de bascule ayant pour fonction de générer deux phases non recouvrantes à un. Par exemple, la borne 52 est reliée directement à une première entrée d'une porte NON-OU 62 et, par l'intermédiaire d'un inverseur 63, à une première entrée d'une porte NON-OU 64. Les sorties respectives des portes 62 et 64 traversent des circuits retardateurs 65 et 66 avant d'être, d'une part connectées aux entrées respectives d'une porte NON-OU 67 et, d'autre part connectées à la seconde entrée de l'autre porte respectivement 64 ou 62. Les retardateurs 65 et 66 sont, dans un mode de réalisation simplifié, constitués d'un ou plusieurs inverseurs 651, 652 en série, respectivement 661 et 662. On peut également prévoir deux inverseurs en série dont le point milieu est relié à la masse par un élément capacitif 653, respectivement 663, ou encore intercaler un élément résistif 654, respectivement 655, entre les deux inverseurs. La présence de l'inverseur 652 ou 662 permet, notamment en cas d'utilisation simultanée de composants passifs, de remettre en forme le signal avant d'attaquer la porte 67.

B10688 - 10-RO-351

13 La durée fixée par les lignes à retard 65 et 66 conditionne la durée de l'impulsion i à l'état bas du protocole 2B. La figure 6 représente un mode de réalisation d'un étage 56B de conversion du protocole 2B vers le protocole 2A. Selon ce mode de réalisation, on réalise un compteur diviseur de fréquence par deux à partir d'une bascule 68 de type D dont l'entrée d'horloge reçoit le signal selon le protocole 2B, inversé par un inverseur 69, et dont la sortie inversée NQ est rebouclée sur l'entrée de données D. Cette sortie NQ définit la sortie de l'étage de conversion au format du protocole 2A. La bascule comporte bien entendu en outre des entrées d'initialisation et de réinitialisation de fonction habituelle. Les étages de conversion sont prévus pour respecter le débit de la communication. En d'autres termes, les durées TO et T'0 et les durées T1 et T'1 ne diffèrent que de la durée i (T'O+ti=TO et T'1+ti=T1). Différentes configurations sont possibles, la plus évoluée consistant à prévoir des conversions dans les deux sens côté circuits maître et esclave. Ainsi, le dispositif esclave ou maître concerné est susceptible d'émettre ou de recevoir des données sur l'un ou l'autre des protocoles selon sa configuration. Des versions simplifiées sont susceptibles d'être prévues, par exemple, dans le cas d'un circuit esclave ne présentant pas de possibilité d'alimentation externe. On peut alors prévoir une conversion systématique du protocole pour que le signal présent sur le bus respecte le protocole 2B et que les circuits de détection et d'émission des circuits maitre et esclave interprètent le protocole 2A. La figure 7 est un organigramme simplifié illustrant un exemple de sélection du protocole 2A ou 2B par le circuit esclave. Au réveil du circuit (bloc 71, START), les circuits internes du dispositif esclave 2 testent la présence d'une alimentation externe (bloc 72, ExtVdd ?). En présence d'une B10688 - 10-RO-351

14 alimentation externe (sortie Y du bloc 72), le convertisseur 5 est désactivé (bloc 73, CONV OFF). Cela signifie une liaison directe (sélection des premières entrées des multiplexeurs 57A et 57B) entre les circuits de détection et d'émission et le bus, le bus étant alors supposé transmettre des données selon le protocole 2A (bloc 74, PROTOCOL 2A). En l'absence d'une alimentation externe (sortie N du bloc 72), le circuit esclave active son convertisseur (bloc 75, CONV ON). Cela signifie une conversion du protocole de communication vers le protocole 2B (bloc 76, PROTOCOL 2B). En variante, le circuit esclave est dépourvu de convertisseur, mais le microcontrôleur dont il est généralement équipé est apte à coder et interpréter les signaux du bus selon les deux protocoles. Seul le circuit maître est alors équipé d'un convertisseur pour adapter sa transmission en fonction de l'esclave. La figure 8 est un organigramme simplifié illustrant la commande du convertisseur côté circuit maître. Lorsqu'il souhaite initier une communication (bloc 81, START), le circuit maître active son convertisseur (bloc 82, CONV ON). Son convertisseur transforme alors une transmission selon le protocole 2A en une transmission effective selon le protocole 2B (bloc 83, PROTOCOL 2B). Le dispositif maître surveille s'il reçoit une réponse du circuit esclave (bloc 84, ANSW ?). Dans l'affirmative (sortie Y du bloc 83), cela signifie que le circuit esclave a basculé automatiquement en mode d'alimentation par le bus (protocole 2B) et le circuit maître poursuit la communication (COM) sur la base de ce protocole. Dans la négative (sortie N du bloc 84), cela signifie que le circuit esclave possède sa propre alimentation ou, à tout le moins, qu'il est resté commuté sur le protocole 2A et que son convertisseur est inactif. Le circuit maître désactive alors son convertisseur (bloc 85, CONV OFF) et bascule sur une émission selon le protocole 2A (bloc 86, PROTOCOL 2A).

B10688 - 10-RO-351

15 De préférence, un fonctionnement selon le protocole 2A est prioritaire, c'est-à-dire que, dès qu'il est rendu possible par une alimentation par batterie du circuit esclave, ce protocole est maintenu. Un basculement dans le protocole 2B n'est alors activé qu'en l'absence d'alimentation côté circuit esclave. Divers modes de réalisation ont été décrits, diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la réalisation pratique des modes de réalisation qui a été décrit est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims

REVENDICATIONS1. Dispositif d'émission-réception sur bus série (3) placé au repos dans un premier état à un premier potentiel (VH), comportant : un circuit (12, 22 ; SEND) d'émission apte à coder une transmission selon un premier protocole (2A) dans lequel les états respectifs des bits sont conditionnés par des durées (T0, T1) de plateaux, indifféremment dans le premier état ou dans un second état à un second potentiel (VL) inférieur au premier ; un circuit (14, 24 ; DET) de réception apte à interpréter une communication d'après le premier protocole ; et un convertisseur de protocole (5), intercalé entre le bus et les circuits d'émission et de réception, pour convertir les signaux à émettre vers un second protocole (2B) dans lequel les états respectifs des bits sont conditionnés par des durées respectives (T'0, T'1) de plateaux dans le premier état, et pour convertir les signaux reçus du second protocole vers le premier protocole.
2. Dispositif selon la revendication 1, apte à activer ou désactiver le convertisseur de protocole (5) selon le type de 20 transmission souhaité sur le bus (3).
3. Dispositif (2) selon la revendication 1 ou 2, dans lequel ledit convertisseur (5) est activé quand le dispositif extrait (2) son alimentation du bus (3).
4. Dispositif (1) selon la revendication 1 ou 2, dans 25 lequel ledit convertisseur (5) est activé quand un autre dispositif (2) avec lequel il communique sur le bus (3) tire son alimentation du bus.
5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le convertisseur (5) comporte : 30 un premier étage (56A) de conversion du premier protocole (2A) vers le second (2B) dont une entrée est reliée à la sortie du circuit d'émission (SEND) ;B10688 - 10-RO-351 17 un second étage (56B) de conversion du second protocole vers le premier dont une entrée est reliée au bus (3) ; un premier multiplexeur (57A), deux vers un, dont des entrées sont respectivement reliées à une sortie du circuit d'émission et à une sortie du premier étage de conversion, et dont une sortie commande un interrupteur (13, 23) conditionnant l'état du bus ; et un second multiplexeur (57B), deux vers un, dont des entrées respectives sont reliées au bus et à une sortie du second étage de conversion, et dont une sortie est reliée à une entrée du circuit de détection (DET).
6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les durées (T0, T1) de plateaux du premier protocole (2A) sont respectivement égales aux durées (T'0, T'1) de plateaux du second protocole majorées d'un intervalle (i) dans le second état selon le second protocole.
7. Système de communication entre un premier dispositif (1) et au moins un deuxième dispositif (2) par un bus série (3), dans lequel au moins un des dispositifs est conforme à l'une quelconque des revendications précédentes.
8. Procédé de commande d'un dispositif (2) selon la revendication 3, comprenant les étapes suivantes : détecter l'absence d'une tension d'alimentation 25 (ExtVdd) provenant d'une source autre que le bus (3) ; et activer ledit circuit de conversion (5).
9. Procédé de commande d'un dispositif (1) selon la revendication 4, comportant les étapes suivantes : activer le circuit de conversion (5) ; 30 initier une communication à destination dudit autre dispositif (2) ; et en l'absence de réponse : désactiver le circuit de conversion (5) ; initier de nouveau la communication.