FR2966994A1 - Amplificateur audio class-d pwm combine avec un elevateur de tension et avec controle de dissipation. - Google Patents

Abstract

Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type dc-dc boost ou pompe de charge (dit charge pump), avec un contrôle de dissipation automatique. Ce type d'application est traditionnellement réalisé par deux circuits totalement séparés : un convertisseur élévateur de tension qui alimente l'amplificateur audio class-d PWM. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. La nouvelle méthode de contrôle de dissipation automatique et les nouveaux circuits présentés ici, permettent d'améliorer les rendements à faible puissance de charge (ou sans charge) des amplificateurs audio class-d PWM combinés avec des convertisseurs élévateurs de tension, en réduisant à la fois les pertes d'énergie de commutation, et les pertes d'énergie ohmiques. D'autre part, les nouveaux circuits présentés diminuent les interférences electro-magnétiques (dites EMI) qui sont propres à ce type d'applications commutées. Enfin, ils permettent de réduire le courant de l'alimentation lors du démarrage du circuit, en agissant comme une limitation de courant.

Description

-I- Amplificateur audio class-d PWM combiné avec un élévateur de tension et avec contrôle de dissipation DESCRIPTION DE L'INVENTION 5 ABREGE Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump), avec un contrôle de dissipation automatique. Ce type d'application est traditionnellement réalisé par deux circuits totalement séparés : un convertisseur élévateur 10 de tension qui alimente l'amplificateur audio class-d PWM. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments 15 du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. La nouvelle méthode de contrôle de dissipation automatique et les nouveaux circuits présentés ici, permettent d'améliorer les rendements à faible puissance de charge (ou sans charge) des amplificateurs audio class-d PWM combinés avec des convertisseurs élévateurs de tension, en réduisant à la fois les pertes d'énergie de commutation, et les pertes d'énergie ohmiques. 20 D'autre part, les nouveaux circuits présentés diminuent les interférences electro-magnétiques (dites EMI) qui sont propres à ce type d'applications commutées. Enfin, ils permettent de réduire le courant de l'alimentation lors du démarrage du circuit, en agissant comme une limitation de courant. 25 DOMAINE TECHNIQUE DE L'INVENTION Avec cette l'invention, les circuits présentés se rapportent généralement aux circuits implémentés sur une seule puce (dites Embedded) de circuits mixtes (digital et analogique), dans les nouvelles technologies (nano technologies) CMOS, et dans les technologies CMOS plus anciennes (et peu coûteuses). Plus spécifiquement mais non exclusivement, la révélation actuelle se rapporte aux circuits audio sur une seule puce (dite Embedded audio) et plus 30 particulièrement aux amplificateurs audio de type class-d PWM haute tension (dit boosted class-d), et la description qui suit fait référence à ces champs d'application pour des facilités d'illustration uniquement. Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). Ils appartiennent à la catégorie des amplificateurs audio dits boosted class-d, mais à la différence des autres éléments de 35 cette catégorie, est un système combiné avec un contrôle automatique de dissipation de puissance. En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. Un problème majeur rencontré en concevant de tels circuits concerne les faibles rendements à petite puissance de 40 charge ou sans charge, dus à la fois aux pertes d'énergie par commutation, et aux pertes d'énergie ohmique. La 2966994 -2- nouvelle méthode de contrôle de dissipation automatique et les nouveaux circuits présentés ici, permettent d'améliorer les rendements à faible puissance de charge (ou sans charge) des amplificateurs audio class-d PWM combinés avec des convertisseurs élévateurs de tension, en réduisant à la fois les pertes d'énergie de commutation, et les pertes d'énergie ohmiques.

ETAT DE LA TECHNIQUE ANTERIEURE Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump) avec un contrôle automatique de dissipation de puissance.

En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. Ce type d'application est traditionnellement réalisé par deux circuits totalement séparés et indépendants: un convertisseur élévateur de tension qui alimente l'amplificateur audio class-d PWM. Afin de réduire le bruit d'alimentation de la batterie, chacun de ces deux circuits nécessite un circuit de synchronisation à une horloge externe (un générateur de tension en forme de rampe), afin de créer un convertisseur élévateur de tension et un amplificateur audio class-d PWM synchrones et de type PWM. Et avec cette méthode, il est impossible de synchroniser parfaitement ces deux circuits de synchronisation à une unique horloge externe, car ils sont tous deux indépendants l'un de l'autre. Aussi, cette solution traditionnelle n'est pas optimisée en terme de bruit d'alimentation (dit ripple) et de rendement en puissance, car le convertisseur élévateur de tension est commuté indépendamment des besoins en puissance de sortie de l'amplificateur audio class-d PWM aux bornes du haut parleur. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. Un autre problème majeur rencontré en concevant de tels circuits concerne les faibles rendements à petite puissance de charge ou sans charge, dus à la fois aux pertes d'énergie par commutation, et aux pertes d'énergie ohmique. La nouvelle méthode de contrôle de dissipation automatique et les nouveaux circuits présentés ici, permettent d'améliorer les rendements à petite puissance de charge ou sans charge des amplificateurs audio class-d PWM combinés avec des convertisseurs élévateurs de tension, en réduisant à la fois les pertes d'énergie de commutation, et les pertes d'énergie ohmiques. Cette méthode permet également de réduire le courant de l'alimentation lors du démarrage du circuit, en agissant comme une limitation de courant.40 -3- DESCRIPTION BREVE DE L'INVENTION Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump) avec un contrôle automatique de dissipation de puissance.

Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM, avec un contrôle automatique de dissipation de puissance. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. Afm d'améliorer considérablement les rendements à petite puissance de charge ou sans charge de ce type de circuits, dus à la fois aux pertes d'énergie par commutation et aux pertes d'énergie ohmique, la nouvelle méthode de contrôle de dissipation automatique adapte automatiquement la résistance des transistors de puissance du convertisseur élévateur de tension, en fonction des besoins en puissance de sortie de l'amplificateur audio class-d PWM aux bornes du haut parleur, en utilisant des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio. Cette méthode d'adaptation automatique de la résistance des transistors de puissance du convertisseur élévateur de tension permet également de réduire le courant de l'alimentation lors du démarrage du circuit, en agissant comme une limitation de courant. En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. Par exemple, dans une application alimentée par une batterie Li-ion de tension nominale 3.6V, et pour réaliser un amplificateur audio de type class D PWM délivrant une puissance de 5W pour un haut parleur de 8 Ohm, nous avons besoin d'un convertisseur élévateur de tension qui génère une tension de plus que 9V pour alimenter l'amplificateur audio de type class D PWM. L'utilisation de cette invention permet de réaliser cette application avec une technologie CMOS standard ou disposant d'une option drain étendu de 10V.

BREVE PRESENTATION DES FIGURES Les figures d'accompagnement, qui sont incorporées dans ce brevet, illustrent une ou plusieurs implémentations de la présente invention et, associées avec la description détaillée, servent à expliquer les principes et les réalisations de l'invention. Dans les figures attachées: La figure 1 (FIG. 1) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec un convertisseur de-dc boost et avec contrôle de dissipation. La figure 2 (FIG. 2) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec une pompe de 40 charge (dite charge pump) et avec contrôle de dissipation.35 DESCRIPTION DETAILLEE DE L'INVENTION Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump), avec contrôle de 5 dissipation. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM, avec contrôle de dissipation. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d 10 combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. 15 Afm d'améliorer considérablement les rendements à petite puissance de charge ou sans charge de ce type de circuits, dus à la fois aux pertes d'énergie par commutation et aux pertes d'énergie ohmique, la nouvelle méthode de contrôle de dissipation automatique adapte automatiquement la résistance des transistors de puissance du convertisseur élévateur de tension, en fonction des besoins en puissance de sortie de l'amplificateur audio class-d PWM aux bornes du haut parleur, en utilisant des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de 20 la puissance de sortie de l'amplificateur audio. Cette méthode d'adaptation automatique de la résistance des transistors de puissance du convertisseur élévateur de tension permet également de réduire le courant de l'alimentation lors du démarrage du circuit, en agissant comme une limitation de courant. Ceux qui ont de la compétence dans ce domaine à l'état de l'art se rendront compte que la description détaillée qui suit de la présente invention est d'illustration seulement et n'est pas limitative de quelque façon. D'autres modes de 25 réalisation de la présente invention se suggéreront aisément à de telles personnes bénéficiant des avantages de cette invention. Les références détaillent des réalisations de la présente invention, comme illustré dans les schémas joints. Le cas échéant, les mêmes indicateurs de référence seront employés dans tous les schémas et dans la description détaillée qui suit, pour se rapporter à la même chose ou aux pièces semblables. Dans un intérêt de clarté, tous les dispositifs courants des réalisations décrites ci-dessus ne sont pas montrés et décrits. 30 Bien entendu, dans le développement de telles implémentations, de nombreuses décisions spécifiques devront être prise selon l'application et les contraintes liées au marché, étant donné que ces buts spécifiques varieront d'une exécution à l'autre et d'un réalisateur à l'autre. D'ailleurs, un tel effort de développement pourrait être complexe et long, mais néanmoins serait une entreprise courante de ceux qui ont de la compétence dans ce domaine à l'état de l'art. 35 En se tournant maintenant vers les figures :

- La figure 1 (FIG. 1) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec un convertisseur de-dc boost et avec contrôle de dissipation. Le circuit est constitué de deux résistances (1) (2) qui fixent le gain de l'amplificateur audio class-d PWM, entre 40 l'entrée différentielle (INP-INN) et la sortie différentielle (OUTP-OUTN) aux bornes du haut parleur (12). -5- Il comprend un intégrateur constitué d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Ceci constitue un amplificateur audio class-d PWM du premier ordre. Plusieurs amplificateurs différentiels à tension de sortie différentielle (3) et capacités (4) peuvent être placées en chaîne afin de créer des ordres supérieurs d'amplificateur audio class-d PWM.

Le circuit comprend un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK). Deux comparateurs (5) comparent la tension de rampe (VRAMP) aux sorties des intégrateurs (3) (4) afm de délivrer deux sorties (XP) et (XN). Cet amplificateur audio class-d est de type sans filtre (dit filterless), car ces deux signaux peuvent être en phase dans le cas d'une entrée (INP-INN) faible, ou en opposition de phase dans le cas d'une entrée (INP-INN) grande. Ainsi, ce type d'amplificateur audio class-d de type sans filtre (dit filterless) ne nécessite pas d'ajout d'inductance entre les sorties (OUTP) (OUTN) de l'amplificateur et le haut parleur (12). Les deux comparateurs (5) sont les entrées d'un circuit digital (7) qui gère le non recouvrement et les pentes des tensions des grilles des transistors de puissance (8) (9) (10) (11). Les transistors de puissance (8) (9) (10) (11) constituent un étage de type H-bridge, entre l'alimentation haute tension (VBOOST) délivrée par le convertisseur dcdc boost, et la masse. Ainsi le circuit digital (7) évite que les transistors (8) et (9) ne conduisent en même temps, et que les transistors (10) et (11) ne conduisent en même temps. Les tensions de sorties (OUTP) et (OUTN) de l'amplificateur audio class-d sont en phase avec les tensions de sorties des comparateurs (5) (XP) et (XN). Ainsi la tension différentielle (OUTP-OUTN) aux bornes du haut parleur (12) est maximale lorsque les tensions de sortie de l'amplificateur audio class-d (OUTP) et (OUTN) sont en opposition de phase, ce qui correspond aussi à des sorties (XP) et (XN) des comparateurs (7) en opposition de phase, à une puissance maximale de sortie de l'amplificateur audio class-d, et à un courant maximal à travers le haut parleur (12). Une porte digitale de type XOR (13) délivre une sortie (XDIFF) qui est à l'état haut lorsque les sorties (XP) et (XN) des comparateurs (7) sont en opposition de phase, ce qui correspond à une puissance maximale de sortie de l'amplificateur audio class-d. Un intégrateur digital (29) fait une moyenne de la sortie (XDIFF), et donne l'information de la puissance de sortie de l'amplificateur audio class-d à un DAC (convertisseur digital analogique) (30) qui transforme ce signal digital (XINT) en une tension (VB). Ainsi, plus la puissance de sortie de l'amplificateur audio class-d est grande, plus la tension (VB) est grande. Le convertisseur de-dc boost est constitué d'un pont diviseur résistif (15) (16) qui génère une tension (VFB) qui est une fraction de la tension d'alimentation de sortie (VBOOST), et d'une tension de référence d'entrée (VREF), qui fixent la valeur de la tension de sortie régulée (VBOOST). Il comprend également un comparateur à hystérésis (17), et d'un circuit digital (14). Le circuit digital (14) pilote l'entrée d'un driver de la grille du transistor nmos de sortie (18). Ce driver de grille est constitué de deux nmos (32) (33), et d'un pmos (31), et est alimenté par une tension (VDD) qui peut être la batterie (VBAT) ou une autre tension d'alimentation. Le transistor nmos (32) est piloté par le DAC (30). Le transistor nmos de sortie (18) charge, lorsqu'il est conducteur, une inductance (19) qui est connectée à la batterie (VBAT). Ce courant d'inductance (19) recharge la capacité de sortie (21) à travers une diode (20). Le circuit fonctionne ainsi : plus l'entrée différentielle (INP-INN) augmente, plus la sortie différentielle (OUTPOUTN) augmente, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui augmentent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en opposition de phase, et à un signal (XDIFF) qui est plus souvent à un état haut (c'est à dire avec un rapport cyclique plus gand). Alors, la sortie intégrée (XINT) de l'intégrateur digital (29) augmente aussi, ce qui fait augmenter la tension de sortie (VB) du DAC -6- (30). Etant donné que le nmos (32) limite le niveau haut de la tension (VG) en fonction de la tension de sortie (VB) du DAC (30), le niveau haut de la tension de grille (VG) du transistor nmos de puissance (18) augmente, et la résistance de conduction du transistor nmos de puissance (18) diminue. Ceci fait augmenter le courant de l'inductance (19) qui alimente par (VBOOST) l'étage de sortie H-bridge (8) (9) (10) (11) de l'amplificateur audio class-d qui demandait plus de courant à fournir au haut parleur (12). Ainsi, le convertisseur de-dc boost s'adapte automatique aux besoins en puissance de l'amplificateur audio class-d aux bornes du haut parleur (12). Ceci constitue donc un circuit qui combine le convertisseur de type de-dc boost avec l'amplificateur audio class-d PWM, et qui adapte les phases de commutation du convertisseur de type de-dc boost en fonction des signaux internes (XP) (XN) de l'amplificateur audio class-d PWM et ainsi en fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur (12). Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur de type de-dc boost, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante (CLK). Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur de type de-dc boost fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur (12). Inversement, lorsque plus l'entrée différentielle (INP-INN) diminue, plus la sortie différentielle (OUTP-OUTN) diminue, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui diminuent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en phase, et à un signal (XDIFF) qui est plus souvent à un état bas (c'est à dire avec un rapport cyclique plus petit). Alors, la sortie intégrée (XINT) de l'intégrateur digital (29) diminue aussi, ce qui fait diminuer la tension de sortie (VB) du DAC (30). Etant donné que le nmos (32) limite le niveau haut de la tension (VG) en fonction de la tension de sortie (VB) du DAC (30), le niveau haut de la tension de grille (VG) du transistor nmos de puissance (18) diminue, et la résistance de conduction du transistor nmos de puissance (18) augmente. Ceci fait diminuer le courant dans le transistor nmos de puissance (18) et dans l'inductance (19). Cette modulation automatique de la résistance de conduction du transistor nmos de puissance (18) en fonction de la puissance aux bornes du haut parleur (12) permet d'améliorer grandement le rendement à petite puissance de charge ou sans charge du circuit. Les équations suivantes peuvent être écrites : En dénommant VGmax le niveau haut de la tension (VG) qui est aussi la tension différentielle maximale entre les terminaux grille et source du transistor nmos de sortie (18), Vtn la tension de seuil de conduction du transistor nmos (18), Kd le rapport entre la tension de sortie du DAC (VB) et la tension différentielle de sortie (OUTP-OUTN), Ron la résistance de conduction du transistor nmos (18), Uo le coefficient de mobilité du transistor nmos (18), Cox la capacité d'oxide du transistor nmos (18), W et L les tailles de la grille du transistor nmos (18), nous pouvons écrire les équations suivante: VB = Kd*(OUTP-OUTN) VGmax = VB - Vtn = Kd*(OUTP-OUTN) - Vtn Kp = Uo*Cox*W/L 1/Ron = Kp*(VGmax - Vtn) = Kp * [Kd*(OUTP-OUTN) - 2*Vtn] Ainsi Ron est une fonction décroissante de la tension de sortie (OUTP-OUTN) aux bornes du haut parleur (12). Et plus la puissance aux bornes du haut parleur (12) diminue, plus la tension de sortie (OUTP-OUTN) aux bornes du haut parleur (12) diminue, plus la résistance Ron de conduction du transistor nmos (18) augmente, ce qui fait diminuer le courant et la puissance dissipée ohmique dans le transistor nmos (18). Ainsi la puissance dissipée -7- ohmique par le transistor nmos (18) diminue pour des petites puissances de charge, ce qui améliore grandement le rendement à petite puissance de charge ou sans charge du circuit. D'autre part, la puissance dissipée par commutation Pdissip, à une fréquence fsw, du transistor nmos (18) est définie par les équations suivantes : Pdissip = Cgn * VGmax * VGmax * fsw, où Cgn désigne la capacité de grille du transistor nmos (18) Pdissip = Cgn * fsw * [Kd*(OUTP-OUTN) - Vte Ainsi la puissance dissipée par commutation par le transistor nmos (18) diminue pour des petites puissances de charge, ce qui améliore grandement le rendement à petite puissance de charge ou sans charge du circuit. Ce circuit comporte: - Un étage de sortie constitué de deux nmos (9) (11) et de deux pmos (8) (10), de type H-Bridge (Pont en H), dont l'alimentation (VBOOST) (VCP) est la sortie du convertisseur élévateur de tension, et dont les sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12). Les nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN), Les pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) de l'amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Les capacités (4) sont connectées entre l'entrée positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit 25 (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie du générateur de rampe (6), et dont les sorties (XP) (XN) sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit 30 - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties des comparateurs (5), et dont les sorties sont connectées aux gilles des transistors de l'étage de sortie (8) (9) (10) (11). Les circuits digitaux (7) contrôlent les pentes des tensions des grilles des transistors dudit étage de sortie (8) (9) (10) (11), et évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps 35 - D'un circuit digital de type xor (porte digitale ou-exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) des comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de sortie de l'amplificateur audio - D'un intégrateur digital (29) dont l'entrée est connectée à la sortie (XDIFF) du circuit digital de type xor (13), et qui effectue une moyenne temporelle (XINT) de ce signal (XDIFF) 40 - D'un convertisseur digital analogique (DAC) (30) dont l'entrée est connectée à la sortie (XINT) de l'intégrateur digital (29), et qui transmet sa sortie (VB) audit convertisseur élévateur de tension -8- - De deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VOOST) du convertisseur dcdc boost - D'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie du pont diviseur résistif (15) (16) - D'un circuit digital (14) dont les entrées sont l'horloge d'entrée de synchronisation (CLK) et la sortie du comparateur à hystérésis (17). Ce circuit digital (14) pilote la grille d'un transistor pmos (31) dont la source est connectée à l'alimentation et la grille d'un transistor nmos (33) dont la source est connectée à la masse - D'un transistor nmos (32) dont la grille est connectée à la sortie (VB) du convertisseur digital analogique (DAC) (30) et dont le drain est connecté au drain du transistor pmos (31) et dont la source est connecté au drain du transistor nmos (33) et à la grille d'un transistor nmos de sortie (18). Ce transistor nmos de sortie (18) a sa source connectée à la masse et son drain connecté à la première borne d'une inductance (18) et à l'anode d'une diode (19). L'inductance (18) a sa seconde borne connectée à la batterie (VBAT). La diode (19) a sa cathode connectée à la borne positive d'une capacité de sortie (21). La capacité de sortie (21) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VBOOST) du convertisseur dcdc boost

- La figure 2 (FIG. 2) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec une pompe de charge (dite charge pump) et avec contrôle de dissipation. Le circuit est constitué de deux résistances (1) (2) qui fixent le gain de l'amplificateur audio class-d PWM, entre l'entrée différentielle (INP-INN) et la sortie différentielle (OUTP-OUTN) aux bornes du haut parleur (12). II comprend un intégrateur constitué d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Ceci constitue un amplificateur audio class-d PWM du premier ordre. Plusieurs amplificateurs différentiels à tension de sortie différentielle (3) et capacités (4) peuvent être placées en chaîne afm de créer des ordres supérieurs d'amplificateur audio class-d PWM.

Le circuit comprend un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK). Deux comparateurs (5) comparent la tension de rampe (VRAMP) aux sorties des intégrateurs (3) (4) afin de délivrer deux sorties (XP) et (XN). Cet amplificateur audio class-d est de type sans filtre (dit filterless), car ces deux signaux peuvent être en phase dans le cas d'une entrée (INP-INN) faible, ou en opposition de phase dans le cas d'une entrée (INP-INN) grande. Ainsi, ce type d'amplificateur audio class-d de type sans filtre (dit filterless) ne nécessite pas d'ajout d'inductance entre les sorties (OUTP) (OUTN) de l'amplificateur et le haut parleur (12). Les deux comparateurs (5) sont les entrées d'un circuit digital (7) qui gère le non recouvrement et les pentes des tensions des grilles des transistors de puissance (8) (9) (10) (11). Les transistors de puissance (8) (9) (10) (11) constituent un étage de type H-bridge, entre l'alimentation haute tension (VCP) délivrée par la pompe de charge, et la masse. Ainsi le circuit digital (7) évite que les transistors (8) et (9) ne conduisent en même temps, et que les transistors (10) et (11) ne conduisent en même temps. Les tensions de sorties (OUTP) et (OUTN) de l'amplificateur audio class-d sont en phase avec les tensions de sorties des comparateurs (5) (XP) et (XN). Ainsi la tension différentielle (OUTP-OUTN) aux bornes du haut parleur (12) est maximale lorsque les tensions de sortie de l'amplificateur audio class-d (OUTP) et (OUTN) sont en opposition de phase, ce qui correspond aussi à des sorties (XP) et (XN) des comparateurs (7) en opposition de phase, à une puissance maximale de sortie de l'amplificateur audio class-d, et à un courant maximal à travers le haut parleur (12). -9- Une porte digitale de type XOR (13) délivre une sortie (XDIFF) qui est à l'état haut lorsque les sorties (XP) et (XN) des comparateurs (7) sont en opposition de phase, ce qui correspond à une puissance maximale de sortie de l'amplificateur audio class-d. Un intégrateur digital (29) fait une moyenne de la sortie (XDIFF), et donne l'information de la puissance de sortie de l'amplificateur audio class-d à un DAC (convertisseur digital analogique) (30) qui transforme ce signal digital (XINT) en une tension (VB). Ainsi, plus la puissance de sortie de l'amplificateur audio class-d est grande, plus la tension (VB) est grande. La pompe de charge est constitué d'un pont diviseur résistif (15) (16) qui génère une tension (VFB) qui est une fraction de la tension d'alimentation de sortie (VCP), et d'une tension de référence d'entrée (VREF), qui fixent la valeur de la tension de sortie régulée (VCP). Il comprend également un comparateur à hystérésis (17), et d'un circuit digital (28). Le circuit digital (28) pilote l'entrée d'un driver de la grille du transistor nmos de sortie (23). Ce driver de grille est constitué de deux nmos (32) (33), et d'un pmos (31), et est alimenté par une tension (VDD) qui peut être la batterie (VBAT) ou une autre tension d'alimentation. Le transistor nmos (32) est piloté par le DAC (30). Le circuit digital (28) pilote également les grilles des transistors de sortie (22) (24) (25). Dans une première phase de la pompe de charge, le transistor nmos (23) et le transistor pmos (22) sont conducteurs et chargent une capacité (26) appelée capacité volante (dite capacité fly) à la valeur de la batterie (VBAT). Pendant cette première phase, les transistors pmos (24) et (25) ne sont pas conducteurs. Dans la seconde phase de la pompe de charge, le transistor pmos (24) est conducteur et connecte la borne négative de la capacité volante (26) à la batterie (VBAT), et le transistor pmos (25) est conducteur et connecte la borne positive de la capacité volante (26) à la capacité de sortie (27) de la pompe de charge. Cette seconde phase correspond ainsi au rechargement de la capacité de sortie (27) par la capacité volante (26). Pendant cette seconde phase, les transistors nmos (23) et pmos (22) ne sont pas conducteurs. Ceci permet d'avoir une tension de sortie (VBOOST) qui aller jusqu'au double de la tension de batterie (VBAT). La tension de sortie est cependant régulée à un niveau plus bas, selon les valeurs de la tension de référence d'entrée (VREF), et des résistances (15) (16). Le circuit fonctionne ainsi : plus l'entrée différentielle (INP-INN) augmente, plus la sortie différentielle (OUTP- OUTN) augmente, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui augmentent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en opposition de phase, et à un signal (XDIFF) qui est plus souvent à un état haut (c'est à dire avec un rapport cyclique plus grand). Alors, la sortie intégrée (XINT) de l'intégrateur digital (29) augmente aussi, ce qui fait augmenter la tension de sortie (VB) du DAC (30). Etant donné que le nmos (32) limite le niveau haut de la tension (VG) en fonction de la tension de sortie (VB) du DAC (30), le niveau haut de la tension de grille (VG) du transistor nmos de puissance (23) augmente, et la résistance de conduction du transistor nmos de puissance (23) diminue. Ainsi, la pompe de charge se trouve plus souvent dans sa seconde phase, et la capacité volante (26) recharge plus souvent la capacité de sortie (27) de la pompe de charge. Et pendant la première phase, étant donné que résistance de conduction du transistor nmos de puissance (23) diminue, le courant de charge de la capacité volante (26) augmente. Ceci permet de délivrer plus de courant à l'étage de sortie H-bridge (8) (9) (10) (Il) de l'amplificateur audio class-d qui demandait plus de courant à fournir au haut parleur (12). Ainsi, la pompe de charge s'adapte automatique aux besoins en puissance de l'amplificateur audio class-d aux bornes du haut parleur (12). Ceci constitue donc un circuit qui combine la pompe de charge avec l'amplificateur audio class-d PWM, et qui adapte les phases de commutation la pompe de charge en fonction des signaux internes (XP) (XN) de l'amplificateur audio class-d PWM et ainsi en fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur (12). Le circuit obtenu est un amplificateur audio classd combiné avec la pompe de charge, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à -10- une seule et unique horloge entrante (CLK). Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque la pompe de charge fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur (12).

Inversement, lorsque plus l'entrée différentielle (INP-INN) diminue, plus la sortie différentielle (OUTP-OUTN) diminue, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui diminuent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en phase, et à un signal (XDIFF) qui est plus souvent à un état bas (c'est à dire avec un rapport cyclique plus petit). Alors, la sortie intégrée (XINT) de l'intégrateur digital (29) diminue aussi, ce qui fait diminuer la tension de sortie (VB) du DAC (30). Etant donné que le nmos (32) limite le niveau haut de la tension (VG) en fonction de la tension de sortie (VB) du DAC (30), le niveau haut de la tension de grille (VG) du transistor nmos de puissance (23) diminue, et la résistance de conduction du transistor nmos de puissance (23) augmente. Ceci fait diminuer le courant dans le transistor nmos de puissance (23) et le courant de charge de la capacité volante (26). Cette modulation automatique de la résistance de conduction du transistor nmos de puissance (23) en fonction de la puissance aux bornes du haut parleur (12) permet d'améliorer grandement le rendement à petite puissance de charge ou sans charge du circuit. Les équations suivantes peuvent être écrites : En dénommant VGmax le niveau haut de la tension (VG) qui est aussi la tension différentielle maximale entre les terminaux grille et source du transistor nmos de sortie (23), Vtn la tension de seuil de conduction du transistor nmos (23), Kd le rapport entre la tension de sortie du DAC (VB) et la tension différentielle de sortie (OUTP-OUTN), Ron la résistance de conduction du transistor nmos (23), Uo le coefficient de mobilité du transistor nmos (23), Cox la capacité d'oxide du transistor nmos (23), W et L les tailles de la grille du transistor nmos (23), nous pouvons écrire les équations suivante: VB = Kd*(OUTP-OUTN) VGmax = VB - Vtn = Kd*(OUTP-OUTN) - Vtn Kp = Uo*Cox*W/L 1/Ron = Kp*(VGmax - Vtn) = Kp * [Kd*(OUTP-OUTN) - 2*Vtn] Ainsi Ron est une fonction décroissante de la tension de sortie (OUTP-OUTN) aux bornes du haut parleur (12). Et plus la puissance aux bornes du haut parleur (12) diminue, plus la tension de sortie (OUTP-OUTN) aux bornes du haut parleur (12) diminue, plus la résistance Ron de conduction du transistor nmos (23) augmente, ce qui fait diminuer le courant et la puissance dissipée ohmique dans le transistor nmos (23). Ainsi la puissance dissipée ohmique par le transistor nmos (23) diminue pour des petites puissances de charge, ce qui améliore grandement le rendement à petite puissance de charge ou sans charge du circuit. D'autre part, la puissance dissipée par commutation Pdissip, à une fréquence fsw, du transistor nmos (23) est défmie par les équations suivantes : Pdissip = Cgn * VGmax * VGmax * fsw, où Cgn désigne la capacité de grille du transistor nmos (23) Pdissip = Cgn * fsw * [Kd*(OUTP-OUTN) - Vte Ainsi la puissance dissipée par commutation par le transistor nmos (23) diminue pour des petites puissances de charge, ce qui améliore grandement le rendement à petite puissance de charge ou sans charge du circuit. Ce circuit comporte: - Un étage de sortie constitué de deux nmos (9) (11) et de deux pmos (8) (10), de type H-Bridge (Pont en H), dont l'alimentation (VBOOST) (VCP) est la sortie du convertisseur élévateur de tension, et dont les -11- sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12). Les nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN). Les pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) de l'amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Les capacités (4) sont connectées entre l'entrée positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie du générateur de rampe (6), et dont les sorties (XP) (XN) sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties des comparateurs (5), et dont les sorties sont connectées aux grilles des transistors de l'étage de sortie (8) (9) (10) (11). Les circuits digitaux (7) contrôlent les pentes des tensions des gilles des transistors dudit étage de sortie (8) (9) (10) (11), et évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps - D'un circuit digital de type xor (porte digitale ou-exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) des comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de sortie de l'amplificateur audio - D'un intégrateur digital (29) dont l'entrée est connectée à la sortie (XDIFF) du circuit digital de type xor (13), et qui effectue une moyenne temporelle (XINT) de ce signal (XDIFF) - D'un convertisseur digital analogique (DAC) (30) dont l'entrée est connectée à la sortie (X1NT) de l'intégrateur digital (29), et qui transmet sa sortie (VB) audit convertisseur élévateur de tension - De deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VCP) de la pompe de charge - D'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie du pont diviseur résistif (15) (16) - D'un circuit digital (28) dont les entrées sont l'horloge d'entrée de synchronisation (CLK) et la sortie du comparateur à hystérésis (17). Ce circuit digital (28) pilote la grille d'un transistor pmos (31) dont la source est connectée à l'alimentation et la grille d'un transistor nmos (33) dont la source est connectée à la masse. Le circuit digital (28) pilote aussi les gilles de trois transistors pmos de sortie (22) (24) (25). - D'un transistor nmos (32) dont la grille est connectée à la sortie (VB) du convertisseur digital analogique (DAC) (30) et dont le drain est connecté au drain du transistor pmos (31) et dont la source est connecté au drain du transistor nmos (33) et à la grille d'un transistor nmos de sortie (23). Les transistors pmos de sortie -12- (22) (24) ont leurs sources connectées à la batterie (VBAT). Le transistor nmos de sortie (23) a sa source connectée à la masse et son drain connecté à la borne négative d'une capacité (26) et au drain du transistor pmos de sortie (24). La capacité (26) a sa borne positive connectée au drain du transistor pmos de sortie (22) et à la source du transistor pmos de sortie (25). Le transistor pmos de sortie (25) a son drain connecté à la sortie (VCP) de la pompe de charge et à la borne positive d'une capacité (27). La capacité (27) a sa borne négative connectée à la masse

Claims (2)

1. REVENDICATIONS1. Amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension de type convertisseur dcdc boost ou de type pompe de charge et avec contrôle de dissipation , caractérisé en qu'il adapte les phases de commutation dudit convertisseur élévateur de tension en fonction de signaux internes dudit amplificateur audio class-d PWM, lesdits signaux internes dudit amplificateur audio class-d PWM sont fonction de la puissance de sortie dudit amplificateur audio aux bornes du haut parleur, caractérisé en que ledit amplificateur audio class-d PWM et ledit convertisseur élévateur de tension sont tous les deux synchrones et de type PWM à une seule et unique horloge entrante, caractérisé en que ledit convertisseur élévateur de tension fournit le courant d'alimentation audit amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur, caractérisé en que ledit convertisseur élévateur de tension adapte automatiquement la résistance de ses transistors de puissance en fonction de signaux internes dudit amplificateur audio class-d PWM qui sont fonction de la puissance de sortie aux bornes du haut parleur, et en ce qu'il comporte : - Un étage de sortie de type H-Bridge (Pont en H), constitué de deux nmos (9) (11) et de deux pmos (8) (10), dont l'alimentation (VBOOST) (VCP) est la sortie dudit convertisseur élévateur de tension, dont les sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12), lesdits nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN), lesdits pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) dudit amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4), lesdites capacités (4) sont connectées pour l'une entre l'entrée positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et pour l'autre entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie dudit générateur de rampe (6), et dont les entrées négatives sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont les sorties sont connectées aux grilles des transistors dudit étage de sortie (8) (9) (10) (11), lesdits circuits digitaux (7) contrôlent les pentes des tensions des gilles des transistors dudit étage de sortie (8) (9) (10) (11), lesdits circuits digitaux (7) évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps - D'un circuit digital de type xor (porte digitale ou-exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de sortie dudit amplificateur audio - D'un intégrateur digital (29) dont l'entrée est connectée à la sortie (XDIFF) dudit circuit digital de type xor (13), et 40 qui effectue une moyenne temporelle (XINT) de ce signal (XDIFF)-14- - D'un convertisseur digital analogique (DAC) (30) dont l'entrée est connectée à la sortie (XINT) dudit intégrateur digital (29), et qui transmet sa sortie (VB) audit convertisseur élévateur de tension
2. 2. Amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension de type convertisseur dcdc 5 boost ou de type pompe de charge et avec contrôle de dissipation, selon la revendication 1, caractérisé en ce que ledit convertisseur élévateur de tension comporte : - Soit, dans le cas d'un convertisseur dcdc boost, deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VOOST) dudit convertisseur dcdc boost, d'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie dudit pont diviseur résistif (15) (16), d'un circuit digital 10 (14) dont les entrées sont l'horloge d'entrée de synchronisation (CLK) et la sortie dudit comparateur à hystérésis (17), ledit circuit digital (14) pilote la grille d'un transistor pmos (31) dont la source est connectée à l'alimentation et la grille d'un transistor nmos (33) dont la source est connectée à la masse, d'un transistor nmos (32) dont la grille est connectée à la sortie (VB) du convertisseur digital analogique (DAC) (30) et dont le drain est connecté au drain du transistor pmos (31) et dont la source est connecté au drain du transistor nmos (33) et à la grille d'un transistor nmos 15 de sortie (18), ledit transistor nmos de sortie (18) a sa source connectée à la masse et son drain connecté à la première borne d'une inductance (18) et à l'anode d'une diode (19), ladite inductance (18) a sa seconde borne connectée à la batterie (VBAT), ladite diode (19) a sa cathode connectée à la borne positive d'une capacité de sortie (21), ladite capacité de sortie (21) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VBOOST) dudit convertisseur dcdc boost 20 - Soit, dans le cas d'une pompe de charge, deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VCP) de ladite pompe de charge, d'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie dudit pont diviseur résistif (15) (16), d'un circuit digital (28) dont les entrées sont l'horloge d'entrée de synchronisation (CLK) et la sortie dudit comparateur à hystérésis (17), ledit circuit digital (28) pilote la grille d'un transistor pmos (31) dont la source est connectée à l'alimentation et la grille d'un 25 transistor nmos (33) dont la source est connectée à la masse, d'un transistor nmos (32) dont la grille est connectée à la sortie (VB) du convertisseur digital analogique (DAC) (30) et dont le drain est connecté au drain du transistor pmos (31) et dont la source est connecté au drain du transistor nmos (33) et à la grille d'un transistor nmos de sortie (23), ledit circuit digital (28) pilote aussi les grilles de trois transistors pmos de sortie (22) (24) (25), lesdits transistors pmos de sortie (22) (24) ont leurs sources connectées à la batterie (VBAT), ledit transistor nmos de sortie 30 (23) a sa source connectée à la masse et son drain connecté à la borne négative d'un capacité (26) et au drain du transistor pmos de sortie (24), ladite capacité (26) a sa borne positive connectée au drain du transistor pmos de sortie (22) et à la source du transistor pmos de sortie (25), ledit transistor pmos de sortie (25) a son drain connecté à la sortie (VCP) de ladite pompe de charge et à la borne positive d'une capacité (27), ladite capacité (27) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VCP) de ladite pompe de charge 35