FR2966982A1 - Ligne de transmission pour circuits electroniques - Google Patents
Ligne de transmission pour circuits electroniques Download PDFInfo
- Publication number
- FR2966982A1 FR2966982A1 FR1058826A FR1058826A FR2966982A1 FR 2966982 A1 FR2966982 A1 FR 2966982A1 FR 1058826 A FR1058826 A FR 1058826A FR 1058826 A FR1058826 A FR 1058826A FR 2966982 A1 FR2966982 A1 FR 2966982A1
- Authority
- FR
- France
- Prior art keywords
- chip
- line
- ground plane
- ribbon
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Waveguides (AREA)
Abstract
L'invention concerne une ligne de transmission formée dans un dispositif comprenant un empilement de première (C1) et seconde (C2) puces accolées par leurs faces avant et dans lequel une couche (29) en un matériau de remplissage sépare la face avant de la première puce de la face avant de la seconde puce, cette ligne comprenant : un ruban conducteur (8) formé du côté de la face avant de la première puce dans au moins un niveau de métallisation de la première puce ; et un plan de masse (7) en un matériau conducteur formé du côté de la face avant de la seconde puce dans au moins un niveau de métallisation de la seconde puce.
Description
B10499 - 10-GR1-162 1 LIGNE DE TRANSMISSION POUR CIRCUITS ÉLECTRONIQUES
Domaine de l'invention La présente invention concerne une ligne de transmission d'un signal haute fréquence dans un dispositif électronique.
Exposé de l'art antérieur La transmission d'un signal haute fréquence, typiquement supérieure à 300 MHz, d'un point à un autre d'un dispositif électronique, par exemple d'un point à un autre d'une puce de circuit intégré, nécessite l'utilisation de lignes de propagation spécifiques, ou guides d'ondes. On utilise principalement deux types de lignes de transmission, les lignes microrubans et les lignes coplanaires. Une ligne microruban comprend une piste conductrice superposée à un plan de masse en un matériau conducteur et 15 séparée de ce dernier par une couche diélectrique. Une ligne coplanaire comprend, dans un même plan, une piste conductrice encadrée par deux plans de masse conducteurs et séparée de ces derniers par un matériau diélectrique. On s'intéresse ici plus particulièrement aux lignes de 20 transmission de type microruban. La figure 1 est une vue en coupe représentant de façon schématique une ligne microruban formée dans la partie B10499 - 10-GR1-162
2 supérieure d'une puce semiconductrice 1 (le plan de coupe est orthogonal à la direction de propagation du signal). La puce 1 est formée dans et sur un substrat semiconducteur 3, par exemple un substrat de silicium. La face supérieure du substrat 3 est revêtue d'un empilement 5 de couches métalliques et isolantes, dans lequel peuvent notamment être réalisées diverses interconnexions de composants de la puce (non visibles sur la figure). Dans cet exemple, l'empilement 5 comprend six niveaux de métallisation distincts M1 à M6, M1 et M6 étant respectivement le niveau le plus proche du substrat (niveau inférieur) et le niveau le plus éloigné du substrat (niveau supérieur). Les couches isolantes de l'empilement sont par exemple en oxyde de silicium. La ligne de transmission représentée comprend un plan de masse 7, formé dans le niveau de métallisation inférieur M1. A titre de variante, le plan de masse 7 peut aussi être formé dans plusieurs niveaux de métallisation inférieurs, par exemple les niveaux M1 et M2. La ligne de transmission comprend en outre, au dessus du plan de masse, une piste ou ruban conducteur 8 de largeur W inférieure à la largeur du plan de masse 7. Le ruban 8 est formé dans le niveau de métallisation supérieur M6. Aucune métallisation intermédiaire n'est formée entre le plan de masse 7 et le ruban 8, de sorte que le ruban 8 est séparé du plan de masse 7 uniquement par une couche diélectrique 9 d'épaisseur e, où e est la distance entre les niveaux M2 et M6. Lorsqu'un signal haute fréquence est appliqué sur le ruban conducteur 8, il se propage dans la ligne de transmission. L'impédance caractéristique ZC de la ligne doit être précisément adaptée à l'impédance des composants connectés à l'entrée et à la sortie de la ligne. Une impédance mal adaptée entraînerait des pertes par réflexion du signal sur l'impédance de charge. Si l'on considère une ligne sans pertes, l'impédance 35 caractéristique ZC de la ligne dépend notamment de la capacité C B10499 - 10-GR1-162
3 formée entre le ruban 8 et le plan de masse 7, et de l'inductance L formée par le ruban 8, selon la relation ZC = ~L/C. En pratique, le coefficient a d'atténuation linéique 5 de la ligne est défini par la relation a = R / (2 * ZC), où R désigne la résistance linéique de la ligne. Ainsi, pour minimiser l'atténuation linéique de la ligne, il faut conjointement limiter les pertes résistives et maintenir une impédance caractéristique élevée. 10 En pratique, pour une technologie de fabrication donnée, les épaisseurs des matériaux conducteurs et isolants de l'empilement 5 ne peuvent pas être modifiées. Ainsi, seuls les choix de la largeur W du ruban 8 et des niveaux de métallisation utilisés pour former le ruban 8 et le plan de masse 7, 15 permettent d'optimiser l'impédance ZC. Le choix des niveaux de métallisation détermine notamment l'épaisseur e de la couche diélectrique 9, dont dépend la capacité C. On souhaite généralement que la largeur W du ruban 8 soit la plus élevée possible afin de limiter les pertes 20 résistives introduite par la ligne. Toutefois, ceci conduit à augmenter la capacité C et donc à diminuer l'impédance ZC de la ligne. Pour une impédance ZC visée, afin de pouvoir disposer d'un ruban 8 le plus large possible, on choisit généralement, comme l'illustre la figure 1, de réaliser le ruban 8 et le plan 25 de masse 7 dans les niveaux de métallisation extrêmes de la puce (respectivement dans le ou les niveaux les plus éloignés et dans le ou les niveaux les plus proches du substrat). Ceci permet de maximiser l'épaisseur e de la couche diélectrique 9, de diminuer la capacité C, et donc de maintenir une impédance carac- 30 téristique relativement élevée. L'atténuation introduite par la ligne reste malgré tout importante. En technologie silicium, pour la réalisation de circuits intégrés adaptés à traiter des signaux de longueurs d'ondes millimétriques, l'épaisseur maximale disponible entre 35 les niveaux de métallisation extrêmes de la puce (ruban 8 et B10499 - 10-GR1-162
4 plan de masse 7) peut atteindre 10 pm. Pour atteindre une impédance ZC de 50 ohms, la largeur W du ruban 8 doit être inférieure à 10 pm. Il en résulte une forte atténuation du signal parcourant la ligne, par exemple une atténuation d'environ 0,5 dB/mm à 60 GHz. Cette atténuation est principalement liée aux pertes résistives accrues par l'étroitesse du ruban 8. Il serait souhaitable de pouvoir disposer de lignes de transmission haute fréquence présentant une plus faible 10 atténuation linéique. On s'intéresse ici plus particulièrement à la transmission de signaux haute fréquence dans des dispositifs à empilement de puces. Résumé 15 Un objet d'un mode de réalisation de la présente invention est de prévoir une ligne de transmission dans un dispositif à empilement de puces, palliant au moins en partie certains des inconvénients des solutions existantes. Un objet d'un mode de réalisation de la présente 20 invention est de prévoir une telle ligne atténuant peu le signal parcourant la ligne, par rapport aux solutions existantes. Ainsi, un mode de réalisation de la présente invention prévoit une ligne de transmission formée dans un dispositif comprenant un empilement de première et seconde puces accolées 25 par leurs faces avant et dans lequel une couche en un matériau de remplissage sépare la face avant de la première puce de la face avant de la seconde puce, cette ligne comprenant : un ruban conducteur formé du côté de la face avant de la première puce dans au moins un niveau de métallisation de la première puce ; 30 et un plan de masse en un matériau conducteur formé du côté de la face avant de la seconde puce dans au moins un niveau de métallisation de la seconde puce. Selon un mode de réalisation de la présente invention, la première puce comprend un substrat à haute résistivité.
B10499 - 10-GR1-162
Selon un mode de réalisation de la présente invention, les première et seconde puces sont interconnectées par des piliers conducteurs s'étendant depuis la face avant d'au moins une des puces. 5 Selon un mode de réalisation de la présente invention, l'épaisseur de ladite couche en un matériau de remplissage est comprise entre 20 et 100 µm. Selon un mode de réalisation de la présente invention, le ruban est formé dans au moins un niveau de métallisation 10 supérieur de la première puce. Selon un mode de réalisation de la présente invention, le plan de masse est formé dans au moins un niveau de métallisation inférieur de la seconde puce. Selon un mode de réalisation de la présente invention, 15 la résistivité du substrat de la première puce est supérieure à 300 ohms.cm. Selon un mode de réalisation de la présente invention, le matériau de remplissage présente une constante diélectrique relative inférieure à 4. 20 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : 25 la figure 1, précédemment décrite, est une vue en coupe représentant de façon schématique une ligne microruban formée sur un substrat semiconducteur ; la figure 2 est une vue en coupe représentant de façon schématique un mode de réalisation d'une ligne de transmission 30 dans un dispositif à empilement de puces ; la figure 3A est une vue de dessus d'un dispositif à empilement de puces, illustrant de façon très schématique un exemple de réalisation d'une connexion entre une ligne microruban et une ligne de transmission du type décrit en 35 relation avec la figure 2 ; et B10499 - 10-GR1-162
6 la figure 3B est une vue en coupe partielle du dispositif de la figure 3A, selon l'axe B-B. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références sur les différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Dans de nombreux appareils électroniques miniaturisés, par exemple des téléphones mobiles, on utilise des techniques d'empilement de puces, aussi appelées techniques "d'intégration 3D". Des puces, éventuellement amincies, sont superposées et interconnectées par divers moyens, de façon à augmenter les fonctionnalités disponibles sans augmenter la surface occupée.
A titre d'exemple, dans une configuration couramment rencontrée, des première et seconde puces sont accolées par leurs faces avant respectives. On désigne ici et dans la suite de la présente description par "face avant" d'une puce, la face de la puce du côté de laquelle sont formés les divers niveaux de métallisation de la puce (M1 à M6 dans l'exemple de la figure 1). Des piliers conducteurs, par exemple en cuivre, s'étendent verticalement depuis la face avant d'au moins une des puces. Lors de l'assemblage, ces piliers sont soudés à des piliers correspondants ou à des plages métalliques correspondantes de l'autre puce. D'autres dispositifs de connexion peuvent être prévus entre les deux puces, par exemple des billes conductrices. Pour garantir une bonne tenue mécanique de l'empilement, un matériau de remplissage est généralement prévu entre les deux puces. Ce matériau est par exemple injecté, après assemblage, pour combler par capillarité l'espace séparant les deux puces. L'épaisseur de matériau de remplissage prévue entre les deux puces dépend de la hauteur des piliers ou billes d'inter-connexion. A titre d'exemple, cette épaisseur peut être comprise entre 20 et 100 dam. Le matériau de remplissage présente généralement une constante diélectrique relative assez faible, B10499 - 10-GR1-162
7 par exemple inférieure à 4, et peut présenter des pertes diélectriques faibles, typiquement de l'ordre de 5*10-3- On propose ici de réaliser une ligne de transmission dans un dispositif comprenant des première et seconde puces accolées par la face avant. Cette ligne comprend un ruban conducteur formé dans au moins un niveau de métallisation de la première puce, et, en regard du ruban conducteur, un plan de masse conducteur formé dans au moins un niveau de métallisation de la seconde puce.
Un avantage d'une telle ligne réside dans le fait que l'épaisseur de diélectrique entre le ruban conducteur et le plan de masse peut être nettement plus importante que dans une ligne microruban du type décrit en relation avec la figure 1. Ceci permet, pour une impédance de ligne donnée, de prévoir un ruban conducteur nettement plus large que dans les lignes usuelles, et donc de diminuer le coefficient d'atténuation linéique de la ligne. On notera que les dispositifs de connexion électriques utilisés pour relier les deux puces, par exemple des piliers ou billes de connexion, présentent un coefficient d'atténuation négligeable à haute fréquence. La figure 2 est une vue en coupe représentant de façon schématique un exemple de réalisation d'une ligne de transmission dans un dispositif à empilement de puces (le plan de coupe est orthogonal à la direction principale de la ligne).
Le dispositif représenté comprend des puces Cl et C2 accolées par leurs faces avant respectives. La puce Cl est formée dans et sur un substrat 21, et comprend, du côté de sa face avant, un empilement 23 de couches métalliques et isolantes d'inter-connexion. La puce C2 est formée dans et sur un substrat 25, et comprend, du côté de sa face avant, un empilement 27 de couches métalliques et isolantes d'interconnexion. Un matériau de remplissage 29 sépare la face avant de la puce Cl de la face avant de la puce C2. Un plan de masse 7 est formé dans les niveaux de 35 métallisation de la puce C2 (ici le niveau inférieur), et, B10499 - 10-GR1-162
8 superposé au plan de masse 7, un ruban conducteur 8 de largeur W inférieure à la largeur du plan de masse 7 est formé dans les niveaux de métallisation de la puce Cl (ici le niveau supérieur).
L'épaisseur e de matériau diélectrique qui sépare le plan de masse 7 du ruban 8 est égale à la somme des épaisseurs du diélectrique séparant le plan de masse 7 de la face avant de la puce C2, de la couche de remplissage 29, et du diélectrique séparant le ruban 8 de la face avant de la puce Cl.
Dans un exemple de réalisation, l'épaisseur e est d'approximativement 40 dam. Pour obtenir une impédance de ligne ZC = 50 ohms, on réalise un ruban 8 de largeur W = 40 dam. Il en résulte une atténuation inférieure à 0,25 dB/mm pour un signal à 60 GHz (contre 0,5 dB/mm dans le cas d'une ligne microruban du type décrit en relation avec la figure 1). Le plan de masse 7 fait écran entre la ligne de transmission et le substrat 25 de la puce C2. Ainsi, la résistivité du substrat 25 n'intervient pas dans les performances électriques de la ligne. Pour minimiser l'effet de la résistivité du substrat 21 de la puce Cl, on pourra utiliser une puce Cl formée dans et/ou sur un substrat 21 à haute résistivité, par exemple un substrat de résistivité supérieure à 300 ohms.cm. La figure 3A est une vue de dessus d'un dispositif à empilement de puces, illustrant de façon très schématique un exemple de réalisation d'une connexion entre une ligne microruban du type décrit en relation avec la figure 1, et une ligne de transmission du type décrit en relation avec la figure 2.
La figure 3B est une vue en coupe partielle du dispositif de la figure 3A selon l'axe B-B. Le dispositif des figures 3A et 3B comprend des puces Cl et C2 accolées par leurs faces avant. La puce Cl est par exemple réalisée à partir d'un substrat à haute résistivité.
Dans l'exemple représenté elle occupe une plus petite surface B10499 - 10-GR1-162
9 que la puce C2, mais l'invention ne se restreint pas à ce cas particulier. Dans cet exemple, la puce Cl est disposée, en vue de dessus, en regard d'une partie centrale de la puce C2. Un matériau de remplissage 29 (figure 3B) est disposé entre les puces Cl et C2. On considère une ligne de transmission 33 d'un signal haute fréquence entre des points E et F de la puce C2. Les points E et F sont disposés, en vue de dessus, de part et d'autre de la puce Cl, et la ligne 33 passe par le chemin le plus direct entre les points E et F, c'est-à-dire par la puce Cl (en vue de dessus). La ligne 33 comprend un plan de masse 7 formé dans un ou plusieurs niveaux de métallisation inférieurs de la puce C2, s'étendant entre le point E et le point F.
Sur un premier tronçon de la ligne 33, entre le point E et le bord de la puce Cl le plus proche du point E, un ruban conducteur 8a, superposé au plan de masse 7, est formé dans au moins un niveau de métallisation supérieur de la puce C2. Le ruban 8a déborde légèrement sous la puce Cl. Le ruban 8a est séparé du plan de masse 7 par une épaisseur de diélectrique ea (figure 3B), et présente une largeur Wa nettement inférieure à la largeur du plan de masse 7. Sur un deuxième tronçon de la ligne 33, entre le bord de la puce Cl le plus proche du point E et le bord de la puce Cl le plus proche du point F, un ruban conducteur 8b, superposé au plan de masse 7, est formé dans au moins un niveau de métallisation de la puce Cl (ici un niveau supérieur). Le ruban 8b est séparé du plan de masse 7 par une épaisseur de diélectrique eb (figure 3B) nettement supérieure à l'épaisseur ea. Les premier et deuxième tronçons présentant une même impédance, la largeur Wb du ruban 8b est nettement supérieure à la largeur Wa du ruban 8a. Un pilier de cuivre 35, traversant le matériau de remplissage 32, relie le ruban 8a au ruban 8b au niveau de la 35 région de recouvrement du ruban 8a par le ruban 8b.
B10499 - 10-GR1-162
10 Sur un troisième tronçon de la ligne 33, entre le bord de la puce Cl le plus proche du point F et le point F, un ruban conducteur 8c, superposé au plan de masse 7, est formé dans au moins un niveau de métallisation supérieur de la puce C2. Le ruban 8c déborde légèrement sous la puce Cl. Dans cet exemple, le ruban 8c est séparé du plan de masse 7 par la même épaisseur de diélectrique ea que la piste 8a, et présente la même largeur Wa que la piste 8a. Le ruban 8c est relié au ruban 8b par un pilier de cuivre 35 (figure 3A).
Un avantage des lignes de transmission du type décrit en relation avec les figures 2 à 3B réside dans le fait que l'épaisseur de diélectrique entre le ruban conducteur et le plan de masse peut être nettement plus importante que dans une ligne microruban du type décrit en relation avec la figure 1, ce qui permet, pour une impédance de ligne donnée, de prévoir un ruban conducteur nettement plus large que dans les lignes usuelles, et donc de diminuer le coefficient d'atténuation linéique de la ligne. Un autre avantage d'une telle ligne de transmission est qu'elle est facilement réalisable en utilisant des étapes usuelles de fabrication de dispositifs à empilement de puces. On notera en particulier que la précision d'alignement des machines habituelles d'assemblage des dispositifs à empilement de puces, est amplement suffisante pour aligner correctement, l'un par rapport à l'autre, le ruban conducteur et le plan de masse de la ligne de transmission. L'invention ne se restreint bien entendu pas à cet exemple particulier. Plus généralement, l'homme de l'art saura adapter la structure de ligne de transmission proposée à d'autres types de dispositifs à empilement de puces, et d'autres tracés de ligne. L'homme de l'art saura par exemple connecter une ligne de transmission du type proposé à tout autre type de ligne de transmission connu, par exemple à une ligne coplanaire, et/ou à tout dispositif électronique adapté.
B10499 - 10-GR1-162
11 Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, l'invention ne se restreint pas à l'exemple particulier d'assemblage de puces décrit en relation avec la figure 2, dans lequel des piliers conducteurs relient les puces, et dans lequel un matériau diélectrique de remplissage est injecté entre les piliers après l'assemblage. L'homme de l'art saura adapter la structure proposée à d'autres modes d'assemblage de puces. En particulier, les piliers conducteurs pourront être remplacés par des billes de contact ou par tout autre système d'interconnexion de puces adapté. De plus, l'invention ne se restreint pas aux exemples de valeurs numériques mentionnés à titre d'exemple dans la présente description.
Claims (8)
- REVENDICATIONS1. Ligne de transmission formée dans un dispositif comprenant un empilement de première (Cl) et seconde (C2) puces accolées par leurs faces avant et dans lequel une couche (29) en un matériau de remplissage sépare la face avant de la première puce de la face avant de la seconde puce, cette ligne comprenant : un ruban conducteur (8) formé du côté de la face avant de la première puce dans au moins un niveau de métallisation de la première puce ; et un plan de masse (7) en un matériau conducteur formé du côté de la face avant de la seconde puce dans au moins un niveau de métallisation de la seconde puce.
- 2. Ligne selon la revendication 1, dans laquelle la première puce (Cl) comprend un substrat (21) à haute résistivité.
- 3. Ligne selon la revendication 1 ou 2, dans laquelle les première (Cl) et seconde (C2) puces sont interconnectées par des piliers conducteurs (35) s'étendant depuis la face avant d'au moins une des puces.
- 4. Ligne selon l'une quelconque des revendications 1 à 3, dans laquelle l'épaisseur de ladite couche (29) en un matériau de remplissage est comprise entre 20 et 100 µm.
- 5. Ligne selon l'une quelconque des revendications 1 à 4, dans laquelle le ruban (8) est formé dans au moins un niveau de métallisation supérieur de la première puce.
- 6. Ligne selon l'une quelconque des revendications 1 à 5, dans laquelle le plan de masse (7) est formé dans au moins un niveau de métallisation inférieur de la seconde puce.
- 7. Ligne selon l'une quelconque des revendications 2 à 30 6, dans laquelle la résistivité du substrat (21) de la première puce est supérieure à 300 ohms.cm.
- 8. Ligne selon l'une quelconque des revendications 1 à 7, dans laquelle ledit matériau de remplissage (29) présente une constante diélectrique relative inférieure à 4.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1058826A FR2966982B1 (fr) | 2010-10-27 | 2010-10-27 | Ligne de transmission pour circuits electroniques |
| US13/279,138 US8975737B2 (en) | 2010-10-27 | 2011-10-21 | Transmission line for electronic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1058826A FR2966982B1 (fr) | 2010-10-27 | 2010-10-27 | Ligne de transmission pour circuits electroniques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2966982A1 true FR2966982A1 (fr) | 2012-05-04 |
| FR2966982B1 FR2966982B1 (fr) | 2012-12-07 |
Family
ID=44119533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1058826A Expired - Fee Related FR2966982B1 (fr) | 2010-10-27 | 2010-10-27 | Ligne de transmission pour circuits electroniques |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8975737B2 (fr) |
| FR (1) | FR2966982B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019104021A1 (de) * | 2019-02-18 | 2020-08-20 | Schreiner Group Gmbh & Co. Kg | Anordnung zum Anschluss an ein elektronisches Bauelement, Verfahren zum Herstellen einer Anordnung zum Anschluss an ein elektronisches Bauelement und elektronisches Etikett |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205570A1 (fr) * | 1984-12-19 | 1986-12-30 | Martin Marietta Corp | Ligne de transmission a multi-conducteur dielectrique compose. |
| US20060006516A1 (en) * | 2004-07-09 | 2006-01-12 | Elpida Memory, Inc | Stacked semiconductor device and semiconductor memory module |
| US20070267758A1 (en) * | 2002-12-03 | 2007-11-22 | Advanced Semiconductor Engineering Inc. | Semiconductor package |
| US20080128916A1 (en) * | 2006-12-04 | 2008-06-05 | Nec Electronics Corporation | Semiconductor device including microstrip line and coplanar line |
| US20090079523A1 (en) * | 2007-09-20 | 2009-03-26 | Compal Electronics, Inc. | Layout of circuit board |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2817487B2 (ja) * | 1991-12-09 | 1998-10-30 | 株式会社村田製作所 | チップ型方向性結合器 |
| US7911066B2 (en) * | 2007-08-29 | 2011-03-22 | Agilent Technologies, Inc. | Through-chip via interconnects for stacked integrated circuit structures |
| JP5405785B2 (ja) * | 2008-09-19 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2010
- 2010-10-27 FR FR1058826A patent/FR2966982B1/fr not_active Expired - Fee Related
-
2011
- 2011-10-21 US US13/279,138 patent/US8975737B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205570A1 (fr) * | 1984-12-19 | 1986-12-30 | Martin Marietta Corp | Ligne de transmission a multi-conducteur dielectrique compose. |
| US20070267758A1 (en) * | 2002-12-03 | 2007-11-22 | Advanced Semiconductor Engineering Inc. | Semiconductor package |
| US20060006516A1 (en) * | 2004-07-09 | 2006-01-12 | Elpida Memory, Inc | Stacked semiconductor device and semiconductor memory module |
| US20080128916A1 (en) * | 2006-12-04 | 2008-06-05 | Nec Electronics Corporation | Semiconductor device including microstrip line and coplanar line |
| US20090079523A1 (en) * | 2007-09-20 | 2009-03-26 | Compal Electronics, Inc. | Layout of circuit board |
Non-Patent Citations (1)
| Title |
|---|
| GARDIOL F E: "DESIGN AND LAYOUT OF MICROSTRIP STRUCTURES", IEE PROCEEDINGS H. MICROWAVES, ANTENNAS & PROPAGATION, INSTITUTION OF ELECTRICAL ENGINEERS. STEVENAGE, GB, vol. 135, no. 3, PART H, 1 June 1988 (1988-06-01), pages 145 - 157, XP000006243, ISSN: 0950-107X * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8975737B2 (en) | 2015-03-10 |
| US20120106120A1 (en) | 2012-05-03 |
| FR2966982B1 (fr) | 2012-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2429027B1 (fr) | Coupleur en boîtier | |
| EP2054929B1 (fr) | Procede de fabrication collective de modules electroniques 3d | |
| EP3089211B1 (fr) | Procede d'encapsulation d'un circuit electronique | |
| FR2945895A1 (fr) | Dispositif d'interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence | |
| FR3007403A1 (fr) | Procede de realisation d'un dispositif microelectronique mecaniquement autonome | |
| WO1997017145A1 (fr) | Sonde acoustique et procede de realisation | |
| FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
| FR2931301A1 (fr) | Guide d'onde coplanaire | |
| EP3182450A1 (fr) | Dispositif d'inductance et son procédé de fabrication | |
| FR3045869A1 (fr) | Routage ameliore pour structure integree tridimensionnelle | |
| FR2964499A1 (fr) | Ligne de transmission haute frequence accordable | |
| FR2966982A1 (fr) | Ligne de transmission pour circuits electroniques | |
| EP0794574B1 (fr) | Mémoire de masse et procédé de fabrication de mémoire de masse. | |
| EP3764756A1 (fr) | Composant electronique resistant a l'humidite et procede de realisation d'un tel composant | |
| EP3008979B1 (fr) | Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi | |
| EP4156406A1 (fr) | Microcircuit à guide d'onde intégré | |
| FR2961345A1 (fr) | Circuit integre passif | |
| FR2529385A1 (fr) | Microboitier d'encapsulation de circuits integres logiques fonctionnant en tres haute frequence | |
| EP3417481B1 (fr) | Procede d'interconnexion dans un module electronique 3d | |
| FR2861502A1 (fr) | Composant electronique a ligne coplanaire | |
| EP2246890B1 (fr) | Mode de réalisation d'un module de capture d'images | |
| FR2958085A1 (fr) | Ligne de transmission haute frequence accordable | |
| WO2023052327A1 (fr) | Circuit intégré à puces superposées et connexion capacitive | |
| FR2507017A1 (fr) | Microassemblage utilisable en hyperfrequences | |
| EP2391191A1 (fr) | Dispositif d'interconnexion pour circuits électroniques, notamment des circuits électroniques hyperfréquence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20150630 |