FR2896255A1 - Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur - Google Patents

Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur Download PDF

Info

Publication number
FR2896255A1
FR2896255A1 FR0600398A FR0600398A FR2896255A1 FR 2896255 A1 FR2896255 A1 FR 2896255A1 FR 0600398 A FR0600398 A FR 0600398A FR 0600398 A FR0600398 A FR 0600398A FR 2896255 A1 FR2896255 A1 FR 2896255A1
Authority
FR
France
Prior art keywords
layer
stress
substrate
regions
strained layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0600398A
Other languages
English (en)
Other versions
FR2896255B1 (fr
Inventor
Vaillant Yves Matthieu Le
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0600398A priority Critical patent/FR2896255B1/fr
Priority to US11/372,868 priority patent/US7473620B2/en
Priority to TW095143800A priority patent/TWI331362B/zh
Priority to JP2006333516A priority patent/JP4951325B2/ja
Priority to KR1020060132034A priority patent/KR100872041B1/ko
Priority to CNB2006101714521A priority patent/CN100495658C/zh
Priority to SG200700250-4A priority patent/SG134255A1/en
Priority to EP07100648A priority patent/EP1808886A3/fr
Publication of FR2896255A1 publication Critical patent/FR2896255A1/fr
Application granted granted Critical
Publication of FR2896255B1 publication Critical patent/FR2896255B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

L'invention concerne un procédé d'ajustement de la contrainte d'une couche contrainte (2) sur un substrat (1), comprenant les étapes consistant à :- identifier une ou des régions (21, 22) de la couche contrainte (2) dans lesquelles on souhaite ajuster la contrainte ;- implanter des éléments dans au moins une des régions (21, 22) de la couche contrainte (2) ainsi identifiées ;- effectuer un recuit du substrat (1) avec la couche contrainte (2) à une température maintenue pendant une durée suffisante pour guérir les défauts cristallins dus à l'implantation dans la (21) ou les régions implantées (21, 22).

Description

Domaine de l'invention
L'invention concerne un procédé d'ajustement de la contrainte à la surface ou à l'intérieur d'un substrat en un matériau semi-conducteur.
L'invention concerne par exemple un procédé d'ajustement local de la contrainte d'une ou plusieurs couches sur un substrat en un matériau semi-conducteur. L'invention concerne également un procédé d'ajustement de la contrainte d'une partie de la surface ou de la surface entière d'un substrat en un matériau semi-conducteur ayant une couche contrainte superficielle ou enterrée. De manière générale, l'invention s'applique à tous types de couches contraintes sur un substrat en un matériau conducteur et présentant une inhomogénéité de contrainte, à la surface de la couche ou dans la profondeur de cette couche. Le procédé selon l'invention est de plus particulièrement bien adapté pour l'ajustement local de la contrainte d'une couche obtenue par épitaxie sur un substrat. L'invention concerne également une couche contrainte sur un 20 substrat en un matériau semi-conducteur obtenue par le procédé selon l'invention. L'invention concerne enfin une tranche de matériau semi-conducteur comprenant au moins une telle couche.
25 Art antérieur
L'utilisation d'une couche contrainte sur un substrat est particulièrement intéressante car elle permet d'augmenter la mobilité des porteurs de charges au sein de structures semi-conductrices. 30 L'homme de l'art connaît plusieurs techniques et procédés permettant de créer une contrainte dans une couche sur un substrat. Par exemple, la contrainte au sein d'une couche de Silicium peut être obtenue par épitaxie sur un substrat dont le paramètre de maille 1 élémentaire dans le plan d'épitaxie diffère de celui du Silicium. Un tel procédé est plus connu sous le nom d'épitaxie pseudomorphe. Or, avec ce procédé, l'analyse de la couche contrainte à la surface de celle-ci montre qu'il existe une inhomogénéité de la contrainte de l'ordre de 1% de la contrainte maximale mesurée entre le centre et le bord du substrat. Avec ce procédé, les sources de cette inhomogénéité de contrainte de la couche du substrat peuvent être : - une inhomogénéité de la composition de l'alliage (SiGe par exemple) du pseudo-substrat obtenu par épitaxie sur le substrat massif (homogénéité de la température sur le pseudo-substrat pendant l'épitaxie, constance des écoulements gazeux dans le réacteur) ; - la relaxation de la contrainte due aux traitements thermiques 15 (oxydation thermique, traitements thermiques post-épitaxie, etc.). Les procédés actuels ne permettent ainsi d'obtenir la contrainte souhaitée dans la couche concernée qu'avec une précision limitée. Or, il serait avantageux d'augmenter cette précision pour assurer 20 une bonne mobilité des charges au sein de la couche contrainte. Pour améliorer les procédés existants, il est bien sûr possible d'effectuer des contrôles plus fréquents de la température des lampes de chauffage et du débit des gaz dans le réacteur, tout comme il est possible d'améliorer la précision de ces installations. 25 Une autre possibilité est de prévoir un procédé de traitement additionnel effectué après un procédé connu de réalisation d'une couche contrainte. L'objectif de la présente invention est de proposer un tel procédé. 30 Résumé de l'invention
Cet objectif est atteint dans le cadre de la présente invention grâce à un procédé d'ajustement de la contrainte d'une couche contrainte sur un substrat, comprenant les étapes consistant à : - identifier une ou des régions de la couche contrainte dans lesquelles on souhaite ajuster la contrainte ; - implanter des éléments dans au moins une des régions de la couche contrainte ainsi identifiées ; - effectuer un recuit du substrat avec la couche contrainte à une température maintenue pendant une durée suffisante pour guérir les défauts cristallins dus à l'implantation dans la ou les régions implantées. Le procédé selon l'invention pourra en outre présenter au moins 15 l'une des caractéristiques suivantes : l'ajustement de la contrainte est local ; - la couche contrainte est superficielle ; - la couche contrainte est enterrée sous d'autres couches ; - la région identifiée est située en surface de la couche 20 contrainte; - la région identifiée est une région enterrée dans la couche contrainte ; - les éléments implantés sont de nature identique à au moins l'un des éléments chimiques formant la couche contrainte ; 25 - l'étape de recuit est effectuée dans une gamme de température comprise entre 850 C et 950 C ; - l'étape de recuit est effectuée à température constante pour une durée comprise entre deux et quatre heures ; - l'étape de recuit est effectuée sous Argon à la température 30 constante de 900 C pour une durée de trois heures ; - on effectue plusieurs fois de suite l'étape d'implantation suivie de l'étape de recuit, pour traiter plusieurs régions de la couche contrainte. 3 Et s'appliquer à au moins l'un des éléments suivants : - une couche contrainte ayant fait l'objet d'un procédé selon au moins une des caractéristiques énumérées ci-dessus ; - une tranche de matériau semi-conducteur comprenant au moins une couche contrainte ayant fait l'objet d'un procédé selon au moins une des caractéristiques énumérées ci-dessus.
Brève description des dessins D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés, donnés à titre d'exemples non limitatifs et sur lesquels : - Les figures 1, 2 et 3 représentent des vues de coupes d'une tranche de matériau semi-conducteur, formée d'un substrat et d'une couche contrainte au sein de laquelle sont illustrés respectivement différents types de régions pour lesquelles on souhaite ajuster la contrainte ; - La figure 4 représente une vue de coupe d'une tranche de matériau semi-conducteur, formée d'un substrat et de plusieurs couches contraintes au sein desquelles sont illustrés différents types de régions pour lesquelles on souhaite ajuster la contrainte.
Description détaillée de l'invention
La présente invention a pour objectif d'ajuster la contrainte d'une ou plusieurs couches contraintes sur un substrat. Par couche contrainte, il faut comprendre dans le cadre de l'invention une couche formée d'un matériau cristallin dont le paramètre de maille élémentaire diffère du paramètre de maille élémentaire naturel de ce matériau, dans des conditions de température et de pression données.
On cherche même, dans le cadre de l'invention, à effectuer un ajustement faible de cette contrainte car la mobilité des charges est très sensible à cette contrainte. En effet, la précision sur le niveau de contrainte dans la couche concernée présente un enjeu d'importance pour prévoir les performances des dispositifs microélectroniques ou optoélectroniques. L'invention porte donc sur un procédé additionnel mis en oeuvre en fin de procédé de fabrication d'une couche contrainte sur un substrat et comprenant, après l'identification de la ou des régions de la couche contrainte dans lesquelles on souhaite ajuster la contrainte, une étape d'implantation d'éléments chimiques suivie d'une étape de traitement thermique (appelée également étape de recuit). Pour identifier la ou les régions de la couche contrainte dans lesquelles on souhaite ajuster la contrainte, une mesure de cette contrainte doit être effectuée. Pour cela, une méthode de métrologie non destructive est employée, de type Raman ou diffraction à rayons X. La ou les régions à traiter peuvent être situées en surface de la couche et/ou en profondeur de cette couche, comme illustré sur les figures 1 à 3. Ces figures 1 à 3 représentent une tranche de matériau semi-conducteur formée d'un substrat 1 et d'une couche contrainte 2 sur le substrat 1, ainsi que des régions 21, 22, 23, 24, 25, 26 de la couche contrainte dans lesquelles on souhaite ajuster la contrainte. De manière générale, les régions 21, 22, 23, 24, 25, 26 que l'on souhaite traiter sont définies selon un plan XY et/ou selon la profondeur Z de la couche contrainte 2. Plus précisément, la figure 1 illustre deux régions 21, 22 situées en profondeur (enterrées) dans la couche contrainte 2, c'est-à-dire situées selon une profondeur Z non nulle depuis la surface de cette couche 2. La figure 2 illustre quant à elle deux régions 23, 24 dont une 23 est située à la surface de la couche contrainte 2 et l'autre 24 en profondeur de cette couche 2. La figure 3 illustre deux régions 25, 26 de la couche contrainte 2 pour lesquelles on souhaite ajuster la contrainte où l'une 25 est située en profondeur et occupe toute la surface d'intersection du plan XY avec la couche contrainte 2 à une certaine profondeur Z non nulle de la surface de la couche contrainte 2. L'étape d'implantation d'éléments chimiques doit être effectuée de sorte que la dose d'éléments chimiques implantés soit suffisante pour modifier de manière mesurable l'état de contrainte de la couche contrainte concernée. L'énergie d'implantation, quant à elle, est adaptée en fonction de la profondeur de la région identifiée. Les éléments chimiques implantés peuvent être des éléments électriquement neutres, de type atomes ou molécules ou des éléments 10 électriquement chargés, de type ions. Les éléments implantés sont choisis en fonction de la nature de la région cible de la couche contrainte concernée. Il est en effet préférable de choisir des éléments à implanter identiques aux éléments chimiques formant la couche contrainte cible. 15 Par exemple, on préférera implanter des ions Silicium dans une couche contrainte de Silicium. De même, si une couche contrainte cible est constituée de plusieurs éléments de natures différentes, on préférera implanter des éléments dont la nature est identique à au moins un des éléments 20 chimiques formant la couche contrainte cible. Par exemple, on préférera implanter soit du Silicium, soit du Germanium, soit les deux successivement dans une couche contrainte cible formée de Silicium et de Germanium. Deux éléments de natures distinctes peuvent donc être implantés successivement dans la couche 25 contrainte. Cette implantation permet la modification de l'état de contrainte de la couche cible. Si la couche contrainte cible est en compression, sa contrainte en compression est alors augmentée par l'implantation d'éléments. Au contraire, si la couche contrainte cible est en tension, 30 alors l'implantation d'éléments diminue sa contrainte en extension. Typiquement, la dose d'éléments chimiques implantés et l'énergie d'implantation sont déterminées afin d'obtenir une variation de l'ordre de 1% de la densité massique avant implantation.
A titre d'exemple, pour une couche contrainte de Silicium dans laquelle l'implantation est effectuée avec des éléments chimiques de type atome, on peut envisager des doses allant de 1e15 à 2e15 atomes/cm2 avec une énergie d'implantation comprise entre 10 et 12 keV. Préférentiellement, dans un tel cas, on peut envisager une dose de l'ordre de 2e15 atomes/cm2 avec une énergie de l'ordre de 12 keV. On a évoqué ci-dessus la couche contrainte à laquelle s'applique le procédé, mais bien évidemment le procédé selon l'invention peut s'appliquer à plusieurs couches disposées sur un même substrat comme par exemple pour des structures multicouches de type double-SOI qui peuvent être envisagées dans le cadre de l'invention. La figure 4 illustre une tranche en matériau semi-conducteur formée d'un substrat 1 et de plusieurs couches contraintes 2, 3 comprenant des régions 27, 28, 31, 32 pour lesquelles on souhaite ajuster la contrainte. Encore une fois, ces régions 27, 28, 31, 32 sont définies selon un plan XY et/ou selon la profondeur Z de la couche contrainte 2. La seule caractéristique importante d'une couche est qu'elle est contrainte, et cette couche contrainte peut l'être en tension ou en compression, elle peut provenir d'un procédé selon la technologie Smart Cut", être encore de nature non cristalline, ou comporter des éléments de natures différentes selon la région de cette couche. Dans le cadre de la présente invention, l'ajustement local de la contrainte dans une région prédéterminée d'une couche peut être 25 effectué grâce à des masques, à l'énergie d'implantation et à la dose d'éléments implantés. L'étape d'implantation peut être effectuée en une ou plusieurs fois pour une même région. L'étape d'implantation peut également être effectuée plusieurs fois de suite pour ajuster la contrainte locale dans 30 différentes régions d'une ou de plusieurs couches. L'étape de recuit est quant à elle effectuée sous atmosphère neutre et dans une gamme de température comprise entre 850 C et 950 C sur des durées allant de 2 à 4 heures. Préférentiellement, cette étape de recuit est effectuée sous Argon, à la température constante de 900 C sur une durée de trois heures. Les deux étapes d'implantation et de recuit peuvent être réalisées une ou plusieurs fois de suite, en commençant toujours par une étape 5 d'implantation. Pour l'étape d'implantation ou pour l'étape de recuit, le procédé mis en oeuvre doit être réversible. Par réversible, il faut comprendre pour l'étape d'implantation, que les structures géométriques de la couche cible ou des couches 10 traversées non cibles par les éléments implantés ne sont pas modifiées. Par exemple, un état cristallin de la couche contrainte cible ne doit pas être modifié en un état amorphe de cette couche cible tel qu'il ne serait pas récupérable par l'étape de recuit. Par réversible, il faut comprendre pour l'étape de recuit, que le 15 niveau de température et la durée de maintien de cette température doit être déterminé de sorte à limiter, entre autres, les phénomènes d'inter-diffusion, accompagnant cette étape de recuit. On présente ci-dessous un exemple, donné à titre non limitatif, de mise en oeuvre du procédé conforme à la présente invention.
20 A l'issue d'un procédé de mise en contrainte en tension d'une couche de Silicium, la contrainte est mesurée. La mesure, faite par une métrologie non destructive de type Raman ou diffraction de rayons X, indique un niveau de contrainte de 1600MPa sur une région localisée de la couche. Pour corriger cette valeur d'une centaine de MPa et atteindre 25 ainsi une valeur finale de 1500MPa, on protège d'abord la couche de Silicium par un dépôt TEOS d'une épaisseur de 50 à 150 angstrôms, préférentiellement 100 angstrôms, puis l'étape d'implantation est réalisée avec des atomes de Silicium à une dose de 2e15 atomes/cm2 avec une énergie de 12keV et l'étape de recuit faite selon les modalités 30 exprimées ci-dessus. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation présentés ci-dessus, mais s'étend à tout procédé conforme à son esprit, c'est-à-dire à tout procédé visant à ajuster la contrainte d'une ou de plusieurs couches contraintes et pour une ou plusieurs régions de la ou de chaque couche contrainte cible, à la suite d'un procédé de mise sous contrainte de la ou des couches contraintes concernées.5

Claims (13)

REVENDICATIONS
1. Procédé d'ajustement de la contrainte d'une couche contrainte (2) sur un substrat (1), comprenant les étapes consistant à : - identifier une ou des régions (21, 22, 23, 24, 25, 26, 27, 28, 31, 32) de la couche contrainte (2, 3) dans lesquelles on souhaite ajuster la contrainte ; -implanter des éléments dans au moins une des régions (21, 22) de la couche contrainte (2) ainsi identifiées ; - effectuer un recuit du substrat (1) avec la couche contrainte (2) à une température maintenue pendant une durée suffisante pour guérir les défauts cristallins dus à l'implantation dans la (21) ou les régions implantées (21, 22).
2. Procédé selon la revendication 1, dans lequel l'ajustement de la contrainte est local.
3. Procédé selon l'une des revendications précédentes, dans lequel la couche contrainte (3) est superficielle.
4. Procédé selon l'une des revendications 1 ou 2, dans lequel la couche contrainte (2) est enterrée.
5. Procédé selon l'une des revendications précédentes, dans lequel la région identifiée (23, 26, 31) est située à la surface de la couche contrainte (2, 3).
6. Procédé selon l'une des revendications 1 à 4, dans lequel la région identifiée (21, 22) est une région enterrée dans la couche contrainte.
7. Procédé selon l'une des revendications précédentes, dans lequel les éléments implantés sont de nature identique à au moins l'un des éléments chimiques formant la couche contrainte (2, 3).
8. Procédé selon l'une des revendications précédentes, dans lequel l'étape de recuit est effectuée dans une gamme de température comprise entre 850 C et 950 C. 10
9. Procédé selon l'une des revendications précédentes, dans lequel l'étape de recuit est effectuée à température constante pour une durée comprise entre deux et quatre heures.
10.Procédé selon l'une des revendications précédentes, dans 15 lequel l'étape de recuit est effectuée sous Argon à la température constante de 900 C pour une durée de trois heures.
11.Procédé selon l'une des revendications précédentes, dans 20 lequel on effectue plusieurs fois de suite l'étape d'implantation suivie de l'étape de recuit, pour traiter plusieurs régions (21, 22) de la couche contrainte (2).
12.Couche contrainte ayant fait l'objet d'un procédé conforme à 25 l'une des revendications précédentes.
13.Tranche de matériau semi-conducteur comprenant au moins une couche contrainte selon la revendication 12. 30
FR0600398A 2006-01-17 2006-01-17 Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur Active FR2896255B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0600398A FR2896255B1 (fr) 2006-01-17 2006-01-17 Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
US11/372,868 US7473620B2 (en) 2006-01-17 2006-03-10 Process for adjusting the strain on the surface or inside a substrate made of a semiconductor material
TW095143800A TWI331362B (en) 2006-01-17 2006-11-27 Process for adjusting the strain on the surface or inside a substrate mad
JP2006333516A JP4951325B2 (ja) 2006-01-17 2006-12-11 半導体材料で作られた基板の表面上または基板内の歪みを調節するプロセス
KR1020060132034A KR100872041B1 (ko) 2006-01-17 2006-12-21 반도체 물질로 만들어진 기판의 표면 또는 내부에서의스트레인 조절 방법
CNB2006101714521A CN100495658C (zh) 2006-01-17 2006-12-27 用于调整由半导体材料制成的基材表面或内部应变的方法
SG200700250-4A SG134255A1 (en) 2006-01-17 2007-01-12 Process for adjusting the strain on the surface or inside a substrate made of a semiconductor material
EP07100648A EP1808886A3 (fr) 2006-01-17 2007-01-17 Procédé d'ajustement de la contrainte d'un substrat en un matériau semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0600398A FR2896255B1 (fr) 2006-01-17 2006-01-17 Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur

Publications (2)

Publication Number Publication Date
FR2896255A1 true FR2896255A1 (fr) 2007-07-20
FR2896255B1 FR2896255B1 (fr) 2008-05-09

Family

ID=36971783

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0600398A Active FR2896255B1 (fr) 2006-01-17 2006-01-17 Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur

Country Status (7)

Country Link
US (1) US7473620B2 (fr)
JP (1) JP4951325B2 (fr)
KR (1) KR100872041B1 (fr)
CN (1) CN100495658C (fr)
FR (1) FR2896255B1 (fr)
SG (1) SG134255A1 (fr)
TW (1) TWI331362B (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282413B2 (ja) * 2008-02-29 2013-09-04 信越半導体株式会社 歪みシリコン層が形成されたシリコンウェーハの製造方法
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
US10347538B2 (en) 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for direct forming stressor, semiconductor device having stressor, and method for forming the same
JP2021082734A (ja) * 2019-11-20 2021-05-27 株式会社デンソー 素子形成ウェハおよびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642106B1 (en) * 2002-05-31 2003-11-04 Advanced Micro Devices, Inc. Method for increasing core gain in flash memory device using strained silicon
US20040038468A1 (en) * 2002-06-20 2004-02-26 Jack Hwang Forming strained source drain junction field effect transistors
US20040126998A1 (en) * 2002-12-27 2004-07-01 Thomas Feudel Semiconductor device having an improved strained surface layer and method of forming a strained surface layer in a semiconductor device
US20040173815A1 (en) * 2003-03-04 2004-09-09 Yee-Chia Yeo Strained-channel transistor structure with lattice-mismatched zone
WO2004095553A2 (fr) * 2003-04-22 2004-11-04 Forschungszentrum Jülich GmbH Procede pour produire une couche contrainte sur un substrat et structure en couches
US20050017309A1 (en) * 2003-03-31 2005-01-27 Weber Cory E. Nitrogen controlled growth of dislocation loop in stress enhanced transistor
US20050029560A1 (en) * 2001-12-14 2005-02-10 Christoph Wasshuber Methods and apparatus for inducing stress in a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778754A (ja) * 1993-01-11 1995-03-20 Fujitsu Ltd イオン注入方法、及びその方法を用いる薄膜の応力制御方法、並びにイオン注入装置
US6067154A (en) 1998-10-23 2000-05-23 Advanced Micro Devices, Inc. Method and apparatus for the molecular identification of defects in semiconductor manufacturing using a radiation scattering technique such as raman spectroscopy
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2004014856A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
US6841457B2 (en) 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
JP4339563B2 (ja) 2002-09-18 2009-10-07 シャープ株式会社 半導体基板の製造方法およびこの方法を用いた半導体装置の製造方法
JP2005072464A (ja) * 2003-08-27 2005-03-17 Sharp Corp 半導体基板の製造方法および半導体装置の製造方法
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density
US20060011906A1 (en) * 2004-07-14 2006-01-19 International Business Machines Corporation Ion implantation for suppression of defects in annealed SiGe layers
TWI253760B (en) * 2004-11-19 2006-04-21 Powerchip Semiconductor Corp Methods of forming gate and flash having thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029560A1 (en) * 2001-12-14 2005-02-10 Christoph Wasshuber Methods and apparatus for inducing stress in a semiconductor device
US6642106B1 (en) * 2002-05-31 2003-11-04 Advanced Micro Devices, Inc. Method for increasing core gain in flash memory device using strained silicon
US20040038468A1 (en) * 2002-06-20 2004-02-26 Jack Hwang Forming strained source drain junction field effect transistors
US20040126998A1 (en) * 2002-12-27 2004-07-01 Thomas Feudel Semiconductor device having an improved strained surface layer and method of forming a strained surface layer in a semiconductor device
US20040173815A1 (en) * 2003-03-04 2004-09-09 Yee-Chia Yeo Strained-channel transistor structure with lattice-mismatched zone
US20050017309A1 (en) * 2003-03-31 2005-01-27 Weber Cory E. Nitrogen controlled growth of dislocation loop in stress enhanced transistor
WO2004095553A2 (fr) * 2003-04-22 2004-11-04 Forschungszentrum Jülich GmbH Procede pour produire une couche contrainte sur un substrat et structure en couches

Also Published As

Publication number Publication date
SG134255A1 (en) 2007-08-29
FR2896255B1 (fr) 2008-05-09
JP2007227887A (ja) 2007-09-06
JP4951325B2 (ja) 2012-06-13
CN100495658C (zh) 2009-06-03
US7473620B2 (en) 2009-01-06
KR100872041B1 (ko) 2008-12-05
CN101005033A (zh) 2007-07-25
TWI331362B (en) 2010-10-01
KR20070076417A (ko) 2007-07-24
TW200733204A (en) 2007-09-01
US20070166968A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
EP0801419B1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
EP0760162B1 (fr) Procede de realisation d'une structure a faible taux de dislocations comprenant une couche d'oxyde enterree dans un substrat
EP3420583B1 (fr) Support pour une structure semi-conductrice
EP3365927B1 (fr) Structure composite et procédé de fabrication associé
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
EP1523771B1 (fr) Procede de transfert d'une couche mince electriquement active.
FR2896255A1 (fr) Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
WO2014207184A1 (fr) Procédé de transfert d'une couche mince avec apport d'énergie thermique à une zone fragilisée via une couche inductive
EP2782118A1 (fr) Procédé de formation d'une couche de silicium contraint
Kucheyev et al. The effects of ion mass, energy, dose, flux and irradiation temperature on implantation disorder in GaN
FR3041145A1 (fr) Procede de realisation d'une structure de canal de transistor en contrainte uni-axiale
FR2938376A1 (fr) Procede de preparation d'une couche de monosiliciure de nickel nisi sur un substrat en silicium
EP3783642A1 (fr) Procédé de guérison d'une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser
EP1808886A2 (fr) Procédé d'ajustement de la contrainte d'un substrat en un matériau semi-conducteur
FR2941816A1 (fr) Methode de caracterisation d'un procede d'implantation ionique.
EP4030467A1 (fr) Procédé de collage direct hydrophile de substrats
FR2918792A1 (fr) Procede de traitement de defauts d'interface dans un substrat.
WO2006103256A1 (fr) Procede de fabrication de substrat, et substrat
FR3058561A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3116943A1 (fr) Substrat donneur pour le transfert d’une couche mince et procede de transfert associe
FR2930674A1 (fr) Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique
Norris et al. A TEM study of Ge-on-(111) Si structures for potential use in high performance PMOS device technology
EP1440467A2 (fr) Procede de caracterisation d'une etape d'implantation dans un substrat
FR2799049A1 (fr) Procede pour empecher la diffusion de bore dans un silicium par implantation ionique de carbone
EP1628332A2 (fr) Elément en couches minces et procédé de fabrication associé

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19