FR2882204A1

FR2882204A1 - Broadband microwave monolithic integrated circuit amplifier circuit for optical telecommunication application, has short-circuit series resistor of gate of each polarization transistor of polarization cell with its source integrated to cell

Info

Publication number: FR2882204A1
Application number: FR0501434A
Authority: FR
Inventors: Regis Claveau; M Hamed Drissi; Robert Soares
Original assignee: DA LightCom
Current assignee: DA LightCom
Priority date: 2005-02-11
Filing date: 2005-02-11
Publication date: 2006-08-18

Abstract

The circuit has a polarization cell with polarization transistors connected between a supply and an output line (LD) of an amplification cell between an output and a termination end of the line. A short-circuit series resistor (CCR) of a gate (Gpol) of each transistor with its source (Spol) is integrated to the polarization cell, and has a resistive value between 1 Ohm and 100 Ohm. An independent claim is also included for a polarization circuit.

Description

L'invention concerne un circuit amplificateur large bande et un circuitThe invention relates to a wideband amplifier circuit and a circuit

pour sa polarisation.for its polarization.

Un domaine de l'invention est les amplificateurs intégrés MMIC (Circuit Intégré Monolithique Hyperfréquence) et plus particulièrement les 5 amplificateurs distribués. One field of the invention is integrated amplifiers MMIC (Microwave Monolithic Integrated Circuit) and more particularly distributed amplifiers.

Ces circuits doivent permettre d'amplifier des signaux sur une très large bande de fréquence, pouvant aller jusqu'à 100 GHz, et sont généralement utilisés dans des applications de télécommunications optiques. These circuits must amplify signals over a very wide frequency band, up to 100 GHz, and are generally used in optical telecommunications applications.

La figure 1 représente un exemple d'amplificateur distribué. Un tel amplificateur comprend une succession de transistors d'amplification connectés entre deux lignes de transmissions: une ligne LG de grille et une ligne LD de drain. Le signal à amplifier est amené à l'extrémité E d'entrée de la ligne de grille LG de l'amplificateur distribué AD, dont l'autre extrémité est reliée à une terminaison d'impédance RG, tandis que la ligne de drain LD comporte une extrémité OUT de sortie du signal amplifié, connectée à une charge ZL et a son autre extrémité 3 reliée à une terminaison d'impédance RD. Figure 1 shows an example of distributed amplifier. Such an amplifier comprises a succession of amplification transistors connected between two transmission lines: an LG gate line and a drain line LD. The signal to be amplified is fed to the input end E of the gate line LG of the distributed amplifier AD, the other end of which is connected to an impedance termination RG, while the drain line LD comprises an output OUT end of the amplified signal, connected to a load ZL and at its other end 3 connected to an impedance termination RD.

Les transistors d'amplification distribués présentent l'avantage de contourner les limitations en fréquence des amplificateurs classiques. Dans un amplificateur distribué, on profite de l'addition de transconductances de cellules amplificatrices mise en parallèle entre des lignes conductrices. On compense ainsi l'effet des capacités d'entrée et de sortie des cellules amplificatrices. Ces capacités sont intégrées avec les inductances des lignes conductrices qui relient les cellules amplificatrices pour former des lignes de transmission artificielles large bande LD et LG. Pour une adaptation idéale en entrée et en sortie et ainsi éviter des phénomènes de réflexion et d'ondulation, les impédances des terminaisons, respectivement 2882204 2 RG et RD, doivent avoir la même valeur que l'impédance caractéristique de leur ligne de transmission artificielle respective. Distributed amplification transistors have the advantage of circumventing the frequency limitations of conventional amplifiers. In a distributed amplifier, it is advantageous to add transconductances of amplifying cells placed in parallel between conductive lines. This compensates for the effect of the input and output capacitors of the amplifying cells. These capabilities are integrated with the inductances of the conductive lines that connect the amplifying cells to form LD and LG broadband artificial transmission lines. For an ideal input and output adaptation and thus to avoid reflection and ripple phenomena, the impedances of the terminations, respectively 2882204 2 RG and RD, must have the same value as the characteristic impedance of their respective artificial transmission line. .

L'un des problèmes posés par ces amplificateurs distribués concerne la polarisation en tension et en courant continus de chacune des cellules amplificatrices réparties le long des deux lignes de transmission artificielles. One of the problems posed by these distributed amplifiers concerns the voltage and DC bias of each of the amplifying cells distributed along the two artificial transmission lines.

Ainsi qu'illustré sur la figure 2, une solution de l'art antérieur est d'amener la tension de polarisation et le courant continu nécessaire au fonctionnement de l'amplificateur distribué, par un circuit situé à l'extérieur du circuit intégré MMIC. Ce circuit de polarisation Tb comprend une série de self-inductances Lb connectées à une source de tension Vpol pour amener la tension et le courant continus sur la ligne de transmission artificielle de drain LD de l'amplificateur distribué AD sans court-circuiter la composante fréquentielle du courant, ainsi qu'une capacité de liaison Clc dont le rôle est d'assurer une bonne isolation par rapport à la tension continue de polarisation toute en assurant la transmission de la composante fréquentielle vers la charge ZL extérieure. Dans ce cas l'amplificateur est polarisé à partir de la sortie OUT de la ligne artificielle de drain LD. As illustrated in FIG. 2, a solution of the prior art is to bring the bias voltage and the DC current required for the operation of the distributed amplifier, by a circuit located outside the integrated circuit MMIC. This bias circuit Tb comprises a series of inductors Lb connected to a voltage source Vpol for bringing the DC voltage and current onto the artificial LD drain line of the distributed amplifier AD without short-circuiting the frequency component current, as well as a connection capacity Clc whose role is to ensure good insulation with respect to the DC bias voltage while ensuring the transmission of the frequency component to the external load ZL. In this case the amplifier is biased from the output OUT of the artificial drain line LD.

La principale difficulté est la réalisation d'un tel dispositif sur une très large bande de fréquences (20kHz à 100GHz), avec des contraintes de courant élevé, de faibles pertes RF et de bons coefficients de réflexion. En outre, le circuit de polarisation Tb est encombrant, ce qui pose problème pour son intégration dans des boîtiers de faibles dimensions nécessaires pour la montée en fréquence ou dans,des boîtiers conçus pour un montage en surface. The main difficulty is the realization of such a device over a very wide frequency band (20kHz to 100GHz), with high current constraints, low RF losses and good reflection coefficients. In addition, the bias circuit Tb is cumbersome, which poses a problem for its integration in small housings necessary for the rise in frequency or in housings designed for surface mounting.

Pour pallier ces inconvénients, une autre solution de l'art antérieur consiste à polariser l'amplificateur distribué AD à travers la terminaison RD de la ligne de sortie LD, selon la figure 3. Cette solution permet à la fois d'assurer les besoins d'une bonne terminaison de cette ligne et de polariser correctement l'amplificateur. Toutefois, pour des applications demandant une forte puissance de sortie, l'amplificateur distribué exige une tension de polarisation élevée et un courant continu important. Il s'ensuit des 2882204 3 problèmes de forte dissipation thermique de la résistance RD, et une forte capacité parasite apportée par les contacts ohmiques de la résistance RD, qui, à haute fréquence, modifie le comportement purement résistif de la terminaison. La polarisation des étages amplificateurs est dans ce cas dégradée et l'adaptation de l'impédance en sortie de l'amplificateur distribué AD n'est plus assurée. To overcome these disadvantages, another solution of the prior art is to polarize the distributed amplifier AD through the termination RD of the output line LD, according to Figure 3. This solution allows both to meet the needs of a good termination of this line and correctly polarize the amplifier. However, for applications requiring high output power, the distributed amplifier requires a high bias voltage and a large DC current. This results in problems of high heat dissipation of the resistance RD, and a high parasitic capacitance provided by ohmic contacts of the resistance RD, which, at high frequency, modifies the purely resistive behavior of the termination. In this case, the biasing of the amplifier stages is degraded and the impedance matching at the output of the distributed amplifier AD is no longer ensured.

Une autre solution de l'art antérieur, décrite dans le document EP-A-1 388 935 et représentée à la figure 4, est d'utiliser une charge active 200 pour à la fois réaliser la terminaison de la ligne de drain de la cellule d'amplification distribuée 100 et polariser cette cellule d'amplification distribuée 100. Cette charge active 2C)0 permet de maintenir les conditions de polarisation de cette cellule d'amplification distribuée 100, tout en conservant l'impédance Zca de la charge active égale à une impédance stable de la terminaison de la ligne de drain, indépendamment du courant qui traverse la charge active. Cette charge active 200, incluant des transistors T2 qui jouent le rôle de sources de courant, est connectée entre une alimentation Vdd et la ligne de transmission artificielle de drain LD de l'amplificateur distribué AD. Les grilles G2 de ces transistors T2 sont reliées à un pont diviseur R1 R2 de manière à fixer leur potentiel de grille. La grille G2 et la source S2 des transistors T2 de la charge active 200 sont par ailleurs reliées entre elles par l'intermédiaire d'au moins un condensateur Cl avec ou sans résistance RC1 en série. Le fait de fixer le potentiel de grille des transistors T2 de la charge active 200 et de laisser flottant le potentiel de leur source S2 permet d'assurer que la tension drain -source des transistors T2 de la charge active CAG soit toujours supérieure à leur tension de saturation, quelle que soit la valeur du courant Ips1 traversant l'amplificateur. Another solution of the prior art, described in document EP-A-1 388 935 and represented in FIG. 4, is to use an active load 200 to simultaneously carry out the termination of the drain line of the cell. distributed amplification 100 and polarize this distributed amplification cell 100. This active charge 2C) 0 makes it possible to maintain the polarization conditions of this distributed amplification cell 100, while keeping the impedance Zca of the active load equal to a stable impedance of the termination of the drain line, regardless of the current flowing through the active load. This active load 200, including transistors T2 which act as current sources, is connected between a power supply Vdd and the artificial transmission line LD drain of the distributed amplifier AD. The gates G2 of these transistors T2 are connected to a divider bridge R1 R2 so as to fix their gate potential. The gate G2 and the source S2 of the transistors T2 of the active load 200 are, moreover, connected to each other via at least one capacitor C1 with or without resistor RC1 in series. Setting the gate potential of the transistors T2 of the active load 200 and floating the potential of their source S2 makes it possible to ensure that the drain-source voltage of the transistors T2 of the active load CAG is always greater than their voltage. saturation irrespective of the value of the current Ips1 passing through the amplifier.

La mise en oeuvre d'une telle charge active est compliquée, du fait des nombreuses exigences auxquelles celle-ci doit satisfaire. En particulier, il est difficile de maintenir la condition sur Zca à hautes fréquences. Il y a en effet à hautes fréquences un problème de désadaptation en sortie de l'amplificateur. The implementation of such an active load is complicated, because of the many requirements that it must meet. In particular, it is difficult to maintain the condition on Zca at high frequencies. There is indeed at high frequencies a problem of mismatch at the output of the amplifier.

Une autre solution de l'état de la technique, selon de document US-A-6 788 148 consiste à connecter à la ligne de drain un réseau de terminaison dépendant de la fréquence, comprenant des résistances et des capacités, et de polariser les transistors d'amplification par des sources de courant distribuées le long de la ligne de drain. Ces sources de courant comprennent des transistors de polarisation connectés entre une alimentation et la ligne de drain. Another solution of the state of the art, according to US-A-6 788 148, is to connect a frequency-dependent termination network to the drain line, comprising resistors and capacitors, and to polarize the transistors. amplification by current sources distributed along the drain line. These current sources include bias transistors connected between a power supply and the drain line.

Toutefois, ces sources de courant ne sont pas idéales et présentent l'inconvénient d'apporter leur propre impédance en parallèle au réseau de terminaison sur la ligne de drain. Il est ainsi également très difficile de maintenir une impédance constante en fonction de la fréquence sur la ligne de drain. L'impédance parallèle des sources de courant chute en hautes fréquences, ce qui crée des pertes en hautes fréquences sur la ligne de drain. However, these current sources are not ideal and have the disadvantage of bringing their own impedance in parallel with the termination network on the drain line. It is thus also very difficult to maintain a constant impedance as a function of the frequency on the drain line. The parallel impedance of the current sources drops at high frequencies, which creates high frequency losses on the drain line.

L'invention vise à obtenir un circuit amplificateur large bande et un circuit pour sa polarisation, qui pallient les inconvénients de l'état de la technique et qui ait une polarisation en tension et courant continus adéquate, tout en diminuant les pertes à hautes fréquences. The object of the invention is to obtain a broadband amplifier circuit and a circuit for its polarization, which alleviates the drawbacks of the state of the art and which has an adequate DC voltage and current bias, while reducing losses at high frequencies.

A cet effet, un premier objet de l'invention est un circuit amplificateur 20 large bande, comprenant une cellule d'amplification distribuée, la cellule d'amplification comprenant plusieurs transistors d'amplification connectés distributivement entre une ligne de sortie et une ligne d'entrée, la ligne d'entrée ayant une entrée de signal large bande à amplifier, 25 la ligne de sortie ayant une sortie de signal large bande amplifié et une extrémité opposée de terminaison, au moins une cellule de polarisation des transistors d'amplification, comportant au moins un transistor de polarisation, étant connectée entre une alimentation et la ligne de sortie de la cellule d'amplification entre sa sortie et son extrémité opposée de terminaison, caractérisé en ce que l'extrémité de terminaison de la ligne de sortie est connectée à une résistance de terminaison, une résistance série de court-circuit de la grille du transistor de polarisation à sa source est intégrée à la cellule de polarisation, cette résistance série de court-circuit ayant une valeur résistive comprise entre un Ohm et cent Ohm. For this purpose, a first object of the invention is a broadband amplifier circuit comprising a distributed amplification cell, the amplification cell comprising a plurality of amplification transistors connected distributively between an output line and a line of amplification. input, the input line having a broadband signal input to be amplified, the output line having an amplified wideband signal output and an opposite terminating end, at least one bias cell of the amplification transistors, comprising at least one bias transistor being connected between a power supply and the output line of the amplification cell between its output and its opposite end of termination, characterized in that the termination end of the output line is connected to a terminating resistor, a series short-circuit resistance of the gate of the bias transistor at its source is integrated into the polarization cell, this short-circuit series resistor having a resistive value of between one Ohm and one hundred Ohm.

Grâce à l'invention, la grille et la source des transistors de polarisation sont court-circuitées par la résistance série à toutes fréquences, et notamment à hautes fréquences. Thanks to the invention, the gate and the source of the polarization transistors are short-circuited by the series resistor at all frequencies, and especially at high frequencies.

Au contraire, dans l'état de la technique, la grille et la source des transistors de polarisation sont reliées entre elles par un simple conducteur de court-circuit. Or, si un tel conducteur de court-circuit se comporte comme une impédance nulle en basse fréquences, ce conducteur a un effet selfique en hautes fréquences et fait apparaître une impédance élevée entre la grille et la source des transistors de polarisation, qui fait chuter l'impédance drain - source de chaque transistor de polarisation, alors semblable à une conductance élevée, sur la ligne de sortie et crée des pertes indésirables de l'amplificateur à hautes fréquences. On the contrary, in the state of the art, the gate and the source of the polarization transistors are interconnected by a single short-circuit conductor. However, if such a short-circuit conductor behaves like a zero impedance at low frequencies, this conductor has an inductive effect at high frequencies and reveals a high impedance between the gate and the source of the polarization transistors, which causes the The drain-source impedance of each bias transistor, then similar to a high conductance, on the output line and creates unwanted losses of the high frequency amplifier.

Au contraire, l'invention permet de maintenir en hautes fréquences une tension proche de zéro et constante au travers de la résistance série entre la grille et la source des transistors de polarisation et donc de ne plus faire intervenir la transconductance gm (gm = clos/aVGS) dans l'impédance drain source à ces fréquences, car les variations de la tension grille source VAS ne sont plus possibles, et donc de maintenir grande l'impédance parallèle drain - source de chaque transistor de polarisation sur la ligne de sortie. De ce fait, chaque cellule de polarisation perturbe peu le fonctionnement de l'amplificateur distribué, car on évite les pertes supplémentaires sur la ligne de sortie. On the contrary, the invention makes it possible to maintain, at high frequencies, a voltage close to zero and constant across the series resistance between the gate and the source of the polarization transistors and thus to no longer involve the transconductance gm (gm = close / aVGS) in the source drain impedance at these frequencies, since the variations of the source gate voltage VAS are no longer possible, and thus to keep the drain-source parallel impedance of each bias transistor on the output line large. As a result, each polarization cell hardly disturbs the operation of the distributed amplifier, because it avoids the additional losses on the output line.

Par exemple, la résistance série de court-circuit remplace au moins 30 en partie la longueur d'un tronçon de conducteur intégré à la cellule de polarisation et allant de la source vers la grille du transistor de polarisation. For example, the short-circuit series resistor at least partially replaces the length of a conductor section integrated with the bias cell and from the source to the gate of the bias transistor.

2882204 6 Suivant un mode de réalisation de l'invention, le circuit série entre la source et la grille du transistor de polarisation ne comporte que la résistance série de court-circuit. According to one embodiment of the invention, the series circuit between the source and the gate of the bias transistor comprises only the series short-circuit resistance.

Suivant un autre mode de réalisation de l'invention, le circuit série 5 entre la source et la grille du transistor de polarisation comporte, en série avec la résistance série de court-circuit, un condensateur, la grille du transistor de polarisation de la cellule de polarisation est reliée au noeud d'un pont diviseur de tension, entre les extrémités duquel est appliquée une tension de contrôle du courant de polarisation fourni par le transistor de polarisation. According to another embodiment of the invention, the series circuit 5 between the source and the gate of the bias transistor comprises, in series with the short-circuit series resistor, a capacitor, the gate of the polarization transistor of the cell. polarization is connected to the node of a voltage divider bridge, between the ends of which is applied a control voltage of the bias current provided by the bias transistor.

Par exemple, dans ce mode de réalisation, le condensateur est intégré à la cellule de polarisation en série avec la résistance série de courtcircuit entre la grille et la source du transistor de polarisation. For example, in this embodiment, the capacitor is integrated with the bias cell in series with the short circuit series resistance between the gate and the source of the bias transistor.

Par exemple, plusieurs cellules de polarisation, comportant chacune 15 au moins un transistor de polarisation, sont prévues, et le pont diviseur de tension est commun aux transistors de polarisation. For example, a plurality of bias cells, each having at least one bias transistor, are provided, and the voltage divider bridge is common to the bias transistors.

Par exemple, une résistance est prévue entre la grille du transistor de polarisation et le noeud du pont diviseur de tension. For example, a resistor is provided between the gate of the bias transistor and the node of the voltage divider bridge.

Suivant un autre mode de réalisation de l'invention, la cellule de polarisation comporte entre l'alimentation et la ligne de sortie de la cellule d'amplification et en cascade avec le premier transistor de polarisation dont la grille est connectée à la source par la résistance série de court-circuit, au moins un autre transistor de polarisation, dont la grille est reliée à la grille du premier transistor de polarisation par une autre résistance série de court-circuit, ayant une valeur résistive comprise entre 1 Ohm et 100 Ohm. According to another embodiment of the invention, the polarization cell comprises between the power supply and the output line of the amplification cell and in cascade with the first polarization transistor whose gate is connected to the source by the short-circuit series resistor, at least one other bias transistor, whose gate is connected to the gate of the first bias transistor by another short-circuit series resistor, having a resistive value of between 1 Ohm and 100 Ohm.

Suivant une caractéristique de l'invention, la cellule de polarisation comporte plusieurs desdits transistors de polarisation en cascade entre l'alimentation et la ligne de sortie de la cellule d'amplification. According to a characteristic of the invention, the polarization cell comprises several of said bias transistors in cascade between the power supply and the output line of the amplification cell.

Suivant un mode de réalisation de l'invention, la résistance série de court-circuit a une valeur résistive R comprise entre 1 Ohm et 10 Ohm. Suivant une caractéristique de l'invention, la résistance de terminaison de la ligne de sortie est fixe. According to one embodiment of the invention, the short-circuit series resistor has a resistive value R of between 1 Ohm and 10 Ohm. According to one characteristic of the invention, the termination resistance of the output line is fixed.

2882204 7 Suivant un mode de réalisation de l'invention, la ligne de sortie a une impédance caractéristique prescrite et la résistance de terminaison de la ligne de sortie est une résistance de valeur fixe, supérieure à ladite impédance caractéristique prescrite, réelle positive. According to one embodiment of the invention, the output line has a prescribed characteristic impedance and the termination resistor of the output line is a fixed value resistor, greater than said prescribed characteristic, actual positive impedance.

Suivant un mode de réalisation de l'invention, la résistance de terminaison de la ligne de sortie a une valeur comprise entre 1,5.Zc et 10.Zc, où Zc est la valeur de l'impédance caractéristique prescrite de la ligne de sortie. According to one embodiment of the invention, the termination resistance of the output line has a value between 1.5.Zc and 10.Zc, where Zc is the value of the characteristic characteristic impedance of the output line. .

Suivant une caractéristique, pouvant être protégée indépendamment de ce qui précède, un circuit de détection de puissance du signal large bande de la ligne de sortie, comportant une sortie de mesure de la puissance du signal large bande, distincte de la sortie de signal large bande amplifié de la ligne de sortie, est incorporé à la cellule de polarisation. According to a characteristic, which can be protected independently of the foregoing, a wideband signal power detection circuit of the output line, having a wideband signal power output, separate from the broadband signal output amplified from the output line, is incorporated in the polarization cell.

Suivant une caractéristique, le circuit de détection de puissance du signal large bande est connecté à la source d'au moins un transistor de polarisation de la cellule de polarisation. According to one characteristic, the power detection circuit of the broadband signal is connected to the source of at least one biasing transistor of the polarization cell.

Par exemple, le circuit de détection de puissance du signal large bande comporte un point de liaison à la ligne de sortie, connecté à une extrémité d'une résistance série, dont l'autre extrémité est reliée à une première extrémité d'au moins un moyen formant diode, dont la deuxième extrémité est reliée à un étage redresseur, apte à fournir une composante continue de mesure de la puissance du signal large bande sur la sortie de mesure. For example, the broadband signal power detection circuit has a connection point at the output line connected to one end of a series resistor, the other end of which is connected to a first end of at least one diode means, the second end of which is connected to a rectifier stage, capable of providing a DC component for measuring the power of the broadband signal on the measurement output.

Par exemple, un moyen d'interruption/passage du courant, apte à 25 être commandé par un conducteur, est prévu entre la résistance série du circuit de détection de puissance du signal large bande et son moyen formant diode. For example, a driver-controllable current interruption / passage means is provided between the series resistance of the wideband signal power detection circuit and its diode means.

Par exemple, la sortie de mesure de la puissance du signal large bande est reliée à une entrée d'un amplificateur différentiel, dont l'autre entrée est reliée à la sortie de mesure d'un circuit de détection d'une tension continue de référence, qui a le même circuit que le circuit de 2882204 8 détection de puissance du signal large bande, afin de compenser la température. For example, the measurement output of the power of the broadband signal is connected to an input of a differential amplifier, whose other input is connected to the measurement output of a reference DC voltage detection circuit. , which has the same circuit as the 2882204 8 power detection circuit of the broadband signal, to compensate for the temperature.

Par exemple, une pluralité desdites cellules de polarisation est prévue, et le circuit de détection de puissance du signal large bande est 5 intégré à l'une des cellules de polarisation. For example, a plurality of said bias cells are provided, and the broadband signal power detection circuit is integrated with one of the bias cells.

Suivant une caractéristique, le circuit de détection de puissance du signal large bande est prévu sur la cellule de polarisation, située à proximité de la sortie de signal large bande amplifié. According to one characteristic, the broadband signal power detection circuit is provided on the bias cell, located near the amplified broadband signal output.

Un deuxième objet de l'invention est un circuit de polarisation, 10 comportant une ligne de transmission large bande, connectée à au moins une cellule de fourniture d'un courant de polarisation comportant au moins un transistor de polarisation connecté entre un plot d'alimentation et la ligne de transmission, caractérisé en ce que il est intégré sur une puce et comporte: - un plot de connexion de la ligne de transmission pour la fourniture à l'extérieur des courants de polarisation, - un plot de sortie vers l'extérieur de la puce d'un signal large bande, qui est relié à la ligne de transmission, et - une résistance série de court-circuit de la grille du transistor de polarisation à sa source, intégrée à la cellule de polarisation, cette résistance série de court-circuit ayant une valeur résistive R comprise entre 1 Ohm et 100 Ohm. A second object of the invention is a bias circuit, comprising a broadband transmission line, connected to at least one polarization current supplying cell comprising at least one polarization transistor connected between a power supply pad. and the transmission line, characterized in that it is integrated on a chip and comprises: - a connection pad of the transmission line for the supply of polarization currents to the outside, - an outward exit pin of the chip of a broadband signal, which is connected to the transmission line, and - a series short-circuit resistance of the gate of the bias transistor at its source, integrated in the polarization cell, this series resistance of short circuit having a resistive value R of between 1 Ohm and 100 Ohm.

Suivant une caractéristique, pouvant être protégée indépendamment, le circuit de polarisation est caractérisé en ce qu'un circuit de détection de puissance de signal large bande, connecté à la ligne de transmission et comportant un plot de sortie vers l'extérieur d'une mesure de la puissance du signal large bande de la ligne de transmission, distinct du plot de sortie de signal large de la ligne de transmission, est incorporé à la cellule de fourniture d'un courant de polarisation. According to one characteristic, which can be independently protected, the bias circuit is characterized in that a wideband signal power detection circuit, connected to the transmission line and having an output pin towards the outside of a measurement the power of the broadband signal of the transmission line, distinct from the broad signal output pad of the transmission line, is incorporated in the polarization supply cell.

2882204 9 L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif en référence aux dessins annexés, sur lesquels: - les figures 1, 2, 3 et 4 représentent des premier, deuxième, 5 troisième et quatrième circuits amplificateurs de l'état de la technique, - la figure 5 représente un mode de réalisation d'un circuit amplificateur suivant l'invention, - la figure 6 représente une partie du circuit de polarisation du circuit amplificateur selon la figure 6, - la figure 7 représente une autre partie du circuit de polarisation du circuit amplificateur selon la figure 6, la figure 8 représente une variante du circuit de polarisation de la figure 6, - la figure 9 représente un schéma équivalent du circuit de 15 polarisation des figures 5, 6, 7 et 8, - la figure 10 représente un mode de réalisation d'un circuit de détection de puissance du circuit amplificateur suivant l'invention, - la figure 11 représente un autre mode de réalisation du circuit de détection de puissance du circuit amplificateur suivant l'invention, - la figure 12 représente une partie du circuit de polarisation suivant l'invention, avec le circuit de détection de puissance selon la figure 10, - la figure 13 représente une partie du circuit de polarisation suivant l'invention, avec le circuit de détection de puissance selon la figure 11, - la figure 14 représente un autre mode de réalisation du circuit de détection de puissance du circuit amplificateur suivant l'invention,, - la figure 15a représente une variante du circuit de polarisation suivant l'invention, - la figure 15b représente une partie du circuit de polarisation selon la figure 15a avec le circuit de détection de puissance selon la figure 10, - la figure 15c représente une partie du circuit de polarisation selon la figure 15a avec le circuit de détection de puissance selon la figure 11, 2882204 10 - la figure 15d représente un mode de réalisation du circuit amplificateur suivant l'invention, avec le circuit de polarisation selon la figure 15b, - la figure 16a représente une autre variante du circuit de polarisation 5 suivant l'invention, - la figure 16b représente une partie du circuit de polarisation selon la figure 16a avec le circuit de détection de puissance selon la figure 10 disposé selon une première manière, - la figure 16c représente une partie du circuit de polarisation selon la 10 figure 16a avec le circuit de détection de puissance selon la figure 10 disposé selon une deuxième manière, - la figure 16d un mode de réalisation du circuit amplificateur suivant l'invention, avec le circuit de polarisation selon la figure 16b, - la figure 17a représente une autre variante du circuit de polarisation 15 suivant l'invention, - la figure 17b représente une partie du circuit de polarisation selon la figure 17a avec le circuit de détection de puissance selon la figure 10 disposé selon une première manière, - la figure 17c représente une partie du circuit de polarisation selon la 20 figure 17a avec le circuit de détection de puissance selon la figure 10 disposé selon une deuxième manière, - la figure 17d représente un mode de réalisation du circuit amplificateur suivant l'invention, avec le circuit de polarisation selon la figure 17b, - la figure 18 représente un mode de réalisation du circuit amplificateur suivant l'invention, et la figure 19 représente un circuit indépendant de polarisation. The invention will be better understood on reading the description which follows, given solely by way of non-limiting example with reference to the accompanying drawings, in which: FIGS. 1, 2, 3 and 4 represent first, second, fifth and fourth amplifying circuits of the state of the art, - Figure 5 shows an embodiment of an amplifier circuit according to the invention, - Figure 6 shows a portion of the bias circuit of the amplifier circuit according to FIG. 6 shows another part of the bias circuit of the amplifier circuit according to FIG. 6, FIG. 8 represents a variant of the bias circuit of FIG. 6, FIG. 9 represents an equivalent circuit diagram of FIG. 5, 6, 7 and 8, FIG. 10 shows an embodiment of a power detection circuit of the amplifier circuit according to the invention, FIG. In another embodiment of the power detection circuit of the amplifier circuit according to the invention, FIG. 12 represents a part of the polarization circuit according to the invention, with the power detection circuit according to FIG. FIG. 13 represents a part of the bias circuit according to the invention, with the power detection circuit according to FIG. 11; FIG. 14 represents another embodiment of the power detection circuit of the amplifier circuit according to the invention, FIG. 15a shows a variant of the polarization circuit according to the invention; FIG. 15b represents a portion of the bias circuit according to FIG. 15a with the power detection circuit according to FIG. 10; FIG. part of the bias circuit according to FIG. 15a with the power detection circuit according to FIG. 11, FIG. 15d represents a transmission mode of FIG. According to the invention, with the biasing circuit according to FIG. 15b, FIG. 16a shows another variant of the polarization circuit according to the invention; FIG. 16b represents a portion of the bias circuit according to FIG. FIG. 16a with the power detection circuit according to FIG. 10 arranged in a first manner; FIG. 16c represents a portion of the bias circuit according to FIG. 16a with the power detection circuit according to FIG. FIG. 16d, an embodiment of the amplifier circuit according to the invention, with the bias circuit according to FIG. 16b; FIG. 17a represents another variant of the bias circuit 15 according to the invention; FIG. represents a part of the bias circuit according to FIG. 17a with the power detection circuit according to FIG. FIG. 17c shows part of the bias circuit according to FIG. 17a with the power detection circuit according to FIG. 10 arranged in a second way; FIG. 17d represents an embodiment of the amplifying circuit according to FIG. In the invention, with the bias circuit according to FIG. 17b, FIG. 18 represents an embodiment of the amplifier circuit according to the invention, and FIG. 19 represents an independent bias circuit.

A la figure 5, le circuit 1 d'amplification large bande comporte deux lignes de transmission, à savoir respectivement une ligne LD de drain et une ligne LG de grille. La ligne LD de drain relie les drains D des transistors Ti, T2, ...Tn d'amplification, tandis que la ligne LG de grille relie les grilles G des transistors Ti, T2, ... Tn d'amplification, ces transistors Ti, T2, ... Tn 2882204 11 d'amplification étant distribués le long de la ligne LD de drain et de la ligne LG de grille (n) pour former une cellule AMP d'amplification, en ayant leur source S reliée à la masse. In FIG. 5, the broadband amplification circuit 1 comprises two transmission lines, namely respectively a drain line LD and a gate line LG. The drain line LD connects the drains D of the amplification transistors Ti, T2,... Tn, while the gate line LG connects the gates G of the amplification transistors Ti, T2,... Tn, these transistors T1, T2, ..... amplification are distributed along the drain line LD and the gate line LG (n) to form an AMP amplification cell, having their source S connected to the mass.

La ligne LG de grille comporte à une première extrémité, proche d'un premier transistor T1 d'amplification, une entrée E destinée à recevoir un signal fréquentiel (dynamique, c'est-à-dire variant dans le temps) large bande à amplifier. La ligne LG de grille est également appelée ligne LG d'entrée. La deuxième extrémité 2 de la ligne LG de grille est reliée à une impédance Rg de fermeture du circuit d'entrée, résistive, connectée à la l0 masse et qui peut par exemple être reliée à une source extérieure de tension continue Vgg de polarisation des grilles G des transistors Ti, T2, ...Tn d'amplification, cette source extérieure Vgg étant connectée en parallèle à une capacité Cgg de découplage. The gate line LG comprises at a first end, close to a first amplification transistor T1, an input E intended to receive a frequency signal (dynamic, that is to say, varying over time) broadband to amplify . The LG grid line is also called LG line input. The second end 2 of the gate line LG is connected to an impedance Rg of closing the input circuit, resistive, connected to the ground 10 and which can for example be connected to an external source of DC voltage Vgg of polarization of the grids G amplifiers Ti, T2, ... Tn amplification, this external source Vgg being connected in parallel to a capacitance Cgg decoupling.

A proximité du dernier transistor Tn d'amplification le long de la ligne LG de grille, la ligne LD de drain comporte une extrémité de sortie OUT, destinée à être connectée à une charge ZL de sortie extérieure devant recevoir le signal d'entrée amplifié, tandis que l'autre extrémité 3 de la ligne LD de drain, proche du premier transistor T1, est appelée extrémité 3 de terminaison. La ligne LD de drain est également appelée ligne LD de sortie. Near the last amplification transistor Tn along the gate line LG, the drain line LD has an output end OUT intended to be connected to an external output load ZL to receive the amplified input signal. while the other end 3 of the drain line LD, close to the first transistor T1, is called the termination end 3. The drain line LD is also called the output LD line.

En outre, les transistors T1, T2, ...Tn d'amplification de la cellule AMP d'amplification sont alimentés en courant continu IDS drain -source par des moyens POL de polarisation comportant une ou plusieurs cellules Cssl, ..., Cssm de polarisation (m étant supérieur ou égal à 1), reliées à la ligne LD de drain. Ces cellules Cssl, ..., Cssm de polarisation sont désignées d'une manière générale cellules Css de polarisation dans ce qui suit. Les cellules Css de polarisation sont réalisées clans un circuit intégré POL, qui fait partie de la même puce que le circuit intégré de l'amplificateur distribué AMP, ou qui forme une puce POL différente de celle du circuit intégré de l'amplificateur distribué AMP et qui est connectée à cette dernière. In addition, the amplification amplification cell amplifier transistors T1, T2,... Tn are supplied with IDS source-drain direct current by pol polarization means comprising one or more Cssl cells, ..., Cssm polarization (m being greater than or equal to 1), connected to the drain line LD. These cells Cssl, ..., Cssm polarization are generally designated Css polarization cells in the following. The polarization Css cells are realized in an integrated circuit POL, which is part of the same chip as the integrated circuit of the distributed amplifier AMP, or which forms a chip POL different from that of the integrated circuit of the distributed amplifier AMP and who is connected to it.

Les cellules Css de polarisation ne forment pas la terminaison de la ligne LD de drain et sont distinctes de la résistance Rd de terminaison 2882204 12 prévue dans le circuit comme impédance de terminaison en dynamique à l'extrémité 3 de la ligne LD de drain. Une capacité série de découplage du courant continu, non représentée, peut être connectée en série avec la résistance Rd, cette capacité de découplage étant équivalente à un courtcircuit pour un signal fréquentiel. De même, une capacité série de découplage du courant continu, peut être connectée en série avec la résistance Rg. Les cellules Css de polarisation sont reliées à la ligne LD de drain entre son extrémité OUT de sortie et son extrémité 3 de terminaison. The bias Css cells do not form the termination of the drain line LD and are distinct from the termination Rd resistor 2882204 12 provided in the circuit as the dynamic termination impedance at the end 3 of the drain line LD. A series DC decoupling capacitor, not shown, can be connected in series with the resistor Rd, this decoupling capacitance being equivalent to a short circuit for a frequency signal. Similarly, a decoupling capacitance of the direct current can be connected in series with the resistor Rg. The bias Css cells are connected to the drain line LD between its output OUT end and its termination end.

La ligne LD de drain est conçue pour avoir une impédance caractéristique prescrite de valeur réelle positive, dite Zc, et par exemple normalisée, à par exemple 50 O. La résistance Rd de terminaison a une valeur fixe, supérieure à ladite impédance caractéristique Zc, pour que l'impédance globale des cellules Css de polarisation, de la cellule AMP d'amplification, de la ligne LD de drain et de la résistance Rd de terminaison ait une partie réelle égale à cette impédance caractéristique Zc. The drain line LD is designed to have a characteristic characteristic impedance of positive real value, called Zc, and for example normalized, for example 50 O. The termination resistor Rd has a fixed value, greater than said characteristic impedance Zc, for that the overall impedance of the bias Css cells, the amplification AMP cell, the drain line LD and the termination resistor Rd have a real part equal to this characteristic impedance Zc.

Chacune des cellules Css de polarisation comprend un ou plusieurs transistors Tpol de polarisation, ces transistors de polarisation étant désignés par Tpoll, ..., Tpolm (m >_:1) respectivement pour les cellules Cssl, ..., Cssm. Ces transistors Tpol de polarisation sont par exemple des transistors FET à effet de champ. Each of the polarization Css cells comprises one or more polarization transistors Tpol, these polarization transistors being designated by Tpoll, ..., Tpolm (m> _: 1) respectively for the Cssl cells, ..., Cssm. These polarization transistors Tpol are, for example, FET field effect transistors.

Différents modes de réalisation des cellules Css de polarisation peuvent être prévus. Different embodiments of the polarization Css cells may be provided.

Dans le mode de réalisation des figures 5, 6, 7, 8, un transistor Tpol est prévu pour chaque cellule Css, ce transistor étant désigné par Tpoll, ..., Tpolm pour les cellules Cssl, ..., Cssm de polarisation. Les transistors de polarisation Tpoll, ..., Tpolm ont leur drain Dpol relié à une source de tension continue Vpol de polarisation extérieure, comportant en parallèle une capacité Cdec de découplage à la masse. In the embodiment of FIGS. 5, 6, 7, 8, a transistor Tpol is provided for each cell Css, this transistor being designated by Tpoll, ..., Tpolm for the cells Cssl, ..., Cssm of polarization. The polarization transistors Tpoll,..., Tpolm have their Dpol drain connected to a source of external bias voltage Vpol of external polarization, comprising in parallel a capacitance Cdec of decoupling to ground.

D'une manière générale, les drains Dpol des transistors de polarisation Tpoll, ..., Tpolm sont reliés à un conducteur Cpol commun aux cellules Cssl, ..., Cssm et destiné à être relié à cette source de tension 2882204 13 continue Vpol et à cette capacité Cdec de découplage. Aux figures, les sources Spol des transistors de polarisation Tpoll, ..., Tpolm sont reliées distributivement à la ligne LD de drain, entre son extrémité 3 de terminaison et sa sortie OUT. In general, the Dpol drains of the polarization transistors Tpoll,..., Tpolm are connected to a conductor Cpol common to the cells Cssl,..., Cssm and intended to be connected to this voltage source 2882204 13 continues Vpol and to this Cdec decoupling capability. In the figures, the Spol sources of the Tpoll, ..., Tpolm polarization transistors are connected distributively to the drain line LD, between its termination end 3 and its output OUT.

D'une manière générale, les transistors Tpol de polarisation sont connectés pour présenter à la ligne LD de drain à laquelle ils sont connectés une impédance équivalente parallèle élevée. In general, the polarization transistors Tpol are connected to present at the drain line LD to which they are connected a high parallel equivalent impedance.

Aux figures 5, 6, 7, chaque grille Gpol des transistors de polarisation Tpoll, ..., Tpolm est reliée au noeud N d'un pont diviseur de tension, désigné par le signe de référence Vdl, dont une première extrémité est reliée à un conducteur Cl de liaison à une source extérieure de tension V3 de contrôle, distincte ou non de la source Vpol, et dont la deuxième extrémité C2 est reliée à la masse. Ce pont Vdl est par exemple résistif, et une résistance R1 est prévue entre le conducteur Cl et le noeud N, tandis qu'une résistance R2 est prévue entre le noeud N et l'extrémité C2 à la masse. Le conducteur Cl de liaison permet ainsi de fixer et contrôler depuis l'extérieur la tension continue des grilles Gpol des transistors de polarisation Tpoll, ..., Tpolm et donc de modifier le courant drain source des transistors de polarisation. Un pont Vdl est prévu en général en commun pour l'ensemble des transistors de polarisation Tpoll, ... , Tpolm, le noeud N du pont Vdl étant relié à un conducteur CGpol reliant entre elles les grilles Gpol des transistors de polarisation Tpoll, ..., Tpolm. In FIGS. 5, 6, 7, each gate Gpol of the polarization transistors Tpoll,..., Tpolm is connected to the node N of a voltage divider bridge, designated by the reference sign Vdl, a first end of which is connected to a conductor C1 connecting to an external voltage source V3 control, distinct or not from the Vpol source, and the second end C2 is connected to ground. This bridge Vdl is for example resistive, and a resistor R1 is provided between the conductor C1 and the node N, while a resistor R2 is provided between the node N and the end C2 to ground. The connecting conductor C1 thus makes it possible to fix and control from the outside the continuous voltage of the gpol gates of the polarization transistors Tpoll,..., Tpolm and thus to modify the source drain current of the polarization transistors. A Vdl bridge is generally provided in common for all the polarization transistors Tpoll,..., Tpolm, the node N of the bridge Vd1 being connected to a conductor CGpol interconnecting the gates Gpol of the polarization transistors Tpoll,. .., Tpolm.

Dans chaque cellule élémentaire Cssl, ..., Cssm, un circuit d'au moins une capacité CCcap supplémentaire en série avec une résistance série CCR de faible valeur relie la grille Gpol et la source Spol du transistor de polarisation Tpoll, ... , Tpolm. In each elementary cell Css1,..., Cssm, a circuit of at least one additional CCcap capacitance in series with a low value CCR series resistor connects the gate Gpol and the source Spol of the polarization transistor Tpoll,. Tpolm.

Les capacités CCcap peuvent être réalisées à l'extérieur des cellules POL de polarisation et à l'extérieur du circuit 1 ou être prévues dans les cellules POL avec une capacité extérieure en parallèle. Chaque capacité CCcap des cellules élémentaires a une valeur suffisamment grande pour réaliser un circuit ouvert en continu entre la grille Gpol et la source Spol du transistor de polarisation Tpoll, ..., Tpolm, entre lesquelles 2882204 14 elle est connectée, et pour réaliser un court-circuit en courant alternatif entre la grille Gpol et la source Spol du transistor de polarisation Tpoll, ..., Tpolm. Le potentiel des sources Spol est alors imposé par la ligne de drain LD, à laquelle elles sont connectées. The CCcap capacitances can be realized outside the POL polarization cells and outside the circuit 1 or be provided in the POL cells with external capacitance in parallel. Each capacitance CCcap of the elementary cells has a sufficiently large value to realize a continuous open circuit between the gate Gpol and the source Spol of the polarization transistor Tpoll, ..., Tpolm, between which it is connected, and to realize a AC short circuit between the gate Gpol and the source Spol of the polarization transistor Tpoll, ..., Tpolm. The potential of the Spol sources is then imposed by the drain line LD, to which they are connected.

De même, la résistance série CCR a une valeur suffisamment basse pour réaliser un court-circuit en hautes fréquences entre la grille Gpol et la source Spol du transistor de polarisation Tpoll, ..., Tpolm et est appelée résistance série de court-circuit. Likewise, the series resistance CCR has a sufficiently low value to make a high frequency short-circuit between the gate Gpol and the source Spol of the polarization transistor Tpoll,..., Tpolm and is called the short-circuit series resistor.

La résistance série CCR de court-circuit est par exemple comprise 10 entre 1 et 100 Ohm, et de préférence entre 1 et 10 Ohm. The short circuit resistance CCR is for example between 1 and 100 Ohm, and preferably between 1 and 10 Ohm.

La résistance série CCR de court-circuit est intégrée dans la cellule Css de polarisation, et ce dans le conducteur CC de court-circuit du circuit en série avec le condensateur CCcap, par exemple dans le conducteur CC decourt-circuit reliant la source Spol à la capacité CCcap, ou dans le conducteur CC reliant la grille Gpol à la capacité CCcap. La résistance série CCR de court-circuit remplace tout ou partie de la longueur de ce conducteur CC de court-circuit pour relier la grille Gpol à la source Spol. The series short-circuit resistance CCR is integrated in the polarization cell Css, and this in the short circuit DC conductor of the circuit in series with the capacitor CCcap, for example in the short circuit DC conductor connecting the Spol source to CCcap capability, or in the DC driver connecting the Gpol gate to the CCcap capability. The CCR short-circuit resistance replaces all or part of the length of this short-circuiting DC conductor to connect the Gpol gate to the Spol source.

Au-dessus d'une fréquence basse, il est donc réalisé un court-circuit entre la grille Gpol et la source Spol des transistors de polarisation. En hautes fréquences, l'effet selfique en jl_w important entre grille et source (w étant la pulsation), causé par la longueur du conducteur de court-circuit, fait intervenir la transconductance gm du transistor de polarisation en parallèle avec la résistance Rdstpol et la capacité Cdstpol entre le drain et la source dans l'impédance drain-source du transistor de polarisation, et donc diminue cellle-ci par la possibilité de variation de la tension grille source VGS. L'impédance en hautes fréquences entre la grille Gpol et la source Spol des transistors de polarisation est alors fixée à la valeur résistive, basse, de la résistance série CCR de court-circuit et n'augmente plus avec la fréquence. La tension VGS entre la grille Gpol et la source Spol est alors contrôlée en hautes fréquences à une valeur quasi constante et nulle, étant donné que le courant de grille des transistors de polarisation est proche de zéro. Above a low frequency, there is thus a short circuit between the Gpol gate and the Spol source of the polarization transistors. At high frequencies, the significant inductive effect j1_w between gate and source (w being the pulsation), caused by the length of the short-circuit conductor, involves the transconductance gm of the bias transistor in parallel with the resistance Rdstpol and the Cdstpol capacitance between the drain and the source in the drain-source impedance of the bias transistor, and thus decreases it by the possibility of variation of the source gate voltage VGS. The high frequency impedance between the Gpol gate and the Spol source of the bias transistors is then set to the resistive value, low, of the short-circuit resistance CCR and no longer increases with the frequency. The voltage VGS between the gate Gpol and the source Spol is then controlled at high frequencies to a value that is almost constant and zero, since the gate current of the polarization transistors is close to zero.

2882204 15 Ainsi, chaque cellule élémentaire Cssl, ..., Cssm fonctionnant avec une tension drain - source Vos supérieure à la tension drain-source VKnee, pour laquelle le transistor de polarisation est dans sa zone de saturation, peut être représentée en dynamique à la figure 9 par un circuit équivalent drain Dpol - source Spol formé par la résistance Rdstpol drain-source de son transistor de polarisation Tpoll, . .. , Tpolm, en parallèle avec la capacité Cdstpol drain-souce de son transistor de polarisation Tpoll, ..., Tpolm, étant donné que la contribution de la transconductance gm sera annulée par la faible impédance grille source de la capacité CCcap et de la résistance CCR en série, maintenant constante et quasiment nulle la tension VGS. Thus, each elementary cell Cssl,..., Cssm operating with a drain-source voltage Vos greater than the drain-source voltage VKnee, for which the bias transistor is in its saturation zone, can be dynamically represented at FIG. 9 by an equivalent drain circuit Dpol - source Spol formed by the resistance Rdstpol drain-source of its polarization transistor Tpoll, .., Tpolm, in parallel with the drain-souce Cdstpol capacitance of its Tpoll polarization transistor, ..., Tpolm, since the contribution of the transconductance gm will be canceled by the low source gate impedance of the capacitance CCcap and of CCR resistance in series, now constant and almost zero voltage VGS.

Par conséquent, en basses fréquences, où l'influence de Cdstpol peut être négligée, la ligne LD de drain verra la résistance de terminaison Rd avec m résistances Rdstpol en parallèle. Ainsi, pour avoir l'adaptation Zc sur la sortie OUT, il suffira d'avoir Rd = Zc. Rdstpol / (Rdstpol m.Zc) Pour des transistors Tpol de polarisation à effet de champ, Rdstpol est habituellement comprise entre 100 0 et 2500 0, et Rd est comprise entre 1, 5.Zc et 10.Zc, et de préférence entre 1,5.Z4 et 2,5. Zc pour les grandes valeurs de Rdstpol. Par exemple, pour Zc = 50 0, Rd est souvent comprise entre 75 0 et 125 0. Therefore, at low frequencies, where the influence of Cdstpol can be neglected, the drain line LD will see the termination resistance Rd with m Rdstpol resistors in parallel. Thus, to have the adaptation Zc on the output OUT, it will be enough to have Rd = Zc. Rdstpol / (Rdstpol m.Zc) For field effect polarization Tpol transistors, Rdstpol is usually between 100 0 and 2500 0, and Rd is between 1.5 and 20c, and preferably between 1 and 5.degree. , 5.Z4 and 2.5. Zc for the great values of Rdstpol. For example, for Zc = 50 0, Rd is often between 75 0 and 125 0.

Par exemple, pour Z, = 50 0, Rdstpol = 600 0, m = 7, Rd = 120 0. Dans cet exemple, la valeur de la résistance CCR série de court-circuit est par exemple de 5 0. For example, for Z, = 50 0, Rdstpol = 600 0, m = 7, Rd = 120 0. In this example, the value of the short circuit resistance CCR series is for example 50.

En hautes fréquences, les capacités drain- source Cdstpol des transistors Tpol de polarisation seront prépondérantes en parallèle sur la ligne LD de drain, tandis que la ligne LG de grille verra en parallèle les capacités CGSamp grille source des transistors d'amplification Ti, . .., Tn. Les capacités drain- source Cdstpol des transistors Tpol de polarisation seront donc en parallèle sur la ligne LD de drain avec les capacités drain source CDSamp des transistors d'amplification Ti, ..., Tri. At high frequencies, the drain-source capacitance Cdstpol of the polarization transistors Tpol will predominate in parallel on the drain line LD, while the gate line LG will parallel the capacitance CGSamp gate source amplification transistors Ti,. .., Tn. The drain-source capacitors Cdstpol of the polarization transistors Tpol will thus be in parallel on the drain line LD with the source drain capacitance CDSamp of the amplification transistors Ti, ..., Tri.

2882204 16 Etant donné que chaque capacité CGSamp des transistors d'amplification Ti, ..., Tn est égale à environ 2 à 3 fois chaque capacité CDSamp de ceux-ci, les capacités drain- source Cdstpol des transistors Tpol de polarisation contribueront à rapprocher l'une de l'autre les capacités vues en hautes fréquences sur les lignes LD et LG et à diminuer la différence de constante de phase du signal fréquentiel sur ces lignes. Ces moyens de compensation de différence de constante de phase sur les lignes ont l'avantage d'être intégrés et de ne pas devoir être surajoutés sur les lignes. Since each CGSamp capacitance of the amplification transistors Ti,..., Tn is equal to about 2 to 3 times each CDSamp capacitance thereof, the Cdstpol drain-source capacitances of the polarization Tpol transistors will contribute to bringing from each other the capabilities seen at high frequencies on the LD and LG lines and to decrease the phase constant difference of the frequency signal on these lines. These phase constant difference compensation means on the lines have the advantage of being integrated and not having to be superadded on the lines.

Dans la variante de la figure 8, une autre résistance série R3 est connectée entre le noeud N du pont diviseur Vdl et le conducteur CGpol des grilles Gpol des transistors de polarisation Tpoll, ..., Tpolm. In the variant of FIG. 8, another series resistor R3 is connected between the node N of the divider bridge Vd1 and the conductor CGpol of the gates Gpol of the polarization transistors Tpoll,..., Tpolm.

Le mode de réalisation décrit ci-dessus du circuit de polarisation et du circuit AMP amplificateur peut bien entendu être protégé indépendamment de ce qui suit. The above-described embodiment of the bias circuit and the amplifier AMP circuit can of course be protected independently of the following.

Par ailleurs, un circuit de détection de puissance du signal fréquentiel peut être incorporé à l'une ou plusieurs des cellules Css de polarisation. Moreover, a frequency signal power detection circuit can be incorporated in one or more of the polarization Css cells.

Dans les modes de réalisations représentés aux figures 5 et 10, ce circuit DP1 de détection de puissance comporte un point LLD de liaison à la ligne LD de drain, connecté à une extrémité d'une résistance série Rdp de prélèvement de courant, dont l'autre extrémité est reliée à l'anode d'une diode Ddp. La cathode de la diode Ddp est reliée à un étage redresseur, comportant par exemple entre cette cathode et la masse une résistance Rld en parallèle avec une capacité Cdp. Le circuit DP1 de détection de puissance comporte une sortie Vdp de mesure de la puissance du signal fréquentiel, qui est dans le cas précédent la cathode de la diode Ddp. In the embodiments shown in FIGS. 5 and 10, this power detection circuit DP1 comprises a connection point LLD at the drain line LD, connected to one end of a current collection resistor Rdp, of which another end is connected to the anode of a diode Ddp. The cathode of the diode Ddp is connected to a rectifier stage, comprising for example, between this cathode and the ground, a resistor Rld in parallel with a capacitance Cdp. The power detection circuit DP1 comprises a Vdp output for measuring the power of the frequency signal, which is in the previous case the cathode of the diode Ddp.

En variante, à la figure 11, le circuit DP2 de détection de puissance du signal fréquentiel comporte un point LLD de liaison à la ligne LD de drain, connecté à une extrémité d'une résistance série Rdp de prélèvement de courant, dont l'autre extrémité est reliée au drain d'un transistor Tdet de commutation. La source du transistor Tdet de commutation est reliée à une extrémité d'une résistance série Rdp de prélèvement de courant, dont 2882204 17 l'autre extrémité est reliée à l'anode d'une diode Ddp. La cathode de la diode Ddp est reliée à un étage redresseur, comportant par exemple entre cette cathode et la masse une résistance Rld en parallèle avec une capacité Cdp. Le circuit DP1 de détection de puissance comporte une sortie Vdp de mesure de la puissance du signal large bande, qui est dans le cas précédent la cathode de la diode Ddp. La grille du transistor Tdet de commutation est reliée à une extrémité d'une résistance R2d, dont l'autre extrémité est reliée à un conducteur VTdetg de commande du transistor Tdet de commutation, destinée à être reliée à une source de tension de commande extérieure. Une tension appliquée sur le conducteur VTdetg de commande permet de rendre conducteur ou non conducteur le transistor Tdet de commutation, pour mettre en marche ou arrêter le circuit LD2 de détection de puissance du signal fréquentiel. In a variant, in FIG. 11, the frequency signal detection circuit DP2 comprises a link LLD connected to the drain line LD, connected to one end of a current collection resistor Rdp, the other end of which end is connected to the drain of a switching transistor Tdet. The source of the switching transistor Tdet is connected to one end of a series tap resistor Rdp, the other end of which is connected to the anode of a diode Ddp. The cathode of the diode Ddp is connected to a rectifier stage, comprising for example, between this cathode and the ground, a resistor Rld in parallel with a capacitance Cdp. The power detection circuit DP1 comprises a Vdp output for measuring the power of the broadband signal, which is in the previous case the cathode of the diode Ddp. The gate of the switching transistor Tdet is connected to one end of a resistor R2d, the other end of which is connected to a control conductor VTdetg of the switching transistor Tdet, intended to be connected to an external control voltage source. A voltage applied to the control conductor VTdetg makes it possible to make the switching transistor Tdet conductive or non-conducting in order to start or stop the power detection circuit LD2 of the frequency signal.

Ainsi que cela est représenté aux figures 12 et 13, le point LLD de liaison est connecté à la source Spol de l'un Tpol des transistors de polarisation Tpoll, ..., Tpolm, cette source Spol étant elle-même reliée à la ligne LD de drain. Bien entendu, plusieurs circuits de détection de puissance pourraient être prévus sur plusieurs des transistors de polarisation Tpoll, ..., Tpolm. La sortie Vdp de mesure de la puissance du signal large bande est distincte de la sortie OUT de signal large bande amplifié. Le circuit DP1, DP2 de détection de puissance du signal fréquentiel peut être intégré à la cellule Css de ce transistor de polarisation pour former une cellule CssDP1 ou CssDP2. As shown in FIGS. 12 and 13, the connection point LLD is connected to the source Spol of a Tpol of the polarization transistors Tpoll,..., Tpolm, this source Spol being itself connected to the line LD of drain. Of course, several power detection circuits could be provided on several of the polarization transistors Tpoll, ..., Tpolm. The Vdp output of wideband signal power measurement is distinct from the amplified wideband signal OUT output. The frequency detection circuit DP1, DP2 of the frequency signal can be integrated in the cell Css of this bias transistor to form a cell CssDP1 or CssDP2.

Le point LLD de liaison du circuit de détection est par exemple connecté à la source Spol du dernier transistor Tpolm de polarisation le plus proche de la sortie OUT de signal large bande amplifié. La tension continue disponible sur la sortie Vdp de mesure donne ainsi une indication du niveau de puissance du signal fréquentiel amplifié sur la ligne LD de drain et la sortie OUT. The connection point LLD of the detection circuit is for example connected to the source Spol of the last transistor Tpolm polarization closest to the amplified wideband signal output OUT. The DC voltage available on the measurement Vdp output thus gives an indication of the power level of the amplified frequency signal on the drain line LD and the output OUT.

Dans le mode de réalisation de la figure 14, la sortie Vdp du circuit de détection de puissance, tel que le circuit DP1, DP2, est reliée à l'entrée, par exemple non inverseuse, d'un amplificateur opérationnel différentiel 2882204 18 Adiff. L'autre entrée, inverseuse dans l'exemple précédent, de l'amplificateur opérationnel différentiel Adiff est reliée à la sortie Vdpref d'un circuit de détection de référence, constitué des mêmes éléments que le circuit de détection de puissance, c'est-à-dire dans le cas du circuit DP1 représenté à la figure 10, d'un point de liaison LLDref, connecté à une résistance Rdpref en série avec une diode Ddpref reliée par sa cathode à la sortie Vdpref connectée à un circuit en parallèle d'une résistance R1dref et d'une capacité Cdpref à la masse. Le point de liaison LLDref est reliée à une référence de tension continue, égale à la tension continue régnant sur le point de liaison LLD, et donc égale dans les exemples précédents, au potentiel de la source du transistor Tpol relié à ce point LLD. Ce potentiel est constant et déterminé. II est rapporté sur le point de liaison LLDref depuis la tension Vpol de polarisation, par exemple par un autre pont RI 1, R12 diviseur de tension dont le noeud N2 est relié à ce point de liaison LLDref. L'amplificateur Adiff génère sur sa sortie Vdet une tension proportionnelle à la puissance détectée sur la ligne de drain LD. La diode Ddpref de référence identique à la diode Ddp de détection de puisssance permet de compenser les effets de la variation de température de cette diode Ddp de détection. Ce mode de réalisation peut être intégré à la même puce que le circuit de détection de puissance DP1, DP2. In the embodiment of FIG. 14, the output Vdp of the power detection circuit, such as the circuit DP1, DP2, is connected to the input, for example a non-inverting input, of a differential operational amplifier 2882204 18 Adiff. The other input, inverting in the preceding example, of the differential operational amplifier Adiff is connected to the output Vdpref of a reference detection circuit, consisting of the same elements as the power detection circuit, that is, that is to say in the case of the circuit DP1 shown in FIG. 10, a connection point LLDref, connected to a resistor Rdpref in series with a diode Ddpref connected by its cathode to the output Vdpref connected to a circuit in parallel of a resistance R1dref and a capacitance Cdpref to ground. The link point LLDref is connected to a DC voltage reference, equal to the DC voltage prevailing on the link point LLD, and therefore equal in the preceding examples, to the potential of the source of the transistor Tpol connected to this point LLD. This potential is constant and determined. It is reported on the link point LLDref from the bias voltage Vpol, for example by another bridge RI 1, R12 voltage divider whose node N2 is connected to this link point LLDref. The amplifier Adiff generates on its output Vdet a voltage proportional to the power detected on the drain line LD. The reference diode Ddpref identical to the power detection diode Ddp makes it possible to compensate the effects of the temperature variation of this diode Ddp detection. This embodiment can be integrated in the same chip as the power detection circuit DP1, DP2.

Le signal fourni sur la sortie Vdp, Vdet de détection et de mesure de puissance du signal fréquentiel permet par exemple de contrôler le gain des transistors d'amplification de la cellule AMP, de contrôler la puissance sur la sortie OUT, d'asservir ce gain ou cette puissance. Ainsi, par exemple, la tension Vdet de mesure de puissance fournie sur la sortie Vdp permet d'agir automatiquement, par des moyens appropriés de commande sensibles à ce signal de mesure, simultanément sur la tension V3 de commande des transistors de polarisation et sur la tension Vgg des grilles des transistors d'amplification, pour faire varier les courants drain source de polarisation des transistors de polarisation. The signal supplied on the output Vdp, Vdet of detection and power measurement of the frequency signal makes it possible, for example, to control the gain of the amplification transistors of the AMP cell, to control the power on the output OUT, to enslave this gain. or that power. Thus, for example, the power measurement voltage Vdet supplied to the output Vdp makes it possible to act automatically, by appropriate control means responsive to this measurement signal, simultaneously on the control voltage V3 of the polarization transistors and on the voltage Vgg of the gates of the amplification transistors, for varying the polarization source drain currents of the polarization transistors.

En effet, s'il est souhaitable de pouvoir fixer et contrôler la tension de polarisation et le courant de polarisation des transistors d'amplification, un 2882204 19 autre problème à résoudre est d'empêcher que les transistors d'amplification soient en permanence en régime de saturation de puissance fréquentielle. Indeed, if it is desirable to be able to set and control the polarization voltage and the bias current of the amplification transistors, another problem to be solved is to prevent the amplification transistors from being continuously in steady state. saturation of frequency power.

En effet, la saturation des transistors d'amplification risque de les échauffer et de les détruire. La durée de vie des transistors d'amplification peut être réduite par un fonctionnement prolongé en régime de saturation. Indeed, the saturation of the amplification transistors may warm them up and destroy them. The lifetime of the amplification transistors can be reduced by prolonged operation under saturation conditions.

Le circuit de détection de puissance décrit ci-dessus permet de prévenir ce risque. L'invention permet ainsi de détecter les excursions trop importantes du signal large bande sur la ligne de drain, qui pourraient endommager les transistors d'amplification. The power detection circuit described above prevents this risk. The invention thus makes it possible to detect the excessive excursions of the broadband signal on the drain line, which could damage the amplification transistors.

Dans les variantes de réalisation du circuit POL de polarisation et des cellules Css, décrites ci-dessous, le circuit relié aux grilles Gpol des transistors de polarisation Tpoll, ..., Tpolm, à savoir le conducteur CGpol, le pont Vdl, la capacité CCcap, la résistance R3, sont omis. In the variant embodiments of the polarization circuit POL and the Css cells, described below, the circuit connected to the gpol gates of the polarization transistors Tpoll,..., Tpolm, namely the conductor CGpol, the bridge Vdl, the capacitance CCcap, resistance R3, are omitted.

Dans la variante représentée aux figures 15a, 15b, 15c, 15d, les transistors de polarisation Tpoll, ..., Tpolm ont leur grille Gpol reliée à leur source Spol par la résistance série CCR de court-circuit. Comme précédemment, la résistance série CCR de court-circuit est intégrée dans la cellule Css de polarisation, et ce dans le conducteur CC de courtcircuit reliant la source Spol à la grille Gpol, en remplaçant tout ou partie de la longueur de ce conducteur CC de court-circuit pour relier la grille Gpol à la source Spol. In the variant represented in FIGS. 15a, 15b, 15c, 15d, the polarization transistors Tpoll,..., Tpolm have their gate Gpol connected to their source Spol by the series resistance CCR of short circuit. As before, the short-circuit resistance CCR is integrated in the polarization cell Css, and in the short-circuit DC conductor connecting the Spol source to the Gpol gate, replacing all or part of the length of this DC conductor. short circuit to connect the Gpol gate to the Spol source.

II est donc réalisé un court-circuit et une tension VGS quasi nulle et constante entre la grille Gpol et la source Spol des transistors de polarisation en continu et à toutes fréquences, y compris en hautes fréquences, en diminuant l'effet selfique de la connexion de la grille Gpol à la source Spol, pour que la cellule Css de polarisation présente sur la ligne de drain un circuit équivalent drain Dpol - source Spol selon la figure 9, formé par la résistance Rdstpol drain-source de son transistor de polarisation Tpoll, ..., Tpolm, en parallèle avec la capacité Cdstpol drainsouce de son transistor de polarisation Tpoll, ..., Tpolm, avec une contribution quasiment nulle de la transconductance gm. It is thus realized a short-circuit and a voltage VGS almost zero and constant between the gate Gpol and the source Spol of the polarization transistors in continuous and at all frequencies, including at high frequencies, decreasing the inductive effect of the connection from the gate Gpol to the source Spol, so that the polarization cell Css has on the drain line an equivalent drain circuit Dpol - source Spol according to FIG. 9, formed by the resistance Rdstpol drain-source of its polarization transistor Tpoll, ..., Tpolm, in parallel with the capacitance Cdstpol drainsouce of its transistor of polarization Tpoll, ..., Tpolm, with a contribution practically null of the transconductance gm.

2882204 20 Dans le cas où le circuit de détection de puissance large bande est prévu, le point LLD de liaison du circuit de détection de puissance large bande reste connecté à la source Spol de l'un Tpol des transistors de polarisation Tpoll, ..., Tpolm, et par exemple au dernier Tpolm, ainsi que cela est représenté à la figure 15d. Le circuit de détection de puissance du signal fréquentiel peut être intégré à la cellule Css de ce transistor de polarisation pour former une cellule CssDP1 ou CssDP2. In the case where the broadband power detection circuit is provided, the link LLD point of the broadband power detection circuit remains connected to the Spol source of a Tpol of the Tpoll polarization transistors, ... , Tpolm, and for example the last Tpolm, as shown in Figure 15d. The power detection circuit of the frequency signal can be integrated in the cell Css of this bias transistor to form a cell CssDP1 or CssDP2.

Dans la variante de réalisation de la cellule Css de polarisation, représentée aux figures 16a, 16b, 16c, 16d, chaque cellule DCssl, ..., DCssm de polarisation est constituée de plusieurs transistors de polarisation Tp, tels que par exemple d'un premier transistor de polarisation Tpl et d'un deuxième transistor de polarisation Tp2, qui ont chacun leur grille Gpi, Gp2 reliée par une résistance série CCR1, CCR2 de court-circuit, analogue à la résistance série CCR précédente, à leur source Spi, Sp2 et qui sont mis en série par leur drain et leur source entre le conducteur Cpol et la ligne LD de drain. Cette variante permet d'augmenter l'impédance au niveau de la connexion Spi de la cellule DCss à la ligne de drain LD et de réduire les pertes. In the variant embodiment of the polarization cell Css, represented in FIGS. 16a, 16b, 16c, 16d, each DCssl cell, ..., DCssm of polarization consists of several polarization transistors Tp, such as, for example, a first bias transistor Tp1 and a second bias transistor Tp2, each of which has its gate Gpi, Gp2 connected by a series resistor CCR1, CCR2, similar to the previous series resistance CCR, to their source Spi, Sp2 and which are put in series by their drain and their source between the conductor Cpol and the line LD of drain. This variant makes it possible to increase the impedance at the Spi connection of the DCss cell to the drain line LD and to reduce the losses.

Dans le cas où le circuit de détection de puissance large bande est prévu, le point LLD de liaison du circuit de détection de puissance large bande est connecté à l'une des sources Sp de l'un des transistors de polarisation Tp de l'une des cellules DCssl, ..., DCssm, par exemple à la source Spi du transistor Tpl, reliée à la ligne de drain LD à la figure 16b, ou à la source Sp2 du transistor Tp2, reliée au drain du transistor Tpl à la figure 16c. A la figure 16d, la cellule sur laquelle est prévue le point LLD est par exemple la dernière DCssm la plus proche de la sortie OUT. Le circuit de détection de puissance du signal fréquentiel peut être intégré à la cellule DCss de ce transistor de polarisation pour former une cellule DCssaDP1, DCssbDP1 ou DcssmaDP1. In the case where the broadband power detection circuit is provided, the link LLD point of the broadband power detection circuit is connected to one of the sources Sp of one of the polarization transistors Tp of one cells DCssl,..., DCssm, for example at the source Spi of the transistor Tpl, connected to the drain line LD in FIG. 16b, or at the source Sp2 of the transistor Tp2, connected to the drain of the transistor Tpl in FIG. 16c. In FIG. 16d, the cell on which the LLD point is provided is for example the last DCssm closest to the output OUT. The power detection circuit of the frequency signal can be integrated with the DCss cell of this bias transistor to form a DCssaDP1 cell, DCssbDP1 or DcssmaDP1.

Dans la variante de réalisation de la cellule Css de polarisation, représentée aux figures 17a, 17b, 17c, 17d, chaque cellule de polarisation NCssl, ..., NCssm est constituée, entre le conducteur Cpol et la ligne LD 2882204 21 de drain, de deux transistors de polarisation Tpnl et Tpnl 1, dont les grilles Gpnl et Gpn11 sont reliées entre elles par une première résistance série CCR11 de court-circuit, analogue à la résistance série CCR précédente. La source Spnl du transistor Tpnl est reliée à sa grille Gpnl la ligne LD de drain par une deuxième résistance série CCR1 de court-circuit, analogue à la résistance série CCR précédente. La source Spnl 1 du transistor Tpn11 est mise en série avec le drain Dpnl du transistor Tpnl. Cette variante permet d'obtenir une résistance Rdstpol particulièrement élevée pour la cellule Ncss et de diminuer encore davantage les pertes dans la ligne LD de drain. In the variant embodiment of the polarization cell Css, represented in FIGS. 17a, 17b, 17c, 17d, each polarization cell NCssl,..., NCssm is constituted, between the conductor Cpol and the drain line LD 2882204. of two polarization transistors Tpn1 and Tpnl 1, whose gates Gpn1 and Gpn11 are interconnected by a first short circuit resistor CCR11, similar to the previous series resistance CCR. The source Spn1 of the transistor Tpn1 is connected to its gate Gpn1 the drain line LD by a second short circuit resistor CCR1, similar to the previous series resistance CCR. The source Spn1 1 of the transistor Tpn11 is put in series with the drain Dpnl of the transistor Tpn1. This variant makes it possible to obtain a particularly high Rdstpol resistance for the Ncss cell and to further reduce the losses in the drain line LD.

Dans le cas où le circuit de détection de puissance large bande est prévu, le point LLD de liaison du circuit de détection de puissance large bande est connecté à la source Spnl ou Spn11 du transistor de polarisation Tpnl ou Tpnll de l'une des cellules DCssl, ..., DCssm, par exemple à la source Spnl du transistor Tpnl, reliée à la ligne de drain LD à la figure 17b, ou à la source Spnl 1 du transistor Tpnl 1 à la figure 17c. A la figure 17d, la cellule sur laquelle est prévue le point LLD est par exemple la dernière DCssm la plus proche de la sortie OUT. Le circuit de détection de puissance du signal fréquentiel peut être intégré à la cellule NCss de ce transistor de polarisation pour former une cellule NCssaDP1, NCssbDP1 ou NcssmaDP1. In the case where the broadband power detection circuit is provided, the link LLD point of the broadband power detection circuit is connected to the source Spn1 or Spn11 of the polarization transistor Tpn1 or Tpn11 of one of the DCssl cells. , ..., DCssm, for example at the source Spnl of the transistor Tpnl, connected to the drain line LD in FIG. 17b, or to the source Spnl 1 of the transistor Tpnl 1 in FIG. 17c. In FIG. 17d, the cell on which the LLD point is provided is for example the last DCssm closest to the output OUT. The frequency signal power detection circuit can be integrated with the NCss cell of this bias transistor to form a NCssaDP1, NCssbDP1 or NcssmaDP1 cell.

Bien entendu, les différentes réalisations des cellules élémentaires décrites ci-dessus peuvent être prévues pour former la même cellule de polarisation. Of course, the different embodiments of the elementary cells described above can be provided to form the same polarization cell.

Dans le mode de réalisation de la figure 18, le point LLD de liaison du circuit de détection de puissance du signal fréquentiel est placé sur l'extrémité de sortie OUT de la ligne LD de drain de l'amplificateur distribué AMP, en laissant accessible la sortie OUT pour lui connecter une charge extérieure ZL. In the embodiment of FIG. 18, the link point LLD of the frequency signal power detection circuit is placed on the output end OUT of the drain line LD of the distributed amplifier AMP, leaving the OUT output to connect an external load ZL.

L'invention concerne également un circuit de polarisation d'un circuit quelconque pouvant être ou ne pas être une cellule d'amplification. The invention also relates to a bias circuit of any circuit which may or may not be an amplification cell.

2882204 22 Dans le mode de réalisation représenté à la figure 19, un tel circuit de polarisation est sur une puce P comportant des plots de connexion à d'autres circuits extérieurs à cette puce. Ce circuit POL de polarisation est par exemple réalisé selon l'un des modes de réalisation et variantes décrits ci-dessus. Il comporte une ligne L1 jouant le rôle de la ligne de drain ou de sortie LD précédente et une ou plusieurs des cellules de polarisation Css, DCss, NCss, décrites ci-dessus, fournissant chacune un courant de polarisation à cette ligne L1. Le circuit POL de polarisation comporte un plot 11 de connexion à la source de polarisation Vpol, un plot 12 sur l'extrémité 3 de la ligne L1, pour la connexion à un circuit intégré Cl extérieur devant être alimenté par les courants de polarisation des cellules de polarisation, un plot 13 de connexion d'une charge ZL extérieure sur la sortie OUT de la ligne L1, qui est formée par l'extrémité de la ligne L1, éloignée de l'extrémité 3. Ce plot 13 est destiné à transmettre vers une charge extérieure un signal fréquentiel et peut donc être connecté dans ce cas à une extrémité d'une capacité série Clc d'isolation du courant continu pour laisser passer ce signal fréquentiel vers la charge extérieure connectée à l'autre extrémité de la capacité série Clc et bloquer le courant continu. Cette capacité Clc peut être intégrée à la puce P. Un tel circuit POL présente l'avantage que les cellules de polarisation présentent une grande impédance sur le plot 12 de connexion vers l'extérieur et de fourniture des courants de polarisation vers l'extérieur. In the embodiment shown in FIG. 19, such a biasing circuit is on a chip P having connection pads to other circuits external to this chip. This polarization circuit POL is for example made according to one of the embodiments and variants described above. It comprises a line L1 acting as the previous drain or output line LD and one or more of the polarization cells Css, DCss, NCss, described above, each providing a bias current to this line L1. The polarization circuit POL comprises a pad 11 for connection to the bias source Vpol, a pad 12 on the end 3 of the line L1, for connection to an external integrated circuit C1 to be powered by the polarization currents of the cells. of polarization, a pad 13 connecting an external load ZL to the output OUT of the line L1, which is formed by the end of the line L1, remote from the end 3. This pad 13 is intended to transmit to an external load a frequency signal and can therefore be connected in this case to an end of a series capacitance Clc DC isolation to pass this frequency signal to the external load connected to the other end of the capacitance Clc series and block the DC current. This capacitance Clc can be integrated into the chip P. Such a circuit POL has the advantage that the polarization cells have a high impedance on the pad 12 for connection to the outside and for supplying bias currents to the outside.

Dans le cas où le circuit de détection de puissance large bande est prévu, le point LLD de liaison du circuit de détection de puissance large bande est connecté à la source d'un des transistors de polarisation des cellules élémentaires, reliée à la ligne L1, par exemple à la source Sm du transistor Tm, reliée à la ligne de drain LD à la figure 19. La cellule sur laquelle est prévue le point LLD est par exemple la dernière Cssm, DCssm ou NCssm la plus proche de la sortie OUT. Le circuit de détection de puissance du signal fréquentiel peut être intégré ou non à cette cellule et à la puce P. Dans le cas où le circuit de détection de puissance du signal 2882204 23 fréquentiel est intégré à la puce P, celle- ci comporte un plot supplémentaire Vdp de sortie de mesure de la puissance du signal fréquentiel. In the case where the broadband power detection circuit is provided, the link LLD point of the broadband power detection circuit is connected to the source of one of the elementary cell polarization transistors, connected to the line L1, for example at the source Sm of the transistor Tm, connected to the drain line LD in FIG. 19. The cell on which the LLD point is provided is for example the last Cssm, DCssm or NCssm closest to the output OUT. The frequency signal power detection circuit may or may not be integrated in this cell and in the P chip. In the case where the frequency signal power detection circuit 2882204 is integrated into the chip P, the chip P comprises additional Vdp output plot of the power of the frequency signal.

Claims

24 CLAIMS

A wideband amplifier circuit comprising a distributed amplification cell (AMP), the amplification cell (AMP) comprising a plurality of amplification transistors (T1, Tn) connected distributively between an output line (LD) and a line (LG) input, the input line (LG) having a broadband signal input (E) to be amplified, the output line (LG) having an amplified wideband signal output (OUT) and an end (3) opposite termination, at least one polarization cell of the amplification transistors, comprising at least one bias transistor (Tpol), being connected between a power supply (Vpol) and the output line (LD) of the cell ( AMP) between its output (OUT) and its opposite terminating end (3), characterized in that the termination end (3) of the output line (LD) is connected to a resistor (Rd) of termination, a series resistance (CCR) short circuit of the gate (Gpol) the polarization transistor (Tpol) at its source (Spol) is integrated in the polarization cell 20 (Css, DCss, NCss), the short-circuit series resistor (CCR) having a resistive value of between 1 Ohm and 100 Ohm .

2. Broadband amplifier circuit according to claim 1, characterized in that the short-circuit series resistor (CCR) at least partially replaces the length of a conductor section integrated in the cell (Css, DCss, NCss) of polarization and from the source (Spol) to the gate (Gpol) of the transistor (Tpol) polarization.

A wideband amplifier circuit according to any one of claims 1 and 2, characterized in that the series circuit between the source (Spol) and the gate (Gpol) of the bias transistor (Tpol) comprises only the series resistance (CCR) short circuit.

4. Broadband amplifier circuit according to any one of claims 1 and 2, characterized in that the series circuit between the source (Spol) and the gate (Gpol) of the bias transistor (Tpol) comprises, in series with the resistance series (CCR) short circuit, a capacitor (CCcap), the gate (Gpol) of the polarization transistor (Tpol) of the cell (Css, DCss, NCss) is connected to the node (N) of a divider bridge (Vdl) voltage, between the ends of which is applied a voltage (V3) control of the bias current provided by the transistor (Tpol) polarization.

5. Broadband amplifier circuit according to claim 4, characterized in that the capacitor (CCcap) is integrated in the cell (Css, DCss, NCss) of polarization in series with the series resistance (CCR) of short circuit between the gate (Gspol) and the source (Spol) of the bias transistor (Tpol).

6. Broadband amplifier circuit any of the

Claims 4 and 5, characterized in that

a plurality of polarization cells (Css, DCss, NCss), each having at least one biasing transistor (Tpol), are provided, and the voltage dividing bridge (Vdl) is common to the polarization transistors (Tpol).

7. Broadband amplifier circuit according to any one of claims 4 to 6, characterized in that a resistor (R3) is provided between the gate (Gpol) of the bias transistor and the node (N) of the divider bridge (Vdl). Of voltage.

8. Broadband amplifier circuit according to any one of claims 1 to 7, characterized in that the polarization cell (NCss) comprises between the power supply (Vpol) and the output line (LD) of the cell (AMP ) of amplification and in cascade 2882204 26 with the first transistor (Tpnl) of polarization whose gate (Gpnl) is connected to the source (Spnl) by the series resistor (CCR1) of shortcircuit, at least one other transistor (Tpn11) of polarization, whose gate (Gpn11) is connected to the gate (Gpnl) of the first bias transistor (Tpnl) by another short-circuit series resistor (CCR1) having a resistive value of between 1 Ohm and 100 Ohm.

9. Broadband amplifier circuit according to any one of claims 1 to 8, characterized in that the polarization cell (DCss) comprises several of said 10 transistors (Tpol) biasing cascade between the power supply (Vpol) and the line (LD) output of the amplification cell (AMP).

10. Broadband amplifier circuit according to any one of claims 1 to 9, characterized in that the short-circuit series resistor (CCR) has a resistive value R 15 of between 1 Ohm and 10 Ohm.

11. Broadband amplifier circuit according to any one of claims 1 to 10, characterized in that the termination resistor (Rd) of the output line (LD) is fixed.

A wideband amplifier circuit according to any of claims 1 to 11, characterized in that the output line (LD) has a prescribed characteristic impedance (Zc) and the line termination resistance (Rd) (LD). ) is a fixed value resistor, higher than said prescribed characteristic (Ze), actual positive impedance.

A wideband amplifier circuit according to Claim 12, characterized in that the termination resistor (Rd) of the output line (LD) has a value between 1.5.Z and 10.Zc, where Ze is the value of the characteristic impedance (Zc) prescribed for the output line (LD).

14. Broadband amplifier circuit according to any one of claims 1 to 13, characterized in that 2882204 27 a circuit (DP1, DP2) for detecting power of the broadband signal of the line (LD) output, comprising an output (Vdp, Vdet) for measuring the power of the broadband signal, distinct from the amplified broadband signal output (OUT) of the output line (LD), is incorporated in the polarization cell (Css, DCss, NCss) .

15. Broadband amplifier circuit according to claim 14, characterized in that the power detection circuit (DP1, DP2) of the broadband signal is connected to the source (Spol, Spi, Sp2, Spn1, Spn1, Sp). at least one polarization transistor (Tpol) of the polarization cell (Css, DCss, NCss).

Wideband amplifier circuit according to one of Claims 14 and 15, characterized in that the wideband signal power detection circuit (DP1, DP2) has a line link point (LD). output, connected at one end of a series resistor (Rdp), whose other end is connected to a first end of at least one diode means (Ddp), the second end of which is connected to a rectifier stage ( R1d, Cdp), able to provide a continuous component for measuring the power of the broadband signal on the measurement output (Vdp, Vdet).

17. Broadband amplifier circuit according to claim 16, characterized in that a means (Tdet) of interruption / current flow, which can be controlled by a conductor (VTdetg), is provided between the series resistance (Rdp) of the circuit. (DP1, DP2) broadband signal power detection and its diode means (Ddp).

18. Broadband amplifier circuit according to any one of claims 16 and 17, characterized in that the output (Vdp) for measuring the power of the broadband signal is connected to an input of a differential amplifier (Adiff), whose the other input is connected to the measurement output of a reference continuous voltage detection circuit (LLDref), which has the same circuit as the wide signal power detection circuit (DP1, DP2). bandaged.

19. Broadband amplifier circuit according to any one of claims 14 to 18, characterized in that a plurality of said polarization cells (Css, DCss, Ncss) is provided, and the power detection circuit (DP1, DP2) of the Broadband signal is embedded in one (Cssm, DCssm, NCssm) polarization cells.

20. Wideband amplifier circuit according to claim 19, characterized in that the wideband signal power detection circuit (DP1, DP2) is provided on the polarization cell (Css, DCss, NCss) located near the amplified wideband signal output (OUT).

21. A bias circuit comprising a broadband transmission line (LI) connected to at least one cell (Css, DCss, NCss) for supplying a bias current comprising at least one polarization transistor (Tpol) connected between a power supply pad (11) and the transmission line (LI), characterized in that it is integrated on a chip (P) and comprises: - a connection pad (12) for the transmission line (LI) for supplying polarization currents externally; - an output terminal (OUT) to the outside of the chip of a broadband signal, which is connected to the transmission line (L1), and a series resistance (CCR) of short circuit of the gate (Gpol) of the transistor (Tpol) of polarization at its source (Spol), integrated into the cell (Css, DCss, NCss) of polarization, this series resistance (CCR ) of short circuit having a resistive value R between 1 Ohm and 100 Ohm.

Polarization circuit according to Claim 21, characterized in that a wide band signal detection circuit (DP1, DP2) connected to the transmission line (L1) and comprising a pad (Vdp, Vdet). ) outwardly outputting a measurement of the broadband signal power of the transmission line (L1), distinct from the wide signal output terminal (OUT) of the transmission line (L1), is incorporated in the cell (Css, DCss, NCss) for supplying a bias current.