FR2869173A1 - Boucle a verrouillage de phase et procede de commande d'un oscillateur d'une telle boucle a verrouillage de phase - Google Patents

Abstract

Cette boucle à verrouillage de phase comprend un oscillateur commandé en tension (VCO), une pompe de charge (22) contrôlant l'oscillateur, un comparateur de phase (26) qui reçoit, en entrée, un premier signal (Fdiv) issu d'un premier diviseur de fréquence (30) servant à diviser une fréquence de référence (Fref) et un deuxième signal (Fcomp) issu d'un deuxième diviseur de fréquence (32) servant à diviser la fréquence du signal de sortie de l'oscillateur commandé en tension et qui pilote la pompe de charge en fonction de la différence de phase entre les premier et deuxième signaux.Cette boucle comporte en outre une source de courant (36) apte à prélever ou injecter en sortie de la pompe de charge un courant (I) adapté pour créer un décalage relatif entre des fronts actifs des premier et deuxième signaux, respectivement.

Description

Boucle à verrouillage de phase et procédé de commande d'un

oscillateur d'une telle boucle à verrouillage de phase.

L'invention concerne les boucles à verrouillage de phase et se rapporte également à un procédé pour commander un oscillateur commandé en tension d'une boucle à verrouillage de phase.

On a représenté sur la figure 1 l'architecture générale d'une boucle à verrouillage de phase conventionnelle.

Une telle boucle à verrouillage de phase PLL ( Phase Lock Loop ) est réalisée autour d'un oscillateur commandé en tension VCO ( Voltage Controlled Oscillator ) qui délivre la fréquence Fvco de sortie de la boucle PLL. Un premier diviseur de fréquence 10 de rang R reçoit une fréquence de référence Fref, par exemple issue d'un oscillateur à quartz. Un deuxième diviseur de fréquence 12, de rang N, reçoit la fréquence de sortie Fvco de l'oscillateur commandé en tension VCO. Les résultats de la première division Fdiv et de la deuxième division Fcomp sont respectivement appliqués sur les entrées R et O d'un comparateur de phase et de fréquence 14, qui élabore deux sorties logiques U et D. Le comparateur de phase 14 compare les phases des signaux Fdiv et Fcomp. Il émet une impulsion positive sur une sortie U si le signal Fdiv est en avance sur le signal Fcomp, et une impulsion positive sur une sortie D si le signal Fcomp est en avance sur le signal Fdiv. Ces signaux de commande U et D sont fournis à une pompe de charge 16 qui délivre un courant provoquant une tension de commande Uc à l'oscillateur VCO par l'intermédiaire d'un filtre de boucle 18.

La pompe de charge 16 comporte deux sources de courant I1 et I2. La source de courant I1 est couplée à la sortie de la pompe de charge 16 par l'intermédiaire d'un commutateur S1 piloté par la sortie U du comparateur de phase 14. Lorsque le signal U est à l'état haut, le commutateur S1 est fermé, et le courant Il est fourni par la pompe de charge au filtre de boucle 18.

La deuxième source de courant I2 est raccordée à la sortie de la pompe de charge 16 par l'intermédiaire d'un commutateur S2 piloté par la sortie D du comparateur de phase 14. Lorsque le signal D est à l'état haut, le commutateur S2 est fermé et le courant I2 est absorbé par la pompe de charge en provenance du filtre de boucle 18.

Le fonctionnement de cette boucle à verrouillage de phase est le suivant.

Pour simplifier, on considérera que le filtre de boucle 18 est essentiellement constitué d'un condensateur Cf relié entre la sortie de la pompe de charge et la masse, la tension de commande Uc étant dès lors la tension aux bornes de ce condensateur Cf, et que les fronts actifs des signaux Fdiv et Fcomp sont les fronts montants.

Si le front montant du signal Fdiv arrive avant le front montant du signal Fcomp, la sortie U du comparateur de phase 14 passe à l'état haut. Le commutateur S1 se ferme alors et le courant Il charge la capacité Cf du filtre de boucle. La charge de la capacité Cf se fait pendant le temps At de fermeture du commutateur S1. En principe, la durée At est égale à l'intervalle de temps séparant les flancs de montée des signaux Fdiv et Fcomp. La charge emmagasinée par le condensateur Cf augmente ainsi de I1. At, et la tension de commande Uc augmente. En raison de cette augmentation de la tension de commande Uc, l'oscillateur commandé en tension VCO délivre un signal de fréquence Fvco plus élevé et l'écart entre les phases des signaux Fdiv et Fcomp diminue.

Inversement, si le front montant du signal Fcomp arrive avant le front montant du signal Fdiv, l'impulsion positive sur la borne D ferme le commutateur S2 pendant un temps 0't, en principe égal à l'intervalle de temps entre l'apparition des fronts montants des signaux Fcomp et Fdiv. Le courant I2 décharge alors le condensateur Cf d'une quantité de charge I2. A't. La tension Uc de contrôle de la fréquence de l'oscillateur décroît et la fréquence Fvco de sortie de l'oscillateur VCO décroît consécutivement.

Lorsque la boucle à PLL a convergé, les fréquences présentes sur les entrées R et O du comparateur de phase sont égales en phase à l'erreur de phase statique près, c'est-à-dire à l'écart de phase, présenté par la boucle à verrouillage de phase lorsque celle-ci est stabilisée, qui ne produit pas d'injection de charge dans le filtre de boucle 18. Les fréquences Fref et Fvco sont alors liées par la relation suivante: Fvco = (N/R) x Fref (1) Il est ainsi possible de modifier la fréquence de sortie Fvco en agissant sur le rang de division du diviseur de fréquence 12.

Il est également possible de réaliser à partir d'une telle architecture une boucle à verrouillage de phase fractionnaire, c'est-à-dire une boucle dans laquelle le rang de division moyen du diviseur de fréquence 12 est un nombre réel. Dans ce cas, le dispositif de codage 20 règle en permanence le rang de division du diviseur 12 de manière à obtenir, en moyenne, le rang de division souhaité.

Cependant, dans le cas d'une boucle PLL fractionnaire, la valeur de division qui varie dans le temps va créer une erreur de phase instantanée, qui correspond au bruit de codage de la valeur moyenne.

Si la boucle PLL présente des non-linéarités, des repliements du bruit de codage vont créer des raies parasites importantes et gênants dans le signal de sortie. Or, le comparateur de phase et de fréquence 14 ainsi que la pompe de charge 16 sont le siège de non-linéarités.

Tout d'abord, en référence aux figures 2, 3, 4a et 4b, la pente de la fonction de transfert entre l'erreur de phase et la quantité de charge injectée dans le filtre de boucle varie. Si la valeur de division est plus grande que la valeur moyenne, le front actif du signal Fcomp va avoir tendance à arriver encore plus en retard par rapport au signal Fdiv, comme représenté sur la figure 2. Dans ce cas, la source de courant Il est activée pendant une durée plus longue.

Au contraire, si la valeur de division est plus petite (figure 3), il peut arriver que le front actif du signal Fcomp soit en avance par rapport à celui du signal Fdiv. Dans ce cas, c'est la source de courant I2 qui va prélever du courant à partir du filtre de boucle 18.

S'il y a une différence entre les courants Il et I2, et que les variations de la valeur de division nous font passer du cas illustré à la figure 2 au cas illustré à la figure 3, la quantité de charges injectées dans le filtre de boucle ne sera pas linéaire avec l'écart de phase.

La seconde cause de non-linéarité est liée à des variations créées dans les signaux d'alimentation au sein du comparateur 14. En effet, l'étage d'entrée de ce comparateur est basé sur l'association de portes logiques alimentées à partir d'une même source de tension continue. Le changement d'état d'une des portes logiques va entraîner une chute de la tension d'alimentation qui peut entraîner un retard plus ou moins important en fonction de l'écart entre les deux signaux Fdiv et Fcomp incidents.

Ainsi, par exemple, en se référant aux figures 4a et 4b, si le signal Fdiv arrive en premier, le changement d'état de la porte logique concernée va engendrer une fluctuation relativement importante dans la tension d'alimentation. Si le signal Fcomp arrive immédiatement après, le retard Tl nécessaire pour provoquer un changement d'état de la porte logique concernée sera lié directement au temps de rétablissement de la tension d'alimentation (figure 4a). Au contraire, si le deuxième signal Fcomp arrive suffisamment en retard, le changement d'état de l'entrée O se fera après un retard 'r lié uniquement au changement d'état des portes logiques (figure 4b).

Au vu de ce qui précède, le but de l'invention est de pallier ces inconvénients et de fournir une boucle à verrouillage de phase et un procédé pour commander un oscillateur commandé en tension d'une telle boucle à verrouillage de phase permettant de s'affranchir des nonlinéarités présentes dans la boucle à verrouillage de phase et en particulier de s'affranchir des problèmes liés aux variations de pente de la fonction de transfert entre l'erreur de phase et la quantité de charge injectée et aux variations du temps de propagation des fronts au sein du comparateur de phase et des diviseurs dues aux fluctuations de la tension d'alimentation de la boucle.

L'invention a donc pour objet une boucle à verrouillage de phase comprenant un oscillateur commandé en tension, une pompe de charge alimentant un oscillateur, un comparateur de phase qui reçoit, en entrée, un premier signal issu d'un premier diviseur de fréquence servant à diviser une fréquence de référence, et un deuxième signal issu d'un deuxième diviseur de fréquence servant à diviser la fréquence du signal de sortie de l'oscillateur commandé en tension et qui pilote la pompe de charge en fonction de la différence de phase entre les premier et deuxième signaux.

Cette boucle comporte en outre une source de courant apte à prélever ou injecter en sortie de la pompe de charge un courant adapté pour créer un décalage relatif entre le front actif des premier et deuxième signaux, respectivement.

Ce décalage permet de séparer les fronts actifs du signal Fdiv et du signal Fcomp. Ainsi, d'une part, seule une partie de la fonction de transfert, dans laquelle la pente de la fonction est constante, va être utilisée. D'autre part, cet écart entre les fronts actifs permet un rétablissement de l'alimentation à son état d'équilibre, ce qui permet d'obtenir une propagation identique des deux signaux Fdiv et Fcomp au sein du comparateur de phase et de fréquence.

De préférence, la source de courant est adaptée pour prélever du courant en sortie de la pompe de charge. Ainsi, le signal de référence est toujours en avance par rapport au signal issu du deuxième diviseur de fréquence.

Selon une autre caractéristique de la boucle à verrouillage de phase selon l'invention, la source de courant est pilotée par le deuxième diviseur de fréquence de sorte que la durée d'activation de ladite source de courant est inversement proportionnelle à la fréquence de sortie de l'oscillateur commandé en tension.

En outre, la source de courant est adaptée pour délivrer un courant proportionnel à un courant prélevé par la pompe de charge.

Selon encore une autre caractéristique de l'invention, la source de courant est pilotée séquentiellement par le deuxième diviseur de fréquence de sorte que la comparaison entre les phases des premier et deuxième signaux mis en oeuvre par le comparateur de phase s'effectue temporellement au milieu de la phase d'activation de la source de courant.

La boucle de verrouillage selon l'invention comporte en outre un filtre de boucle interposé entre la pompe de charge et l'oscillateur commandé en tension, la source de courant étant interposée entre la pompe de charge et le filtre de boucle.

Dans un mode de réalisation, la pompe de charge comprend deux sources de courant pilotées respectivement par deux sorties du comparateur de phase pour alimenter le filtre de boucle et prélever du courant dudit filtre de boucle et faire ainsi varier la tension de contrôle de l'oscillateur commandé en tension en fonction de la différence de phase entre les premier et deuxième signaux.

L'invention a également pour objet un procédé pour commander un oscillateur commandé en tension d'une boucle à verrouillage de phase par l'intermédiaire d'une pompe de charge et d'un filtre de boucle, la boucle à verrouillage de phase comprenant un comparateur de phase qui reçoit, en entrée, un premier signal issu d'un premier diviseur de fréquence servant à diviser une fréquence de référence et un deuxième signal issu d'un deuxième diviseur de fréquence servant à diviser la fréquence du signal de sortie de l'oscillateur commandé en tension, et qui pilote la pompe de charge en fonction de la différence de phase entre les premier et deuxième signaux.

Ce procédé comprend les étapes suivantes: - comparer la phase des premier et deuxième signaux; et - injecter, à l'aide de la pompe de charge, un premier courant dans le filtre de boucle si le premier signal est en avance sur le deuxième signal, pendant une durée proportionnelle à la différence de phase entre les premier et deuxième signaux, et faire absorber par la pompe de charge un deuxième courant en provenance du filtre de boucle si le deuxième signal est en avance sur le premier signal, pendant une durée proportionnelle à la différence de phase des premier et deuxième signaux.

Avant l'étape de comparaison des phases, on procède à un prélèvement en provenance du filtre de boucle ou à une injection de courant dans ledit filtre, ledit courant étant adapté pour créer un décalage relatif entre des fronts actifs des premier et deuxième signaux, respectivement.

D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, donnés uniquement à titre d'exemples non limitatifs, et faite en référence aux dessins annexés, sur lesquels: - les figures 1, 2, 3, 4a et 4b, dont il a déjà été fait mention, illustrent l'architecture et le fonctionnement d'une boucle à verrouillage de phase conforme à l'état de la technique; - la figure 5 montre l'architecture d'une boucle à verrouillage de phase conforme à l'invention; -la figure 6 montre des chronogrammes illustrant le fonctionnement de la boucle à verrouillage de phase de la figure 5; et la figure 7 illustre la fonction de transfert entre l'erreur de phase et la quantité de charge injectée dans le filtre de boucle, montrant les avantages liés à l'invention.

Sur la figure 5, on a représenté l'architecture générale d'une boucle à verrouillage de phase PLL fractionnaire conforme à l'invention.

Cette boucle PLL comporte essentiellement: un oscillateur commandé en tension VCO délivrant la fréquence Fvco de sortie de la boucle PLL; une pompe de charge 22; un comparateur de phase et de fréquence 26; un filtre de boucle 28; un premier diviseur de fréquence 30 de rang R; un deuxième diviseur de fréquence 32 de rang N piloté par un dispositif de codage 34; et une source de courant 36 apte à prélever un courant I à partir du filtre de boucle 28.

Le premier diviseur de fréquence 30 reçoit la fréquence de référence Fref. Le deuxième diviseur de fréquence 32, de rang N, reçoit la fréquence Fvco délivrée par l'oscillateur VCO. Les résultats de la première division Fdiv et de la deuxième division Fcomp sont présentés en entrée R et 0 du comparateur de phase et de fréquence 26 qui élabore les deux sorties logiques U et D pilotant la pompe de charge 22.

Le comparateur 26 émet une impulsion positive sur la sortie U lorsque le signal Fdiv est en avance sur le signal Fcomp, et une impulsion positive sur la sortie D si le signal Fcomp est en avance sur le signal Fdiv.

La pompe de charge 22 peut être réalisée conformément aux boucles PLL de l'état de la technique. Ainsi, par exemple, elle comporte une première source de courant I1 raccordée à la sortie de la pompe de charge 22 par l'intermédiaire d'un commutateur S1 piloté par la sortie U du comparateur 26, de sorte qu'un niveau haut sur cette sortie U provoque une fourniture du courant Il au filtre de boucle 21. Elle comporte en outre une deuxième source de courant I2 couplée à la sortie de la pompe de charge 22 par l'intermédiaire d'un deuxième commutateur S2 piloté par la sortie D du comparateur 26, de sorte qu'un niveau haut sur cette sortie D provoque un prélèvement du courant I2 à partir du filtre de boucle 28.

En outre, comme on le voit sur cette figure 5, la source de courant 36 est raccordée entre la pompe de charge 22 et le filtre de boucle 28 par l'intermédiaire d'un troisième commutateur S3 piloté par le deuxième diviseur de fréquence 32, de sorte que lorsque ce troisième commutateur S3 est fermé, cette source de courant 36 absorbe un courant I en provenance du filtre de boucle 28.

Comme indiqué précédemment, cette boucle PLL est constituée par une boucle fractionnaire. En effet, le rang de division fourni par ce diviseur 32 est en permanence réglé par le dispositif de codage 34, de sorte que la valeur moyenne du rang de division corresponde au rang de division souhaité.

Le courant I absorbé par la source 13 est proportionnel à 12.

Ainsi: I = a.12, Avec a<1. Ce courant est prélevé durant une durée proportionnelle à la fréquence de sortie de l'oscillateur VCO. La durée d d'activation du commutateur S3 est donc: d = P/Fvco dans laquelle P est constant et fixé par la structure du diviseur 32.

Dans le but de diminuer les raies de comparaison, le signal de commande C du commutateur S3 est élaboré de sorte que la comparaison mise en oeuvre par le comparateur de phase et de fréquence 26 soit effectuée au milieu de chaque séquence d'activation du commutateur S3. Il a été constaté que, dans ces conditions, les variations de tension sur l'entrée du VCO sont moins importantes et moins raides.

Avec un tel agencement, lorsque le commutateur S3 est activé de sorte que la source de courant 36 prélève le courant I du filtre de boucle 28, la quantité de charge Q3 fournie par le filtre 28 vaut a.I2.P/Fvco. La boucle réagit alors de façon à équilibrer les charges Q1 et Q3 en actionnant le premier commutateur S1, de manière à injecter du courant I1 dans le filtre de boucle 28. Il se crée alors un décalage At entre les fronts actifs de Fdiv et Fcomp, résultant d'un retard des fronts du signal Fcomp (Flèche F). Ce décalage est de a.I2/I1.P/Fvco, qui est de l'ordre de a.P/Fvco. On concevra dès lors qu'il est possible de régler le décalage en agissant sur le coefficient de proportionnalité a du courant I. Par ailleurs, l'excursion de phase instantanée maximale est proportionnelle à la fréquence Fvco et à l'excursion maximale du code de division +/-ON, AN étant donné par la structure de codage de la valeur moyenne de N. On notera que le décalage +/-At doit être supérieur à AN/Fvco, qui est l'excursion maximale de phase.

Un décalage suffisamment grand, comme celui représenté sur la figure 6, permet, même lorsque le rang de division N est plus faible, de supprimer les deux causes de non-linéarité. On a donc, pour avoir un fonctionnement correct, a.P>AN. Même lorsque le front du signal Fcomp est avancé, contrairement aux boucles PLL de l'état de la technique, la source S1 reste active, ce qui permet d'avoir un fonctionnement linéaire dans le même domaine de fonctionnement de la boucle.

En effet, comme on le voit sur la figure 7, le domaine de fonctionnement Dl de la fonction de transfert liant la charge à l'écart de phase avec une boucle PLL conforme à l'invention, permet de rester dans une plage dans laquelle la pente Il est constante, alors qu'avec une boucle PLL selon l'état de la technique, le domaine de fonctionnement D2 correspond à une plage de fonctionnement selon laquelle la pente est variable.

On notera enfin que le décalage des fronts actifs entre le signal Fdiv et le signal Fcomp permettra d'obtenir un délai de transmission constant au sein du comparateur de phase et de fréquence.

Ainsi, le système qui vient d'être décrit permet d'obtenir un décalage entre les fronts actifs apte à diminuer fortement les raies parasites dus à la division fractionnaire. Ce décalage est insensible à la valeur du courant de la pompe de charge. Il n'a pas besoin d'être surdimensionné, dans la mesure où l'excursion de phase et le décalage varient de la même façon vis-à-vis de la fréquence Fvco, limitant ainsi la création de raies de comparaison.

On notera enfin que l'invention n'est pas limitée au mode de réalisation envisagé. En effet, dans la description ci-dessus, la source de courant assurant la linéarisation de la pompe de charge est utilisée pour prélever du courant en sortie de la pompe de charge. Il serait également possible, en variante, de prévoir une source de courant apte à injecter du courant dans le filtre de boucle. Cependant, le mode de réalisation décrit, selon lequel on prélève un courant, est avantageux dans la mesure où il permet de s'assurer que les fronts actifs de la fréquence de référence arrivent avant ceux de la fréquence Fcomp issu de la division de la fréquence de sortie de la boucle, laquelle est utilisée pour piloter d'autres blocs fonctionnels.

Claims (9)

REVENDICATIONS

1-Boucle à verrouillage de phase, comprenant un oscillateur commandé en tension (VCO), une pompe de charge (22) alimentant l'oscillateur, un comparateur de phase (26) qui reçoit, en entrée, un premier signal (Fdiv) issu d'un premier diviseur de fréquence (30) servant à diviser une fréquence de référence (Fref) et un deuxième signal (Fcomp) issu d'un deuxième diviseur de fréquence (32) servant à diviser la fréquence du signal de sortie (Fvco) de l'oscillateur commandé en tension, et qui pilote la pompe de charge en fonction de la différence de phase entre les premier et deuxième signaux, caractérisée en ce qu'elle comporte en outre une source de courant (36) apte à prélever ou injecter en sortie de la pompe de charge un courant adapté pour créer un décalage relatif entre des fronts actifs des premier et deuxième signaux, respectivement.

2-Boucle à verrouillage de phase selon la revendication 1, caractérisé en ce que la source de courant (36) est adaptée pour prélever du courant en sortie de la pompe de charge (22).

3-Boucle à verrouillage de phase selon l'une des revendications 1 et 2, caractérisée en ce que la source de courant (36) est pilotée par le deuxième diviseur de fréquence de sorte que la durée d'activation de ladite source de courant est inversement proportionnelle à la fréquence de sortie de l'oscillateur commandé en tension.

4-Boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 3, caractérisée en ce que la source de courant (36) 25 est adaptée pour délivrer un courant proportionnel à un courant prélevé par la pompe de charge.

5-Boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 4, caractérisée en ce que la source de courant (36) est pilotée séquentiellement par le deuxième diviseur de fréquence (32) de sorte que la comparaison entre les phases des premier et deuxième signaux mise en oeuvre par le comparateur de phase s'effectue temporellement au milieu de la phase d'activation de la source de courant.

6-Boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 5, caractérisée en ce qu'elle comporte en outre un filtre de boucle (28) interposé entre la pompe de charge et l'oscillateur commandé en tension.

7-Boucle à verrouillage de phase selon la revendication 6, caractérisée en ce que la source de courant (36) est interposée entre la pompe de charge (22) et le filtre de boucle (28).

8-Boucle à verrouillage de phase selon l'une des revendications 6 et 7, caractérisée en ce que la pompe de charge comprend deux sources de courant (Il, I2) pilotées respectivement par deux sorties (U, D) du comparateur de phases pour alimenter le filtre de boucle et prélever du courant dudit filtre de boucle et faire ainsi varier la tension de contrôle de l'oscillateur commandé en tension en fonction de la différence de phase entre les premier et deuxième signaux (Fdiv, Fcomp).

9-Procédé pour commander un oscillateur commandé en tension (VCO) d'une boucle à verrouillage de phase, par l'intermédiaire d'une pompe de charge (22) et d'un filtre de boucle (28), la boucle à verrouillage de phase comprenant un comparateur de phase (26) qui reçoit, en entrée, un premier signal (Fdiv) issu d'un premier diviseur de fréquence servant à diviser une fréquence de référence et un deuxième signal (Fcomp) issu d'un deuxième diviseur de fréquence servant à diviser la fréquence (Fvco) du signal de sortie de l'oscillateur commandé en tension et qui pilote la pompe de charge en fonction de la différence de phase entre les premier et deuxième signaux, le procédé comprenant les étapes suivantes: - comparer la phase des premier et deuxième signaux et - injecter, à l'aide de la pompe de charge (22), un premier courant (Il) dans le filtre de boucle si le premier signal est en avance sur le deuxième signal, pendant une durée proportionnelle à la différence de phase entre les premier et deuxième signaux, et faire absorber par la pompe de charge un deuxième courant (I2) en provenance du filtre de boucle si le deuxième signal est en avance sur le premier signal, pendant une durée proportionnelle à la différence de phase des premier et deuxième signaux, caractérisé en ce qu'avant l'étape de comparaison des phases, on procède à un prélèvement de courant (I) en provenance du filtre de boucle ou à une injection de courant dans ledit filtre, ledit courant étant adapté pour créer un décalage entre des fronts actifs des premier et deuxième signaux (Fdiv, Fcomp), respectivement.