FR2823396A1 - Procede d'emission-reception de donnees et equipement d'emission-reception de donnees - Google Patents
Procede d'emission-reception de donnees et equipement d'emission-reception de donnees Download PDFInfo
- Publication number
- FR2823396A1 FR2823396A1 FR0204326A FR0204326A FR2823396A1 FR 2823396 A1 FR2823396 A1 FR 2823396A1 FR 0204326 A FR0204326 A FR 0204326A FR 0204326 A FR0204326 A FR 0204326A FR 2823396 A1 FR2823396 A1 FR 2823396A1
- Authority
- FR
- France
- Prior art keywords
- data
- communication
- bits
- character
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Des données spéciales comportant des niveaux dominants continus d'un fil de communication d'un nombre N plus grand que le nombre de bits d'émission-réception de n des niveaux dominants continus du fil de communication, déterminées dans un caractère comme une unité des données de communication, peuvent être émises-reçues par une interface de communication série largement utilisée, de façon que la vitesse d'émission prédéterminée soit remplacée par n/ N fois la vitesse d'émission, seulement lorsque les données spéciales sont émises, de façon que les données spéciales puissent être facilement émises-reçues à faible coût.
Description
<Desc/Clms Page number 1>
PROCÉDÉ D'ÉMISSION-RÉCEPTION DE DONNÉES ET ÉQUIPEMENT
D'ÉMISSION-RÉCEPTION DE DONNÉES ARRIERE-PLAN DE L'INVENTION DOMAINE DE L'INVENTION
La présente invention concerne un procédé d'émission-réception de données spéciales lorsque des données sont communiquées en utilisant des interfaces de communication série, en particulier un procédé d'émission-réception de données spéciales dans une communication numérique pour véhicule, le procédé étant destiné à être une technique intégrée d'un réseau futur entre véhicules ("in-vehicle network").
D'ÉMISSION-RÉCEPTION DE DONNÉES ARRIERE-PLAN DE L'INVENTION DOMAINE DE L'INVENTION
La présente invention concerne un procédé d'émission-réception de données spéciales lorsque des données sont communiquées en utilisant des interfaces de communication série, en particulier un procédé d'émission-réception de données spéciales dans une communication numérique pour véhicule, le procédé étant destiné à être une technique intégrée d'un réseau futur entre véhicules ("in-vehicle network").
<Desc/Clms Page number 2>
DESCRIPTION DE L'ART ANTERIEUR
La technique dite"in-vehicle network"est une technique de liaison dans un réseau tel que des éléments d'information dans des composants électriques sont mutuellement partagés et le câblage dans un véhicule est simplifié. L'échange d'informations dans le réseau est basé sur un procédé de communication numérique normalisé pour la communication entre des véhicules. Il existe un grand nombre de cas où un procédé de communication numérique différente d'une communication numérique à usage général est appliqué et des signaux spéciaux et des moyens d'émission-réception spéciaux sont requis car il est utilisé pour la communication de données pour un véhicule nécessitant l'amélioration de la fiabilité et du rendement de l'échange d'informations.
La technique dite"in-vehicle network"est une technique de liaison dans un réseau tel que des éléments d'information dans des composants électriques sont mutuellement partagés et le câblage dans un véhicule est simplifié. L'échange d'informations dans le réseau est basé sur un procédé de communication numérique normalisé pour la communication entre des véhicules. Il existe un grand nombre de cas où un procédé de communication numérique différente d'une communication numérique à usage général est appliqué et des signaux spéciaux et des moyens d'émission-réception spéciaux sont requis car il est utilisé pour la communication de données pour un véhicule nécessitant l'amélioration de la fiabilité et du rendement de l'échange d'informations.
Un réseau d'interconnexion local (LIN) est donné comme exemple de l'une des normes de communications numériques pour véhicule.
Les figures 10a et 10b illustrent une structure de réseau et un concept d'émission dans le LIN. Sur la figure 10, des données sont émises depuis une unité de commande maître jusqu'à une unité de commande esclave par une tâche esclave dans l'unité de commande maître et les données sont émises entre les unités de commande esclave par un ID de message. En outre, une trame de message comporte un champ de synchronisation (champ synch), un champ d'identifiant, un champ de données de 2,4 ou 8 bits et un champ de contrôle. Une spécification détaillée du LIN est décrite dans"LIN Protocol Specification Revision 1. 2".
<Desc/Clms Page number 3>
Une communication de données utilisant une interface de communication série va ensuite être décrite. La figure 11 illustre une structure de l'un des noeuds prévus pour une communication de données d'un"in-vehicle network". Sur la figure 11, l'un des composants électriques 1 d'un véhicule est équipé d'une unité de commande électrique (ECU) 2 et l'ECU 2 comporte une interface de communication série (SCI) 10 et une unité de micro-ordinateur (MCU) 20.
L'ECU 2 constitue l'un des noeuds du"in-vehicle network"et émet-reçoit des informations avec les autres noeuds par une communication série par l'intermédiaire d'un fil de communication 30, dans lequel le potentiel électrique du fil de communication 30 change entre les états HAUT et BAS.
Des détails de l'émission-réception de données par l'intermédiaire de l'interface de communication série 10 vont être décrits en observant la figure 11.
(1) Cas où le potentiel électrique du fil de communication est actionné par un noeud de l'autre côté, basé sur les informations de communication, c'est-à-dire qu'un noeud du côté propre reçoit.
Lorsque le potentiel est à l'état HAUT, le transistor Tl est activé et le transistor T2 est activé, de façon que le port de réception Rx du MCU20 passe à l'état HAUT.
Lorsque le potentiel est à l'état BAS, le transistor T1 est désactivé et le transistor T2 est désactivé, de façon que le port de réception Rx du MCU20 passe à l'état BAS.
<Desc/Clms Page number 4>
Ainsi, le port de réception Rx contrôle le niveau HAUT ou BAS du potentiel électrique du fil de communication, imposé par le noeud de l'autre côté.
(2) Cas où le potentiel électrique du fil de communication est actionné par un noeud sur le côté propre, basé sur les informations de communication, en d'autres termes, le noeud du côté propre reçoit.
Lorsque le potentiel passe à l'état HAUT, le port d'émission Tx passe à l'état HAUT. Puis, le transistor T4 est désactivé, le transistor T3 est désactivé, de façon que le fil de communication 30 passe à l'état HAUT.
Lorsque le potentiel électrique est remplacé par l'état BAS, le port d'émission Tx passe à l'état BAS.
Puis, le transistor T4 est activé, et le transistor T3 est activé, de façon que le potentiel électrique du fil de communication passe à l'état BAS.
Le port de réception Rx du MCU20 mémorise des données continues aux états HAUT et BAS par l'intermédiaire du fil de communication dans un dispositif de mémorisation, par exemple une résistance, prévu à l'avance, automatiquement sous la forme de données 0 et 1. Comme illustré sur la figure 12, dans le cas d'un récepteur/émetteur asynchrone universel (appelé ci-dessous UART), un caractère unique S2 comportant le bit de début bl, le bit de fin b2 et le bit de données b3, intercalé entre le bit de début bl et le bit de fin b2, est habituellement reconnu comme une unité des données de communication, et le bit de données b3 est habituellement mémorisé sous la forme d'informations reçues.
<Desc/Clms Page number 5>
D'autre part, le port d'émission Tx du MCU20 commande automatiquement le potentiel électrique du fil de communication 30 en reconnaissant automatiquement les données continues aux états HAUT ou BAS sur le fil de communication et les données 0 ou 1, en se basant sur les données préparées à l'avance dans le dispositif de mémorisation. Dans l'UART, un caractère unique S2 est habituellement utilisé comme une unité des données de communication.
TECHNIQUE CLASSIQUE 1
Lorsque l'UART est réalisé en se basant sur une vitesse d'émission prédéterminée en utilisant une interface de communication série, il existe un cas où les données spéciales comportent les niveaux dominants continus du fil de communication d'un nombre N de bits supérieur au nombre habituel de n bits des niveaux dominants continus du fil de communication, limité par le nombre de bits d'émission-réception déterminé dans un caractère unique, c'est-à-dire une unité de données de communication. Ci-dessous, le niveau d'un fil de communication dans un état initial où une source d'alimentation est envoyée dans le fil de communication et où aucun contrôle n'est effectué est appelé niveau récessif de fil de communication et le niveau d'un fil de communication dans un état où le contrôle est effectué est appelé niveau dominant de fil de communication.
Lorsque l'UART est réalisé en se basant sur une vitesse d'émission prédéterminée en utilisant une interface de communication série, il existe un cas où les données spéciales comportent les niveaux dominants continus du fil de communication d'un nombre N de bits supérieur au nombre habituel de n bits des niveaux dominants continus du fil de communication, limité par le nombre de bits d'émission-réception déterminé dans un caractère unique, c'est-à-dire une unité de données de communication. Ci-dessous, le niveau d'un fil de communication dans un état initial où une source d'alimentation est envoyée dans le fil de communication et où aucun contrôle n'est effectué est appelé niveau récessif de fil de communication et le niveau d'un fil de communication dans un état où le contrôle est effectué est appelé niveau dominant de fil de communication.
Par exemple, comme illustré sur la figure 12, un cas où un caractère unique est constitué d'un bit de début bl d'un bit, d'un bit de fin b2 d'un bit, et d'un
<Desc/Clms Page number 6>
bit de données b3 de 8 bits, et des données à l'état BAS constituées de 13 bits continus tels que le SIGNAL SYNCH BRAKE pour informer de l'initialisation d'une trame de message dans le LIN, sont envoyées, va être décrit. Dans ce cas, il est nécessaire de prévoir des circuits et un logiciel qui seront décrits ci-dessous.
Comme illustré sur la figure 13, les circuits de la borne d'E/S 40 sont ajoutés au MCU20 et les éléments du circuit de rupture 50 sont ajoutés entre la borne d'E/S 40 et le fil de communication 30.
Le logiciel est un programme de commande pour la borne d'E/S 40 ajoutée au MCU20. La figure 14 montre un
1 exemple d'un cas où quatre caractères sont envoyés, en d'autres termes, un organigramme pour émettre tous les caractères y compris les données spéciales des niveaux dominants continus du fil de communication ayant un premier caractère plus long que dans la norme.
1 exemple d'un cas où quatre caractères sont envoyés, en d'autres termes, un organigramme pour émettre tous les caractères y compris les données spéciales des niveaux dominants continus du fil de communication ayant un premier caractère plus long que dans la norme.
La communication de données selon la technique classique 1 va être décrite en référence à la figure 15. En un point A, le potentiel du fil de communication 30 est fixé à l'état BAS dans l'utilisation du port d'E/S 40 spécialement prévu dans le MCU20 et du circuit de rupture spécial 50 qui n'est pas prévu de façon inhérente dans le circuit SCI 10. Puis, pendant la durée B, l'état BAS dans le fil de communication 30 est maintenu pendant une durée réalisant le"signal de début de trame de communication SI''par mesure d'un temps par un chronomètre dans le MCU20. Le"signal de début de trame de communication S1"est par exemple, un signal de données à l'état BAS constituées de 13 bits continus, tel que le signal SYNCH BRAKE dans le LIN.
<Desc/Clms Page number 7>
Puis, au point C, la commande du fil de communication 30 pour être à l'état BAS est libérée après l'écoulement d'une durée réalisant le"signal de début de trame de communication Spi".
TECHNIQUE CLASSIQUE 2
Dans le cas où l'UART est réalisé en se basant sur une vitesse d'émission déterminée en utilisant une interface de communication série, il existe des cas où un temps intercaractères est spécifiquement requis du côté réception en raison de ses performances et où la norme de message nécessite un temps intercaractères entre caractères. Un exemple du cas la norme de message nécessite le temps intercaractères est le"signal response space"dans le LIN illustré sur la figure 10.
Dans le cas où l'UART est réalisé en se basant sur une vitesse d'émission déterminée en utilisant une interface de communication série, il existe des cas où un temps intercaractères est spécifiquement requis du côté réception en raison de ses performances et où la norme de message nécessite un temps intercaractères entre caractères. Un exemple du cas la norme de message nécessite le temps intercaractères est le"signal response space"dans le LIN illustré sur la figure 10.
Dans ce cas, il est nécessaire d'ajouter un programme pour déterminer le temps intercaractères entre les émissions de caractères, comme illustré sur la figure 16.
La communication de données selon la 3 2 va être décrite en référence à la figure 15.
En un point C, la durée réalisant le"signal de début de trame de communication S1"est achevée, la commande du fil de communication 30 pour être à l'état BAS est libérée et une mesure du temps intercaractères S3 commence.
Puis, à une période de temps D, puisqu'il n'est émis immédiatement aucun caractère dans l'UART, le temps intercaractères S3, c'est-à-dire, la durée correspondant à un bit sur la figure 15, est mesurée par une fonction de chronomètre du MCU20.
<Desc/Clms Page number 8>
Puis, au point E, après passage du temps intercaractères S3, des données de caractères S2 codées par octets pour le procédé asynchrone, sont envoyées.
Dans cet exemple, les données de caractères S2 sont émises au MCU20 dans l'établissement d'une vitesse d'émission normale, le bit de début de 1 bit, le bit de données de 8 bits et le bit de fin de 1 bit.
Puis, au point F, après que le caractère est entièrement émis, une mesure du temps intercaractères S3 commence sans émettre le caractère suivant. Les données du caractère suivant sont en attente.
Puis, dans la période de temps G, le temps intercaractères S3 correspondant à un temps de 1 bit est mesuré par la fonction de chronomètre du MCU20.
Puis, au point H, après avoir vérifié que le temps intercaractères S3 est entièrement mesuré, les données de caractères S2 codées par octets par un procédé asynchrone sont émises.
Puis, au point I, après que les données de caractères finales sont entièrement émises, une mesure du temps intercaractères S3 commence sans donner le signe du démarrage d'une trame de communication suivante.
Puis, dans la période de temps J, le temps intercaractères S3 correspondant à un temps d'un bit est mesuré par la fonction de chronomètre du MCU20.
Au point K, après avoir vérifié que le temps intercaractères S3 est entièrement mesuré, le processus se termine dans un état où la trame de communication suivante est prête à être émise.
<Desc/Clms Page number 9>
TECHNIQUE CLASSIQUE 3
Un cas où des données codées spécialement par bits en utilisant un signal à modulation de largeur d'impulsions (PWM) sont communiquées par l'intermédiaire de l'interface de communication série mentionnée ci-dessus va être décrit.
Un cas où des données codées spécialement par bits en utilisant un signal à modulation de largeur d'impulsions (PWM) sont communiquées par l'intermédiaire de l'interface de communication série mentionnée ci-dessus va être décrit.
La figure 17 explique le codage des bits par PWM.
Dans le codage des bits par PWM, par exemple,"REPOS",
l'état logique"0"et l'état logique"1 11 sont respectivement exprimés par les longueurs Li, L0 et L1 de la durée de l'état BAS dans un cycle T d'impulsions PWM.
l'état logique"0"et l'état logique"1 11 sont respectivement exprimés par les longueurs Li, L0 et L1 de la durée de l'état BAS dans un cycle T d'impulsions PWM.
La figure 18 illustre une structure de circuit classique pour communiquer les données codées par bits en utilisant le signal PWM par l'intermédiaire de l'interface de communication série. Sur la figure 18, le numéro de référence SUBMCU60 désigne une unité de micro-ordinateur auxiliaire pour communiquer les données PWM codées par bits. Dans le SUBMCU60, un programme pour communiquer les données est installé. Un port d'E/S (1) dans le SUBMCU60 est prévu de façon que la durée du potentiel à l'état BAS du fil de communication soit surveillée, mesurée et appliquée en entrée. Un port d'E/S (2) dans le SUBMCU60 est prévu de façon que la durée du potentiel à l'état BAS du fil de communication soit surveillée, mesurée et fournie en sortie pour faire passer le potentiel à l'état BAS. Un port Rx et un port Tx dans le SUBMCU60 sont respectivement connectés au port Rx et au port Tx dans le MAINMCU20, de façon que les données soient communiquées en série entre le SUBMCU60 et le
<Desc/Clms Page number 10>
MAINMCU20. En outre, un oscillateur 61 pour commander le SUBMCU et un fil d'alimentation 62 pour alimenter le SUBMCU sont connectés au SUBMCU60.
Un procédé pour communiquer les données spécialement codées par bits en utilisant le signal PWM par les circuits illustrés sur la figure 18 va être décrit.
Un cas où les circuits de la figure 18 sont utilisés comme noeud du côté expéditeur va être décrit en premier.
(1) ENVOI D'UNE IMPULSION D'ATTENTE
Le port d'E/S (2) en tant que commutateur pour actionner le circuit faisant passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'un cycle d'impulsion commence à être mesurée. Après l'écoulement d'un certain temps à l'état BAS dans un cycle d'impulsion constituant l'impulsion REPOS, le port d'E/S est désactivé pour être dans un état de nonsortie. Après l'écoulement d'un cycle d'impulsion, une impulsion REPOS unique est entièrement émise et le flux de commande de production de l'impulsion suivante est exécuté.
Le port d'E/S (2) en tant que commutateur pour actionner le circuit faisant passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'un cycle d'impulsion commence à être mesurée. Après l'écoulement d'un certain temps à l'état BAS dans un cycle d'impulsion constituant l'impulsion REPOS, le port d'E/S est désactivé pour être dans un état de nonsortie. Après l'écoulement d'un cycle d'impulsion, une impulsion REPOS unique est entièrement émise et le flux de commande de production de l'impulsion suivante est exécuté.
(2) ENVOI D'UNE IMPULSION SIGNIFIANT UN"0"LOGIQUE
Le port d'E/S (2) en tant que commutateur pour actionner un circuit pour faire passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'une période d'impulsions commence à être mesurée. Après
Le port d'E/S (2) en tant que commutateur pour actionner un circuit pour faire passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'une période d'impulsions commence à être mesurée. Après
<Desc/Clms Page number 11>
l'écoulement d'un certain temps à l'état BAS dans un cycle d'impulsion constituant le"0"logique, le port d'E/S est désactivé pour être dans un état de nonsortie. Après l'écoulement d'un cycle d'impulsion, une impulsion d'un bit unique est entièrement émise et le flux de commande de production de l'impulsion suivante est exécuté.
(3) ENVOI D'UNE IMPULSION SIGNIFIANT UN"1"LOGIQUE
Le port d'E/S (2) en tant que commutateur pour actionner un circuit pour faire passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'un cycle d'impulsion commence à être mesurée.
Le port d'E/S (2) en tant que commutateur pour actionner un circuit pour faire passer à l'état BAS le potentiel du fil de communication est activé pour être dans un état de sortie. En même temps, la durée d'un cycle d'impulsion commence à être mesurée.
Après l'écoulement d'un certain temps à l'état BAS dans un cycle d'impulsion signifiant un niveau logique "1", le port d'E/S est désactivé pour être dans un état de non-sortie. Après l'écoulement d'un cycle d'impulsion, une impulsion d'un bit unique est entièrement émise et le flux de commande de production de l'impulsion suivante est exécuté.
Un cas où les circuits de la figure 18 sont utilisés comme noeud du côté récepteur va être décrit.
(1) Détection d'un événement où le potentiel du fil de communication est transféré de l'état HAUT à l'état BAS et en même temps, on commence à mesurer la durée ; (2) Détection d'un événement où le potentiel du fil de communication est transféré de l'état BAS à l'état HAUT, et en même temps, la durée mesurée est contrôlée. La durée mesurée est stockée dans une
<Desc/Clms Page number 12>
mémoire en tant que durée de l'état BAS dans une impulsion ; (3) Détection d'un événement où le potentiel du fil de communication est transféré de l'état HAUT à l'état BAS et en même temps, la durée mesurée est contrôlée et la mesure est initialisée par une réinitialisation. La durée mesurée est stockée dans une mémoire comme le cycle d'impulsion et en même temps, (1) ci-dessus est exécuté ; (4) Le temps à l'état BAS dans un dans le cycle d'impulsion est calculé à partir des données mémorisées. En se basant sur le résultat, les impulsions mesurées sont classées par leur signification entre"REPOS","0"et"1"et les impulsions mesurées sont mémorisées en séquence dans un dispositif de stockage en tant que données.
Selon la technique classique 1, il est nécessaire d'ajouter spécialement un circuit de rupture 50 en plus du circuit SCI 10, ayant pour conséquence un coût supplémentaire des composants du circuit de rupture, un coût de montage des composants et une surface pour le circuit ajoutée sur une carte d'unité et il existe un cas où une unité est de grande taille.
En outre, il est nécessaire d'ajouter une borne d'E/S 40 au MCU20 et si le MCU20 ne possède aucune borne d'E/S inutilisée, il est nécessaire de mettre à niveau le nombre de bornes d'E/S dans le MCU. Cette mise à niveau signifie une augmentation du coût et il existe un cas où le type de MCU est remplacé, modifiant radicalement le logiciel et les circuits et augmentant la taille.
<Desc/Clms Page number 13>
En outre, en ajoutant le programme de commande de bornes d'E/S pour surveiller l'utilisation du séquenceur par le MCU20, il est nécessaire de mettre à niveau le MCU lorsque la capacité de mémoire pour le programme dans le MCU20 n'est pas suffisante. En outre, lorsque le taux de renouvellement du programme total dépasse 100%, c'est-à-dire est en dépassement, en raison du programme supplémentaire, il est nécessaire de mettre à niveau la vitesse d'horloge du MCU ou le MCU lui-même.
En d'autres termes, les problèmes mentionnés cidessus de la technique classique 1 sont désavantageux en termes du coût et de la taille qui rendent ces produits intéressants.
Selon la technique classique 2, il est nécessaire d'introduire un programme compliqué pour mesurer la durée du temps intercaractères et pour pouvoir réussir à envoyer les données de caractère au repos. Lorsqu'il ne reste pas de zone de mémoire de programme dans le MCU, il est nécessaire de mettre à niveau le MCU.
En outre, lorsque le taux de renouvellement du programme total dépasse 100%, c'est-à-dire est en dépassement, en raison du programme supplémentaire, il est nécessaire de mettre à niveau la vitesse d'horloge du MCU ou le MCU lui-même. Cette mise à niveau rend le coût du produit élevé.
Selon la technique classique 3, il est nécessaire d'ajouter un SUBMCU exclusivement utilisé pour la communication ou un IC spécial exclusivement utilisé pour la communication doit être ajouté ainsi qu'un câblage pour fournir de l'énergie électrique et un
<Desc/Clms Page number 14>
oscillateur pour les commander doivent être ajoutés. Il est également nécessaire d'ajouter un nouveau programme pour le SUBMCU et un nouveau programme est nécessaire pour la communication entre le MAINMCU et le SUBMCU. En conséquence, le coût et la taille du produit sont considérablement accrus.
RÉSUMÉ DE L'INVENTION
Un objet de la présente invention est de résoudre les problèmes mentionnés ci-dessus inhérents aux TECHNIQUES CLASSIQUES et de fournir un procédé d'émission-réception de données et un équipement d'émission-réception de données pouvant émettre facilement des données spéciales comportant les mêmes niveaux continus de plus du nombre de bits d'émissionréception, déterminé à l'origine dans un caractère comme une unité de données de communication, à un faible coût sans ajouter de circuit de rupture du signal de communication, et une borne d'E/S dans le MCU et un programme de commande de borne d'E/S pour surveillance au moyen d'un séquenceur.
Un objet de la présente invention est de résoudre les problèmes mentionnés ci-dessus inhérents aux TECHNIQUES CLASSIQUES et de fournir un procédé d'émission-réception de données et un équipement d'émission-réception de données pouvant émettre facilement des données spéciales comportant les mêmes niveaux continus de plus du nombre de bits d'émissionréception, déterminé à l'origine dans un caractère comme une unité de données de communication, à un faible coût sans ajouter de circuit de rupture du signal de communication, et une borne d'E/S dans le MCU et un programme de commande de borne d'E/S pour surveillance au moyen d'un séquenceur.
Un autre objet de la présente invention est que lorsqu'il est requis de prévoir un temps intercaractères entre caractères, constituant une unité de données de communication, il est inutile de mesurer une durée par un programme dans le MCU pour fournir le temps intercaractères et de limiter le temps d'envoi d'un caractère suivant, de sorte que les données spéciales sont facilement émises à un faible coût.
Un autre objet de la présente invention est de ne pas nécessiter l'addition d'un SUBMCU exclusivement
<Desc/Clms Page number 15>
utilisé pour la communication et d'un IC spécial exclusivement utilisé pour la communication et d'émettre facilement des données codées par bits par PWM en utilisant une interface de communication série à usage général lorsque les données codées par bits par PWM sont envoyées ou reçues en utilisant l'interface de communication série.
Selon un premier aspect de la présente invention, il est fourni un procédé pour émettre des données de communication à une vitesse d'émission prédéterminée par un UART, dans lequel seulement lorsque des données spéciales ayant un nombre de bits de N plus grand que le nombre de bits d'émission-réception de n, déterminé dans un caractère comme une unité des données, sont envoyées, la vitesse d'émission prédéterminée est remplacée par n/N fois la vitesse d'émission, de façon qu'il devienne inutile d'ajouter le circuit de rupture d'un signal de communication, la borne d'E/S dans le MCU et le programme de commande de bornes d'E/S pour surveillance au moyen d'un séquenceur, décrit dans la technique classique 1, et les données spéciales ci-dessus peuvent être facilement émises à un faible coût.
Selon un deuxième aspect de la présente invention, il est fourni le procédé d'émission des données de communication selon le premier aspect de la présente invention, dans lequel les données spéciales sont fabriquées par des niveaux dominants continus de fil de communication d'un nombre de N plus grand que le nombre
<Desc/Clms Page number 16>
de bits d'émission-réception de n des niveaux dominants continus de fil de communication, déterminé dans un caractère comme une unité des données de communication, où, dans cette spécification, un niveau du fil de communication dans un état où aucune commande n'est effectuée après avoir envoyé une source d'alimentation dans le fil de communication est appelé niveau récessif de fil de communication et un niveau du fil de communication dans un état où le fil de communication est commandé pour être dans un niveau dominant est appelé niveau dominant de fil de communication. Les effets décrits dans le premier aspect de la présente invention peuvent être obtenus selon le deuxième aspect de la présente invention.
Selon un troisième aspect de la présente invention, il est fourni un dispositif pour émettre des données de communication (ECU) comportant une unité de commande de données (MCU) pour émettre les données à une vitesse d'émission prédéterminée par l'UART et une interface de communication série (SCI) pour émettre les données provenant de l'unité de commande de données (MCU) sur un fil de communication, dans lequel seulement lorsque des données spéciales ayant un nombre de bits de N plus grand que le nombre de bits d'émission-réception de n, déterminé dans un caractère comme une unité des données, sont envoyées, la vitesse d'émission prédéterminée est remplacée par n/N fois la vitesse d'émission, de façon que les effets décrits dans le premier aspect de la présente invention puissent être obtenus selon le troisième aspect de la présente invention.
<Desc/Clms Page number 17>
Selon un quatrième aspect de la présente invention, il est fourni le dispositif pour émettre les données de communication selon le troisième aspect de la présente invention, dans lequel les données spéciales sont fabriquées par des niveaux dominants continus de fil de communication d'un nombre de N plus grand que le nombre de bits d'émission-réception de n des niveaux dominants continus de fil de communication, déterminé dans un caractère comme une unité des données de communication, de façon que les effets décrits dans le premier aspect de la présente invention puissent être obtenus selon le quatrième aspect de la présente invention.
Selon un cinquième aspect de la présente invention, il est fourni un procédé pour émettre des données de communication à une vitesse d'émission prédéterminée par UART, dans lequel lorsqu'un temps intercaractères est requis entre les caractères, constituant une unité des données, les données sont émises après avoir ajouté le nombre de bits satisfaisant le temps intercaractères au nombre de bits de fin dans le caractère défini du côté émission-réception, de façon qu'il devienne inutile de mesurer la durée pour fournir le temps intercaractères par un programme dans le MCU et limiter le temps d'envoi d'un caractère suivant comme décrit dans la technique classique 2, et les données mentionnées ci-dessus peuvent être facilement émises à un faible coût.
Selon un sixième aspect de la présente invention, il est fourni un procédé pour émettre les données de
<Desc/Clms Page number 18>
communication selon le cinquième aspect de la présente invention, dans lequel le temps intercaractères entre les caractères est une durée d'un niveau récessif de fil de communication, de façon que les effets du cinquième aspect de la présente invention puissent être obtenus selon le sixième aspect de la présente invention.
Selon un septième aspect de la présente invention, il est fourni un dispositif pour émettre des données de communication (ECU) comportant une unité de commande de données (MCU) pour émettre les données à une vitesse d'émission prédéterminée par l'UART et une interface de communication série (SCI) pour envoyer les données provenant de l'unité de commande de données (MCU) sur un fil de communication, dans lequel lorsqu'un temps intercaractères est requis entre les caractères, constituant une unité des données, les données sont émises après avoir ajouté le nombre de bits satisfaisant le temps intercaractères au nombre de bits de fin dans les caractères définis du côté émission-réception, de façon que les effets du cinquième aspect de la présente invention puissent être obtenus selon le septième aspect de la présente invention.
Selon un huitième aspect de la présente invention, il est fourni le dispositif pour émettre les données de communication selon le septième aspect de la présente invention,
<Desc/Clms Page number 19>
dans lequel le temps intercaractères entre les caractères est une durée d'un niveau récessif de fil de communication, de façon que les effets du cinquième aspect de la présente invention puissent être obtenus selon le huitième aspect de la présente invention.
Selon un neuvième aspect de la présente invention, il est fourni un procédé pour émettre des données de communication spécialement codées par bits en utilisant un signal de modulation par largeur d'impulsions (signal PWM) par l'intermédiaire d'une interface de communication série, dans lequel les données sont codées par octets par un procédé asynchrone en conformité avec le signal PWM et sont émises, de façon qu'il devienne inutile d'ajouter un SUBMCU exclusivement utilisé pour la communication et un IC spécial exclusivement utilisé pour la communication et les données codées par bits par le signal PWM sont facilement émises-reçues en utilisant une interface de communication série à usage général.
Selon un dixième aspect de la présente invention, il est fourni le procédé d'émission des données de communication selon le neuvième aspect de la présente invention, dans lequel un caractère des données codées par le procédé asynchrone correspond à un cycle des données codées par PWM, à l'état BAS ou HAUT dans un cycle des données codées par PWM est exprimé par un rapport de niveaux BAS ou HAUT dans le caractère et un signal "REPOS","0"ou"1"est émis,
<Desc/Clms Page number 20>
de façon que les effets du neuvième aspect selon la présente invention puissent être obtenus selon le dixième aspect de la présente invention.
Selon un onzième aspect de la présente invention, il est fourni un procédé pour recevoir des données de communication spécialement codées par bits par un signal de modulation par largeur d'impulsions (signal PWM) par l'intermédiaire d'une interface de communication série, dans lequel les données sont codées par bits par un procédé de non-retour à zéro (NRZ) et sont reçues et le signal NRZ reçu est converti en signal PWM correspondant à celui-ci, de façon que les effets du neuvième aspect selon la présente invention puissent être obtenus selon le onzième aspect de la présente invention.
Selon un douzième aspect de la présente invention, il est fourni le procédé de réception des données de communication selon le onzième aspect de la présente invention, dans lequel l'état BAS ou HAUT dans un cycle des données codées par le signal PWM est reçu comme une unité des données codées par le procédé NRZ et comportant une pluralité de bits et l'unité des données codées par le procédé NRZ est remplacée par les données correspondantes codées par le signal PWM, de façon que les effets du neuvième aspect puissent être obtenus selon le douzième aspect de la présente invention.
Selon un treizième aspect de la présente invention, il est fourni un dispositif pour émettre des
<Desc/Clms Page number 21>
données de communication (ECU) comportant une unité de commande de données (MCU) pour émettre les données à une vitesse d'émission prédéterminée par l'UART et une interface de communication série (SCI) pour émettre les données provenant de l'unité de commande de données sur un fil de communication, dans lequel des données spécialement codées par octets par un signal de modulation par largeur d'impulsion (signal PWM) sont codées par bits par un procédé asynchrone de façon à correspondre aux données spécialement codées par bits du signal PWM et sont émises, de façon que les effets du neuvième aspect puissent être obtenus selon le treizième aspect de la présente invention.
Selon un quatorzième aspect de la présente invention, il est fourni un dispositif pour recevoir des données de communication (ECU) comportant une unité de commande de données (MCU) pour recevoir les données à une vitesse de communication prédéterminée par l'UART et une interface de communication série (SCI) pour envoyer les données provenant d'un fil de communication à l'unité de commande de données, dans lequel des données spécialement codées par bits par un signal de modulation par largeur d'impulsions (signal PWM) sont codées par bits par un procédé de non-retour à zéro (NRZ) et sont reçues et le signal NRZ reçu est converti en signal PWM correspondant au signal NRZ reçu,
<Desc/Clms Page number 22>
de façon que l'effet du neuvième aspect selon la présente invention puisse être obtenu selon le quatorzième aspect de la présente invention.
BRÈVE DESCRIPTION DES DESSINS
Une compréhension plus complète de la présente invention et d'un grand nombre des avantages associés à celle-ci sera facilement obtenue, celle-ci étant mieux comprise en référence à la description détaillée suivante considérée en relation avec les dessins annexés, dans lesquels : la figure 1 illustre une structure de l'un des noeuds pour communication de données selon le mode de réalisation 1 de la présente invention ; la figure 2 est un organigramme de l'émission des caractères selon le mode de réalisation 1 de la présente invention ;
La figure 3 illustre une configuration de caractère selon le mode de réalisation 2 de la présente invention ;
La figure 4 est un organigramme de l'émission des caractères selon le mode de réalisation 2 de la présente invention ;
La figure 5 illustre schématiquement un fil de signal pour expliquer les communications de données selon les modes de réalisation 1 et 2 ;
La figure 6 illustre un exemple d'une structure matérielle pour la communication de données selon le mode de réalisation 3 ;
Une compréhension plus complète de la présente invention et d'un grand nombre des avantages associés à celle-ci sera facilement obtenue, celle-ci étant mieux comprise en référence à la description détaillée suivante considérée en relation avec les dessins annexés, dans lesquels : la figure 1 illustre une structure de l'un des noeuds pour communication de données selon le mode de réalisation 1 de la présente invention ; la figure 2 est un organigramme de l'émission des caractères selon le mode de réalisation 1 de la présente invention ;
La figure 3 illustre une configuration de caractère selon le mode de réalisation 2 de la présente invention ;
La figure 4 est un organigramme de l'émission des caractères selon le mode de réalisation 2 de la présente invention ;
La figure 5 illustre schématiquement un fil de signal pour expliquer les communications de données selon les modes de réalisation 1 et 2 ;
La figure 6 illustre un exemple d'une structure matérielle pour la communication de données selon le mode de réalisation 3 ;
<Desc/Clms Page number 23>
la figure 7 illustre une forme d'onde du potentiel dans un fil de communication obtenue par codage par PWM ; la figure 8 illustre schématiquement un fil de signal pour expliquer un procédé d'émission de données selon le mode de réalisation 3 de la présente invention ; la figure 9 illustre schématiquement un fil de signal pour expliquer un procédé de réception de données selon le mode de réalisation 3 de la présente invention ; la figure 10 illustre une structure de réseau de LIN et son concept de communication ; la figure 11 illustre une structure de l'un des noeuds constituant un"in-vehicle network"i la figure 12 illustre une configuration de caractère comme unité des données de communication dans l'UART ; la figure 13 illustre une structure d'un noeud comportant une interface de communication série et un circuit de rupture selon la technique classique 1 ; la figure 14 est un organigramme d'émission des caractères selon la technique classique 1 ; la figure 15 illustre schématiquement un fil de signal pour expliquer la communication de données série selon la technique classique 1 ; la figure 16 est un organigramme d'émission des
caractères selon la technique classique 2 ; la figure 17 illustre le codage de bits par PWM et
<Desc/Clms Page number 24>
la figure 18 illustre une structure matérielle pour la communication de données codées par bits par PWM par l'intermédiaire d'une interface de communication série.
DESCRIPTION DÉTAILLÉE DES MODES DE RÉALISATION PRÉFÉRÉS
Une explication détaillée va être fournie des modes de réalisation préférés de la présente invention en référence aux figures 1 à 18 comme suit, sur lesquelles les mêmes numéros de référence sont utilisés pour la même partie ou une partie similaire et la description de ces parties est omise.
Une explication détaillée va être fournie des modes de réalisation préférés de la présente invention en référence aux figures 1 à 18 comme suit, sur lesquelles les mêmes numéros de référence sont utilisés pour la même partie ou une partie similaire et la description de ces parties est omise.
MODE DE RÉALISATION 1
Le mode de réalisation 1 est destiné à résoudre les problèmes de la technique classique 1.
Le mode de réalisation 1 est destiné à résoudre les problèmes de la technique classique 1.
Dans le cas où l'UART est réalisé en se basant sur une vitesse d'émission prédéterminée en utilisant une interface de communication série, des données spéciales comportant les niveaux dominants continus du fil de communication d'un nombre de bits de N supérieur au nombre de bits d'émission-réception de n des niveaux dominants continus du fil de communication, déterminées dans un caractère comme une unité de données de communication, sont émises par conversion pour diminuer la vitesse d'émission seulement lorsqu'un côté émission envoie les données spéciales.
La figure 1 illustre une structure de l'un des noeuds pour communiquer des données selon le mode de réalisation 1. sur la figure 1, un composant
<Desc/Clms Page number 25>
électrique 1 est équipé d'une unité de commande électrique (ECU) 2, dans lequel l'ECU 2 comporte une interface de communication série (SCI) 10 et une unité de micro-ordinateur (MCU) 20.
L'ECU 2 est desservi comme l'un des noeuds d'un in-vehicle network et communique avec les autres noeuds en série par l'intermédiaire d'un fil de communication 30, dans lequel le potentiel du fil de communication 30 est commuté entre les états HAUT et BAS pour émettre-recevoir les informations de communication. Le MCU 20 comporte un port de réception Rx pour recevoir les informations et un port d'émission Tx pour envoyer les informations.
L'interface de communication série 10 comporte un transistor T1 et un transistor T2 qui sont activés ou désactivés en réponse à l'état HAUT ou BAS dans le fil de communication 30 lorsque les informations de communication sont reçues depuis l'un des autres noeuds. En outre, l'interface de communication série 10 comporte un transistor T4 et un transistor T3, qui sont activés ou désactivés en réponse à l'état HAUT ou BAS dans le port d'émission Tx lorsque les informations sont envoyées depuis le propre noeud.
Comme décrit, la structure matérielle est similaire à celle de la figure 11. Dans le mode de réalisation 1, par comparaison avec la figure 13, il est inutile d'ajouter une borne d'E/S 40 au MCU 20 et un circuit de rupture 50 entre la borne d'E/S 40 et le fil de communication 30. Ainsi, le mode de réalisation 1 est caractérisé par le fait qu'il n'y a pas de circuit supplémentaire.
<Desc/Clms Page number 26>
Un procédé d'émission de caractère selon le mode de réalisation 1 va ensuite être décrit en référence à l'organigramme de la figure 2.
La longueur de bits limite des données des niveaux dominants continus du fil de communication selon des performances normales de la communication série du MCU 20 est représentée par n, et la longueur de bits des données des niveaux dominants continus du fil de communication, c'est-à-dire des données spéciales, en dehors des performances normales, est représentée par N.
A l'étape 21, la vitesse d'émission est remplacée par n/N la vitesse normale.
À l'étape 22, les données spéciales constituant les données des niveaux dominants continus du fil de communication long ne pouvant pas être exprimées en fonction des performances normales de la communication série du MCU 20 sont fixées comme un premier caractère et le premier caractère est envoyé à un noeud sur l'un des autres cotés à la vitesse d'émission modifiée de n/N fois la vitesse normale. À l'étape 23, après avoir envoyé le premier caractère, la vitesse d'émission revient à la vitesse normale. Après cela, un deuxième caractère et un troisième caractère sont envoyés en séquence à la vitesse normale à l'étape 24 et aux étapes suivantes.
Comme décrit, selon le mode de réalisation 1, lorsque les données spéciales comportant le nombre de bits de N des niveaux dominants continus du fil de communication plus grand que le nombre de bits d'émission-réception de n des niveaux dominants
<Desc/Clms Page number 27>
continus du fil de communication, déterminé dans les caractères comme unité des données de communication sont envoyées, la vitesse d'émission est convertie pour diminuer seulement dans le cas où le coté expédition envoie les données spéciales, de sorte qu'il est inutile d'ajouter un circuit de rupture 50 du signal de communication, une borne d'E/S 40 du MCU 20 et le programme de commande de borne d'E/S pour surveillance par séquenceur, qui sont mentionnés dans la technique classique 1.
Selon le mode de réalisation 1, les divers problèmes suivants sont résolus : (1) Coût supplémentaire de l'addition des composants d'un circuit de rupture, coût d'équipement des composants, surface occupée par le circuit de rupture supplémentaire sur une carte d'unité, et possibilité d'augmentation de la taille de l'unité ; (2) Mise à jour du MCU pour augmenter le nombre de borne d'E/S dans le cas où il ne reste pas de borne supplémentaire d'E/S, augmentation du coût accompagné de la mise à niveau, modification radicale du logiciel ou des circuits probablement accompagnée d'une modification du type de MCU et d'une augmentation de la taille du MCU ; et (3) Lorsque le taux de renouvellement du programme total dépasse 100%, c'est-à-dire est en dépassement, par l'addition du programme, la vitesse d'horloge du MCU doit être augmentée ou le MCU lui-même doit être mis à niveau.
<Desc/Clms Page number 28>
MODE DE RÉALISATION 2
Le mode de réalisation 2 est destiné à résoudre les problèmes de la technique classique 2.
Le mode de réalisation 2 est destiné à résoudre les problèmes de la technique classique 2.
Dans le cas où une communication asymétrique est effectuée en se basant sur une vitesse d'émission prédéterminée en utilisant une interface de communication série, le cas où un coté réception nécessite un temps intercaractères entre les caractères en raison de ses performances ou le cas où une norme de message nécessite un temps intercaractères entre les caractères, un côté émission émet des données par détermination de commutation du nombre de bits de fin défini du côté émission-réception en ajoutant le nombre satisfaisant le temps intercaractères.
La figure 3 illustre la configuration d'un caractère selon le mode de réalisation 2. Dans le mode de réalisation 2, la configuration du caractère déterminé par le coté expédition est définie de manière inhérente par le côté émission-réception, dans lequel un bit de fin S3 satisfaisant le temps intercaractères est ajouté à la configuration comportant le bit de début bl, le bit de données b3 et le bit de fin b2.
La figure 4 est l'organigramme illustrant l'émission d'un caractère selon le mode de réalisation 2. À l'étape 41, le coté expédition ajoute le bit de fin autant de fois que le temps intercaractères jusqu'au bit de fin dans la configuration de caractère définie de manière inhérente par le côté émission-réception.
Puis, à l'étape 42 et aux étapes suivantes, un premier caractère et un deuxième caractère, qui sont
<Desc/Clms Page number 29>
déterminés pour comporter le bit de fin supplémentaire, sont émis en séquence. Comme décrit, selon le mode de réalisation 2, puisque le coté expédition envoie le caractère par commutation de la détermination en ajoutant le nombre de bits satisfaisant le temps intercaractères au nombre de bits de fin défini par le côté émission-réception, il devient inutile de mesurer la durée par le programme du MCU pour fournir le temps intercaractères entre les émissions de caractères, comme décrit dans la technique classique 2 et de limiter le temps d'envoi du caractère suivant.
Selon le mode de réalisation 2, il devient inutile de mettre à niveau le MCU dans le cas où la zone de mémoire de programmes du MCU n'est pas libre et d'améliorer la vitesse d'horloge du MCU et de mettre à niveau le MCU lui-même dans le cas où le taux de renouvellement du programme total dépasse 100%, c'est- à-dire est en dépassement, par addition du programme.
Un exemple du procédé d'émission de données selon les modes de réalisation 1 et 2 va ensuite être décrit en référence au fil de signal représenté schématiquement sur la figure 5. Sur la figure 5, la trame de communication S est configurée par une pluralité de caractères, un caractère étant une unité de données de communication. SI désigne un signal de début de trame de communication, dans lequel le signal est configuré par les niveaux dominants continus du fil de communication long, qui ne sont pas exprimés par des performances standard de communication série par MCU.
Ci-dessous, SI désigne les données à l'état BAS d'une longueur de 13 bits continus telles que le signal synch
<Desc/Clms Page number 30>
brake dans le LIN et S2 est configuré par le bit de début bl de 1 bit (à l'état BAS), le bit de fin b2 de 1 bit (à l'état HAUT) et le bit de données b3 de 8 bits. Dans ce cas, la limite de longueur des niveaux dominants continus du fil de communication, pouvant être exprimée par le caractère, devient 9 bits. Le temps intercaractères S3 est prévu entre les émissions de caractères et est un temps correspondant à la longueur de 1 bit.
Le procédé selon les modes de réalisation 1 et 2 va ensuite être décrit étape par étape, conformément à la ligne de signal représentée schématiquement sur la figure 5.
Au point L, les données de l'octet"FFh"sont codées par octets par le procédé asynchrone à partir du signal de début de communication SI d'une longueur de 13 bits continus, qui sont les données à l'état BAS, et envoyées en tant que premier caractère. Dans ce cas, la vitesse d'émission est fixée comme étant 9/13 d'une vitesse normale. La configuration d'un caractère est un bit de début de 1 bit (à l'état BAS), un bit de données de 8 bits (à l'état BAS) et un bit de fin ayant le temps intercaractères ajouté de 2 bits (à l'état HAUT).
Au point M, après avoir envoyé le premier caractère, le deuxième caractère est soumis à un codage par octets par un procédé asynchrone et envoyé en tant que données d'octets. Dans ce cas, la vitesse d'émission revient à la vitesse normale. La configuration du caractère est un bit de début de 1 bit (à l'état BAS), un bit de données de 8 bits et un bit de fin ayant le temps intercaractères ajouté de 2 bits
<Desc/Clms Page number 31>
(à l'état HAUT). Puis, au point N, après avoir envoyé le deuxième caractère, le troisième caractère est soumis à un codage par octets par le procédé asynchrone et envoyé en tant que données d'octets. Dans ce cas, la vitesse d'émission est la vitesse normale. La configuration du caractère est un bit de début de 1 bit (à l'état BAS), un bit de données de 8 bits et un bit de fin ayant le temps intercaractères ajouté de 2 bits (à l'état HAUT). Puis, au point 0, après avoir envoyé le caractère final, le processus se termine dans un état où une trame de communication suivante est prête à être envoyée.
MODE DE RÉALISATION 3
Le mode de réalisation 3 est destiné à résoudre les problèmes de la technique classique 3.
Le mode de réalisation 3 est destiné à résoudre les problèmes de la technique classique 3.
Lorsque des données sont émises par un codage de bit spécial utilisant un signal de modulation par largeur d'impulsions (signal PWM) par l'intermédiaire d'une interface de communication série, les données sont soumises à un codage d'octets par un procédé asynchrone de façon à correspondre au signal PWM. De façon spécifique, un caractère des données codées par le procédé asynchrone correspond à un cycle des données codées par PWM, les signaux"REPOS","0"et"1"sont envoyés en exprimant l'état BAS ou HAUT dans un cycle des données codées par PWM en fonction des rapports des niveaux BAS et des niveaux HAUT dans le caractère.
Lorsque les données spécialement codées par bits par le signal PWM sont reçues par l'intermédiaire de l'interface de communication série, les données sont
<Desc/Clms Page number 32>
reçues et codées par bits par un procédé de non-retour à zéro (NRZ) et le signal NRZ reçu est converti en un signal PWM correspondant. De façon spécifique, les états BAS et HAUT des données codées PWM dans un cycle sont reçus comme une unité des données codées par le procédé NRZ comportant une pluralité de bits et l'unité des données codées par le procédé NRZ est remplacée par des données correspondantes codées par PWM.
La figure 6 illustre la structure matérielle pour recevoir et envoyer les données codées par bits par PWM selon le mode de réalisation 3. La structure matérielle de la figure 6 comporte l'interface de communication série (SCI), dans laquelle la structure est similaire à celle de la figure 1.
Le fonctionnement de l'envoi des données codées par bits par PWM utilisant la structure matérielle de la figure 6 va ensuite être décrit en référence à la figure 7.
La figure 8 est la ligne de signal illustrée schématiquement dans laquelle les données soumises au codage par octets par le procédé asynchrone sont envoyées et émises sur un fil de communication en tant que données codées par bits par PWM.
La structure du caractère soumis au codage par octets par le procédé asynchrone destiné à être émis est un bit de début de 1 bit, un bit de données de 8 bits et un bit de fin de 1 bit. Pour envoyer le signal REPOS codé par bits par PWM, le SCI 10 est utilisé pour
envoyer"00000001b"codé par octets par le procédé asynchrone. Pour envoyer un signal logique"0"codé par bits par PWM, le SCI 10 est utilisé pour envoyer
envoyer"00000001b"codé par octets par le procédé asynchrone. Pour envoyer un signal logique"0"codé par bits par PWM, le SCI 10 est utilisé pour envoyer
<Desc/Clms Page number 33>
"OOOOllllb"codé par octets par le procédé asynchrone, pour envoyer le signal logique"1"codé par bits par PWM, le SCI10 est utilisé pour envoyer"OOllllllb"codé par octets par le procédé asynchrone.
Le fonctionnement de la réception des données codées par bits par PWM de la figure 7 utilisant la structure matérielle de la figure 6 va ensuite être décrit. La figure 9 est le fil de signal illustré schématiquement pour expliquer que les données codées par PWM sont reçues et extraites en tant que données codées par bits par NRZ. Lorsque le code d'octets NRZ "00000001b", codé par octets par le procédé asynchrone est reçu pendant l'utilisation du SCI10, le MCU20 le reconnaît comme une impulsion REPOS et mémorise celuici en séquence en tant que données dans un dispositif de stockage.
D'autre part, lorsque le code d'octets NRZ
"OOOOllllb"codé par octets par le procédé asynchrone est reçu, le MCU20 le reconnaît comme un"0"logique et mémorise celui-ci en séquence en tant que données dans le dispositif de stockage.
"OOOOllllb"codé par octets par le procédé asynchrone est reçu, le MCU20 le reconnaît comme un"0"logique et mémorise celui-ci en séquence en tant que données dans le dispositif de stockage.
En outre, lorsque le code d'octets NRZ "00111111b" ou"Olllllllb"codé par octets par le procédé
asynchrone est reçu, le MCU20 le reconnaît comme un"1" logique et mémorise celui-ci en séquence en tant que données dans le dispositif de stockage.
asynchrone est reçu, le MCU20 le reconnaît comme un"1" logique et mémorise celui-ci en séquence en tant que données dans le dispositif de stockage.
Comme décrit, selon le mode de réalisation 3, puisque les données spécifiquement codées par bits en utilisant le signal PWM sont facilement envoyées ou reçues par l'intermédiaire de l'interface de communication série, il devient inutile d'ajouter le
<Desc/Clms Page number 34>
SUBMCU exclusivement utilisé pour une communication et le IC spécial exclusivement utilisé pour la communication, décrits dans la technique classique 3.
En outre, il devient inutile d'ajouter un fil d'alimentation et un oscillateur pour sa commande. En outre, il devient inutile de concevoir un programme pour le SUBMCU et de fournir un programme de communication entre le MAINMCU et le SUBMCU.
Des données spéciales comportant le nombre de bits de N des niveaux dominants continus du fil de communication plus grand que le nombre de bits d'émission-réception de n des niveaux dominants continus du fil de communication, déterminées dans un caractère comme une unité de données de communication, peuvent être émises-reçues par une interface de communication série largement utilisée de façon qu'une vitesse d'émission prédéterminée soit remplacée par n/N de celle-ci, seulement lorsque les données spéciales sont émises, de façon que ces données spéciales puissent être facilement émises-reçues à un faible coût.
Manifestement, un grand nombre de modifications et de variantes de la présente invention sont possibles à la lumière des enseignements ci-dessus. On comprendra en conséquence que dans la portée des revendications annexées, la présente invention peut être mise en pratique autrement que comme ici spécifiquement décrit.
La totalité de la description de la demande de brevets japonais No. 2001-109751 déposée le 9 avril 2001, comportant la spécification, les
<Desc/Clms Page number 35>
revendications, les dessins et le résumé, est ici incorporée en référence dans sa totalité.
Claims (10)
1. Procédé d'émission-réception de données de communication à une vitesse d'émission prédéterminée par un récepteur/émetteur asynchrone universel (UART), dans lequel seulement lorsque des données spéciales ayant un nombre de bits de N plus grand que le nombre de bits d'émission-réception de n, déterminé dans un caractère comme une unité des données, sont envoyées, la vitesse d'émission prédéterminée est remplacée par n/N fois la vitesse d'émission.
2. Procédé d'émission-réception de données de communication selon la revendication 1, dans lequel les données spéciales sont fabriquées par les niveaux dominants continus du fil de communication d'un nombre de N plus grand que le nombre de bits d'émissionréception de n des niveaux dominants continus du fil de communication, déterminé dans un caractère comme une unité des données de communication.
3. Procédé d'émission-réception de données de communication selon la revendication 1, dans lequel lorsqu'un temps intercaractères est requis entre les caractères, qui constituent une unité des données, les données sont émises après avoir ajouté le nombre de bits satisfaisant le temps intercaractères au nombre de bits de fin dans les caractères définis du côté émission-réception.
4. Procédé d'émission-réception de données de communication selon la revendication 3, dans lequel le
<Desc/Clms Page number 37>
temps intercaractères entre les caractères est une durée d'un niveau récessif du fil de communication.
5. Dispositif d'émission-réception de données de communication comportant une unité de commande de données (20) pour émettre les données à une vitesse d'émission prédéterminée par un UART et une interface de communication série (10) pour émettre les données depuis l'unité de commande de données (20) vers un fil de communication, dans lequel seulement lorsque des données spéciales ayant un nombre de bits de N plus grand que le nombre de bits d'émission-réception de n, déterminé dans un caractère comme une unité des données, sont envoyées, la vitesse d'émission prédéterminée est remplacée par n/N fois la vitesse d'émission.
6. Dispositif d'émission-réception de données de communication selon la revendication 3, dans lequel les données spéciales sont fabriquées par les niveaux dominants continus du fil de communication d'un nombre de N plus grand que le nombre de bits d'émissionréception de n des niveaux dominants continus du fil de communication, déterminé dans le caractère comme une unité des données.
7. Dispositif d'émission-réception de données de communication selon la revendication 5, dans lequel lorsqu'un temps intercaractères est requis entre les caractères, qui constituent une unité des données, les données sont émises après avoir ajouté le nombre de bits satisfaisant le temps intercaractères au nombre de
<Desc/Clms Page number 38>
5 10 15 20 25 bits de fin dans les caractères définis du côté émission-réception.
8. Dispositif d'émission-réception de données de communication selon la revendication 7, dans lequel le temps intercaractères entre les caractères est une durée d'un niveau récessif du fil de communication.
9. Dispositif d'émission-réception de données de communication selon la revendication 5, dans lequel des données spécialement codées par bits par un signal de modulation par largeur d'impulsions (signal PWM) sont codées par octets par un procédé asynchrone de façon à correspondre aux données spécialement codées par bits par le signal PWM et sont émises.
10. Dispositif d'émission-réception de données de communication selon la revendication 5 comportant une unité de commande de données (20) pour recevoir les données à une vitesse d'émission prédéterminée par un UART et une interface de communication série (10) pour émettre les données depuis un fil de communication vers l'unité de commande de données (20), dans lequel des données spécialement codées par bits par un signal de modulation par largeur d'impulsions (signal PWM) sont codées par bits par un procédé de non-retour à zéro (NRZ) et sont reçues et le signal NRZ reçue est converti en signal PWM correspondant au signal NRZ reçu.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109751A JP3668697B2 (ja) | 2001-04-09 | 2001-04-09 | データ送信方法及びデータ送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2823396A1 true FR2823396A1 (fr) | 2002-10-11 |
| FR2823396B1 FR2823396B1 (fr) | 2007-08-31 |
Family
ID=18961650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0204326A Expired - Fee Related FR2823396B1 (fr) | 2001-04-09 | 2002-04-08 | Procede d'emission-reception de donnees et equipement d'emission-reception de donnees |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7733947B2 (fr) |
| JP (1) | JP3668697B2 (fr) |
| FR (1) | FR2823396B1 (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252165A1 (de) * | 2002-11-09 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Integrierter Schaltkreis |
| US7913012B2 (en) * | 2007-12-31 | 2011-03-22 | Silicon Laboratories, Inc. | System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network |
| US8601190B2 (en) * | 2011-06-24 | 2013-12-03 | Teco-Westinghouse Motor Company | Providing multiple communication protocols for a control system having a master controller and a slave controller |
| JP5609930B2 (ja) * | 2012-07-31 | 2014-10-22 | 株式会社デンソー | トランシーバ |
| JP6054735B2 (ja) * | 2012-12-19 | 2016-12-27 | 株式会社デンソー | トランシーバ、通信装置 |
| FR3029661B1 (fr) * | 2014-12-04 | 2016-12-09 | Stmicroelectronics Rousset | Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants |
| CN105933195A (zh) * | 2016-04-27 | 2016-09-07 | 熊运轩 | 采用pwm编解码技术的无极性总线通信技术 |
| KR102585215B1 (ko) * | 2016-12-22 | 2023-10-05 | 삼성전자주식회사 | 타 장치와 단일 와이어를 통해 연결되는 장치 및 이를 포함하는 시스템의 동작 방법 |
| KR102621215B1 (ko) * | 2017-09-18 | 2024-01-08 | 인텔 코포레이션 | 시간 인코딩된 데이터 통신 프로토콜, 데이터 신호를 생성 및 수신하기 위한 장치 및 방법 |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629695A (en) * | 1995-05-04 | 1997-05-13 | International Business Machines Corporation | Order preserving run length encoding with compression codeword extraction for comparisons |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586189A (en) * | 1984-02-16 | 1986-04-29 | Itt Corporation | Asynchronous to synchronous data interface |
| JPH0191534A (ja) | 1987-10-01 | 1989-04-11 | Omron Tateisi Electron Co | Ｐｗｍ／ｎｒｚ変換回路 |
| US4897854A (en) * | 1989-02-24 | 1990-01-30 | General Instrument Corporation | Alternate pulse inversion encoding scheme for serial data transmission |
| US5436897A (en) * | 1992-04-15 | 1995-07-25 | Ford Motor Company | Multiplex wiring system using varying duration pulse width modulation |
| WO1993022857A1 (fr) * | 1992-05-04 | 1993-11-11 | Ford Motor Company Limited | Circuit asservi de commande de bus pour les communications de classe a dans un vehicule a moteur |
| US5574848A (en) * | 1993-08-24 | 1996-11-12 | National Semiconductor Corporation | Can interface selecting one of two distinct fault recovery method after counting a predetermined number of recessive bits or good can frames |
| JP3278525B2 (ja) * | 1994-02-28 | 2002-04-30 | 株式会社東芝 | 周波数データ変換装置およびメータ装置 |
| US5602745A (en) * | 1995-01-18 | 1997-02-11 | Gilbarco Inc. | Fuel dispenser electronics design |
| US5778201A (en) * | 1996-01-26 | 1998-07-07 | Scalise; Albert M. | Clock and counter for bit cell determination and timeout timing for serial data signaling on an apple desktop bus |
| DE59713030D1 (de) | 1996-07-24 | 2010-05-12 | Bosch Gmbh Robert | Verfahren zur synchronisierung von daten, schnittstelle zur übertragung |
| US6307867B1 (en) * | 1998-05-14 | 2001-10-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Data transmission over a communications link with variable transmission rates |
| DE19843810A1 (de) * | 1998-09-24 | 2000-03-30 | Philips Corp Intellectual Pty | Datenbus |
| US6467065B1 (en) * | 1999-07-09 | 2002-10-15 | Delphi Technologies, Inc. | Master/slave control system and method |
| JP2001044899A (ja) | 1999-07-30 | 2001-02-16 | Omron Corp | 識別システム及びその通信方法 |
| US6865626B1 (en) * | 2000-03-17 | 2005-03-08 | Exar Corporation | UART automatic half-duplex direction control with programmable delay |
| US6959014B2 (en) * | 2001-02-01 | 2005-10-25 | Freescale Semiconductor, Inc. | Method and apparatus for operating a communication bus |
-
2001
- 2001-04-09 JP JP2001109751A patent/JP3668697B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-08 US US10/117,097 patent/US7733947B2/en not_active Expired - Fee Related
- 2002-04-08 FR FR0204326A patent/FR2823396B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629695A (en) * | 1995-05-04 | 1997-05-13 | International Business Machines Corporation | Order preserving run length encoding with compression codeword extraction for comparisons |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020146068A1 (en) | 2002-10-10 |
| JP3668697B2 (ja) | 2005-07-06 |
| US7733947B2 (en) | 2010-06-08 |
| FR2823396B1 (fr) | 2007-08-31 |
| JP2002314620A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2413249B1 (fr) | Protocole de communication sur bus unifilaire | |
| JP3939327B2 (ja) | データ送信及び受信方法、データ送信及び受信装置 | |
| US11489694B2 (en) | Device for a user station of a serial bus system, and method for communicating in a serial bus system | |
| FR2963449A1 (fr) | Conversion d'un bus bifilaire en bus unifilaire | |
| FR2823396A1 (fr) | Procede d'emission-reception de donnees et equipement d'emission-reception de donnees | |
| FR2670973A1 (fr) | Systeme de transmission par paquets a compression de donnees, procede et equipement correspondant. | |
| US20130034132A1 (en) | Transceiver | |
| CN113169916B (zh) | 用于串行总线系统的用户站和用于串行总线系统中的通信的方法 | |
| EP2134026A1 (fr) | Procédé de transmission de données à haut débit et dispositif(s) correspondant(s) | |
| US5404134A (en) | System for carrying out connection management control of ring network | |
| WO2001082522A2 (fr) | Indicateur de performance pour un systeme de communication haute vitesse | |
| WO2010076455A1 (fr) | Transmission sur bus i2c | |
| FR2701775A1 (fr) | Procédé et dispositif de protection d'un bus série contre les courts-circuits. | |
| US11601221B2 (en) | Communication control device for a user station for a serial bus system, and method for communicating in a serial bus system | |
| EP1760952B1 (fr) | Procédé de commande de la vitesse de communication sur un bus LIN | |
| FR2858076A1 (fr) | Procede et dispositif de synchronisation d'unites de trainement de donnees reliees par un reseau | |
| BE1006904A3 (fr) | Procede pour la transmission d'informations sur un support electrique. | |
| WO2002035466A1 (fr) | Circuit de detection et de mise en forme de trames de donnees | |
| KR20200106440A (ko) | 자동 협상 기능을 이용한 데이터 송수신 방법 및 장치 | |
| US11848797B2 (en) | Communication control device for a user station for a serial bus system, and method for communicating in a serial bus system | |
| JP4045714B2 (ja) | 光無線送信装置、光無線送信方法 | |
| FR2570233A1 (fr) | Reseau numerique asynchrone | |
| EP0232660B1 (fr) | Terminal d'un réseau de transmissions de données numériques à commutation par paquets | |
| EP0092284A2 (fr) | Procédé et système de transmission de données sur une ligne d'alimentation | |
| WO1989011192A1 (fr) | Reseau local de communications a acces multiples par regulation distribuee de trafic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| ST | Notification of lapse |
Effective date: 20211205 |