FR2809884A1 - Dispositif pour reduire l'emission electromagnetique d'un circuit electronique - Google Patents

Abstract

L'invention concerne un dispositif pour réduire l'émission électromagnétique d'un circuit électronique comprenant un circuit horloge (10) fournissant des impulsions de synchronisation (CK), caractérisé en ce qu'il comprend : - un circuit de retard (12) auquel sont appliquées les impulsions de synchronisation (CK),- un compteur (18) auquel sont appliquées les impulsions de synchronisation (CK), et- un générateur de tension (14) commandé par le compteur (18) de manière à fournir une tension (24) variant au cours du temps, ladite tension étant appliquée au circuit de retard (12) pour modifier la phase des impulsions de synchronisation (CK).

Description

<B>DISPOSITIF POUR</B> REDUIRE L'EMISSION ELECTROMAGNETIQUE <B>D'UN CIRCUIT</B> ELECTRONIQUE L'invention concerne les circuits électroniques tels que les microcontrôleurs et microprocesseurs et, plus particulièrement dans de tels circuits, un dispositif pour réduire la puissance de crête de leur émission électromagnétique.

Dans les circuits électroniques, notamment ceux sous forme de circuits intégrés, qui réalisent des opérations logiques, ces dernières sont cadencées par des signaux ou impulsions de synchronisation fournis par un circuit dit d'horloge. I1 en résulte que de nombreux circuits élémentaires tels que les registres changent simultanément d'état sur un des flancs des impulsions d'horloge, ce qui conduit à des impulsions de courant de forte intensité qui sont à l'origine d'émissions électromagnétiques perturbant l'environnement.

Comme les fréquences des impulsions d'horloge sont de plus en plus élevées du fait de l'augmentation de la vitesse des circuits, leur instabilité doit être de plus en plus réduite de sorte que les pics de courant sont de plus en plus étroits et élevés.

I1 a été proposé différentes solutions pour réduire l'émission électromagnétique. L'une d'entre elles est de ne pas utiliser de signaux d'horloge et donc d'avoir un fonctionnement asynchrone. Cette solution présente l'inconvénient de nécessiter la fabrication de pièces de silicium ayant des surfaces plus grandes que celles des circuits à fonctionnement synchrone. En outre, la méthodologie de réalisation de tels circuits asynchrones n'est pas encore bien maîtrisée. Une autre solution pour réduire l'émission électromagnétique d'un circuit électronique est d'avoir un circuit horloge par bloc, les fréquences des différentes horloges étant décalées l'une par rapport à l'autre. Cette solution est efficace mais elle impose des conditions de fonctionnement du circuit horloge de chaque bloc qui sont difficiles à maîtriser. En outre, les circuits sont difficiles à réaliser et requièrent une surface de silicium plus grande.

Un but de la présente invention est donc de réaliser, dans un circuit électronique, un dispositif pour réduire l'émission électromagnétique dudit circuit qui ne présente pas les inconvénients des solutions précitées.

L'invention concerne donc un dispositif pour réduire l'émission électromagnétique d'un circuit électronique comprenant un circuit horloge fournissant des impulsions de synchronisation CK, caractérisé en ce qu'il comprend - un circuit de retard auquel sont appliquées les impulsions de synchronisation CK, - un compteur auquel sont appliquées les impulsions de synchronisation CK, et - un générateur de tension commandé par ledit compteur de manière à fournir une tension variant au cours du temps, ladite tension étant appliquée audit circuit de retard pour modifier la phase des impulsions de synchronisation CK.

D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante d'exemples particuliers de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels - la figure 1 est un schéma d'un premier dispositif, selon l'invention, pour réduire l'émission électromagnétique d'un circuit électronique, - la figure 2 est un schéma d'un deuxième dispositif, selon. l'invention, pour réduire l'émission électromagnétique d'un circuit électronique, - la figure 3 est un diagramme schématique de courbes montrant le gain obtenu grâce au dispositif selon l'invention, et - la figure 4 est un schéma d'un circuit de retard selon l'invention.

L'invention consiste à modifier, au cours du temps et dans certaines limites, la phase des signaux d'horloge. A cet effet, les signaux ou impulsions d'horloge fournis par le circuit horloge classique sont appliqués à un circuit de retard qui introduit un retard variable au cours du temps, selon par exemple, une fonction du type rampe.

Comme le montrent les figures 1 et 2, le circuit horloge classique 10 fournit des impulsions CK de fréquence F à un circuit de retard 12. Le retard introduit par ce circuit 12 est déterminé par un signal 24 fourni soit par un générateur de rampes 14 (figure 1), soit par un convertisseur numérique/ analogique 16, le générateur (14) ou le convertisseur N/A 16 étant commandé par un compteur 18 qui compte les impulsions d'horloge CK.

Les impulsions d'horloge CK' sur la borne de sortie du circuit de retard 12 sont décalées dans le temps en avance ou en retard par rapport à une position moyenne correpondant à la fréquence centrale F.

Les courbes schématiques de la figure 3 montrent, en tirets (référence 20), le spectre d'émission électromagnétique d'un microcontrôleur sans dispositif selon l'invention et, en traits pleins (référence 22), le spectre d'émission électromagnétique du même microcontrôleur mais avec le dispositif selon l'invention.

Ces courbes montrent que le gain dû au dispositif selon l'invention est une réduction de 6 décibels des pics d'émission au prix d'un élargissement du spectre de fréquence de chaque rail à la fréquence F et aux fréquences harmoniques 2F, 3, 4F et à la fréquence moitié F/C.

La figure 4 est un schéma d'un exemple particulier de réalisation du circuit de retard 12. Ce circuit comprend un circuit de retard 30 proprement dit et un circuit de recalage de niveau 32.

Le circuit de retard 30 est un montage à n étages E1, E2, ..., En en cascade, chaque étage comprenant deux transistors T1 et T2 et un condensateur C. Le transistor T1 est du type P-MOS tandis que le transistor T2 est du type N-MOS, les grilles G des deux transistors étant connectées entre elles ainsi que les drains D. La source S du transistor T1 est connectée à une borne qui reçoit la tension de rampes 24 tandis que la source S du transistor T2 est connectée à la masse. Le point commun des drains des transistors T1 et T2 est connecté à une borne du condensateur C dont l'autre borne est connectée à un potentiel de masse. Ce point commun est également connecté aux grilles des transistors de l'étage suivant.

Chaque étage E1, E2, ..., En fonctionne comme un inverseur qui charge ou décharge le condensateur C, selon le transistor T1 ou T2 qui conduit, au rythme des impulsions d'horloge. La pente de la tension de charge ou de décharge dépend de la valeur de la résistance drain-source du transistor T1 ou T2 qui conduit, valeur qui varie en fonction de la valeur variable de la tension de rampes 24 car la résistance drain-source augmente lorsque la tension d'alimentation diminue et inversement.

Ainsi, au fur et à mesure que l'impulsion d'horloge se propage d'un étage au suivant, elle est affectée d'un retard qui dépend de la valeur de la tension de rampes 24.

A la borne de sortie du circuit 30, l'impulsion est appliquée à la grille d'un transistor N-MOS T3 dont la source est connectée au potentiel de la masse et le drain connecté à la tension d'alimentation Vdd par l'intermédiaire d'une résistance R. Le drain du transistor T3 est connecté à un point commun des grilles de transistors T4 (P-MOS) et T5 (N-MOS).

Ces transistors T4 et T5 ont leurs drains connectés entre eux tandis que la source du transistor T5 est connectée au potentiel de la masse et la source du transistor T4 connectée à la tension d'alimentation Vdd. La borne de sortie des impulsions retardées CK' est prise sur point commun des drains des transistors T4 et T5.

I1 est à noter que la durée d'une rampe du signal 24 correspond à la durée d'une suite de N impulsions d'horloge CK, le nombre N étant déterminé en focntion des caractéristiques du circuit électronique auquel s'applique l'invention et de son environnement constitué par les unités périphériques par exemple.

La variation de phase ainsi obtenue correspond à l'obtention d'impulsions d'horloge dont la fréquence est variable autour d'une fréquence moyenne F entre les limites F - dF et F + dF.

Claims (5)

<B>R E V E N D I C A T I O N S</B>

1. Dispositif pour réduire l'émission électromagnétique d'un circuit électronique comprenant un circuit horloge (10) fournissant des impulsions de synchronisation (CK),- caractérisé en ce qu'il comprend - un circuit de retard (12) auquel sont appliquées les impulsions de synchronisation (CK), - un compteur (18) auquel sont appliquées les impulsions de synchronisation (CK), et - un générateur de tension (14, 16) commandé par ledit compteur (18) de manière à fournir une tension variant au cours du temps, ladite tension étant appliquée audit circuit de retard (12) pour modifier la phase des impulsions de synchronisation (CK).

2. Dispositif selon la revendication 1, caractérisé en ce que ledit générateur de tension est un générateur de rampes (14) de tensions symétriques, - ledit compteur (18) est un diviseur fournissant un signal chaque fois qu'il a compté N impulsions (CK), - ledit signal de sortie du compteur (18) étant appliqué au générateur de rampes pour inverser la pente de la rampe en cours.

3. Dispositif selon la revendication 1, caractérisé en ce que - ledit générateur de tension est un convertisseur numérique/analogique (16), - ledit compteur (18) fournit au convertisseur numérique/ analogique (16) les signaux d'état de ses différents étages.

4. Dispositif selon l'une des revendications 1, 2 ou 3, caractérisé en ce que le circuit de retard (12) comprend une pluralité (N) d'étages (E1, E2, ..., En) en cascade, chaque étage comprenant un circuit inverseur (T1, T2) suivi d'un condensateur (C) qui sont alimentés par ladite tension variable, la borne de sortie de ladite pluralité d'étages étant connectée à un circuit de recalage de niveau (32) qui est alimenté par la tension d'alimentation (Vdd).

5. Dispositif selon la revendication 4, caractérisé en ce que ledit circuit inverseur comprend un premier transistor P-MOS (T1) et un deuxième transistor N-MOS (T2) dont les grilles (G) sont connectées entre elles et à la borne dudit étage, dont les drains sont connectés entre eux et à une borne dudit condensateur (C) qui constitue la borne de sortie dudit étage et dont la source du premier transistor (T1) est connectée à la borne de sortie dudit générateur de tension.