FR2795584A1 - Appareil autonome et procede de gestion par un tel appareil d'un transmetteur - Google Patents

Abstract

L'invention optimise la gestion de la consommation d'un appareil autonome lorsque celui-ci est connecté à un autre appareil par un liaison câblée. Dans ce cas lorsque l'appareil autonome détecte un début de communication, il met en marche un dispositif (114) capable de prendre en charge le début de la communication sans perdre un octet. Pour ce faire le dispositif est composé d'un circuit dont le réveil est très rapide. Ce dispositif permet aux circuits (101) principaux de l'appareil autonome de se réveiller puis de reprendre la main sur la gestion de la communication. Le dispositif comporte principalement un oscillateur (112) à établissement rapide et un circuit (113) spécialisé.

Description

Appareil autonome et procédé de gestion par un tel appareil d'un transmetteur La présente invention a pour objet un appareil autonome et procédé de gestion par un tel appareil d'un transmetteur. Son domaine d'application est de préférence la téléphonie mobile, mais l'invention peut être efficacement employée sur tout autre appareil fonctionnant avec une batterie autonome comme un ordinateur portable ou un agenda électronique de poche. Le but de l'invention est d'accroître l'autonomie d'un appareil fonctionnant sur une batterie autonome, en diminuant sa consommation.

La plupart des appareils communiquant par des liaisons filaires, comportent un dispositif qui assure l'interface entre un port de l'appareil et son microprocesseur. Ce dispositif prend en compte les paramètres de la liaison, notamment la vitesse de transmission. La vitesse correspond à la fréquence à laquelle il faut échantillonner le signal présent sur le fil de réception du port pour connaître son état. Pour une vitesse de transmission de 115200 bits par seconde par exemple, il faut échantillonner le port toutes les 8,6 microsecondes pour ne pas manquer un bit. Ce temps interbit est mesuré grâce à un oscillateur.

Pour qu'une communication s'établisse, il faut un émetteur et un récepteur. Dans la pratique c'est l'émetteur qui choisit la vitesse à laquelle s'effectuera la communication. S'il y a eu accord entre l'émetteur et le récepteur, le récepteur a pu paramétrer son dispositif pour être à la bonne vitesse. S'il y n'a pas eu accord on prévoit un dispositif qui permet de mesurer rapidement la vitesse à laquelle la transmission s'effectue. En effet chaque transmission est précédée par la transmission d'un bit dit de début (start), qui n'a pas de signification quant à la suite du message. La durée de ce bit de début une fois mesurée permet de déduire la vitesse à laquelle va s'effectuer la transmission. A la fin du bit de début on connaît donc la vitesse et on peut paramétrer le dispositif de réception. La mesure de la durée du bit de début se fait par la mesure d'un nombre de cycles d'une horloge entre son début et sa fin.

Dans la pratique l'horloge qui sert à mesurer de la durée du bit de début, et par la suite à mesurer les temps interbit, est la même que celle qui cadence le microprocesseur de l'appareil. Cela est satisfaisant si l'on dispose d'une alimentation de type secteur. Mais si on se place dans le cas d'un appareil autonome connecté par un port à un émetteur, et en attente d'un message un problème apparaît. En effet l'appareil autonome ne connaît ni la date à laquelle va commencer la transmission, ni la vitesse à laquelle la transmission va s'effectuer. De plus l'horloge qui cadence le microprocesseur de l'appareil autonome a un temps d'établissement relativement lent, d'environ 5 millisecondes. II n'est donc pas possible d'envisager le réveil de l'horloge et du microprocesseur à l'apparition du bit de début, puisque 72 octets seraient transmis, dans le pire des cas, avant que le microprocesseur soit en état de faire quoi que ce soit. La solution actuelle est donc, lorsqu'on attend une communication via un port, de maintenir actif le microprocesseur et son horloge. Cela pose des problèmes d'autonomie pour un appareil fonctionnant sur une batterie autonome.

L'invention résout ces problèmes en incluant dans l'appareil un dispositif dédié à la gestion des débuts de communication. Ce dispositif n'est actif que si une communication par un port est possible, c'est-à-dire si un connecteur est correctement enfiché dans un port de l'appareil. De plus le dispositif dédié n'est réellement activé que lors de la détection du bit de début. II est alors capable d'initier le réveil du microprocesseur et de son horloge, de gérer le début de la communication en attendant que le microprocesseur et son horloge soient opérationnels. Pour ce faire le dispositif dédié comporte une horloge à établissement rapide, et un circuit spécialisé.

L'invention à donc pour objet un appareil fonctionnant sur batterie autonome comportant - un microprocesseur muni d'une horloge, l'appareil ayant des périodes de sommeil durant lesquelles son mode de fonctionnement est dégradé, des phases de réveil, des périodes d'activité, et des phases de mise en sommeil, - un transmetteur asynchrone connectée au microprocesseur, - des moyens de configuration automatique du transmetteur, caractérisé en ce qu'il comporte un oscillateur ayant un temps d'établissement plus rapide qu'un temps d'établissement de l'horloge, et un circuit spécialisé pour commander le transmetteur pendant une phase de réveil du microprocesseur et une phase de réveil de son horloge. L'invention à aussi pour objet un procédé de gestion d'un transmetteur dans lequel on surveille un signal reçu, caractérisé en ce que - on réveille un oscillateur à établissement rapide au moment ou on détecte le début d'un bit de début, - on compte un nombre de cycle de l'oscillateur jusqu'à la fin du bit de début, - on en déduit une vitesse de la communication, - on configure le transmetteur en fonction de la vitesse déduite. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Celles-ci ne sont présentées qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent - Figure 1 : un appareil selon l'invention connecté par une liaison filaire à un autre appareil ; - Figure 2 : une représentation des éléments importants pour la compréhension de l'invention et compris dans l'appareil sur l'invention ; - Figure 3 : une représentation temporelle de différents signaux utilisés dans l'invention ; - Figure 4 : une illustration des étapes du procédé selon l'invention.

La figure 1 montre un téléphone 1 mobile connecté à un ordinateur 3 par un câble 2. Le câble 2 est enfiché dans un port 4 du téléphone 1 mobile par une de ses extrémités, une autre extrémité étant connectée à l'ordinateur 3. Une telle liaison est utile, par exemple, si on veut visualiser des informations contenues dans les téléphones mobiles en s'affranchissant de son petit écran. On dispose alors d'un écran 5 de l'ordinateur 3. Une telle liaison est aussi utile si on souhaite émettre des informations contenues dans l'ordinateur 3 vers un autre ordinateur connecté à un réseau téléphonique. Le téléphone 1 sert alors de relais entre l'ordinateur 3 et un réseau téléphonique. Si l'ordinateur 3 est de type ordinateur individuel, on peut résoudre le problème de l'autonomie du téléphone 1, en l'alimentant par le câble 2. En effet fait l'ordinateur 3 de type ordinateur individuel est relié au secteur, et le câble 2 contient un fil d'alimentation. Cependant, et comme c'est le plus souvent le cas, l'ordinateur 3 est de type ordinateur portable. l'ordinateur 3 est donc lui aussi un appareil fonctionnant sur une batterie autonome. Le problème de consommation est donc le plus aigu dans le cas ou les deux appareils connectés sont de type autonomes. La figue 2 montre un contenu d'un appareil selon l'invention. Prenons pour la description le cas d'un téléphone mobile. La figure 2 montre un bloc fonctionnel 101 chargé de l'activité de téléphonie mobile. Le bloc 101 comporte un microprocesseur 102 relié par un bus 105 à une mémoire 104, il comporte aussi une horloge 103 connectée au microprocesseur 102. Le microprocesseur 102 est chargée de réaliser toutes les taches nécessaires à la mise en ceuvre d'une activité de téléphonie mobile. Ces tâches et leurs données sont stockées sous forme de programmes dans la mémoire 104 qui contient aussi l'espace de travail du microprocesseur 102. Le microprocesseur 102 est cadencé par l'horloge 103. La figue 2 montre plusieurs horloges qui sont connectées à différents éléments de la figure 2, seule les connexions utiles à la compréhension de l'invention ont été représentées, dans un souci de clarté. De par le domaine dans lequel il est employé, la téléphonie mobile, le microprocesseur 102 va connaître des phases de sommeil, des phases d'activité et entre ces phases des phase de réveil et de mise en sommeil. II y a en effet, en téléphonie mobile, des moments où le téléphone mobile n'a rien à faire.

Le temps d'établissement de l'horloge 103 est d'environ 5 millisecondes. C'est-à-dire qu'il faut attendre 5 millisecondes avant que le microprocesseur 102 puisse effectuer une tâche quelconque.

La figure 2 montre aussi un transmetteur 106. Le transmetteur 106 comporte un sélecteur 107 à deux entrées dont la sortie est connectée à un compteur 108 connecté lui-même à un circuit 109 de gestion d'un port 110. Le transmetteur 106 est connecté au bus 105, ce qui permet, entre autre, de paramétrer le seuil du compteur 108. Le compteur 108 compte les cycles du signal qui lui est transmis par l'intermédiaire du sélecteur 107, et fournit une impulsion à un circuit 109 à chaque fois qu'il atteint son seuil. Une fois son seuil atteint le compteur 108 recommence à compter à partir de zéro. C'est le circuit 109 qui échantillonne le signal présent sur le fil de réception du port 110 à chaque fois que le compteur 108 lui fournit une impulsion. Cela permet de connaître les bits qui sont reçus. Ces bits sont ensuite lus par le microprocesseur 102 par exemple. Le circuit 109 à aussi en charge l'émission de bits. Le transmetteur 106 est relié au port 110 par l'intermédiaire d'un bus 111.

Une première entrée du sélecteur 107 est reliée à l'horloge 103. Une deuxième entrée du sélecteur 107 est reliée à un oscillateur 112 dont le temps d'établissement est bien plus rapide que celui de l'horloge 103. Le temps d'établissement de l'oscillateur 112 est de l'ordre 2,5 microsecondes. L'oscillateur 112 est connecté à un circuit 113 spécialisé. L'oscillateur 112 et le circuit 113 sont actifs pendant une phase de réveil du bloc 101. Ils font partie du dispositif 114 de configuration automatique du transmetteur 106. Le circuit 113 est connecté au bus 105.

Le dispositif 114 comporte aussi une mémoire 115 dont la taille est le nombre d'octets qui peuvent être reçus pendant une phase de réveil du microprocesseur 102, à la vitesse de réception maximale autorisée par le transmetteur 106. En pratique le réveil du microprocesseur 102 dure 5 millisecondes et la vitesse maximale autorisée est de 115200 bits par seconde. Ces chiffres donnent une taille de 73 octets pour la mémoire 115. Cependant il se peut que la vitesse de transmission soit bien inférieure à 115200 bits par seconde dans ce cas la mémoire 115 n'est pas forcément utile. Si on considère une vitesse de transmission de 200 bits par seconde, le microprocesseur 102 a le temps de se réveiller avant l'arrivée du premier bit. La mémoire 115, dont le rôle est de stocker les octets qui arrivent pendant la phase de réveil du microprocesseur 102, n'est alors plus utile. Lorsqu'elle est présente la mémoire 115 est connectée au bus 105 et peut être lue et écrite.

La figure 2 montre aussi une alimentation 116 connectée à un dispositif 114 par l'intermédiaire d'un interrupteur 117, et au bloc 101 par l'intermédiaire d'un interrupteur 118.Les interrupteurs 117 et 118 sont des moyens fonctionnels de mettre en sommeil le dispositif 114 et le bloc 101. Dans la pratique ils peuvent être réduits à de simples transistors, où la mise en sommeil peut se faire autrement que par une coupure d'alimentation, par le basculement sur une horloge de cadence moindre par exemple. L'interrupteur 118 est connecté au bus 105.

L'interrupteur 117 est connecté, par son entrée de commande, à la sortie d'une porte logique 119 de type ET, à trois entrées. Une première entrée de la porte 119 est connectée au bus 105. C'est cette entrée qui permet au microprocesseur 102 d'autoriser ou d'inhiber le dispositif 114. Une deuxième entrée de la porte 119 est reliée au transmetteur 106. Lorsque le transmetteur 106 détecte un bit de début, il place sur la deuxième entrée de la porte 119 un signal qui autorise le dispositif 114 à fonctionner. Une troisième entrée de la porte 119 est connectée à la sortie d'un comparateur 120. Une première entrée du comparateur 120 est connectée à une tension 121 de référence une deuxième entrée du comparateur 120 est connectée à un fil 122 du port 110. Un fil 123 du port 110 est connecté à une tension 124. Lorsqu'un connecteur compatible avec l'appareil de la figure 2 est enfiché dans le port 110, un court-circuit s'établit entre les fils 123 et 122 du port 110. La tension 124 est supérieur à la tension 121. Ainsi lorsque le connecteur est enfiché dans le port 110 le comparateur 120 bascule et autorise le dispositif 114 à fonctionner.

Le dispositif 114 ne fonctionne donc que si le microprocesseur 102 l'y autorise, qu'un connecteur est correctement enfiché dans le port 110, et que le bit de début est détecté. II faut en effet que ces trois conditions soient réunies pour que la porte 119 fasse basculer l'interrupteur 117, ce qui a pour effet d'alimenter donc de mettre en phase active le dispositif 114.

Le fait de court-circuiter les fils 122 et 123 afin de produire un signal indiquant qu'un connecteur est correctement enfiché dans le port 110 peut être employé dans une autre hypothèse que celle de mettre en phase active un dispositif de configuration d'un récepteur transmetteur.

Dans une variante de l'invention la source de tension 124 peut très bien avoir un niveau compatible avec l'entrée de la porte 119. On peut alors se passer du comparateur 120 et de la tension 121 de référence pour connecter directement le fil 122 à la troisième entrée de la porte 119.

Dans la pratique l'horloge 103 a une fréquence de 13 MHz dans le cadre de la téléphonie mobile, et l'oscillateur 112 a une fréquence de 1,845 MHz. En effet les oscillateurs à 1,845 MHz sont très courant et permettent d'échantillonner le fil de réception du port 110 pour toutes les vitesses standardisées dans les liaisons séries.

La figure 3 montre l'évolution temporelle de différents signaux utiles à l'invention. La figure 3 montre le signal 301 présent dans le fil de réception du port 110, le signal 302 délivré par l'oscillateur 112, le signal 303 délivré par l'horloge 103, le signal 304 délivré par le compteur 108. II faut étudier ces signaux conjointement avec la figure 4.

La figure 4 illustre différentes étapes du procédé selon l'invention. On considère un téléphone mobile relié par un port à un ordinateur portable dans le cadre d'une application où l'ordinateur portable souhaite émettre des données sur le réseau téléphonique.

Le téléphone portable est dans une phase de sommeil puisqu'il ne s'est rien passé depuis un certain temps, dans la pratique une centaine de millisecondes suffisent, le microprocesseur 102 a placé le sélecteur 107 dans une position telle que ce soit l'oscillateur 112 qui cadence le compteur 108, le microprocesseur 102 autorise aussi le dispositif 114 a fonctionner. Dans une étape 401 on détecte un bit de début. C'est l'instant 305. Avant de s'endormir le microprocesseur 102 avait autorisé la mise en mode actif du dispositif 114. Un connecteur est correctement enfiché dans le port 110 ce qui a pour effet d'autoriser la mise en mode actif du dispositif 114. La détection du bit de début par le circuit 109 va déclencher le changement d'état de la sortie de la porte 109 et faire basculer l'interrupteur 117 ce qui va faire passer en mode actif le dispositif 114. On passe à une étape 402 de réveil.

Dans cette étape il faut 2,5 microsecondes à l'oscillateur 112 pour s'établir on est à un instant 306. C'est à l'instant 306 que commence le calibrage du bit de début grâce au compteur 108 qui compte le nombre de cycle de l'oscillateur 112 jusqu'à un prochain front montant du signal présent sur le fil de réception du port 110. Pour ce calibrage on prend en compte le fait qu'il a fallu 2,5 microsecondes avant de commencer à compter, à 1,845 MHz cela correspond à 4 cycles. De ce calibrage le circuit 113, ou le microprocesseur 102 selon le cas, va déduire la valeur du seuil du compteur 108. Cette valeur est telle que le temps que met le compteur 108 pour passer de zéro à son seuil correspond au temps interbit mesuré pendant le calibrage. Pendant ce temps le circuit 113 fait basculer l'interrupteur 118 pour faire passer le bloc 101 en phase de réveil.

La phase de réveil du bloc 101 s'étend de l'instant 306 à un instant 308, c'est le temps qu'il faut à l'horloge 103 pour s'établir. Pendant cette phase de réveil et durant une courte période supplémentaire c'est le circuit 113 qui va prendre en charge la communication, c'est l'étape 403 de gestion de la communication.

L'étape 403 s'étend des instants 306 à 309. Pendant cette étape le circuit 113 va lire les octets reçus par le transmetteur 106 et les stocker dans la mémoire 115 si le besoin s'en fait sentir, c'est à dire si la communication est suffisamment rapide pour que le bloc 101 n'ai pas le temps de se réveiller avant l'arrivée du premier octet. La mémoire 115 est gérée comme une file, c'est à dire que le premier octet qui y sera écrit par le circuit 113 sera le premier octet qui sera lu par le microprocesseur 102.

Une fois que l'horloge 103 est établie, à l'instant 308, le microprocesseur 102 attend l'instant 309, de réception d'un bit postérieur à l'instant 308, pour reprendre la main dans la gestion de la communication. A l'instant 309 le microprocesseur 102 agit sur la porte 119 de manière à désactiver le dispositif 114, convertit le seuil du compteur 108 d'un nombre de cycle de l'oscillateur 112 en nombre de cycle de l'horloge 103 et fait basculer le sélecteur 107 de tel sorte que ce soit l'horloge 103 qui cadence le compteur 108. En agissant ainsi la synchronisation est assurée entre le moment durant lequel le circuit 113 gère la communication et le moment ou le microprocesseur 102 reprend la main.

On passe à une étape 404 de fin de la communication durant laquelle le microprocesseur va recevoir des informations par le port 110 et les traiter. Ces actions sont connues et peuvent être suivis, selon la signification des informations reçues, d'une communication distante, d'un retour à une phase de sommeil ou de toute autre action prévue par le fabriquant. La fin de la communication est détectée soit après un temps d'inactivité sur le fil de réception du port, soit par la réception d'un octet prédéterminé.

Tout au long du brevet il a été question d'une horloge et d'un oscillateur. C'est deux éléments peuvent être de même nature ou de nature différente, la différence de terminologie s'explique par un soucis de clarté.

Claims (1)

1. REVENDICATIONS 1 - Appareil fonctionnant sur batterie autonome comportant - un microprocesseur (102) muni d'une horloge (103), l'appareil ayant des périodes de sommeil durant lesquelles son mode de fonctionnement est dégradé, des phases de réveil, des périodes d'activité, et des phases de mise en sommeil, - un transmetteur (106) asynchrone connectée au microprocesseur, - des moyens (113, 105, 107, 108) de configuration automatique du transmetteur, caractérisé en ce qu'il comporte un oscillateur (112) ayant un temps d'établissement plus rapide qu'un temps d'établissement de l'horloge, et un circuit (113) spécialisé pour commander le transmetteur pendant une phase de réveil du microprocesseur et une phase de réveil de son horloge. 2 - Appareil fonctionnant sur batterie autonome comportant - un microprocesseur muni d'une horloge, ayant des périodes de sommeil durant lesquelles son mode de fonctionnement est dégradé, des phases de réveil, des phases de mise en sommeil, et des périodes d'activité, - un transmetteur asynchrone connectée au microprocesseur, - des moyens de configuration automatique du transmetteur, caractérisé en ce qu'il comporte - un port connecté au transmetteur et muni d'un détecteur relié à ce port pour mesurer la présence d'un signal signifiant qu'un connecteur est correctement enfiché dans le port, - des moyens de déclencher une phase de réveil du microprocesseur, quand cette présence est mesurée. 3 - Appareil selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comporte une mémoire (115) tampon permettant de stocker des données reçues à un débit le plus élevé toléré par le transmetteur et pendant le temps nécessaire au microprocesseur, et/ou à son horloge, pour se réveiller. 4 - Appareil selon la revendication 3, caractérisé en ce que la mémoire tampon peut être lue et écrite à la fois par le microprocesseur et le circuit spécialisé. 5 - Appareil selon l'une des revendications 1 à 4, caractérisé en ce qu'il comporte des moyens (105, 102, 118, 113) de mise en sommeil de l'oscillateur à établissement rapide. 6 - Appareil selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte un port (110) connecté au transmetteur et muni d'un détecteur relié à ce port pour mesurer la présence d'un signal signifiant qu'un connecteur est correctement enfiché dans le port. 7 - Appareil selon la revendication 6, caractérisé en ce que le signal signifiant la présence du connecteur est obtenu par un court-circuit de deux broches du port par le connecteur. 8 - Appareil selon l'une des revendications 1 à 7, caractérisé en ce que l'horloge à établissement rapide à un fréquence de 1,845 MHz. 9 - Procédé de gestion d'un transmetteur dans lequel on surveille un signal reçu, caractérisé en ce que - on réveille un oscillateur à établissement rapide au moment ou on détecte le début d'un bit de début, - on compte un nombre de cycle de l'oscillateur jusqu'à la fin du bit de début, - on en déduit une vitesse de la communication, - on configure le transmetteur en fonction de la vitesse déduite. 10 - Procédé selon la revendication 9, caractérisé en ce que - on initie le réveil d'un microprocesseur d'un appareil muni du transmetteur et de son horloge au même moment que le réveil de l'oscillateur à établissement rapide, - on stocke des informations reçues par le transmetteur dans une mémoire en attendant que le microprocesseur et son horloge soient opérationnels. 11 - procédé selon l'une des revendications 7 ou 8, caractérisé en ce qu'on endort l'oscillateur à établissement rapide à la réception d'une information prédéterminée.