FR2792128A1 - Procede et dispositif pour entrelacement de canal et multiplexage - Google Patents

Abstract

L'invention propose un procédé et un dispositif d'entrelacement et de multiplexage de données véhiculées par plusieurs canaux de transport répartis en groupes de canaux de transport (100). Les canaux de transport (100) d'un même groupe ont tous la même qualité de service. Les données des canaux de transport d'un même groupe sont traitées par une même chaîne de traitement (103A, 103B) propre au groupe de canaux de transport. Chaque chaîne de traitement (103A, 103B) comporte au moins une étape (154) d'entrelacement des données. Une étape de multiplexage (152) est prévue en sortie des chaînes de traitement (103A, 103B). L'étape de multiplexage (152) à la sortie des chaînes de traitement (103A, 103B) est un multiplexage par intercalage, et toutes les étapes (154) d'entrelacement de données sont effectuées au sein des chaînes de traitement (103A, 103B), avant ladite étape de multiplexage (152).

Description

La présente invention concerne un procédé d'entrelacement et de

multiplexage de données véhiculées au sein de plusieurs canaux de trans-

port répartis en groupes de canaux de transport, les canaux de transport d'un même groupe ayant tous la même qualité de service, dans lequel les données des canaux de transport d'un même groupe sont traitées par une même procédure de traitement propre au groupe de canaux de transport,

chaque procédure de traitement comportant au moins une étape d'entrela-

cement des données, et dans lequel une étape de multiplexage est prévue

à l'issue des procédures de traitement.

Elle concerne en particulier un entrelaceur de canal et un multiplexeur de plusieurs canaux de transport pour un système tel que celui en cours de

spécification par le projet 3GPP (3nd Generation Partnership Project).

Un entrelaceur de canal est un dispositif placé entre le codeur (res-

pectivement décodeur) de canal et le canal de transmission. L'objet du co-

deur/décodeur de canal est de contrer les effets des interférences. L'objet

de l'entrelaceur de canal est d'espacer temporellement des symboles con-

sécutifs à la sortie du codeur (respectivement à l'entrée du décodeur) de canal. De la sorte, une dégradation altérant plusieurs symboles consécutifs sur le canal, altère des symboles non consécutifs à l'entrée du décodeur de

canal, ce qui évite de le saturer. L'effet recherché s'appelle le gain de diver-

sité temporelle. Lorsque cet effet est atteint par entrelacement, on parle de

gain d'entrelacement.

Le groupe 3GPP est une association dont les membres proviennent de plusieurs organismes de standardisation régionaux dont notamment I'ETSI (European Telecommunication Standardization Institut) et l'ARIB

(Association of Radio Industries and Businesses). Son but est la standardi-

sation d'un système de télécommunication de troisième génération pour les

mobiles. Un des aspects fondamentaux distinguant les systèmes de troi-

sième génération de ceux de seconde génération, est qu'outre qu'ils utilise-

ront plus efficacement le spectre radio, ils permettront une très grande flexi-

bilité de service. Les systèmes de seconde génération offrent une interface - radio optimisée pour certains services. Par exemple GSM (Global System for Mobiles) est optimisé pour la transmission de la parole (téléphonie). Les systèmes de troisième génération offriront une interface radio adaptée à toutes sortes de services et de combinaisons de services. Un problème se

posant alors est de multiplexer les services sans dégrader le gain de diver-

sité temporelle apporté par l'entrelaceur de canal.

L'un des enjeux des systèmes radio mobile de troisième génération est de multiplexer efficacement sur l'interface radio des services n'ayant pas les mêmes exigences en terme de qualité de service. La qualité de service

est définie, de façon classique, par au moins un critère comprenant notam-

ment un délai de traitement, un taux d'erreur linéaire et/ou un taux d'erreurs

pour bloc de transport.

Les différences de qualité de service impliquent des canaux de trans-

port respectifs ayant différentes tolérances aux délais, et donc différents en-

trelacements de canal, ainsi que, dans le système CDMA (Code Division

Multiple Access) envisagé dans la proposition du 3GPP, différents équilibra-

ges de débit.

Dans le modèle OSI (Open System Interconnection) de l'ISO (Inter-

national Standardization Organisation), un équipement de télécommunica-

tion est modélisé par un modèle en couches constituant une pile de proto-

coles o chaque niveau est un protocole apportant un service au niveau du

dessus. Le niveau 1 est notamment en charge de mettre en ceuvre le co-

dage de canal et l'entrelacement de canal. Le service apporté par le niveau 1 s'appelle "canaux de transport". Un canal de transport permet au niveau

supérieur de transmettre des données avec une certaine qualité de service.

La qualité de service est notamment caractérisée par le délai et le BER (Bit Error Rate pour taux d'erreur binaire). Un entrelaceur apportant un délai qui

constitue son étendue temporelle, des canaux de transport ayant des sensi-

bilités différentes aux délais, peuvent nécessiter des entrelaceurs différents

pour chaque canal de transport.

Les solutions connues, et notamment proposées dans le projet 3GPP vont être décrites en regard des premiers dessins sur lesquels:

La figure 1 est une vue schématique illustrant un entrelaceur rectan-

gulaire;

La figure 2 est une vue schématique illustrant un entrelaceur rectan-

gulaire généralisé incomplet;

La figure 3 est une vue schématique illustrant le multiplexage des ca-

naux de transport sur le lien montant dans la proposition actuelle du 3GPP;

La figure 4 est une vue schématique illustrant le multiplexage des ca-

naux de transport sur le lien descendant dans la proposition actuelle du 3GPP; La figure 5 est une vue schématique illustrant le multiplexage par concaténation;

La figure 6 est une vue schématique illustrant l'effet destructif du mul-

tiplexage par concaténation sur le gain d'entrelacement.

A titre d'exemple un entrelaceur rectangulaire est représenté sur la fi-

gure 1. Cet entrelaceur rectangulaire fonctionne comme suit: 20 symboles étant disponibles pour l'émission, ceux-ci sont écrits dans un espace de mémoire constituant une matrice de 4 colonnes et de 5 lignes. L'écriture se fait selon les lignes. Puis, les symboles sont lus selon les colonnes et émis selon l'ordre de lecture. Le nombre de symboles, 20 en l'occurrence, étant

ainsi entrelacés s'appelle la profondeur de l'entrelaceur. On constate la di-

versité temporelle suivante: les symboles 0 et 1, désignés respectivement par la référence 02A et 04A, et qui sont consécutifs avant entrelacement, sont écartés après entrelacement. Ils sont alors désignés par les références

02B et 04B.

On comprend que, pour que l'entrelaceur fonctionne, il faut attendre

que 20 symboles soient disponibles, d'o le délai introduit par l'entrelaceur.

Comme illustré sur la figure 2, on peut construire des entrelaceurs rectangulaires généralisés, dans lesquels il n'est pas nécessaire que le

nombre de colonnes soit un diviseur de la profondeur.

Sur les figures 3 et 4, sont représentés les schémas bloc d'entrelace-

ment et de multiplexage tels que définis par la proposition actuelle du

groupe 3GPP, cette proposition n'étant d'ailleurs pas encore figée.

Sur ces figures, les blocs similaires portent les mêmes numéros.

Dans les deux cas on distingue le lien montant (de la station mobile vers le réseau) du lien descendant (du réseau vers la station mobile), et seule la

partie émission est représentée.

Chaque canal de transport, noté 100 reçoit périodiquement d'un ni-

veau supérieur noté 102, un ensemble de blocs de transport. Le nombre de blocs de transport 100 dans cet ensemble, ainsi que leurs tailles dépendent de la nature du canal de transport. La période minimale avec laquelle I'ensemble de blocs de transport est fourni correspond à l'étendue tempo- relle de l'entrelacement du canal de transport. Les canaux de transport d'une même qualité de service (QoS) sont traités par une même chaîne de

traitement 103A, 103B.

Dans chacune des chaînes de traitement 103A, 103B, les canaux de transport, après notamment codage de canal et entrelacement de canal sont multiplexés entre eux par concaténation à l'étape 104. Ce multiplexage s'opère par trame de multiplexage. Une trame de multiplexage est la plus petite unité de données pour laquelle le démultiplexage peut être opéré au moins partiellement. Une trame de multiplexage correspond typiquement à

une trame radio. Les trames radio forment des intervalles temporels consé-

cutifs synchronisés sur le réseau, et numérotés par le réseau. Dans la pro-

position du groupe 3GPP, une trame radio correspond à une durée de

1 Oms.

La proposition 3GPP comprend l'option d'un codage et d'un entrela-

cement spécifique à un service représenté schématiquement en 103C.

L'éventualité d'une telle option est considérée à ce jour faute d'avoir déter-

miné si elle est indispensable.

Dans le cas général, une chaîne de traitement 100A comporte d'abord une étape 106 au cours de laquelle un mot de bits appelé FCS (Frame Check Sequence) est apposé à chaque bloc de transport. Le mot de

bits FCS est typiquement calculé par la technique dite du CRC (Cyclic Re-

dundancy Check) qui consiste à considérer les bits du bloc de transport comme les coefficients d'un polynôme P et à calculer le CRC à partir du

reste du polynôme (P+P0) dans la division par un polynôme G dit généra-

teur, o PO est un polynôme prédéfini pour un degré de P donné.

L'apposition du mot de bits FCS est optionnelle, et certains canaux de trans-

port n'incluent pas cette étape. La technique exacte de calcul du mot de bits FCS dépend aussi du canal de transport, et notamment de la taille maximale des blocs transport. L'utilité du mot de bits FCS est de détecter si le bloc de

transport reçu est valide ou corrompu.

L'étape suivante 108 consiste à multiplexer entre eux les canaux de transport (de TrCH pour Transport Channel) de même qualité de service (QoS). En effet, ces canaux de transport qui ont la même qualité de service peuvent utiliser le même codage de canal. Typiquement, le multiplexage en 108 est opéré par concaténation des ensembles de blocs de transport avec

leur mot de bits FCS pour chaque canal de transport. Un exemple de multi-

plexage par concaténation est donné sur la figure 5.

L'étape suivante notée 110 consiste à effectuer le codage de canal.

A la sortie du codeur de canal 110 se trouve un ensemble de blocs codés. Typiquement, dans le cas d'un code convolutionnel, on a soit zéro soit un unique bloc codé de longueur variable. La longueur est donnée par la formule:

Nsortie = Nentrée / rendement + Nqueue (longueur du bloc codé).

avec: - Nsortie =nombre de bits en sortie (longueur du bloc codé); Nentrée =nombre de bits en entrée; - rendement = rapport constant; et Nqueue = quantité fixe d'information, indépendante de Nentrée, servant à vider proprement le décodeur de canal au moment de la réception du

bloc codé.

C'est à partir de cette étape 110 que le lien montant se distingue du lien descendant, et que l'invention se distingue de la proposition actuelle du

3GPP comme cela sera décrit par la suite.

Dans chaque canal de transport, qu'il s'agisse du lien montant (figure 3) ou du lien descendant (figure 4), une étape d'équilibrage de débit est mise en ceuvre après l'étape de codage de canal 110. Celle-ci est notée 112 pour le lien montant et 114 pour le lien descendant. L'équilibrage de débit n'est pas nécessairement effectuée immédiatement après le codage de canal 110. L'étape d'équilibrage de débit 112 ou 114 a pour but d'équilibrer le

rapport Eb/I entre les canaux de transport de qualités de service différentes.

Le rapport Eb/l donne l'énergie moyenne d'un bit par rapport aux interféren-

ces. Dans un système utilisant la technologie CDMA d'accès multiple, plus ce rapport est grand et plus la qualité pouvant être obtenue est grande. On comprend alors que des canaux de transport ayant des qualités de service différentes n'ont pas le même besoin en terme de Eb/Il, et qu'en l'absence d'équilibrage de débit, certains canaux de transport auraient une qualité de

service "trop" bonne par rapport à leur besoin respectif car fixée par le ca-

nal le plus exigeant en terme de qualité de service. De tels canaux de trans-

port causeraient alors inutilement des interférences. L'équilibrage de débit a donc un rôle d'équilibrage de Eb/l. L'équilibrage de débit (de Rate Matching en langue anglaise) est tel que X bits en entrée donnent Y bits en sortie, ce

qui multiplie Eb/I par le rapport Y/X, d'o la possibilité d'équilibrage. Le rap-

port Y/X est désigné dans la suite par rapport d'équilibrage de débit, encore

appelé en anglais " rate matching ratio ".

L'équilibrage de débit n'est pas fait de la même façon dans le lien

montant et dans le lien descendant.

En effet, dans le lien montant, il fut décidé d'émettre en continu, car

une transmission discontinue détériore le rapport pic/moyenne de la puis-

sance radiofréquence en sortie de la station mobile. Ce rapport est d'autant

meilleur qu'il est proche de 1. En effet, si ce rapport est détérioré (c'est-à-

dire accru), ceci signifie que l'amplificateur de puissance nécessite une plus

grande marge (backoff) de linéarité par rapport au point moyen de fonction-

nement. Du fait d'une telle marge, I'amplificateur de puissance serait moins efficace, et donc consommerait plus pour la même puissance moyenne émise, ce qui réduirait notamment de façon non acceptable l'autonomie sur batterie de la station mobile. Du fait qu'il est nécessaire d'émettre en continu sur le lien montant, le rapport d'équilibrage de débit Y/X ne peut pas être

constant. En effet, la somme Y1+Y2+...Yk des nombres de bits après équili-

brage doit être égale au nombre total de bits dans la trame radio pour les données. Ce nombre ne peut prendre que certaines valeurs prédéfinies N., N2,...,Np. Il convient donc de résoudre le système à k inconnues Y1,..., Yk suivant: Vie{1,...,k} Yi = k.(EbIl).Xi Y1+...+Yk = Ni 1 -Pi

Vi6{1,.,k} %> Eb--

o Xi et Ebil et Pi sont des constantes caractéristiques de chaque canal de transport, et o on cherche à minimiser Nj parmi les p valeurs possibles Ni, N2,.... Np (note: Pi est le taux de poinçonnage maximal supportable par un

canal de transport codé).

Ainsi, dans le lien montant, les rapports Y/X d'équilibrage de débit

pour chaque canal de transport ne sont pas constants d'une trame de multi-

plexage à la suivante, mais ils sont définis à une constante multiplicative

près: les rapports deux à deux entre ces rapports restent donc constants.

Dans le lien descendant, le rapport pic/moyenne de la puissance ra-

diofréquence est de toute façon très mauvais car le réseau émet vers plu-

sieurs utilisateurs simultanément. Les signaux destinés à ces utilisateurs se combinent de façon constructive ou destructive en induisant ainsi de larges variations de puissance radiofréquence émise par le réseau, et donc un

mauvais rapport pic/moyenne. Il fut donc décidé que pour le lien descen-

dant, l'équilibrage de Eb/i entre les différents canaux de transport se ferait avec un équilibrage de débit à rapport d'équilibrage de débit Y/X constant, et que les trames de multiplexage seraient complétées par des bits factices,

c'est à dire des bits non transmis, c'est à dire une émission discontinue.

Ainsi, la différence entre le lien montant et le lien descendant réside

dans le fait que dans le lien montant, l'équilibrage de débit 112 est dynami-

que de sorte à compléter les trames de multiplexage, alors que, dans le lien

descendant, I'équilibrage de débit 114 est statique, et la complétion des tra-

mes de multiplexage se fait par insertion de bits factices à l'étape 124 im-

médiatement suivante.

L'équilibrage de débit, qu'il soit dynamique ou statique, se fait soit par

répétition soit par poinçonnage de bits, selon un algorithme qui a été propo-

sé à l'ETSI par la société Siemens (marque déposée) dans le document technique référencé SMG2/UMTS-L1/Tdoc428/98. Cet algorithme permet d'obtenir des rapports de poinçonnage/répétition qui ne sont pas entiers, et il

est donné pour information dans le tableau 1.

Données d'entrée: Xi -- nombre de bits en entrée Y -- nombre de bits en sortie Npr=IYi-XiJ -- nombre de bits à répéter ou à poinçonner (si Yi>Xi on répète, sinon on poinçonne) La règle de poinçonnage/répétition est comme suit e = 2*Np/r - Xi -- erreur initiale entre le rapport courant et le rapport désiré de poinçonnage/répétition x = 0 -- index du bit courant tant que x< X fait (si e > 0 alors -- teste si le bit numéro x doit être répété/poinçonné { poinçonne ou répète le bit numéro x e = e + (2*Np/r 2* Xi) -- mise à jour de l'erreur sinon e = e + 2*Np/r -- mise à jour de l'erreur finsi x = x + 1 -- bit suivant finfait Tableau 1 Algorithme de répétition ou de poinçonnage La particularité de cet algorithme est que, lorsqu'il fonctionne en mode poinçonnage, il évite de poinçonner des bits consécutifs, mais au

contraire tend à espacer au maximum deux bits poinçonnés. En ce qui con-

cemrne la répétition, les bits de répétition suivent les bits qu'ils répètent. Dans ces conditions, on comprend qu'on a intérêt à ce que l'équilibrage de débit

soit fait avant entrelacement. En effet, pour la répétition, le fait qu'un entrela-

cement suive l'équilibrage de débit permet d'écarter les bits répétés. Pour le

poinçonnage, le fait qu'un entrelaceur précède l'équilibrage de débit fait cou-

rir le risque que l'équilibrage de débit poinçonne des bits consécutifs à la

sortie du codeur de canal. Un cas catastrophique serait un entrelaceur rec-

tangulaire entre le codeur de canal et l'équilibrage de débit, cet entrelaceur ayant un nombre de lignes égal à la période de poinçonnage. Dans ce cas,

tous les bits poinçonnés seraient consécutifs à la sortie du codeur de canal.

Il est donc avantageux que l'équilibrage de débit soit fait le plus haut possi-

ble, c'est à dire le plus près possible du codeur de canal.

De plus, chaque chaîne de traitement 103A, 103B comporte égale-

ment après l'étape de codage de canal 110, un premier entrelaceur noté 116 pour le lien montant et 118 pour le lien descendant, suivi d'une étape de segmentation par trame de multiplexage notée 120 pour le lien montant et 122 pour le lien descendant. Le premier entrelaceur 118 n'est pas disposé

nécessairement immédiatement après le codage de canal 110.

Pour le lien descendant, il est possible de placer l'équilibrage de débit 114 juste à la sortie du codage de canal 110, car le rapport d'équilibrage de débit est constant. On n'a donc a priori besoin que d'un seul entrelaceur 118. Cependant, on verra plus tard que dans le cas de la proposition du 3GPP, un deuxième entrelaceur 126 est nécessaire après le multiplexage 104.

Pour le lien montant le rapport d'équilibrage de débit peut varier tou-

tes les trames de multiplexage, c'est pourquoi on a besoin au moins du pre-

mier entrelaceur 116 avant l'équilibrage de débit 112 pour répartir les bits du

bloc codé sur plusieurs trames de multiplexage, et d'un deuxième entrela-

ceur 128 placé après l'équilibrage de débit 112 pour écarter entre eux les

bits répétés par l'équilibrage de débit 112.

Ainsi, dans les schémas bloc des figures 3 et 4, on distingue deux

entrelaceurs appelés dans les schémas bloc premier et deuxième entrela-

ceurs. Le premier entrelaceur 116, 118 est un entrelaceur dont l'étendue temporelle est égale à l'étendue temporelle d'entrelacement du canal de transport correspondant. Celle-ci peut être plus longue que la durée d'une trame de multiplexage et en est typiquement un multiple selon un rapport constant. C'est pourquoi ce premier entrelaceur 116, 118 est aussi parfois

appelé entrelaceur inter-trame.

Le deuxième entrelaceur 126, 128 est aussi appelé entrelaceur intra-

trame car son étendue temporelle est celle d'une trame de multiplexage.

Aussi, l'étape de segmentation par trame de multiplexage notée 120, 122 se situe entre le premier 116, 118 et le deuxième 128, 126 entrelaceurs (quand il y a un deuxième entrelaceur). Cette étape consiste à segmenter les blocs codés et entrelacés par le premier entrelaceur 116, 118 en autant

de segments que vaut le rapport entre l'étendue temporelle du premier en-

trelaceur et de la durée d'une trame de multiplexage. Cette segmentation se fait typiquement de sorte que la concaténation des segments redonne le bloc codé entrelacé. On notera que, dans le lien montant, cette étape 120 de segmentation se trouve nécessairement avant l'équilibrage de débit 112. En effet, l'équilibrage de débit 112 se fait selon un rapport établi dynamiquement trame de multiplexage par trame de multiplexage, il n'est donc pas possible de le faire sur une unité de données pouvant s'étendre sur plusieurs trames

de multiplexage.

Dans le lien montant et le lien descendant, une étape 130 de seg-

mentation en canaux physiques est mise en oeuvre avant chaque deuxième entrelaceur 126, 128. De même, les seconds entrelaceurs 126, 128 sont

suivis d'une étape 132 de mise sur canal physique pour l'émission propre-

ment dite.

En général, il n'est pas souhaitable d'avoir deux entrelaceurs en sé-

rie. En effet, tout d'abord dans le cas d'un seul canal de transport ceci est inutile, car une fois l'entrelacement opéré, il n'y a plus de gain de diversité

temporelle à espérer. Ainsi, autant avoir un seul entrelaceur bien optimisé.

De plus, si on a deux entrelaceurs en série, il n'est pas possible de les définir de façon indépendante. En effet, il y a le risque que les bonnes propriétés de diversité temporelle acquise par le premier entrelaceur 116

soient détruites par le second entrelaceur 128.

Or, dans le cas de la proposition du 3GPP, on observe qu'il y a deux entrelaceurs en série (118 et 126 dans le lien descendant, 116 et 128 dans

le lien montant). De plus, le deuxième entrelaceur est placé après le multi-

plexage 104 des canaux de transport. Les canaux de transport étant indé-

pendants entre eux, il est impossible de déterminer d'avance quels seront les index des bits correspondant à un canal de transport lorsqu'on arrive au deuxième entrelaceur 126, 128, et il est donc impossible de savoir comment

le canal de transport sera entrelacé. On court donc le risque que la combi-

naison du premier 116, 118 et du deuxième 126, 128 entrelaceurs ait un ef-

fet destructif sur le gain de diversité temporelle, mais on court aussi le risque que du fait du multiplexage 104, ce gain de diversité temporelle soit encore dégradé. Prenons, en effet, I'exemple de deux canaux de transport ayant des débits très différents, un canal de transport A et un canal de transport B et supposons pour simplifier que le deuxième entrelaceur est un entrelaceur rectangulaire. Un exemple est donné sur la figure 6. Les deux symboles de B se trouvent distants de 4 symboles dans la trame de multiplexage, alors

que cette trame faisant 24 symboles, ils pourraient être distants de 12 sym-

boles soit 3 fois plus.

Bien sûr, I'exemple de la figure 6 est quelque peu caricatural. En fait, le deuxième entrelaceur est un entrelaceur MIL (Multistage InterLeaver) plus

complexe qu'un simple entrelaceur rectangulaire, et l'effet montré sur la fi-

gure 6 ne serait pas aussi fort. Cependant, cet entrelaceur est statique, il est défini par une table fixée une fois pour toute, il ne peut donc pas être optimal

pour tous les cas de multiplexage.

Des solutions à ce problème ont déjà été envisagées.

Une première solution de l'état de la technique consiste à prévoir un premier entrelaceur complexe et un deuxième entrelaceur simple. Toutefois,

dans le lien montant, I'équilibrage de débit étant placé après le premier en-

trelaceur complexe, pour des taux de poinçonnages élevés, le premier en-

trelaceur et l'équilibrage de débit coopèrent difficilement.

Suivant une seconde solution de l'état de la technique, le premier en-

trelaceur est simple et le second entrelaceur est complexe. Il est alors diffi-

cile pour le second entrelaceur d'être à profondeur variable dynamiquement

c'est-à-dire trame de multiplexage par trame de multiplexage, ce qui est ren-

du nécessaire pour le regroupement de bits factices non transmis.

L'invention a pour but d'assurer que le multiplexage temporel des dif-

férents canaux de transport, ainsi que leur équilibrage de débit ne dégradent pas le gain de diversité temporelle apporté par l'entrelacement de canal

sans induire les problèmes annexes des solutions de l'état de la technique.

A cet effet, I'invention a pour objet un procédé caractérisé en ce que ladite étape de multiplexage à la sortie desdites procédures de traitement est un multiplexage par intercalage, et en ce que toutes lesdites étapes

d'entrelacement de données sont mises en ceuvre au sein desdites procédu-

res de traitement.

En variante, le procédé comporte l'une ou plusieurs des caractéristi-

ques suivantes: - chaque procédure de traitement met en oeuvre une première et une seconde étapes d'entrelacement opérant successivement;

- ladite seconde étape d'entrelacement comprend une étape d'entre-

lacement rectangulaire à profondeur dynamiquement variable;

- une unique étape d'équilibrage de débit est prévue au sein de cha-

que procédure de traitement entre lesdites première et seconde étapes d'entrelacement; - ladite première étape d'entrelacement comprend une étape initiale d'écriture des symboles suivant les lignes d'une matrice dont le nombre de

colonnes est égal au nombre de trames de multiplexage pouvant être trai-

tées lors de ladite étape de multiplexage par intercalage dans l'étendue temporelle nécessaire à ladite première étape d'entrelacement, et une étape ultérieure de lecture de symboles suivant les colonnes de la matrice pour

l'obtention des blocs de symboles entrelacés, et les blocs de symboles en-

trelacés obtenus suite à la mise en ceuvre de ladite première étape d'entre-

lacement sont segmentés de sorte que chaque segment correspond à une colonne de ladite matrice, ladite étape d'équilibrage de débit étant mise en ceuvre sur chacun desdits segments;

- il comprend une unique étape d'entrelacement dans chaque procé-

dure de traitement; - il comprend, après ladite étape de multiplexage par intercalage, une étape d'insertion de bits factices; - une étape d'équilibrage de débit est mise en oeuvre pour chaque procédure de traitement, avec un rapport d'équilibrage de débit statique; - ladite étape de multiplexage par intercalage comporte initialement une étape consistant à associer, à chaque bloc à multiplexer, une variable

obtenue par application d'un premier critère d'évaluation, puis, pour la cons-

truction du multiplex, les étapes suivantes, répétées itérativement pour l'en-

semble des symboles à multiplexer: a) sélectionner, en fonction d'un second critère d'évaluation portant sur lesdites variables associées, un des blocs à multiplexer;

b) extraire du bloc sélectionné le symbole restant suivant en considé-

rant un ordre de lecture donné dans le bloc sélectionné; c) insérer le symbole extrait à la fin du multiplex; et d) remettre à jour la variable associée au bloc sélectionné; - ladite étape de multiplexage parintercalage est mise en oeuvre sur des blocs de données dont le nombre et la taille varient de façon dynamique d'une trame de multiplexage à la suivante; et - il est mis en oeuvre au sein d'un système de radiocommunication

mettant en oeuvre la technologie CDMA.

L'invention a en outre pour objet un dispositif d'entrelacement et de

multiplexage de données véhiculées au sein de plusieurs canaux de trans-

port répartis en groupes de canaux de transport, les canaux de transport d'un même groupe ayant tous la même qualité de service, comportant:

- une chaîne de traitement propre à chaque groupe de canaux de trans-

port, permettant le traitement des données des canaux de transport d'un même groupe, chaque chaîne de traitement comportant au moins des moyens d'entrelacement de donnée, et - des moyens de multiplexage prévus en sortie des chaînes de traitement, caractérisé en ce que les moyens multiplexage prévus en sortie des chaînes de traitement sont des moyens de multiplexage par intercalage, et en ce que

tous les moyens d'entrelacement de données sont inclus au sein des chaî-

nes de traitement.

En variante, lesdits moyens de multiplexage par intercalage com-

prennent un accélérateur matériel permettant d'effectuer un tri d'un ensem-

ble de couples de valeurs comprenant pour chacun desdits couples, au moins:

- une valeur d'identification d'une classe de blocs de données pré-

sentant une taille identique de blocs de données; et - une valeur d'erreur associée à chaque classe de blocs de données, ladite valeur d'erreur permettant de sélectionner, itérativement, parmi les classes de blocs de données à multiplexer, la classe de blocs de données dont les symboles sont à ajouter au multiplex en cours de formation ledit accélérateur matériel comprenant: - des moyens de chargement desdits couples de valeurs, lesdits moyens de chargement permettant de charger en entrée dudit accélérateur matériel au moins un nouveau coule de valeurs à prendre en compte pour former ledit ensemble de couples de valeurs à trier; - des moyens de tri des couples de valeurs, lesdits moyens de tri permettant d'effectuer au moins un tri partiel dit de premier ordre affectant lesdits couples de valeurs; et - des moyens de mémorisation desdits couples de valeurs, lesdits moyens de mémorisation permettant de mémoriser, à un instant t donné, l'état courant dudit tri de l'ensemble de couples de valeurs, à partir d'un tri partiel dit de second ordre affectant l'ensemble desdits couples de valeurs,

* de façon qu'un unique tri partiel de second ordre suffise pour que ledit ac-

célérateur matériel délivre en sortie un couple de valeurs comprenant:

- la valeur d'erreur minimale courante de l'ensemble des valeurs d'er-

reur; et

- la valeur d'identification associée à ladite valeur d'erreur minimale.

L'invention a enfin pour objet une station de base d'un réseau de ra-

dio-communication mobile adaptée pour communiquer avec des stations

mobiles du même réseau, et une station mobile d'un réseau de radio-

communication mobile adaptée pour communiquer avec des stations de

base du même réseau, comportant un dispositif tel que défini ci-dessus.

L'invention sera mieux comprise à la lecture de la description qui va

suivre, donnée uniquement à titre d'exemple et faite en référence aux des-

sins suivants sur lesquels:

La figure 7 est une vue schématique illustrant le multiplexage des ca-

naux de transport selon l'invention pour le lien descendant;

La figure 8 est une vue schématique illustrant le multiplexage des ca-

naux de transport pour le lien montant;

La figure 9 est une vue schématique illustrant le multiplexage par in-

tercalage;

La figure 10 est un organigramme illustrant la mise en oeuvre du pro-

cédé de multiplexage par intercalage utilisé;

La figure 11 est une vue schématique illustrant un registre de mémoi-

re; La figure 12 est une vue schématique illustrant une porte de sélection; La figure 13 est une vue schématique illustrant une porte de tri La figure 14 est une vue schématique illustrant l'accélérateur matériel de la fonction "trouve j tel que ej = min {el, e2..., es}"; La figure 15 est une vue schématique illustrant la forme d'onde pour les signaux CLOCK, SELECT2 et SELECT1; et La figure 16 est une vue schématique illustrant le format du contenu

des registres.

Dans l'état de la technique, le deuxième entrelaceur 126, 128 de la

proposition du 3GPP doit sa position au fait qu'il contrecarre l'effet destruc-

teur de gain d'entrelacement du multiplexage par concaténation 104 de la

proposition du 3GPP.

Selon l'invention, et comme représenté sur les figures 7 et 8, le multi-

plexage 104 par concaténation est remplacé par un multiplexage 152 par

intercalage.

L'introduction d'un multiplexage 152 par intercalage permet de sup-

primer le deuxième entrelaceur dans le lien descendant et à ne garder que

le premier entrelaceur noté 154 sur la figure 7. Dans le lien montant, le se-

cond entrelaceur 128 disposé après l'étape de multiplexage 104 est suppri-

mé. Seul subsiste le premier entrelaceur noté 156 sur la figure 8 auquel a

été adjoint toutefois un second entrelaceur 158. Toutefois, ce second entre-

laceur 158 est prévu dans chaque chaîne de traitement 103A, 103B en

amont de l'étape de multiplexage 152. Dans le lien montant, l'interaction en-

tre le premier 156 et le deuxième entrelaceur 158 peut être traité comme

suit.

Le premier entrelaceur 156 est un entrelaceur rectangulaire ayant

autant de colonnes que vaut le rapport entre l'étendue temporelle d'entrela-

cement du (des) canal(aux) de transport correspondant et la durée de la

trame de multiplexage.

Par exemple, si l'étendue temporelle d'entrelacement du canal de transport vaut 40ms, et que la trame de multiplexage correspond à une

trame radio, soit 10ms, le premier entrelaceur 156 est un entrelaceur rectan-

gulaire à 4 colonnes. La segmentation par trame de multiplexage 120 se fait selon les colonnes du premier entrelaceur 156, c'est à dire que le segment correspondant à la irne trame de multiplexage dans la période sur laquelle est entrelacé le canal de transport correspond à la ième colonne du premier

entrelaceur 156.

Le premier entrelaceur 156 et la segmentation par trame de multi-

plexage 120 associée peuvent être avantageusement remplacés par un en-

trelaceur inter-trame FS-MIL(Fixed block-Shape Multi-Stage InterLeaver). La

méthode qui a déjà été décrite est un cas particulier de l'entrelaceur FS-MIL.

L'entrelaceur FS-MIL a été défini par le 3GPP dans la spécification en cours

référencée S1.12 version 1.1.0.

Le tableau 2 qui suit décrit l'algorithme de l'entrelaceur FS-MIL.

données d'entrée: N: entier taille du bloc à entrelacer et à segmenter

X: tableau[0..N-1] de symboles- bloc de symboles à entrelacer et à seg-

menter m: entier - numéro d'ordre du segment en sortie, me{0,1,..., F-1} a: permutation de {0,1,...,F-1} -- permutation des colonnes Y: tableau[0..L-1] de symboles - segment en sortie, on a FN-a(m+j)1

L = --

F L'algorithme est comme suit: y = a(m) -- positions des symboles à entrelacer fin_fait r:= 0 - position dans le segment entrelacé en sortie si y<N alors Y[x] = X[y] -- entrelace un symbole ^x = x + 1 -- symbole entrelacé suivant y:= y + F - symbole à entrelacer fin_si

Tableau 2 entrelaceur FS-MIL suivi de la segmentation par trame de multi-

plexage

L'entrelaceur comporte aussi une matrice ayant un nombre de colon-

nes égal au nombre F de trames de multiplexage dans l'étendue temporelle

d'une période d'entrelacement du (des) canal(aux) de transport. Les sym-

boles à entrelacer sont écrits dans la matrice selon les lignes. Puis les co-

lonnes sont permutées selon une permutation a de {0, 1,..., F-1}. Après permutation, la colonne en position i se trouve à la position a'1(i). Les colon-

nes après permutation sont donc les colonnes originales a(0), c(1),..., ca( F-

1). Ainsi, I'ordre des symboles dans les segments produits est le même que dans le bloc en entrée, ce qui permet d'éviter que le poinçonnage fait par l'équilibrage de débit n'interagisse de façon défavorable avec l'entrelacement. Dans l'entrelaceur FS-MIL décrit dans la spécification en cours S1.12, C est donné pour les valeurs possibles de F dans le système 3GPP dans la table ci-dessous:

F (a(0), a(1),..., a(F-

1))

1 (0)

2 (0,1)

4 (0,2,1,3)

8 (0,4,2,6,1,5,3,7)

Le deuxième entrelaceur 158 est un entrelaceur rectangulaire à profondeur dynamiquement variable et égale à la partie entière de la racine carrée de la

taille du bloc à entrelacer. Un algorithme permettant de réaliser cet entrela-

cement est donné dans le tableau 3.

Données d'entrée: N: taille du bloc à entrelacer X: tableau[O..N-1] de symboles -- entrée bloc à entrelacer Y: tableau[O..N-1] de symboles -sortie bloc entrelacé par l'algorithme L'algorithme est comme suit: y = O -- position du symbole à entrelacer x = O -- position du symbole entrelacé K = LnJ -- nombre de colonnes, L.i notation pour la partie entière Ns = LN/KJ*K -- taille du plus grand bloc complet < N tant que x< N fait Y[x] = X[y] - entrelacement d'un symbole x = x + 1 - symbole à entrelacer suivant si y <N-K alors - teste si la position y doit être repliée y = y + K - pas de repliement sinon - repliement r|:si y>Ns alors y = y - (Ns-1) -repliement dans partie L incomplète sinon

y = y -(Ns-K-1) -- repliement dans partie com-

plète finsi finsi finfait Tableau 3 Entrelaceur rectangulaire généralisé à profondeur variable

Un algorithme alternatif est donné dans le tableau 4.

Données d'entrée: N: taille du bloc à entrelacer X: tableau[O..N-1] de symboles -- entrée bloc à entrelacer Y: tableau[O..N-1] de symboles -sortie bloc entrelacé par l'algorithme L'algorithme est comme suit y = O -- position du symbole à entrelacer x = O -- position du symbole entrelacé K = L-J -nombre de colonnes, L.J notation pour la partie entière L = LN/KJ -- nombre de lignes complètes Ns = L*K -- taille du plus grand bloc complet < N tant que x< N fait Y[y] = X[x] - entrelacement d'un symbole x = x + 1 -- symbole à entrelacer suivant si y > (L+1)*(N-Ns) alors - teste si à la même colonne la ligne L+1 est dans sa partie complète

si y> N-L alors - teste si repliement dans partie incom-

plète | l y = y -(N-L-1) -- repliement sinon y = y+ L -- pas de repliement finsi sinon si y> N-L-1 alors - teste si repliement dans partie complète y = y -(N-L-2) - repliement sinon y = y + L+1 - pas de repliement finsi finsi finfait Tableau 4 Entrelaceur rectangulaire généralisé à profondeur variable Ces algorithmes sont suffisamment simples pour que les positions

d'entrelacement soient calculées au vol, c'est-à-dire symbole par symbole.

Ils ne nécessitent donc pas de tabulation, c'est-à-dire par exemple une table

de correspondance telle que le nième élément soit la position après l'entre-

lacement d'un symbole en nième position avant entrelacement. Notons que dans le cas o l'étendue temporelle d'entrelacement du canal de transport serait égale à la durée d'une trame de multiplexage, alors le premier entrelaceur 156 et la segmentation 120 n'auraient aucun effet, et

pourraient aussi bien être omis.

La combinaison du premier entrelaceur 156 et de la segmentation est telle que les bits dans chaque segment sont dans le même ordre

dans le segment que dans le bloc avant entrelacement. Dans de telles con-

ditions, on comprend que la combinaison du premier 156 et du deuxième

entrelaceur 158 ne peut pas avoir d'effet destructif du gain d'entrelacement.

De plus, lorsque l'équilibrage de débit se fait par poinçonnage, comme l'algorithme d'équilibrage de débit en 112 (tableau 1) ne poinçonne pas de bits consécutifs, et que le premier entrelaceur 156 conserve l'ordre restreint à un segment, il en résulte que l'équilibrage de débit ne poinçonne pas non

plus de bits consécutifs à la sortie du codeur de canal 110.

Finalement, comme le premier entrelaceur 156 conserve l'ordre loca-

lement à un segment, l'algorithme d'équilibrage de débit procède en prenant les bits dans l'ordre et en répétant / poinçonnant selon cet ordre. Il est alors possible de réaliser le premier entrelaceur 156, l'équilibrage de débit 112, et le second entrelaceur 158 en calculant au vol les positions d'entrelacement, ainsi que la nécessité de poinçonner / répéter. Ceci permet de limiter au maximum les lectures et écritures de symboles en mémoire vive ce qui est

un gain de temps notable.

Le multiplexage par intercalage en 152 se fait selon un algorithme donné dans le tableau 5 s'inspirant de l'algorithme d'équilibrage de débit

donné dans le tableau 1.

Données d'entrée: Xi: tableau[O..N,-1] de symboles -- 1er bloc à multiplexer X: tableau[O..N-1] de symboles -.me bloc à multiplexer Xp: tableau[O..Np-1] de symboles -- pème bloc à multiplexer Y: tableau[O..N1] de symboles -- multiplex N = N1+N2+...+Np L'algorithme est comme suit: pour i=1 à p fait

e, = N-N1 - initialise erreur de pour tous les blocs à multi-

plexer pour i=1 à p fait xi = O - initialise position dans tous les blocs à multiplexer x = O - initialise position dans le multiplex tant que x< N fait trouve j tel que ej = min {el, e2,..., ep} Y[x] = Xj[xj] -- multiplex X= x+1 X = xj+1 si xj = Nj alors ej = +0 -- le bloc j ne sera plus sélectionné sinon ej = ej + 2.(N-Nj) finsi finfait Tableau 5 Multiplexage par intercalage Dans cet algorithme, une erreur, donnée par la formule e-g' entre les x. N'

rapports xj/x et N/N est calculée. Le bloc qui est sélectionné pour le multi-

plexage est celui pour lequel l'erreur est la plus petite, en effet le but est de

minimiser le maximum des erreurs au cours de l'exécution de l'algorithme.

Afin que l'algorithme soit entièrement défini, il faut que l'opération " trouve j tel que ej = min {el, e2,..., ep} " soit définie lorsque le minimum est atteint en

plusieurs points. Par exemple, on peut définir j par l'algorithme du tableau 6.

j:=1; i:=2; tant que i< p fait Si ei < ej alors j: = i finfait Tableau 6

En d'autres termes, une relation d'ordre lexicographique sur l'ensem-

ble des couples (ej,i) est considérée. Cette relation est telle que si ej<ej alors (ei,i)<(ej,j), et si ei = ej alors si en plus i<j on a (ei, i)<(ej,j). Ainsi, si les valeurs des erreurs ei et ej sont différentes, alors l'ordre des couples de valeur (ei) et (ej) est le même que celui des erreurs ej et ej. Sinon l'ordre des couples (ei) et (ej) est le même que celui des valeurs d'identification i et j des blocs à multiplexer. La valeur d'identification j déterminée par l'opération "trouve j tel que ej = min{ei,..., ep}" est en fait celle pour laquelle le couple de valeurs (ej) est le minimum pour l'ordre lexicographique de l'ensemble des couples de valeurs {(e,1),....(ep.....p)}. Cette opération serait donc mieux définie

comme "trouve j tel que (ej) = min {(e,1),...., (ep,p)}".

L'algorithme de multiplexage par intercalage mis en oeuvre dans le

procédé selon l'invention est illustré sur la figure 10.

Ainsi, initialement, à l'étape 500, une variable ej est associée à cha-

que bloc à multiplexer. Cette variable ej est calculée par application d'un premier critère d'évaluation qui, ici, donne, pour le bloc ayant la valeur d'identification j, la valeur de l'erreur initiale ej = N - Nj o N est longueur

totale du multiplex à obtenir et Nj est le nombre de symboles du bloc j à mul-

tiplexer. A l'étape 502, I'un des blocs à multiplexer est sélectionné par appli-

cation d'un second critère d'évaluation portant sur les variables associées ej

définies à partir du premier critère. Dans l'exemple considéré, le second cri-

tère conduit à sélectionner parmi tous les blocs celui dont l'erreur ej est la

plus petite.

Dans le bloc ainsi sélectionné, le symbole restant suivant, en considé-

rant le sens défini pour l'extraction des symboles, est extrait à l'étape 504.

Ce symbole extrait est alors inséré à la fin du multiplex en cours de définition

à l'étape 506.

En vue du complément du multiplex, par un autre symbole extrait d'un bloc non encore vide, la variable associée au bloc duquel le dernier symbole

vient d'être extrait est remise à jour à l'étape 508.

Les étapes 502 à 508 sont répétées tant que les blocs à multiplexer ne sont pas tous vides. Cette répétition est gérée notamment par un test

effectué à l'étape 510.

L'algorithme définissant le multiplexage par intercalage peut opérer sur un nombre variable de blocs de taille variable. Aussi, lorsque les canaux de transport ont des débits variables, le multiplexeur assure un multiplexage

dynamique variant trame de multiplexage par trame de multiplexage.

Grâce au multiplexage par intercalage 152, il n'y a besoin que d'un seul entrelaceur 154 dans le lien descendant, cet entrelaceur peut par

exemple être un entrelaceur rectangulaire tel que celui donné dans la ta-

ble 1. Cet entrelaceur 158 a l'avantage d'être à profondeur variable, et de

pouvoir calculer au vol c'est-à-dire symbole par symbole.

En un mot, l'invention en utilisant une méthode d'entrelacement uni-

que, et pouvant calculer au vol les positions d'entrelacement des symboles

entrelacés pour n'importe quelle profondeur, s'inscrit d'emblée dans une lo-

gique d'évolutivité et de flexibilité. Tout entrelaceur présentant les mêmes caractéristiques de profondeur variable et de possibilité de calcul au vol pqurrait être utilisé dans l'invention à la place de l'entrelaceur rectangulaire

défini par l'algorithme du tableau 3.

Finalement, dans le lien descendant, une insertion de bits factices

est faite en dernier lieu dans l'invention, entre la segmentation des ca-

naux physiques 130 et la mise sur canal physique 132. En revanche, on rappelle que, dans la proposition du 3GPP, I'insertion de bits factices est faite avant le deuxième entrelaceur 126. L'insertion en dernier lieu permet de

contrôler plus facilement la position temporelle des bits factices de transmis-

sion discontinue. Notamment, il est ainsi plus simple de les grouper tempo-

rellement, de sorte à avoir une période de transmission discontinu de durée significative. Garder les bits factices de transmission discontinue permet de ménager des périodes pendant lesquelles la station mobile peut faire des

mesures sur d'autres fréquences porteuses, en vue d'un possible transfert.

Dans l'algorithme définissant le multiplexage par intercalage donné sur le tableau 5, l'étape limitante est celle de l'opération

"trouve j tel que ej = min {el, e2,...,ep} " laquelle est définie sur le tableau 6.

L'algorithme de SIEMENS (marque déposée) du tableau 1 est un cas particulier de l'algorithme de multiplexage par intercalage. Ainsi, dans le cas du multiplexage de seulement deux blocs, il est possible de réécrire l'algorithme en ayant qu'un seul critère e = e1-e2. Il suffit alors de tester le

signe de e pour savoir depuis lequel des deux blocs d'entrée lire un sym-

bole, ce qui est plus simple que de chercher le minimum de el et de e2.

Une optimisation de l'algorithme est aussi possible lorsqu'au lieu d'avoir un critère ei par bloc i en entrée du multiplexeur par intercalage, on a un tel critère par taille possible Ni de ce bloc. Il suffit donc de grouper les blocs de même taille, si tant est qu'il y en ait, pour réduire la complexité de l'algorithme. Ainsi, si on a pour tout i de 1 à p, pi blocs Xi,,, X1,2,...Xi,pi de taille Ni,

alors le nouvel algorithme peut s'écrire comme sur le tableau 7.

Données d'entrée de l'algorithme: X1,1: tableau[0..N1-1] de symboles - 1er bloc à multiplexer X1,p,: tableau[O..Ni-1] de symboles - p1ème bloc à multiplexer X2,,: tableau [0..Ni-1] de symboles - (p1+1)éme bloc à multiplexer /t=p 'ème Xpp: tableau [0..Np-1] de symboles -- bloc à multiplexer Y: tableau [O..N-1] de symboles - multiplex N = piN1+p2.N2+.

+ ppNp l'algorithme est comme suit: pour i:=1 à p fait y:= N-Nj -initialise le critère d'erreur pour toutes les tailles de bloc pour i:=1 à p fait xj:= 0 -- initialise la position dans tous les blocs à mutliplexer x:= 0 --initialise la position dans le multiplex tantque x< N fait trouve j tel que ej = min {el, e2,..., ep} -- voir tableau 5 pour i:=1 à pj fait Y[x]:= Xj,i[] -- multiplex x L= x+ 1 finfait xi = xj+1 si x = Nj alors..DTD: ej:= + -- les blocs de taille Nj ne seront jamais plus sélec-

tionnés sinon ej = ej + 2.(N-Nj) fin_si fin_fait Tableau 7 multiplexage par intercalage Alternativement au logiciel décrit pour effectuer l'opération " trouve j tel que ej = min {el, e2,..., ep} " du tableau 6, on peut mettre en oeuvre un

accélérateur matériel 1130. Un tel accélérateur matériel 1130 est décrit ci-

après en regard de la figure 14. L'accélérateur matériel 1130 comprend les moyens suivants * Des moyens de mémorisation 1160 comprenant des registres à bascule

de mémoire 1000. Un registre de mémoire 1000 est représenté sur la fi-

gure 11. Un tel registre 1000 comprend quatre ports d'entrée RESET, ENABLE, CLOCK et D, et un port de sortie Q. Les port D et Q sont des ports de donnée sur L bits, alors que les ports RESET, ENABLE et CLOCK sont des ports de contrôle sur 1 bit. Le port Q reflète la valeur courante de l'état interne du registre 1000. Le port D sert à présenter une nouvelle valeur pour cet état interne. La nouvelle valeur est prise en

compte sur un front montant de l'horloge arrivant sur le port CLOCK lors-

que le port ENABLE est actif. Ainsi, la valeur courante du registre 1000 peut basculer sur un front montant de l'horloge. Par contre, tant que le port ENABLE est dans l'état inactif, la valeur courante de l'état interne du registre 1000 est conservée sur les fronts montant de l'horloge. Enfin, le port RESET, lorsqu'il passe à l'état actif et cela à tout instant, force l'état

interne du registre 1000 à être initialisé tout à zéro.

Chacun des registres référencés 1001 à 1008 sur la figure 14 est identi-

que au registre référencé 1000 sur la figure 11.

Des moyens de tri 1140 comprenant des portes de tri élémentaire 1120 et des portes de sélection 1110. Les moyens de tri 1140 sont alimentés

par les sorties des registres 1001 à 1008, par un port DATA-IN permet-

tant de prendre en compte les valeurs d'un nouveau triplet {Ij, ej, j-1}, et de signaux d'entrée notés SELECT1 et SELECT2. Le signal d'entrée

SELECT2 est utilisé pour définir deux modes d'un tri partiel dit de pre-

mier ordre et décrit plus loin. Le signal d'entrée SELECT1 permet, lors-

qu'il vaut 0, comme explicité plus loin, le chargement de valeurs en en-

trée présentées sur le port DATA_IN.

Les moyens de tri 1140 permettent d'effectuer un tri partiel de premier ordre, à l'issue duquel le contenu des registres 1001 à 1008 n'est pas nécessairement complètement trié. Le résultat de ce tri partiel de premier

ordre est alors réinjecté dans les registres 1001 à 1008. En d'autres ter-

mes, chaque sortie des portes de sélection 1110 est reliée à l'entrée D d'un des registres 1001 à 1008 correspondant (liaison notée de 1 à 8

dans un cercle sur la figure 14).

Le tri partiel de premier ordre est effectué, de façon exclusive, selon l'un

des deux modes suivants, appelés premier et second modes, respecti-

vement: - lors du premier mode, le signal d'entrée SELECT2 vaut 1, les contenus des couples de registres référencés 1001, 1002; 1003, 1004; 1005, 1006 et 1007, 1008 sont triés élémentairement dans un ordre croissant:

par exemple, à l'issue du tri élémentaire du contenu du couple de regis-

tres référencé 1001, 1002, la plus petite valeur se retrouve dans le regis-

tre référencé 1001, et la plus grande valeur dans le registre référencé 1002. - lors du second mode, le signal d'entrée SELECT2 vaut 0, les contenus des couples de registres référencés 1002, 1003; 1004, 1005 et 1006, 1007 sont triés élémentairement dans le même ordre, à savoir un ordre croissant. On se place par exemple dans le cas o la valeur du signal d'entrée SE-

LECT2 change à chaque tic d'horloge.

Un tri partiel de second ordre mettant en oeuvre non seulement les moyens de tri 1140, mais également les moyens de mémorisation 1000, comprend la succession d'un tri partiel de premier ordre dans le premier

mode et un tri partiel de premier ordre dans le second mode. Ainsi, cha-

que couple de registres affecté par le tri partiel de premier ordre dans le second mode chevauche deux couples de registres affectés par le tri partiel de premier ordre dans le premier mode. On comprend donc que le

tri partiel de second ordre (en faisant alterner les deux modes du tri par-

tiel du premier ordre) n'est pas restreint au contenu des couples de re-

gistres pris séparément, mais porte sur l'ensemble des contenus des re-

gistres. De cette manière, en mettant en oeuvre le tri partiel de second ordre de

façon suffisante, c'est-à-dire autant de fois que le nombre de registres di-

visé par deux, I'ensemble des contenus des registres est trié.

Par ailleurs, lorsque la valeur du signal d'entrée SELECT1 vaut 1, la va-

leur de la sortie du premier registre référencé 1001 est sélectionnée en sortie des moyens de chargement 1150, et donc en entrée des moyens de tri 1140. Une telle sélection permet de prendre en compte, lors d'un premier tic d'horloge, une nouvelle valeur présentée sur le port DATAIN,

en se substituant à la dernière valeur contenue au sein du premier regis-

tre 1001, à savoir la valeur minimale des contenus des registres 1001 à 1008.

Des portes de sélection 1110. Une porte de sélection 1110 est repré-

sentée sur la figure 12. Une telle porte 1110 comprend trois ports d'entrée C, DO, D1, et un port de sortie O. Les ports DO, D1 et O sont des ports de donnée sur L bits, alors que le port C est un port de contrôle sur 1 bit. Le port O prend la valeur du port DO, lorsque le port de contrôle C

est à zéro, sinon, C est à 1, et O prend la valeur du port D1.

* Des portes de tri 1120. Une porte de tri 1120 est représentée sur la fi-

gure 13. Une telle porte 1120 comprend deux ports d'entrée DO et D1, et deux ports de sortie O0 et 01. Ces quatre ports sont des ports de données sur L bits. Les ports O0 et 01 prennent respectivement les valeurs des ports DO et D1 lorsque DO est plus petit que, ou égal à D1, selon une

relation d'ordre donnée. Sinon, les ports O0 et 01 prennent respective-

ment les valeurs de D1 et DO. Ainsi, les deux valeurs présentées en en-

trée des ports DO, D1 sont triées en sortie des ports O0 et 01.

* Des moyens de chargement 1150 comprenant une porte de sélection.

Les moyens de chargement 1150 alimentent les moyens de tri 1140. Les moyens de chargement 1150 permettent, sous condition de la valeur du

signal d'entrée SELECT1 de délivrer en sortie soit la valeur du port DA-

TA_IN (lorsque le signal d'entrée SELECT1 est à 0), soit la valeur ducontenu du premier registre 1001 (lorsque le signal d'entrée SELECT1

est égal à 1).

L'accélérateur matériel 1130 de l'invention représenté sur la figure 14 est capable d'effectuer la fonction " trouve j tel que ej = min {el, e2.. ., ep} "

pour un nombre p égal au plus à 8 (ce nombre étant pris à titre d'exemple).

Sur la figure des renvois sont représentés par des pairs de cercles portant

un numéro. Ainsi les deux cercles portant le numéro I sont en contact élec-

trique. L'accélérateur matériel 1130 sera mieux compris si l'on considère la figure 15. Par des moyens non représentés sur la figure 14, il est imposé au signal SELECT2 de prendre altemrnativement les valeurs 0 et 1 aux instants

d'échantillonnage donnés par les fronts montants de l'horloge. En remar-

quant que les entrées DO et D1 sont en ordre inverse d'une porte de sélec-

tion 1110 à la suivante, on comprend que lorsque le signal SELECT2 vaut 1 alors seul le tri effectué par les portes de tri 1120A à des positions impaires

(1re, 3ème, etc...) est pris en compte pour mettre à jour la valeur des regis-

tres à bascule 1000. Lorsque le signal SELECT2 vaut 0, c'est l'inverse, ainsi le tri effectué par les portes de tri 1120B à des positions paires (2ème, 4ème,

etc...) est pris en compte.

Avec un tel arrangement, on comprend que si par ailleurs le signal SELECT1 vaut 1, les signaux ENABLE1 et ENABLE2 valent 1, et le signal RESET vaut zéro, alors les contenus des registres finissent par être triés de

sorte que les valeurs croissent de gauche à droite sur la figure 14.

Le format du contenu d'un registre 1000 est représenté sur la fi-

gure 16. Il comprend: - un indicateur de la valeur de j des bits 0 à 2 (23=8 est la valeur pour p dans notre exemple);

- un indicateur de la valeur de ej des bits 3 à L-2. Cet indicateur est perti-

nent lorsque ejÉ+oo, quelconque sinon; et

- un bit I à 1 lorsque ej=+co, et à zéro sinon.

Ainsi, le format du contenu des registres 1001 à 1008 permet de dis-

tinguer essentiellement deux informations: - un indicateur j identifiant le bloc à sélectionner; et

- une valeur d'erreur (Ij, ej) permettant la sélection.

Cette valeur d'erreur peut avoir une valeur infinie (Ij = 1) de sorte que le bloc j ne soit plus sélectionné lorsque tous ses symboles ont été ajoutés au multiplex en formation, ou finie (Ij = 0), lorsqu'il reste dans le bloc j des

symboles non encore dans le multiplex en formation.

Dans le mode de réalisation ici décrit, un bit spécifique (Ij, bit L-1) sert à marquer la valeur infinie. Ainsi, dans les tableaux 5 et 7, I'opération "ej: +oo" revient à mettre ce bit spécifique à 1, alors que lors des opérations "ej: N-Nj" et "ej:= ej+2.(N-Nj)" ce bit spécifique est mis à zéro, et la valeur est

chargée dans les bits 3 à L-2.

Dans un autre mode de réalisation, il n'y a pas de bit spécifique Ij pour marquer la valeur infinie, et la valeur finie ou infinie de ej est stockée dans les bits 3 à L-1. En revanche, il y a un certain seuil noté max, tel que ej est considéré comme fini lorsque ej<max, et comme infini pour toute valeur telle que ej>max. A cette fin, le nombre de bit L-3 sur lequel est conservé ej fini ou infini est suffisant pour garder la valeur max+1.De plus, le seuil max est tel qu'il ne soit jamais dépassé lorsque ej est mis à jour par les opérations "ej

= N-Nj" et "ej:= ej+2.(N-Nj)" des tableaux 5 et 7, et l'opération "ej:= + oo" re-

vient à stocker une valeur plus grande que max, par exemple max+1 ou en-

core (2L3-1).

Ainsi l'ordre canonique sur les entiers naturels appliqué aux contenus des registres 1000 suffit à effectuer le tri voulu pour obtenir la fonction

" trouve j tel que ej = min {e1, e2,..., ep} ".

L'accélérateur matériel 1130 opère comme suit: Tout d'abord, les registres 1000 sont tous remis à zéro à l'aide du port RESET. En fonctionnement normal, I'entrée RESET reste à zéro, c'est-à-dire

dans un état inactif.

* Lorsque le signal SELECT1 est à 1, le tri s'opère sur les valeurs

existantes des {Ij,ej,j-1}. Sinon, le signal SELECT1 peut être mis à zéro lors-

que le signal SELECT2 prend lui aussi la valeur de zéro, ceci permet de changer la valeur dans le premier registre en présentant une nouvelle valeur

sur le port DATA_IN. Ainsi tous les registres peuvent être initialisés en char-

geant les valeurs {0,N-Ni,i-1} pour i=1 à p dans le premier registre au plus toutes les deux impulsions (ou tics) d'horloge. Comme les valeurs initiales sont nécessairement non nulles du fait que, pour tout i, on a N-Nj#0, alors tant que tous les registres 1001 à 1008 n'ont pas été chargés, après deux tics d'horloge, une des valeurs zéro donnée initialement au " reset " sera

redescendue dans le premier registre et peut être écrasée par la valeur sui-

vante de {0,N-Ni,i-1}.

Lorsque les p valeurs ont ainsi été chargées, il suffit de lire sur le port DATA_OUT la valeur de j dans les trois bits de poids faible. Cette valeur est celle qui vérifie ej = min {e1,.....,e8}. Après avoir incrémenté la valeur ej de 2(N-Nj), ou l'avoir mis à +oo, on peut recharger la nouvelle valeur du triplet

{Ij,ej,j-1} dans le premier registre, en présentant cette valeur sur le port DA-

TA_IN, et en mettant le signal SELECT1 à zéro lorsque le signal SELECT2 passe à zéro aussi. Après deux tics d'horloge après, la nouvelle valeur de j donnée par la fonction " trouve j tel que ej = min {el, e2,..., ep} " peut être

lue sur le port DATA_OUT.

Il est important de noter que la seule contrainte à observer, pour ob-

tenir un fonctionnement optimal de l'accélérateur matériel décrit, réside dans le fait qu'entre deux passages à zéro du signal d'entrée SELECT1, le signal

d'entrée SELECT2 doit avoir changé de valeur au moins deux fois.

Ainsi, en supposant que le signal d'entrée SELECT2 change de va-

leur à chaque tic d'horloge et que les registres 1001 à 1008 ont déjà été chargés, alors après avoir présenté sur le port DATA_IN un nouveau triplet {Ij, eq, j} en mettant le signal d'entrée SELECT1 à zéro, il suffit de deux tics d'horloge pour faire redescendre, au sein du premier registre 1001, la valeur de l'erreur ej minimale accompagnée des valeurs de j et Ij associées. Ainsi, en s'imposant dans cet exemple que le signal d'entrée SELECT1 ne prenne la valeur 0 que sur les mêmes tics d'horloge o le signal d'entrée SELECT2

vaut zéro, on assure qu'entre deux mises à zéro du signal d'entrée SE-

LECT1, le signal d'entrée SELECT2 a changé deux fois de valeur. Ainsi,

après avoir présenté un nouveau {Ij, ej, j} en mettant le signal d'entrée SE-

LECT1 à zéro, un tri partiel de second ordre commençant au même moment

suffit à obtenir le triplet {Ij, ej, j} minimal sur le port DATAOUT.

Dans un autre mode de réalisation, on pourrait obtenir le même ré-

sultat en s'imposant que le signal d'entrée SELECT1 ne prenne la valeur 0 que sur les tics d'horloge o SELECT2 vaut 1. Dans ce cas, le tri partiel de second ordre serait défini en faisant d'abord un tri partiel de premier ordre

dans le second mode, et ensuite un tri partiel de premier ordre dans le pre-

mier mode.

Un point crucial dans la performance de ce dispositif est qu'il n'est

pas besoin que les valeurs de tous les registres soient complètement triées.

Il suffit d'être assuré que le contenu du premier registre est le minimum de tops. Ainsi le tri peut s'opérer en parallèle du multiplexage. En effet il n'est

pas besoin d'attendre que la nouvelle valeur du triplet {Ij,ej,j-1} après incré-

mentation de 2(N-Nj), ou mise à +oC, se soit propagée jusqu'à la position qui serait définitive si on attendait que le tri s'opère complètement. Deux tics d'horloge suffisent pour que la valeur incrémentée se soit propagée assez

loin pour que la valeur dans le premier registre soit le minimum.

Ainsi si l'algorithme était effectué à la vitesse la plus rapide possible avec l'accélérateur matériel 1130 décrit, les signaux SELECT1 et SELECT2 auraient toujours la même valeur, la valeur de j telle que ej = min {el,..., ep} serait lue sur le port DATA_OUT lorsque le signal SELECT1 vaut 1, et la

valeur incrémentée du triplet {Ij,ej,j-1} lu serait écrite lorsque le signal SE-

LECT1 serait passé à 0.

Par ailleurs, on appelle combinaison de formats de transport une in-

formation qui permet de démultiplexer et de décoder une trame de multiplexage pour obtenir les canaux de transport. Cette information peut être

transmise explicitement trame de multiplexage par trame de multiplexage.

C'est ce que l'on appelle la détection de débit explicite.

Une autre méthode dite implicite consiste à ne pas transmettre cette information. Le récepteur de la trame de multiplexage doit alors essayer toutes les combinaisons de formats de transport possibles jusqu'à ce que le test du mot CRC apposé au bloc de transport soit positif pour au moins un

certain nombre des blocs de transport.

Etant donné que les canaux de transport n'ont pas tous le même in-

tervalle de transmission, on ne peut tester les mots CRC des blocs de trans-

port d'un canal de transport ayant un intervalle de transmission égal à plu-

sieurs trames de multiplexage qu'après que ces trames de multiplexage ont

été complètement reçues.

Or, le multiplexage se fait trame de multiplexage par trame de multi-

plexage selon la combinaison de formats de transport.

Il est donc plus simple que ce multiplexage ne dépende pas de la combinaison de formats de transport. Ceci peut être obtenu en insérant des

bits factices de transmission discontinus avant le multiplexeur 152 de ca-

naux de transport de qualités de service (QoS) différentes de sorte que les

blocs multiplexés aient une taille constante.

Ainsi, on peut, moyennant des modifications mineures de procédé, utiliser les mêmes moyens de codage, d'entrelacement et de multiplexage dans le réseau que le procédé employé soit une détection de débit implicite

ou une détection de débit explicite.

Claims (15)

REVENDICATIONS

1.- Procédé d'entrelacement et de multiplexage de données véhicu-

lées au sein de plusieurs canaux de transport (100) répartis en groupes de canaux de transport, les canaux de transport d'un même groupe ayant tous la même qualité de service, dans lequel les données des canaux de transport d'un même groupe sont traitées par une même procédure de traitement (103A, 103B) propre au groupe de canaux de transport, chaque procédure de traitement (103A, 103B) comportant au moins une étape d'entrelacement des données (154; 156, 158), et dans lequel une étape de multiplexage

(152) est prévue à l'issue des procédures de traitement (103A, 103B), ca-

ractérisé en ce que ladite étape de multiplexage (152) à la sortie desdites procédures de traitement (103A, 103B) est un multiplexage par intercalage, et en ce que toutes lesdites étapes d'entrelacement de données (154; 156, 158) sont mises en oeuvre au sein desdites procédures de traitement (103A,

103B).

2.- Procédé selon la revendication 1 pour la transmission suivant un lien montant depuis une station mobile vers un réseau fixe, caractérisé en ce

que chaque procédure de traitement (103A, 103B) met en oeuvre une pre-

mière et une seconde étapes d'entrelacement (156, 158) opérant successi-

vement.

3.- Procédé selon la revendication 2, caractérisé en ce que ladite se-

conde étape d'entrelacement (158) comprend une étape d'entrelacement

rectangulaire à profondeur dynamiquement variable.

4.- Procédé selon la revendication 2 ou 3, pour la transmission sui-

vant un lien montant depuis une station mobile vers un réseau fixe, caracté-

risé en ce qu'une unique étape d'équilibrage de débit (112) est prévue au

sein de chaque procédure de traitement (103A, 103B) entre lesdites pre-

mière et seconde étapes d'entrelacement (156, 158).

5. Procédé selon la revendication 4, caractérisé en ce que ladite pre-

mière étape d'entrelacement (156) comprend une étape initiale d'écriture des symboles suivant les lignes d'une matrice dont le nombre de colonnes est égal au nombre de trames de multiplexage pouvant être traitées lors de ladite étape de multiplexage par intercalage (152) dans l'étendue temporelle

nécessaire à ladite première étape d'entrelacement (156), et une étape ulté-

rieure de lecture de symboles suivant les colonnes de la matrice pour l'ob-

tention des blocs de symboles entrelacés, et en ce que les blocs de symbo-

les entrelacés obtenus suite à la mise en oeuvre de ladite première étape d'entrelacement (156) sont segmentés de sorte que chaque segment correspond à une colonne de ladite matrice, ladite étape d'équilibrage de débit

(112) étant mise en ceuvre sur chacun desdits segments.

6.- Procédé selon la revendication 1, pour la transmission suivant un lien descendant depuis un réseau fixe vers une station mobile, caractérisé en ce qu'il comprend une unique étape d'entrelacement (154) dans chaque

procédure de traitement (103A, 103B).

7. Procédé selon la revendication 1 ou la revendication 6, pour la

transmission suivant un lien descendant depuis un réseau fixe vers une sta-

tion mobile, caractérisé en ce qu'il comprend, après ladite étape de multi-

plexage par intercalage (152), une étape d'insertion de bits factices (160).

8. Procédé selon l'une quelconque des revendications 1, 6 ou 7, pour

la transmission suivant un lien descendant depuis un réseau fixe vers une station mobile, caractérisé en ce qu'une étape d'équilibrage de débit (114) est mise en ceuvre pour chaque procédure de traitement (103A, 103B), avec

un rapport d'équilibrage de débit statique.

9. Procédé selon l'une quelconque des revendications précédentes,

caractérisé en ce que ladite étape de multiplexage par intercalage (152)

comporte initialement une étape consistant à associer, à chaque bloc à mul-

tiplexer, une variable obtenue par application d'un premier critère d'évalua-

tion, puis, pour la construction du multiplex, les étapes suivantes, répétées itérativement pour l'ensemble des symboles à multiplexer: e) sélectionner, en fonction d'un second critère d'évaluation portant sur lesdites variables associées, un des blocs à multiplexer;

f) extraire du bloc sélectionné le symbole restant suivant en considé-

rant un ordre de lecture donné dans le bloc sélectionné; g) insérer le symbole extrait à la fin du multiplex; et

h) remettre à jour la variable associée au bloc sélectionné.

10. Procédé selon l'une quelconque des revendications dépendantes,

caractérisé en ce que ladite étape de multiplexage par intercalage (152) est mise en oeuvre sur des blocs de données dont le nombre et la taille varient

de façon dynamique d'une trame de multiplexage à la suivante.

11. Procédé selon l'une quelconque des revendications précédentes,

caractérisé en ce qu'il est mis en ceuvre au sein d'un système de radio-

communication mettant en ceuvre la technologie CDMA.

12. Dispositif d'entrelacement et de multiplexage de données véhi-

culées au sein de plusieurs canaux de transport (100) répartis en groupes de canaux de transport, les canaux de transport d'un même groupe ayant tous la même qualité de service, comportant:

- une chaîne de traitement (103A, 103B) propre à chaque groupe de ca-

naux de transport, permettant le traitement des données des canaux de transport d'un même groupe, chaque chaîne de traitement (103A, 103B) comportant au moins des moyens d'entrelacement de données (154 156, 158), et

- des moyens de multiplexage (152) prévus en sortie des chaînes de trai-

tement (103A, 103B), caractérisé en ce que lesdits moyens de multiplexage (152) prévus en sortie des chaînes de traitement (103A, 103B) sont des moyens de multiplexage par intercalage, et en ce que tous les moyens d'entrelacement de données (154; 156, 158) sont inclus au sein desdites chaînes de traitement (103A,

103B).

13.- Dispositif selon la revendication 12, caractérisé en ce que lesdits

moyens de multiplexage par intercalage comprennent un accélérateur maté-

riel (1130) permettant d'effectuer un tri d'un ensemble de couples de valeurs comprenant pour chacun desdits couples, au moins:

- une valeur d'identification (j) d'une classe de blocs de données pré-

sentant une taille identique de blocs de données; et

- une valeur d'erreur (lIj,ej) associée à chaque classe de blocs de don-

nées, ladite valeur d'erreur (l1j,ej) permettant de sélectionner, itérativement, parmi les classes de blocs de données à multiplexer, la classe de blocs de

données dont les symboles sont à ajouter au multiplex en cours de forma-

tion; ledit accélérateur matériel (1130) comprenant:

- des moyens de chargement (1150) desdits couples de valeurs, les-

dits moyens de chargement (1150) permettant de charger en entrée (DA-

TAIN) dudit accélérateur matériel (1130) au moins un nouveau couple de valeurs ((Ij,ej), j) à prendre en compte pour former ledit ensemble de couples de valeurs à trier; - des moyens de tri (1140) des couples de valeurs ((Ij,ej), j), lesdits moyens de tri permettant d'effectuer au moins un tri partiel dit de premier ordre affectant lesdits couples de valeurs; et - des moyens de mémorisation (1160) desdits couples de valeurs,

lesdits moyens de mémorisation (1160) permettant de mémoriser, à un ins-

tant (t) donné, l'état courant dudit tri de l'ensemble de couples de valeurs, à partir d'un tri partiel dit de second ordre affectant l'ensemble desdits couples de valeurs,

de façon qu'un unique tri partiel de second ordre suffise pour que ledit ac-

célérateur matériel (1130) délivre en sortie (DATA_OUT) un couple de va-

leurs comprenant: - la valeur d'erreur (Ij,ej) minimale courante de l'ensemble des valeurs d'erreur; et

- la valeur d'identification (j) associée à ladite valeur d'erreur (Ij, ej) mi-

nimale.

14. Station de base d'un réseau de radio-communication mobile adaptée pour communiquer avec des stations mobiles du même réseau, caractérisée en ce qu'elle comporte un dispositif selon la revendication 12

ou 13.

15. Station mobile d'un réseau de radio-communication mobile adap-

tée pour communiquer avec des stations de base du même réseau, caracté-

risée en ce qu'elle comporte un dispositif selon la revendication 12 ou 13.