FR2771108A1 - Tranche de silicium pour composants a jonction sur les deux faces - Google Patents
Tranche de silicium pour composants a jonction sur les deux faces Download PDFInfo
- Publication number
- FR2771108A1 FR2771108A1 FR9714678A FR9714678A FR2771108A1 FR 2771108 A1 FR2771108 A1 FR 2771108A1 FR 9714678 A FR9714678 A FR 9714678A FR 9714678 A FR9714678 A FR 9714678A FR 2771108 A1 FR2771108 A1 FR 2771108A1
- Authority
- FR
- France
- Prior art keywords
- silicon wafer
- thickness
- components
- active
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000009432 framing Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 42
- 238000002955 isolation Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 ethyl diamine Chemical class 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
Abstract
L'invention concerne une tranche de silicium monocristallin (1) dans laquelle doivent être formés des composants à jonction sur les deux faces, et présentant une structure alvéolée définissant des zones actives (3) de faible épaisseur (e).
Description
TRANCHE DE SILICIUM POUR COMPOSANTS À JONCTION SUR LES DEUX FACES
La présente invention concerne la fabrication de composants semiconducteurs à partir d'une tranche de silicium monocristallin. La présente invention concerne plus particulièrement la fabrication de composants qui présentent des jonctions bipolaires ou Schottky sur les deux faces de la puce. Il s'agit, en particulier, de diodes "unidirectionnelles" utilisant une limitation de l'injection et nécessitant des caractéristiques de dopage particulières des zones P+ et N+ (diodes à contrôle de charge), et de composants "bidirectionnels" tels que des diodes
P+/N/P+ (Zener, diac) et thyristors N+/P/N/P+ (triacs) ainsi que leurs associations intégrées sous forme monolothique.
La présente invention concerne la fabrication de composants semiconducteurs à partir d'une tranche de silicium monocristallin. La présente invention concerne plus particulièrement la fabrication de composants qui présentent des jonctions bipolaires ou Schottky sur les deux faces de la puce. Il s'agit, en particulier, de diodes "unidirectionnelles" utilisant une limitation de l'injection et nécessitant des caractéristiques de dopage particulières des zones P+ et N+ (diodes à contrôle de charge), et de composants "bidirectionnels" tels que des diodes
P+/N/P+ (Zener, diac) et thyristors N+/P/N/P+ (triacs) ainsi que leurs associations intégrées sous forme monolothique.
A la différence des composants discrets et intégrés qui sont formés à partir d'une face "avant" de la tranche dans une couche épitaxiée constituant une zone active dont l'épaisseur et la résistivité sont ajustées suivant la tension à tenir, la fabrication de composants à jonction sur les deux faces impose que l'épaisseur de la zone active (zone du volume de silicium contiguë aux jonctions et où s'étend le champ électrique) soit liée à l'épaisseur de la tranche.
Or, l'épaisseur de silicium vraiment nécessaire à cette zone active est relativement faible. L'épaisseur est directement liée à la tension que doit tenir le composant. En pratique, il faut généralement prévoir de l'ordre de 1 ym pour 10 volts, ce qui conduit, par exemple, à une épaisseur de 60 ym pour un dispositif de 600 volts et de 120 ym pour un dispositif de 1200 volts.
En pratique, il n'est pas envisageable d'utiliser des tranches de silicium d'une épaisseur aussi faible (inférieure à 150 ym) en raison de la fragilité mécanique que présente alors une telle tranche de silicium. Les différentes étapes (masquage, dépôt, croissance d'isolant, implantation/diffusion, nettoyage, etc.) de fabrication des composants semiconducteurs imposent de multiples manipulations des tranches de silicium par lots ou individuellement. La fragilité des tranches de silicium engendre des risques de casse très élevés. De plus, plus la surface de la tranche de silicium est importante, plus cette tranche est fragile pour une épaisseur donnée.
Par conséquent, on dispose actuellement de deux solutions pour fabriquer des composants à jonction sur les deux faces.
Une première solution consiste à utiliser des tranches d'une épaisseur correspondant à la tension que doit tenir le composant mais présentant de très petits diamètres (de l'ordre de 50 mm), ce qui nuit au rendement de la fabrication en limitant le nombre de composants fabriqués par tranche.
Une deuxième solution consiste à utiliser des tranches de silicium présentant un diamètre de 100 nini ou de 125 rnrn adaptées à un rendement acceptable, mais avec des épaisseurs dont la valeur est généralement de l'ordre de 250 ym. Cette épaisseur de 250 ym correspond à l'épaisseur minimale compatible avec un taux de casse acceptable pour de tels diamètres. Toutefois, la zone active est alors fortement surdimensionnée et les composants réalisés présentent, par conséquent, des performances limitées.
En effet, tout surdimensionnement en épaisseur de la zone active nuit aux performances du composant, en particulier, en termes de tension directe (qui devient élevée), de commutation (qui devient plus lente) et de dissipation (qui devient plus élevée).
Un objet de la présente invention est de proposer une nouvelle solution pour la fabrication de composants à jonction sur les deux faces, qui permette d'utiliser des tranches de silicium de diamètre élevé sans nuire aux performances des composants à jonction sur les deux faces réalisées.
L'invention vise également à proposer une solution qui n'augmente pas la fragilité des tranches de silicium utilisées.
La présente invention vise en outre à permettre l'utilisation de tranches de silicium d'une épaisseur donnée, qui présente un diamètre plus important que les tranches actuelles pour un même risque de casse.
Une caractéristique de la présente invention est de prévoir une tranche de silicium qui présente une structure alvéolée, c'est-à-dire qui comporte des parties de silicium épaisses assurant la rigidité de la tranche et des zones d'épaisseur fine, adaptées à l'épaisseur souhaitée pour les zones actives des composants à réaliser.
Un autre objet de la présente invention est de proposer un nouveau procédé de fabrication de composants à jonction sur les deux faces.
Plus particulièrement, la présente invention prévoit une tranche de silicium monocristallin dans laquelle doivent être formés des composants à jonction sur les deux faces, qui présente une structure alvéolée définissant des zones actives de faible épaisseur.
Selon un mode de réalisation de la présente invention, l'épaisseur des zones actives est adaptée à la tension que doivent tenir les composants à réaliser.
Selon un mode de réalisation de la présente invention, la tranche comporte des parties épaisses de rigidification encadrant chaque zone active.
Selon un mode de réalisation de la présente invention, le pas des parties épaisses de rigidification est choisi en fonction de l'épaisseur des zones actives, pour être adapté à la flèche souhaitée pour ces zones actives.
Selon un mode de réalisation de la présente invention, la surface de chaque zone active correspond à la surface nécessaire à la réalisation d'un nombre entier de composants à jonction sur les deux faces.
Selon un mode de réalisation de la présente invention, la face principale de la tranche est dans un plan 100.
La présente invention prévoit également un procédé d'obtention d'une tranche de silicium consistant à effectuer une gravure anisotrope depuis une face de la tranche, selon un motif de définition des alvéoles.
Selon un mode de réalisation de la présente invention, la gravure anisotrope est poursuivie jusqu'à ce que la tranche de silicium présente, dans les alvéoles, l'épaisseur souhaitée pour les zones actives.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
la figure 1 représente une vue de dessus d'une tranche de silicium selon un mode de réalisation de la présente invention ; et
la figure 2 représente une vue en coupe selon la ligne
II-II de la figure 1.
la figure 1 représente une vue de dessus d'une tranche de silicium selon un mode de réalisation de la présente invention ; et
la figure 2 représente une vue en coupe selon la ligne
II-II de la figure 1.
Pour des raisons de clarté, les représentations des figures ne sont pas à l'échelle.
La présente invention sera décrite par la suite en relation avec un mode de mise en oeuvre du procédé de fabrication de composants selon l'invention.
Selon la présente invention, on part d'une tranche 1 (figure 1) de silicium monocristallin ayant subi, pour être parfaitement plane, un polissage sur ses deux faces et présentant une épaisseur E (figure 2) adaptée à lui conférer une résistance mécanique suffisante en fonction de son diamètre. Par exemple, pour une tranche présentant un diamètre de 125 mm, on prévoit une épaisseur E de l'ordre de 200 ,tm.
Une première étape du procédé de l'invention consiste à effectuer une gravure anisotrope depuis une première face 2 de la tranche, selon un motif de zones actives 3 dans lesquelles doivent être formés des composants.
Le motif de gravure anisotrope est, selon l'invention, adapté pour que le pas de répétition de parties épaisses non gravées 4 soit adapté à l'épaisseur e des zones actives 3, pour que ces dernières ne présentent pas une flèche trop importante, tout en cherchant à maximiser la surface des zones actives afin d'optimiser le rendement de fabrication. La surface de chaque zone active est telle qu'elle puisse contenir un nombre entier de composants (au moins 1).
Le recours à une gravure anisotrope permet d'obtenir une forme précise et bien définie pour les alvéoles (zones actives) formées dans la tranche de silicium, pourvu que la tranche de silicium soit obtenue à partir d'un lingot de silicium découpé selon des plans 100. Cette contrainte n'est toutefois pas gênante pour la réalisation de composants à jonction sur les deux faces car il s'agit du plan préféré pour réaliser de tels composants.
Les flancs 6 des alvéoles présentent, avec du silicium dont la face principale est dans un plan 100, un angle de 54,74 par rapport à l'horizontale.
La gravure anisotrope selon le motif des zones actives 3 est poursuivie jusqu'à ce que la tranche de silicium 1 présente, dans ces zones, l'épaisseur e souhaitée en fonction de la tension que doivent tenir les composants.
Le choix de l'épaisseur E des parties raidisseuses 4, de leur largeur, ainsi que leur nombre et espacement sur la tranche 1 est à la portée de l'hortrne de l'art en faisant appel à des lois de mécanique bien connues, et en cherchant à optimiser le rapport surface utile/surface totale en fonction de la rigidité.
En particulier, la flèche d'une zone active carrée 3 est propor tionnelle au carré de la surface et inversement proportionnelle au cube de l'épaisseur de cette zone active.
A titre d'exemple particulier de réalisation, l'obtention d'une tranche alvéolée selon la présente invention, à partir d'une tranche polie sur ses deux faces, s'effectue en commençant par déposer une couche de masquage, par exemple, en oxyde de silicium ou en nitrure de silicium. Puis, on définit le motif des zones actives 3 par photolithographie de cette couche de masquage. On grave ensuite chimiquement le silicium selon le motif des zones actives, par exemple, au moyen d'une solution de base forte KOH ou EDP (éthyle diamine pyrocatécol) dans un bain thermostaté. Enfin, on élimine la couche de masquage par une gravure au moyen d'un plasma isotrope.
Un avantage de la présente invention est qu'elle combine les avantages d'une épaisseur suffisante pour assurer à la tranche 1 une résistance mécanique éliminant les risques de casse et les avantages d'une épaisseur faible adaptée à la tenue en tension souhaitée pour les composants à réaliser.
Un autre avantage de la présente invention est qu'en utilisant des raidisseurs 4 espacés encadrant des zones actives 3, la résistance mécanique de la tranche de silicium devient indépendante de son diamètre. Ainsi, en ayant optimisé un procédé de fabrication de composants à jonction sur les deux faces, pour un diamètre donné de tranches de silicium alvéolées selon la présente invention, ce procédé se transpose sans difficulté à des tranches de silicium d'un diamètre supérieur. Cet avantage trouve un intérêt particulier dans la fabrication des composants semiconducteurs. En effet, les dimensions actuelles des tranches de silicium sont comprises entre 100 mm et 200 mm de diamètre et on envisage des diamètres encore plus grands. Ainsi, les composants réalisés peuvent être optimisés du point de vue de leurs performances fonctionnelles, indépendamment du diamètre de la tranche de silicium utilisée.
Un autre avantage de la présente invention est qu'elle permet, par rapport à des tranches de grandes dimensions (100 mm ou 125 mn), donc d'épaisseur élevée, de réduire la taille des puces par diminution de la largeur de murs d'isolement 5 (figure 2) traversant les zones actives. En effet, pour réaliser des composants à jonction sur les deux faces, on utilise souvent des murs d'isolement ayant un dopage opposé à celui de la tranche de silicium et traversant toute l'épaisseur de la tranche. Ces murs d'isolement 5 sont généralement réalisés par diffusion depuis les deux faces de la tranche 1, à partir d'ouvertures de petites dimensions dans des masques sensiblement alignées d'une face à l'autre. Toutefois, cette diffusion s'effectue de façon sensiblement isotrope, c'est-à-dire que son extension en épaisseur est sensiblement équivalente à son extension en largeur. Par conséquent, plus la tranche est épaisse, plus la largeur des murs d'isolement est importante.
Le recours à une tranche alvéolée selon la présente invention conduit à des murs d'isolement 5 de largeur nettement plus fine en raison de la faible épaisseur e des zones actives 3.
Un autre avantage de la présente invention est qu'elle diminue considérablement le temps nécessaire à la diffusion des murs d'isolement 5. En effet, avec une tranche de, par exemple, 200 m d'épaisseur, la réalisation des murs d'isolement nécessite un traitement de l'ordre de 300 heures à température élevée (par exemple, environ 12800C). Avec des zones actives de 60 Um d'épaisseur, la durée nécessaire n'est plus que de 37 heures.
Ainsi, l'invention minimise également les besoins énergétiques.
Bien entendu, l'invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art.
En particulier, le nombre de composants par zone active, le nombre de murs d'isolement par zone active, les tailles des zones actives et des parties raidisseuses seront adaptés en fonction du type de composants à réaliser. De plus, bien que la réalisation d'un motif régulier de zones actives dans un quadrillage de parties raidisseuses constitue une solution préférée, la forme et la taille des zones actives pourront être quelconques pourvu qu'elles soient adaptées à la tension mécanique de la tranche.
Claims (9)
1. Tranche de silicium monocristallin (1) dans laquelle doivent être formés des composants à jonction sur les deux faces, caractérisée en ce qu'elle présente une structure alvéolée définissant des zones actives (3) de faible épaisseur (e).
2. Tranche de silicium selon la revendication 1, caractérisée en ce que l'épaisseur des zones actives (3) est adaptée à la tension que doivent tenir les composants à réaliser.
3. Tranche de silicium selon la revendication 1 ou 2, caractérisée en ce qu'elle comporte des parties épaisses (4) de rigidification encadrant chaque zone active (3).
4. Tranche de silicium selon la revendication 3, caractérisée en ce que le pas des parties épaisses (4) est choisi en fonction de l'épaisseur (e) des zones actives (3), pour être adapté à la flèche souhaitée pour ces zones actives.
5. Tranche de silicium selon l'une quelconque des revendications 1 à 4, caractérisée en ce que la surface de chaque zone active (3) correspond à la surface nécessaire à la réalisation d'un nombre entier de composants.
6. Tranche de silicium selon l'une quelconque des revendications 1 à 5, caractérisée en ce que sa face principale est dans un plan 100.
7. Procédé d'obtention d'une tranche de silicium (1) selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il consiste à effectuer une gravure anisotrope depuis une face (2) de la tranche, selon un motif de définition des alvéoles.
8. Procédé selon la revendication 7, caractérisé en ce que la gravure anisotrope est poursuivie jusqu'à ce que la tranche de silicium (1) présente, dans les alvéoles, l'épaisseur (e) souhaitée pour les zones actives (3).
9. Procédé de fabrication de composants à jonction sur les deux faces, caractérisé en ce qu'il consiste à utiliser une tranche de silicium (1) selon l'une quelconque des revendications 1 à 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9714678A FR2771108B1 (fr) | 1997-11-18 | 1997-11-18 | Tranche de silicium pour composants a jonction sur les deux faces |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9714678A FR2771108B1 (fr) | 1997-11-18 | 1997-11-18 | Tranche de silicium pour composants a jonction sur les deux faces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2771108A1 true FR2771108A1 (fr) | 1999-05-21 |
| FR2771108B1 FR2771108B1 (fr) | 2000-02-11 |
Family
ID=9513670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9714678A Expired - Fee Related FR2771108B1 (fr) | 1997-11-18 | 1997-11-18 | Tranche de silicium pour composants a jonction sur les deux faces |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2771108B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2325878A1 (fr) | 2009-11-20 | 2011-05-25 | STMicroelectronics (Tours) SAS | Procédé d'encapsulation de composants électroniques avant découpe de la tranche |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156480A (en) * | 1978-05-30 | 1979-12-10 | Mitsubishi Electric Corp | Semiconductor element of greater current capacity |
| US4782028A (en) * | 1987-08-27 | 1988-11-01 | Santa Barbara Research Center | Process methodology for two-sided fabrication of devices on thinned silicon |
| DE3900526A1 (de) * | 1988-01-14 | 1989-07-27 | Fraunhofer Ges Forschung | Ultraduenne membrane mit stuetzrand |
| JPH02244681A (ja) * | 1989-03-15 | 1990-09-28 | Mitsubishi Electric Corp | 太陽電池 |
-
1997
- 1997-11-18 FR FR9714678A patent/FR2771108B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156480A (en) * | 1978-05-30 | 1979-12-10 | Mitsubishi Electric Corp | Semiconductor element of greater current capacity |
| US4782028A (en) * | 1987-08-27 | 1988-11-01 | Santa Barbara Research Center | Process methodology for two-sided fabrication of devices on thinned silicon |
| DE3900526A1 (de) * | 1988-01-14 | 1989-07-27 | Fraunhofer Ges Forschung | Ultraduenne membrane mit stuetzrand |
| JPH02244681A (ja) * | 1989-03-15 | 1990-09-28 | Mitsubishi Electric Corp | 太陽電池 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 564 (E - 1013) 14 December 1990 (1990-12-14) * |
| PATENT ABSTRACTS OF JAPAN vol. 4, no. 15 (E - 170) 5 February 1980 (1980-02-05) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2325878A1 (fr) | 2009-11-20 | 2011-05-25 | STMicroelectronics (Tours) SAS | Procédé d'encapsulation de composants électroniques avant découpe de la tranche |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2771108B1 (fr) | 2000-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210991B1 (en) | Metal contact scheme using selective silicon growth | |
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| EP1354346B1 (fr) | Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| KR101081477B1 (ko) | 태양 전지의 제조를 위한 반도체 제조물 | |
| US7128975B2 (en) | Multicrystalline silicon substrate and process for roughening surface thereof | |
| EP1811567B1 (fr) | Circuit intégré tridimensionnel de type C-MOS et procédé de fabrication | |
| TW200903819A (en) | Photovoltaic device and method for manufacturing the same | |
| TWI602315B (zh) | 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法 | |
| FR2798219A1 (fr) | Inductance et procede de fabrication | |
| JP2011521456A (ja) | 分離技術を用いる電子デバイスの製造方法 | |
| KR20100014968A (ko) | 패턴화된 얇은 ｓｏｉ | |
| US20130065349A1 (en) | Deposition of Germanium Film | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| US7867812B2 (en) | Method for production of thin semiconductor solar cells and integrated circuits | |
| EP2012346A1 (fr) | Procédé de fabrication d'une plaquette soi | |
| TW200901484A (en) | Method for the manufacture of a solar cell and the resulting solar cell | |
| TWI401810B (zh) | 太陽能電池 | |
| JPH05217823A (ja) | 半導体基材の作製方法 | |
| FR2802340A1 (fr) | Structure comportant des cellules photovoltaiques et procede de realisation | |
| JP2002536708A (ja) | 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 | |
| JPH11274538A (ja) | 高強度薄型半導体素子形成用基板、高強度薄型半導体素子及び高強度薄型半導体素子の製造方法 | |
| FR2771108A1 (fr) | Tranche de silicium pour composants a jonction sur les deux faces | |
| US4224734A (en) | Low electrical and thermal impedance semiconductor component and method of manufacture | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |
Effective date: 20070731 |