FR2755787A1

FR2755787A1 - Tete de lecture et d'ecriture magnetique

Info

Publication number: FR2755787A1
Application number: FR9613687A
Authority: FR
Inventors: Marc Ryat
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1996-11-08
Filing date: 1996-11-08
Publication date: 1998-05-15
Anticipated expiration: 2016-11-08
Also published as: JPH10188241A; FR2755787B1; US6081396A

Abstract

On modifie une tête (1) de lecture et d'écriture pour support (5) magnétique en lui adjoignant une résistance (6) en parallèle et en mesurant (7) la différence de tension aux bornes de cet ensemble lorsque la tête de lecture et la résistance sont parfaitement connectées d'une part, et lorsqu'une des connections est en circuit ouvert ou même en court-circuit à la masse d'autre part. De ce fait, on mesure de préférence l'état de connexion de la tête de lecture et d'écriture alors qu'elle est en mode de lecture et non pas au moment où elle est en mode d'écriture. On montre qu'on obtient une bien meilleure fiabilité de la détection de ce type de défaut, en évitant les fausses alarmes.

Description

TETE DE LECTURE ET D'ECRITURE MAGNETIQUE
La présente invention a pour objet une tête de lecture et d'écriture magnétique munie d'un dispositif pour détecter si elle est en court-circuit ou en circuit ouvert sur une de ses bornes.

L'invention a pour objet de remédier aux défauts de fiabilité des dispositifs de détection analogues disponibles dans l'état de la technique.

Sur la figure 1 on montre un dispositif de l'état de la technique permettant une telle détection. Le montage présenté est un montage dit en H. I1 montre en partie centrale les éléments constitutifs Rh Lh d'une tête de lecture et d'écriture magnétique, représentatifs de sa résistance interne série et de son impédance selfique. Selon le sens d'un bit à écrire dans un support magnétique placé en regard de la tête (à proximité de l'impédance Lh), un signal impulsionnel
WR+ ou WR- est appliqué sur des bases de transistors respectivement Q1 et Q6 ou Q2 et Q5. Ces transistors de type NPN sont montés en cascade les uns avec les autres, et en série, en position intermédiaire, avec la tête. Si l'une de ces impulsions est positive elle rend passant le couple correspondant de transistors. L'autre signal est alors nul et met les autres transistors en circuit ouvert. I1 en résulte que le courant passe dans la self inductance Lh selon un sens imposé par la polarité des signaux appliqués.

Dans l'exemple, ce courant est produit par une source de tension Vcc, et est limité par une source de courant Iwr monté en pied du circuit en H, avant la masse. Pour des raisons pratiques, on peut être amené à ajouter dans la transmission des signaux un décalage négatif de la tension de commande des transistors du couple de transistors à rendre passant. Ces considérations qui ne sont que liées à la technologie des transistors Q1, Q2, Q5 Q6 ne modifient en rien le principe.

Pour détecter si une des bornes TFP ou TFN de la tête est soit court-circuitée soit en circuit ouvert, on relie par ailleurs chacune de ces bornes à la tension d'alimentation Vcc par un transistor, Q3 ou Q4, du même type que les précédents, lui-même respectivement en série avec une résistance R1 ou R2 de polarisation. Les transistors Q3 et Q4 sont commandés par les signaux de commande des transistors Q1 et Q2 respectivement. On prélève alors des tensions de mesure à des points milieux entre la résistance R1 et le transistor Q3 ou entre la résistance R2 et le transistor Q4 respectivement.

Lorsque la tête est correctement connectée, au moment de l'application d'un des signaux WR+ ou WR-, la tension d'un de ces points milieu chute (sans toutefois atteindre le potentiel de la masse) alors que l'autre reste à la tension Vcc. Par contre dans le cas où il y a un court-circuit, du côté où ce court-circuit est placé, la tension chute à zéro et on détecte ce signal nul comme révélateur des défauts. Par opposition si une des deux bornes est en circuit ouvert la tension aux deux points milieu reste égale à Vcc au moment de l'application des impulsions WR+ ou WR-.

Ce mode de fonctionnement présente le principal inconvénient d'être dépendant de la présence des signaux d'écriture WR+ ou WR-. I1 ne permet donc de détecter le bon fonctionnement de la tête que lorsqu'un mode d'écriture est déjà en cours. D'autre part, tous les parasites apparaissant sur la tension d'alimentation et/ou sur les signaux WR+ et WR- sont le siège de fausses alarmes. I1 en résulte que la fiabilité de ce dispositif de détection n'est pas bonne.

Dans l'invention on procède complètement différemment en abandonnant ce type de circuit de détection et en réalisant un circuit comparateur connecté d'une part aux bornes de la tête de lecture et d'écriture magnétique et d'autre part, en parallèle, à une résistance. Le comparateur sert à mesurer la chute de tension dans le montage parallèle de la résistance ajoutée avec l'impédance interne continue de la tête.

La valeur de cette résistance globale change bien sur selon que la tête de lecture est elle-même en circuit ouvert sur une de ses bornes, ou si une de ses bornes est court-circuitée à la masse.

De préférence, le comparateur est étalonné pour fonctionner pendant un mode de lecture: alors on fait passer un courant de polarisation relativement faible dans la tête de lecture. Mais il serait possible, en décalant par exemple le seuil de détection du comparateur, de tenir compte également d'un courant qui circulerait en mode d'écriture, lorsque le courant passant dans l'impédance selfique Lh est élevé pour provoquer un basculement de l'orientation de particules magnétiques mis en regard de la tête de lecture et d'écriture.

L'invention a donc pour objet un procédé de détection de la mise à la masse ou de la mise en circuit ouvert d'une des bornes d'une tête de lecture et d'écriture magnétique, caractérisé en ce que
- on mesure que la chute de tension dans une résistance en parallèle avec la tête est plus grande qu'un seuil.

Elle a également pour objet une tête de lecture et d'écriture magnétique munie d'un dispositif de détection de ses conditions de fonctionnement, caractérisée en ce que le dispositif comporte:
- une résistance montée en parallèle sur deux bornes de la tête,
- un comparateur connecté en entrée aux deux bornes de la résistance montée en parallèle.

De préférence, un circuit logique est connecté en entrée d'une part à la sortie du comparateur et d'autre part à une borne de la résistance en parallèle.

L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Celles-ci ne sont données qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent:
Figure 1: une représentation déjà commentée d'un dispositif de détection de l'état de la technique;
Figure 2: une représentation schématique des moyens essentiels du dispositif de l'invention;
Figure 3: une représentation d'un mode préféré de réalisation du dispositif de 11 invention.

La figure 2 montre une tête de lecture et d'écriture magnétique conforme à l'invention. Cette tête comporte un élément 1 de lecture et d'écriture comportant essentiellement un dispositif de rayonnement 2, une bobine. Le dispositif 2 est selfique. L'élément 1 comporte également une résistance interne série représentée ici par la référence 3. La valeur de la résistance interne de l'élément 1 est Rh.

la valeur Rh peut être très faible. Elle existe néanmoins toujours. L'élément 1 est destiné à être placé en regard de pistes magnétiques 4 portées par un support 5, et qui défilent devant lui. Au moment où on veut écrire, on fait passer un courant dans l'élément i de manière à ce qu'il rayonne une puissance électromagnétique de nature à faire basculer les orientations des particules magnétiques portées par la piste 4. Ce courant peut passer dans un sens ou dans l'autre selon le sens du basculement qu'on veut imposer. Dans un exemple, un montage de commande de l'élément 1 est du type décrit dans la figure 1.

On va décrire le fonctionnement de l'invention dans le cas où la tête est en mode de lecture, on expliquera brièvement à la fin de cette description comment on pourrait modifier la tête de l'invention pour que son mode de détection fonctionne également pendant l'écriture. Pendant la lecture, l'élément 1 est en principe non alimenté. Ses deux bornes sont reliées à un circuit de lecture non représenté. Les orientations des particules magnétiques défilent devant la tête 1 et induisent un courant dans la bobine 2. Ce courant est détecté par le circuit de lecture.

Dans l'invention, on polarise en plus l'élément 1 par un courant I1, par exemple en le reliant à Vcc et à la masse par au moins une source de courant I1. Par ailleurs, on connecte aux bornes 8 et 9 de l'élément 1 les deux bornes 14 et 15 d'une résistance 6 de valeur
Rd. On connecte aussi les deux bornes 14 et 15 aux entrées d'un comparateur 7. On préfère rendre la valeur
Rd de la résistance 6 bien plus grande que la valeur de la résistance 3. Dans un exemple, le rapport de ces deux résistances vaut au moins 10. Néanmoins, en adoptant des réglages différents pour le seuil de détection du comparateur 7 on montrera qu'on pourrait même envisager d'avoir pour la résistance 6 une valeur inférieure à celle de la résistance 3.

Dans le cas où une des bornes 8 ou 9 de l'élément 1 n'est pas connectée aux bornes 14 et 15 de la tête (dans le cas la tête est en circuit ouvert), aucun courant ne passe au travers de la résistance 3. La résistance 6 intervient alors seule pour faire passer le courant de polarisation I1. Ce courant I1 provoque alors une chute de tension plus forte IlxRd, alors qu'il provoquerait une chute de tension
IlxRdxRh/(Rd+Rh) autrement. En s'arrangeant pour que le courant de polarisation soit le même dans tous les cas, on obtient donc, selon que l'élément 1 est ou n'est pas en circuit ouvert sur l'une de ses bornes, une différence dans la chute de tension aux bornes de la résistance 6. Dans le cas où la valeur Rd de la résistance 6 est bien plus élevée que celle de la résistance 3, la chute de tension aux bornes de la résistance 6 augmente fortement (puisque le courant est constant) quand la tête est en circuit ouvert. Si Rd est bien plus grand que Rh, la chute de tension est I1 x Rh sans circuit ouvert et I1 x Rd avec circuit ouvert. Si Rd n'est pas bien plus grand que Rh, la différence des chutes de tension est dans le même sens, elle est néanmoins plus faible. On se sert dans tous les cas de l'augmentation de cette chute de tension pour faire basculer le comparateur 7.

En pratique le comparateur 7 peut comporter un déséquilibre interne qui fait que, tant que la chute de tension est de l'ordre de IlxRh, il est dans un état et que, lorsqu'elle est égale à IlxRd, il est dans un autre état. Ce déséquilibre peut être par exemple obtenu en réalisant le comparateur 7 sous la forme d'un amplificateur différentiel avec deux transistors dont les grilles reçoivent respectivement les signaux d'entrée du comparateur. Ces deux transistors auraient dans un exemple des rapport W/L différents, ou des concentrations d'implantation différentes, ou encore éventuellement une des deux branches de l'amplificateur différentiel serait déséquilibrée par une impédance complémentaire par rapport à l'autre. Dans un exemple un signal CO disponible en sortie du comparateur 7 vaut zéro s'il n'y a pas de circuit ouvert, et 1 s'il y en a un.

On peut bien entendu aussi faire fonctionner ce système de détection pendant l'écriture. Il suffit tout simplement de tenir compte, en plus du courant I1, du courant utile à l'écriture et de ménager dans un comparateur qui serait également branché aux bornes de la résistance 6 des seuils correspondant à ce courant différent. Le fait de faire la détection pendant les phases de lecture précédant l'écriture, permet de superposer le courant I1 au courant fluctuant résultant de la lecture. De préférence ce courant I1 (continu) sera bien plus grand que le courant impulsionnel de lecture. Un découplage de lecture pourra de plus être aménagé avec un condensateur en série dans le circuit de lecture pour enlever la composante continue de tension résultant du passage du courant I1 à travers la résistance interne Rh.

Lorsqu'une des bornes 8 ou 9 de l'élément 1 est court-circuité à la masse, on tire par ailleurs parti de ce qu'une deuxième source de courant, I2, elle aussi en série avec la tête 1 est susceptible de débiter plus de courant que la source de courant I1. La source de courant I2 est placée entre Vcc et la masse, de l'autre côté de l'élément 1 par rapport à la source de courant
I1. La source I2 est branchée à Vcc.

Un exemple d'une telle source de courant I2 est représenté sur la figure 2. Elle comporte un premier transistor 10 de type MOS P en série avec une résistance 11 et polarisé à la limite de la conduction par la connexion de sa grille à sa source. Le transistor 10 et la résistance 11 sont par ailleurs alimentés entre Vcc et la masse. La grille du transistor 10 est par ailleurs connectée à la grille d'un transistor 12 de même type MOS P, alimenté aussi par Vcc. Les deux transistors 10 et 12 sont montés en miroir et de ce fait le courant qui passe dans le transistor 12 est égal, ou au moins proportionnel, au courant passant dans le transistor 10. Un même montage peut être réalisé pour la source I1.

Dans l'invention, on s'arrange pour que la source I1 ne puisse pas débiter autant de courant que la source I2. Par exemple, la source I2 peut débiter deux fois plus de courant que la source I1. Ceci peut être du aux dimensions des transistors équivalents à 10 et 12 de la source I1. En temps normal, la source I1 sera donc saturée et en pratique le potentiel de la borne 15 sera à un état haut non nul par rapport à la masse. Par contre, si l'une des deux bornes 8 ou 9 de la tête 1 est court-circuitée à la masse, le potentiel de la borne 9 sera nul, et avec lui le potentiel de la borne 15.

Donc autant la sortie du comparateur 7 délivre un signal CO représentatif de l'existence d'un circuit ouvert dans l'élément 1, autant la borne 9-15 délivre maintenant un signal CC nul ou haut, représentatif respectivement d'un court-circuit ou de l'absence de court-circuit sur l'élément 1. Pour détecter le bon fonctionnement de l'élément 1 il suffit de conduire ces deux signaux CO et CC sur les deux entrées d'une porte 13 logique effectuant une fonction OU. Pour des raisons évidentes le signal CC entre sur une entrée inverseuse de la porte OU.

Ainsi s'il n'y a pas de circuit ouvert le signal CO est nul et s'il n'y a pas de court-circuit le signal CC complémenté est nul également. Dans ce cas, la porte OU 13 sort un signal nul qu'on peut exploiter, notamment après l'avoir fait passer à travers un inverseur. A l'opposé, dès que l'un des signaux CO ou CC change d'état, la porte OU 13 sort un signal à l'état 1.

Il est important de noter que, l'élément 1 comporte les bornes de connections 8 et 9 mais que par ailleurs, le dispositif de détection des conditions de fonctionnement de la tête de lecture comporte des bornes en correspondance 14 et 15. Les bornes 14 et 15 sont connectées par montage inamovible aux autres éléments du circuit montré, même si l'élément 1 peut être, lui, amovible. Eventuellement l'élément 1 est connecté d'une manière hybride (par exemple avec des fils flottants) au reste du circuit pour permettre son déplacement en face du support 5 quand il s'agit d'aller explorer des pistes différentes.

La figure 3 montre une exemple préféré de réalisation d'une tête de lecture selon l'invention avec un circuit de mise en service et un circuit de mise en forme. Le circuit de mise en service comporte dans un exemple un transistor M1 de type MOS N interconnecté entre la borne 15 et la source de courant
I1, et un transistor M2 de type MOS P interconnecté entre la borne 14 et la source de courant I2. Il comporte également un inverseur A3 dont l'entrée est reliée à la grille du transistor M1 et dont la sortie est reliée à la grille du transistor M2. Sur l'entrée de l'inverseur A3 on applique par ailleurs un signal
DETECT de détection lorsqu'on veut provoquer une détection. Ce signal rend passant les transistors M1 et
M2, de sorte que le circuit représenté sur la figure 3 se comporte comme celui représenté sur la figure 2. Par contre, si l'ordre DETECT est à un niveau bas, d'une part on ne détecte pas (par exemple pendant les périodes d'écriture si on a décidé de ne pas détecter pendant ces instants là) . D'autre part avec l'ordre
DETECT au niveau bas, on peut remettre à zéro le comparateur 7 en appliquant le signal DETECT inversé sur une entrée de remise à zéro 16 du comparateur 7. De cette façon, hors les mises en service du circuit de détection, il n'y a plus de consommation de courant dans l'élément 1.

La figure 3 montre également un circuit de mise en forme des signaux de sortie. Celui-ci comporte une source de courant I3, par exemple du même type que les précédentes, qui débite dans un transistor M3 de type
MOS N lui-même en cascade avec un transistor M5 de type
MOS N. Le signal DETECT inversé est appliqué sur les grilles des transistors M3 et M5. Quand on est en cours de détection, le point milieu des transistors M3 et M5 est ainsi porté à un potentiel élevé. Il est nul dans l'autre cas. Le point milieu des transistors M3, M5 est par ailleurs relié au drain d'un transistor M4 de type
MOS N dont la source est reliée à la masse. La grille du transistor M4 reçoit le signal CC à partir de la borne 15. Le transistor M4 a pour effet d'inverser la valeur du signal CC disponible sur la borne 15. Ce signal inversé est disponible sur le drain du transistor M4.

Ce drain du transistor M4 est par ailleurs de préférence relié à une cascade de deux inverseurs Al et
A2, dont le but est de s'assurer de la forme et du niveau du signal CC inversé en sortie.

La figure 3 montre encore qu'on a inséré en série dans une des entrées du comparateur 7 une source de tension 17 pour tenir compte du décalage proposé entre les bornes 14 et 15 lorsque le fonctionnement est normal. Lorsque ce fonctionnement est normal, ce décalage de tension vaut un peu plus que IlxRh. De préférence, la tension imposée par la source de tension 17 sera supérieure et de préférence intermédiaire juste au milieu entre les valeurs IlxRh et IlxRd. Autrement dit, il est aussi possible de réaliser un comparateur 7 déséquilibré. Bien entendu, les sources de courant I1,
I3 et leurs transistors de mise en service M1 à M3, de même que M4 qui sont réalisés sous forme de transistors à effet de champ, de type MOS, peuvent être partiellement remplacés par des résistance ou même des transistors de types différents. De même l'effet de décalage provoqué par les différences de conduction des sources I1, I2 peut être négligé si on ne s'intéresse qu'à la détection d'un circuit ouvert. En outre la tête ayant une forme symétrique, il est possible d'inverser la position de l'élément 1 entre les bornes 14 et 15.

Par ailleurs plutôt que de détecter sur la borne 15, on peut aussi détecter la présence du court-circuit sur la borne 14. De ce point de vue, la figure 2 montre le principe essentiel de l'invention.

Claims

REVENDICATIONS

1 - Procédé de détection de la mise à la masse ou de la mise en circuit ouvert d'une des bornes (8,9) d'une tête (1) de lecture et d'écriture magnétique, caractérisé en ce que

- on mesure que la chute de tension dans une résistance (6) en parallèle avec la tête (3) est plus grande qu'un seuil.

2 - Procédé selon la revendication 1, caractérisé en ce que

- on effectue la mesure pendant une phase de lecture, ou au moins hors d'une phase d'écriture.

3 - Tête (1) de lecture et d'écriture magnétique munie d'un dispositif de détection de ses conditions de fonctionnement, caractérisée en ce que le dispositif comporte:

- une résistance (6) montée en parallèle sur deux bornes (8,9) de la tête,

- un comparateur (7) connecté en entrée aux deux bornes (14,15) de la résistance montée en parallèle.

4 - Tête selon la revendication 3 caractérisée en ce que elle comporte:

- un circuit (13) logique connecté en entrée d'une part à la sortie du comparateur et d'autre part à une borne de la résistance en parallèle.

5 - Tête selon l'une des revendications 3 ou 4, caractérisée en ce que le dispositif comporte

- une première (I1) source de courant alimentant une première borne (15) de la tête,

- une deuxième (I2) source de courant alimentant une deuxième borne (14) de la tête,

- la deuxième source de courant étant de valeur de débit de courant supérieure à la première.

6 - Tête selon la revendication 5, caractérisé en ce que la deuxième source de courant est apte à débiter un courant plus de deux fois supérieur au courant débité par la première source.

7 - Tête selon l'une des revendications 3 à 6, caractérisée en ce que le dispositif comporte

- un circuit (M1, M2, M3) de mise en service des sources de courant, du comparateur, et de ses sorties.

8 - Tête selon l'une des revendications 3 à 7, caractérisée en ce que le dispositif comporte

- un circuit (M3-M5) de mise en forme de ses signaux de sortie.

9 - Tête selon l'une des revendications 3 à 8, caractérisée en ce que la résistance en parallèle vaut au moins dix fois la résistance interne de la tête.

10 - Tête selon l'une des revendications 3 à 9, caractérisée en ce que la valeur de résistance de cette résistance en parallèle est supérieure à une valeur de résistance interne en continu de la tête.