FR2737373A1 - Procede de transformation de signaux numeriques destine a la realisation d'interfaces pour ordinateurs selon la norme xmidi - Google Patents

Abstract

Procédé adapté aux ordinateurs ne disposant pas d'un accès aisé au signaux du bus processeur, car permettant l'utilisation d'autres signaux binaires. Il effectue une double opération constituée premièrement de la décomposition d'un bloc de données ternaire en deux blocs de données binaires, deuxièmement d'un transfert sous forme séquentielle dans un ordre déterminé, mais à une vitesse supérieure des données binaires issues de la dite décomposition, l'augmentation de vitesse servant à compenser l'augmentation du nombre de chiffres consécutive à la réduction de la base de numérotation et éviter ainsi toute saturation, les mêmes opérations étant effectuées en ordre inverse pour la production d'un signal sériel ternaire à partir de son équivalent binaire.

Description

Procédé de transformation de signaux destiné à la réalisation d'interfaces pour ordinateurs selon la norme XMidi.

La présente invention concerne un procédé de transformation de signaux numériques sous forme sérielle ternaire en signaux numériques sous forme binaire ordonnés séquentiellement et inversement, destiné entre autres ô la réalisation d'interfaces pour ordinateurs selon la norme XMidi. Ce procédé est porticulierement adapté à la réalisation d'interfaces XMidi pour les ordinateurs ne disposant pos d'un accès aisé au signaux du "bus processeur tels que certoins modèles "Macintosh1 du constructeur Apple, en ce sens qu'il peut permettre d'exploiter des signaux tels ceux des ports de communication sériels "RS-422" dont disposent ces ordinateurs.

1. - Préambule
Les instruments de musique électroniques modernes (synthétiseurs, pianos numériques, etc...), peuvent être reliés ô un ordinateur dans le cadre d'applications telles que l'interprétation automatique, l'édition de partitions ou encore l'aide à la composition musicale. Est exploité pour ce faire un protocole de communication "inter- instruments" mis au point au début des années 80 par la societe américaine Séquentiel
Circuits, dérivé de la technologie des réseaux informatiques et appelé MIDI (Musical
Instrument Digital Interface). Universellement adopté par les luthiers modernes, la liaison physique de ce protocole consiste en une communication sérielle par boucle de courant 0/5mA opto-isolee, bi-directionnelle, asynchrone et utilisant un format de données binaire de 8 bits avec un débit spécifique de 31250 bits/s. A noter que cette valeur n'est pas normalisée par les organismes de télécommunications pour les liaisons entre équipements informatiques. De la même manière qu'un ordinateur peut communiquer au travers du réseau téléphonique par l'intermédiaire d'un modem", il devra pour s'intégrer dans un réseau d'instruments de musique être équipé d'une "interface MIDI".

Les interfaces MIDI pour micro-ordinateurs diffèrent sensiblement en apparence et conception suivant la famille informatique à laquelle elles sont destinées : Pour les ordinoteurs disposant de connecteurs d'extension internes ou "slots" standardisés (tels les IBM PC et compatibles). elles prennent le plus souvent la forme d'une carte construite autour d'un UART (Universal Asynchronous Receiver Transmitter) cadence à 31250 bauds, laquelle carte venant se glisser dans l'un de ces slots. Pour d'autres marques d'ordinateurs dont les modèles les plus répandus n'ont pas (ou peu) de slots internes (Apple Macintosh), cette approche n'est pas viable, commercialement s'entend. En outre, les ports de communication "série" des Macintosh ont la particulanté d'accepter n'importe quel débit, dont 31250 bits/s. II en découle que les interfaces MIDI les plus populaires pour ces machines sont de petits boîtiers externes se connectant sur l'un,
L'autre voire les deux port(s) sérine de l'ordinateur d'une part. sur le réseau MIDI d'autre part, et dont la fonction est essentiellement passive puisqu'elle se limite à une transformation des niveaux logiques binaires en boucle de courant 0/5mA, et inversement.

La nouvelle norme XMidi développée depuis 1994 par la société Digital Design &
Development (DDD) ô Meise, Belgique, consiste en une extension matérielle, logicielle, et structurée en plusieurs niveaux des possibilités de la spécification d'origine. tout en restant compatible avec les équipements existants. Cette norme est essentiellement fondée sur un procédé de substitution d'éléments logiques ternaires (3 états) en lieu et place des éléments binaires (2 états) qu'utilise la norme MIDI. le dit procédé imaginé par
Eric LUKAC-KURUC etant protégé par le brevet international n" WO 94/21070. En fait, la norme actuelle MIDI V1.0 constitue le "niveau 1" de la nouvelle norme. Le "niveau 2" consiste en l'introduction de l'état logique supplémentaire dans la liaison physique par la possibilité de générer la boucle de courant en sens inverse (d'où un courant négatif de -5mA), portant celleci de 2 a 3 états possibles (0/+5/-5mA). Le "niveau 3" permet l'accusé de réception sur la ligne XMidi OUT. grâce ô la possibilité pour le récepteur d'interrompre la boucle de courant. cette interruption étant détectable côté émetteur par la mesure du courant de boucle. Sont également prévus dans ce "niveau 3" les doublement. quadruplement, octuplement... de la vitesse de base. Enfin, le "niveau 4" permet la communication bi-directionnelle non-simultanée sur la ligne XMidi OUT, le récepteur ayant la possibilité de moduler la boucle de courant (forcée à -5mA par l'émetteur) selon un protocole binaire sériel asynchrone. A noter que le seul respect des niveaux 1 et 2 suffit à obtenir la "compatibilité XMidi".

2. - Problème Dosé:
L'exploitation de cette nouvelle norme oblige néanmoins à re-concevoir l'interface pour l'ordinateur. ce qui ne pose pas de problème particulier concernant les ordinateurs offrant un accès aisé aux signaux du bus processeur (IBM PC et compotibles) puisqu'elle peut prendre la forme d'une nouvelle carte interne. A cet effet, la société DDD à developpé ô partir d'une structure "EPLD" (Composant logique programmable). un circuit intégré spécifique appelé "chip XMidi". permettant la communication bi-directionnelle XMidi (niveaux 1 à 3, et aménagement pour le niveau 4) ô partir d'un bus de micro-contrôleur ou de micro-ordinateur. Pour l'instant ce composant est plutôt coûteux, mais sa destination possible à tous les instruments XMidi (au sens large) laisse entrevoir une baisse tarifaire conséquente avec le développement de la norme. Quoi qu'il en soit. la réalisation d'une interface XMidi sous la forme d'une nouvelle carte interne à partir de ce composant est des plus immédiates.

Pour les ordinateurs ne permettant pas un accès aisé aux signaux du bus processeur (cas de certains Apple Macintosh), le problème est plus délicat: En effet le développement d'une carte interne aboutirait pour les raisons évoquees plus haut. à un succès commercial limité, par ailleurs les ports de communication externes tels ceux utilisés jusqu'à présent pour l'émission ou la réception de signaux conformes à la spécification initiale, et qui travaillent en "binaire" ne sont pas conçus pour véhiculer du "'ternaire" comme l'exige le niveau 2 de la nouvelle spécification.

3.. Solution oroposee
L'invention proposée consiste en une solution originale pour obtenir la compatibilité XMidi sur ce dernier type d'ordinateur, tout en utilisant les signaux de communication disponibles sur la machine, comme par exemple ceux véhiculés par les ports "sérine", d'où simplicité, faible coût de revient, et avantage pour l'utilisateur de conserver sa configuration informatique existante. De plus, le dispositif peut éventuellement tirer son énergie des signaux fournis par l'ordinateur, evitant ainsi le recours à une alimentation électrique externe.

Sous sa forme la plus évoluée, I'invention consiste en un double convertisseur de protocole XMidi vers RS-422 et RS-422 vers XMidi exploitant "intelligemment" les spécificités des ports sérine du Macintosh, entre autres la possibilité de synchroniser le débit binaire des UART internes sur un signal d'horloge externe.

Les simplifications qui en découlent permettent la réalisation d'un dispositif exploitant le procédé selon l'invention avec une "poignée" de composants peu coûteux et très répandus (circuits logiques C-MOS série "4000" par exemple), principalement des registres ô décalage (type 4014 et 4015). Le dit dispositif peut également être réalisé ô partir d'un composant logique programmé à l'instar du chip
XMidi de DDD, mais dont le coût initial serait peu élevé étant donné le nombre réduit de lignes d'entrée-sortie nécessaires (seulement sept pour la compatibilité niveau 2, un maximum de dix pour les niveaux 3 et 4 contre une trentaine pour le chip XMidi !). En effet, le fait que l'on traite des données déjà sénalisées élimine non seulement un bus parallèle, mais aussi tous les signaux nécessaires à sa gestion (R/W, data strobe, chip sélect IRQs...) et réduit d'autant le nombres de broches du composant, donc son coût... Quant ô l'aspect externe du dispositif, il peut se présenter sous la forme d'un petit boîtier extérieur à l'ordinateur tel que le montre la figure 1, cette illustration n'étant aucunement limitative de l'apparence d'un dispositif exploitant le procédé selon l'invention.

4.- Description conceDtuelle de l'invention:
Pour permettre l'exploitation de signaux sériels ternaires à partir de signaux binaires d'un format déterminé, il est procedé selon l'invention à deux étapes successives: L'une transforme un message ternaire en équivalent binaire sous fonne de deux messages de même longueur de manière similaire à ce qui est décrit dans
I'invention de LUKAC-KURUC. L'autre, qui confère à la présente invention son originalité consiste au transfert des données des deux messages binaires issus de l'étape ci-avant décrite. sous forme séquentielle dons un format spécifique et à une cadence telle que le vitesse résultante de l'information binaire ainsi transférée soit superieure à la vitesse de l'information ternaire de manière d'une part à compenser l'augmentation d'encombrement subie par les données ternaires au cours de leur traduction en binaire et éviter ainsi tout risque de saturation en cas de transmission en flot continu, d'autre part à satisfaire les exigences de format et vitesse des signaux binaires exploites. Par vitesse on entend le nombre de chiffres (binaires ou ternaires) transférés par unité de temps, y inclus les chiffres servant à l'encadrement, la synchronisation ou la détection d'erreurs.

Bien entendu, les deux étapes décrites ci-avant sont effectuées dans cet ordre ou en ordre inverse suivant que le dispositif travaille en réception ou en émission.

Selon une variante au procédé conforme à l'invention, on peut choisir une vitesse de transfert des messages binaires encore supérieure au minimum nécessaire à la non saturation du canal, et utiliser ce surplus de vitesse pour faire transiter avec les messages binaires correspondant aux données, des messages "système" tels que des signaux de contrôle ou de para métrage d'un dispositif conforme au procédé selon l'invention. En effet, si ledit procédé est utilisé pour la mise en oeuvre d'interfaces XMidi pour ordinateurs, l'ordinateur doit pouvoir dialoguer avec l'interface comme il le ferait avec tout périphérique ou dispositif de transmission (par exemple un modem), c'est à dire lui envoyer un certain nombre de commandes logiques (entre autres pour changer de vitesse de transmission) voire recevoir des signaux de contrôle (tels que l'état ouvert ou fermé de la ligne).

Le type de signaux disponibles sur l'ordinateur qui se prête particulièrement bien à la mise en oeuvre du procédé selon l'invention sont les signaux sériels synchrones ou asynchrones de type RS422 ou équivalent (RS-232, etc...). Dans cette autre variante du procédé selon l'invention, le transfert séquentiel des données binaires issues de la première étape se fait sous forme de la transmission sérielle d'une trame binaire (en mode synchrone) ou d'une suite finie de caractères binaires (en mode asynchrone).

Par trame, on entend une longue suite de chiffres binaires ou bits représentant les données, encadrée en règle générale d'informations de début, de synchronisation, de contrôle d'erreur, et de fin. Par caractère, on entend une suite de 5 à 8 chiffres binaires ou bits, encadrés d'un bit de départ ou "start bit" valant généralement 0.

éventuellement d'un bit de détection d'erreur par parité et d'un ou plusieurs bit(s) d'arrêt ou "stop bit(s)" valant généralement 1.

Sur les ordinateurs dont il est question, il est en outre possible de contrôler très précisément la vitesse de transfert RS-422 de sorte qu'une autre variante du procédé selon l'invention destinée au dit type d'ordinateur en permet la mise en oeuvre de manière fiable et simplifiée. La vitesse de transfert binaire peut dès lors être choisie comme un multiple entier ou non de la vitesse ternaire, de manière à assurer le synchronisme parfait des données ternaires entrantes dans le dispositif suivant
I'invention et des données binaires accompagnées éventuellement de signaux de contrôle et transférées depuis le dit dispositif vers l'ordinateur, ou en sens inverse, des données binaires accompagnées éventuellement de signaux de para métrage et transférées depuis l'ordinateur vers le dit dispositif et des données ternaires sortantes du dit dispositif. Un choix judicieux du facteur multiplicatif entre vitesse ternaire et vitesse binaire peut en outre, lors de la mise en oeuvre du dispositif selon l'invention permettre d'obtenir les signaux d'horloge de transmission binaire et ternaire en divisant par un facteur entier différent le signal fourni par un unique oscillateur à quartz.

Selon une autre variante du procédé conforme à l'invention, les données ternaires exploitées sont constituées de 8 chiffres ternaires et un chiffre binaire, de sorte que la décomposition de ces données en binaire correspond à une quantité d'information équivalente de 17 bits. ces 17 bits étant pour les besoins du procédé selon l'invention recomposés en un nombre de caractères asynchrones supérieur ou egal à 3, les bits restant non utilisés dans les dits caractères étant éventuellement exploités à des fins de contrôle ou de commande, et les dits caractères étant transférés via une liaison de type
RS-422 à une vitesse de transmission précisément choisie comme un multiple entier ou non de la vitesse de transmission des données ternaires de manière à assurer le synchronisme des données binaires entrantes et ternaires sortantes lors de l'émission d'une port, ternaires entrantes et binaires sortontes lors de la réception d'autre part et par conséquent de garantir l'absence de toute saturation d'un dispositif exploitant le dit procédé.

Selon cette variante, l'exploitation du procédé conforme à l'invention est particulièrement indiquée pour la réalisation d'interfaces pour ordinateurs du type dont il est question (Apple Macintosh) et permettant la communication avec des instruments de musique ou équipements assimilés communiquant selon les protocoles MIDI ou
XMidi.

La simplification qui résulte de cette variante du procéde selon l'invention permet d'envisager vu le nombre réduit de composants nécessaires à sa mise en oeuvre au sein d'un dispositif extérieur à l'ordinateur, que le dit dispositif puisse s'alimenter en énergie électrique par le biais des signaux sortants du dit ordinateur sans nécessiter d'apport en énergie extérieure. En effet, les tampons de sortie différentiels conformes à la spécification RS422 sont capables de débiter sur une charge résistive des intensités de l'ordre de plusieurs dizaines de mA sous une tension de 4 à 5 volts, et ce quelque soit l'état logique de la sortie à un instant donné (0 ou 1), cette intensité etant plus que suffisante à l'alimentation de circuits électroniques en technologie CMOS (Complementary Metal Oxide Silicon) à faible consommation.

5.- Description détaillée de l'invention (dans sa forme la olus avancée)
5.1 - Conversion XMidi < -- > binaire:
II est pour cela fait appel à la possibilité de transformer une information numérique *ternaire" (d 3 étants) telle qu'un signal XMidi en deux informations "binaires" (à deux états) et vice-versa. Le diagramme et la table de vérité de la figure 2 montrent comment une information XMidi peut être décompose en deux messages binaires:
Le message "D" et le message "R". Par ailleurs, L'exemple de réalisation (figure 4) montre la manière de réaliser électriquement la fonction à partir de la boucle de courant opto-isolée. Ainsi, un "caractère XMidi" asynchrone comportant 1 chiffre binaire (ou bit) et 8 chiffres ternaires de données équivaut à deux blocs binaires, I'un (binaire D) de 8 bits, L'autre (binaire R) de 9 bits, soit un total de 17 bits. L'originalité de l'invention dans cette vanante-ci réside dans le fait que ces 17 bits, après "organisation" sous forme d'un bloc de caractères asynchrones traditionnels (au minimum 3) peuvent être véhiculées via les ports sérine RS422 de l'ordinateur. L'ensemble de ces opérations peut être réalisé par des circuits logiques simples (registres à dgcalage), ou par un composant intégré programmable.

5.2 - Debit binaire:
Etant donné que la donnée XMidi brute comporte beaucoup moins de chiffres que son équivalent binaire (9 contre 17), et afin que les ports série de l'ordinateur ne constituent pas un goulet d'étranglement pour le flux de données XMidi, la transmission binaire RS-422 est effectuée à une vitesse (baudrate) supérieure à celle de la transmission ternaire XMidi.

Grâce à un choix judicieux de cette vitesse et de la taille des caractères binaires (voir plus loin), il est en outre possible de synchroniser parfaitement les transmissions
XMidi et RS422, évitant ainsi le recours à tout dispositif tel que buffer, FIFO, temporisation, etc..., tout en optimisant les délais de transmission. Pour cela, il faut considérer que le temps de transmission d'un caractère XMidi doit être:
- supérieur au temps de transmission de son équivalent RS422 en réception
- inférieur ou égal au temps de transmission de son équivalent RS422 en émission.

La seconde condition est dictée par l'absence de possibilité d'acquiescement (handshaking) entrant entre l'interface et l'ordinateur, la ligne HSKi étant utilisée par l'horloge de synchronisation (voir plus loin), et la ligne GPI (qui n'est pas câblée sur tous les Macintosh) étant éventuellement réservée à une autre utilisation. Le non respect de cette seconde condition imposerait aux logiciels d'intercaler une temporisation entre 2 caractères XMidi consécutifs lors d'une transmission...

Si l'on respecte ce qui précède, et en optant pour la configuration RSQ22 la moins pénalisante (un seul stop-bit par caractère binaire, pas de bit de parité), le rapport entre la vitesse Ru422 et la vitesse XMidi est donné par la formule:
1,û5 Cr (Dr + 2)/10 < RS / XM < Ct(Dt+2)/10 dans laquelle;
RS = vitesse RS-422 (bauds)
XM = vitesse XMidi (bauds)
Cr = nombre de caractères binaires en réception ( > 3)
Ct = nombre de caractères binaires en émission ( > 3)
Dr = nombre de "data bits" par caractère en réception (5 à 8)
Dt = nombre de "data bits" par caractère en émission (5 à 8)
Si possible, choisir Dr = Dt car bien que l'UART du Macintosh puisse supporter des formats différents en entrée et sortie, cette fonctionnalité n'a pas été prévue dans le système d'exploitation (Toolbox) et n'est accessible que par programmation directe.

Le facteur"1,05" rajouté devant Cr est un coefficient de sécurité destiné à s'affranchir de toute erreur de trame (framing error) due à une éventuelle variation à la hausse (jusqu'à +5%) de la vitesse XMidi d'un dispositif émetteur connecté à l'interface.

5.3- Choix optimal du coude débit - format:
Partant de ce qui précède. il existe un certain nombre de combinaisons "débit format" applicables à la transmission RS-422 pour que l'invention soit fonctionnelle.

Toutefois, il est préférable de tenir compte des aspects suivants:
a) - Dans la formule ci-dessus, il faut s'efforcer lors du respect de la seconde inégalité à s'approcher au maximum de l'légalité pure, à savoir: RS/XM = Ct (Dt + 2)/10 pour réduire au minimum l'intervalle entre deux caractères XMidi consécutifs lors de l'émission.

b) - Si l'on souhoite respecter les niveaux 3 et 4 du protocole XMidi, l'ordinateur doit pouvoir dialoguer avec l'interface, c'est à dire lui envoyer un certain nombre de commandes (changement de vitesse, forçage de XMidi OUT à -5 mA, mise en "break" de XMidi IN, etc...) voire recevoir des informations d'état (XMidi IN line-sensing). Vu la carence en signaux d'acquiescement (handshake) pouvant eventuellement être utilisés à cet effet, il est préférable de réserver plusieurs bits dans la trame émise, et au moins un dans la trame reçue, sans même parler d'extensions futures...

c) - La vitesse RS-422 choisie s'obtient en appliquant un signal externe de fréquence stable au port sérine du Macintosh, par l'intermédiaire de la ligne "HSKi". Dans un souci de simplification et de reduction du coût, ce signal doit pouvoir être obtenu facilement en divisant la fréquence de l'unique quartz d'horloge de l'interface par un facteur entier.

d) - Le choix Cr = 3 est optimisé à l'architecture du Macintosh dans la mesure où le circuit ZSCCH Z8530 du fabricant Zilog qui gère les entrées-sorties "série" de l'ordinateur dispose en réception d'un tampon de données FIFO (file d'attente) de 3 caractères.

e) - La limite supérieure au delà de laquelle la fiabilité des transmissions sur les modèles actuels de Macintosh n'est pas garantie est de 920 Kbit/s, selon les préconisations du constructeur Apple. Si l'on veut garantir le fonctionnement de XMidi à 250 Kbauds, il faudra donc respecter également l'inégalité : RS/XM S 920/250 soit
RS/XM s 3.68
Le choix de l'inventeur pour son premier prototype de dispositif selon l'invention est le suivant:
Cr=3, Ct=4, Dr=Dt=6.

La formule du rapport des vitesses donne: 2,52 s RS/XM s 3.2 donc a fortiori
RS/XM s 3,68 ce qui autorise une vitesse XMidi de 250 Kbauds. Le facteur idéal de 3,2 peut par ailleurs être obtenu à partir d'une fréquence unique, L'horloge RS-422 étant obtenue en divisant cette fréquence par 5. L'horloge XMidi étant obtenue en la divisant par 16. Exemples:
XM = 31250 Hz = 4 MHz/ 8/16 et RS = 100KHz = 4 MHz/8/5
XM = 250KHz = 4 MHz/16 et RS = 800KHz = 4 MHz/5
Le format de données choisi permet le passage de 3 x 6 = 18 bits en réception, 4 x 6 = 24 bits en émission. Il reste donc 18 - 17 = 1 bit en réception, et 24 - 17 = 7 bits en émission disponibles pour le dialogue entre l'ordinateur et l'interface.

5.4 - Format des données:
Le format suivant a été adopté par l'auteur, encore que le choix d'un format différent ne remette pas en cause l'originalité de l'invention:
Pour utiliser le format de transmission "6 bits". Les deux biocs D et R sont scindés. et répartis en 3 caractères. A noter que par rapport à l'utilisation du format "8 bits", cette approche exige du logiciel de traitement une manipulation supplémentaire pour scinder et reconstituer les blocs respectivement avant et après transmission. mais elle permet de réduire le débit binaire de 20%. Lors de l'émission, un quatrième caractère est rajout8, procurant ainsi un total de 7 bits supplémentaires disponibles pour le contrôle de l'interface.

Caractère 1: Start D1 oe oe D4 D5 D6 Stop
Caractère 2: Start D7 D8 R1 R2 R3 R4 Stop
Caractère 3: Start R5 R6 R7 R8 R9 --- Stop
Caractère 4: Start --- --- --- --- --- --- Stop
(caractère 4 à l'émission seulement)
L'ensemble de ce qui se passe ô la réception d'un caractère XMidi dans un exemple d'application de cette variante-ci du procédé selon l'invention est illustré par le chronodiagramme de la figure 4: Dans cet exemple, il a été choisi une vitesse RS422 correspondant à exactement 3,2 fois (seize cinquièmes) la vitesse XMidi (tracé A). Au commencement, la ligne XMidi est au repos (absence de courant, ou état logique 1).

Le caractère XMidi reçu est représenté en variations de courant (tracé B) et en niveaux logiques (tracé C). II est composé séquentiellement d'un Blément de départ toujours à O (courant de +5 mA), suivi de 8 chiffres valant dans l'exemple illustré -1. 1. 0. 0. 0. -1. 0, 0. le dit caractère étant terminé par un élément d'arrêt valant 1 (selon XMidi, l'élément d'arrêt peut prendre deux valeurs: 1 ou -1). Simultanément à sa réception, le caractère XMidi est décomposé en deux trains de données binaires: Le binaire D (tracé D) composé d'un bit de depart toujours à 0 suivi de la séquence binaire: 1, 1, 0, 0, 0, 1, 0, 0, la dite séquence étant suivie d'un bit d'arrêt toujours à 1 et le binaire R (tracé E) qui ne comporte pas de bit de départ (le niveau logique conservont pendant la durée d'un bit l'état de repos) et qui est composé de la séquence de 9 bits: 0, 1, 1, 1, 1,0, 1, 1, 1. Dès la réception du dernier élément, le dispositif exploitant le procédé selon l'invention commence à transférer sur la liaison RS-422 les 17 bits de données contenus dans les trains binaires D et R. Pour ce foire, il organise ces 17 bits sous forme de 3 "caractères" de 6 bits, chaque caractère étant encadre d'un bit de départ à 0 et d'un bit d'arrêt à 1. Le premier caractère contient les 6 premiers bits de la séquence binaire D, le second caractère contient les deux derniers bits de la séquence binaire D et les quatre premiers bits de la séquence binaire R, le troisième caractère contient les 5 derniers bits de la séquence binaire R, le sixième et dernier bit étant forcé à 0 dans cet exemple, mais pouvant servir de bit d'état pour le contrôle du dispositif selon l'invention. Ainsi, la séquence transmise vers l'ordinateur est : 110001, 000111, 10111 (tracé F). On pourra constater que du fait du rapport des vitesses, la transmission de l'équivalent binaire en RSQ22 (tracé F) dure légèrement moins longtemps que le signal XMidi reçu (tracé B ou
C), il n'y a donc aucun risque de saturation, même si les caractères XMidi se succèdent en flot continu.

Bien entendu, un chronodiagramme similaire pourrait être élaboré pour expliciter le cas inverse de l'émission d'un caractère XMidi, selon lequel ce seraient 4 caractères de 6 bits qui seraient émis par le port Ru422 de l'ordinateur vers le dispositif exploitant le procédé selon l'invention (le quatrième caractère contenant 6 bits supplémentaires destinés à la commande du dit dispositif), les 17 bits utiles contenus dans les trois premiers de ces quatre caractères étant ensuite ré-organisés en deux trains de donnees binaires D et R, les dits trains étant simultanément combinés pour former la donnée ternaire XMidi émise depuis le dispositif en question, à une vitesse réduite aux cinq seizièmes de la vitesse RS422, faisant en sorte que la donnée XMidi émise dure un temps identique à l'équivalent RS422 reçu, ce qui évite tout risque de saturation.

6. - Exemple de réalisation:
A titre d'exemple non limitatif, la figure 4 présente le schéma bloc d'une réalisation d'un dispositif exploitant le procédé selon l'invention, satisfaisant jusqu'au niveau 2 de la norme XMidi. La conversion "ternaire < - > binaire" est faite de la manière suivante: Les signaux XMidi en provenance des instruments de musique sont appliqués à l'interface par l'intermédiaire de la prise DIN 5 broches "XMidi-lN". Les diodes LED de deux optocoupleurs OCD et OCR sont montées "têtebéche" entre les broches 4 et 5 de la prise XMidi IN par l'intermédiaire d'une résistance de limitation de courant de 220R de telle manière qu'un courant positif de 5mA circulant dans le sens direct (de 4 vers 5) allume la LED intégrée dans OCD d'ou saturation du phototransistor associé et niveau logique bas au point Dl, mais pas celle intégrée dans OCR d'ou blocage du phototransistor associe et niveau logique haut au point

Claims (8)

REVENDICATIONS:

1. - Procédé pour transformer en temps réel et flot continu des signaux de transmission numeriques organisés sous forme sérielle ternaire en signaux sous forme binaire tels ceux accessibles en différents endroits d'un ordinateur personnel ou de tout équipement dérivé, et vice versa (le dit procédé effectuant la conversion dans les deux sens: De ternaire vers binaire lorsque l'ordinateur reçoit. de binaire vers ternaire lorsque l'ordinateur émet), caractérise en ce que la conversion des signaux ternaires en équivalent binaire est le fait d'une double opération constituée premièrement de la décomposition d'un bloc de données sérielles ternaire en deux blocs de données sérielles binaires, deuxièmement d'un transfert sous forme séquentielle et dans un ordre déterminé, mais à une vitesse supérieure des données binaires issues de la dite décomposition, l'augmentation de vitesse servant à compenser l'augmentation du nombre de chiffres représentatifs consécutive à la réduction de la base de numérotation et à éviter ainsi tout ralentissement ou saturation, les mêmes opérations étant effectuées, mais en ordre inverse pour la production d'un signal sériel ternaire à partir de son équivalent binaire. Par vitesse on entend le nombre de chiffres (binaires ou ternaires) transférés par unité de temps.

2. - Procedé selon la revendication 1, caractérisé en ce que moyennant une augmentation suffisante de la vitesse des données binaire par rapport à la vitesse des données ternaires, il est possible de faire transiter par le canal binaire des données supplémentaires ou "données système" telles que des signaux de paramétrage ou de contrôle, qui ne seront pas convertis en ternaire.

3. - Procédé selon l'une des revendications précédentes, caractérisé en ce que les signaux binaires dont il est question sont exploités au niveau des ports de communication sériels "RS422" ou équivalent de l'ordinateur.

4. - Procédé selon l'une des revendications 1 à 3, caractérisé par le fait que le synchronisme des signaux sériels ternaires, avec leur équivalent binaire est optimise grâce à la possibilité de contrôler précisément le débit des signaux sériels binaires émis ou reçus par l'ordinateur, d'où une mise en oeuvre simplifiée du dit procédé sur l'ordinateur en question.

5. - Procédé suivant l'une des deux revendications 3 ou 4 caractérisé en ce que les données ternaires exploitées ont un format tel que la décomposition de ces données en binaire correspond à une quantité d'information équivalente de 17 bits, ces 17 bits étant pour les besoins du procédé selon l'invention reformatés en un nombre de caractères asynchrones supérieur ou égal à 3, les bits restant non utilisés dans les dits caractères étant éventuellement exploités à des fins de contrôle ou de commande, et les dits caractères étant transférés via une liaison de type RS-422 à un débit binaire précisément choisi comme un multiple du débit ternaire de manière à assurer le synchronisme des données binaires entrantes et ternaires sortantes lors de l'mission d'une part, ternaires entrantes et binaires sortantes lors de la réception d'autre part et par conséquent de garantir l'absence de toute saturation d'un dispositif exploitant le dit procédé.

6. - Utilisation du procédé selon l'une des revendications 1 à 5 pour l'émission ou la réception sur un ordinateur ou tout équipement équivalent. de signaux selon la norme

XMidi.

7. - Dispositif de communication suivant la revendication 6

8 - Dispositif suivant la revendication 7 se caractérisant par le fait qu'il extrait l'énergie électrique nécessaire à son fonctionnement des signaux de l'ordinateur, et qu'ainsi il ne nécessite pas d'alimentation extérieure.