FR2727777A1 - Circuit multiplieur et circuit diviseur pour operandes numeriques - Google Patents
Circuit multiplieur et circuit diviseur pour operandes numeriques Download PDFInfo
- Publication number
- FR2727777A1 FR2727777A1 FR9600330A FR9600330A FR2727777A1 FR 2727777 A1 FR2727777 A1 FR 2727777A1 FR 9600330 A FR9600330 A FR 9600330A FR 9600330 A FR9600330 A FR 9600330A FR 2727777 A1 FR2727777 A1 FR 2727777A1
- Authority
- FR
- France
- Prior art keywords
- adder
- quotient
- output
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
- G06F7/5306—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products
- G06F7/5312—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products using carry save adders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
- G06F7/49963—Rounding to nearest
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Le circuit diviseur permet de diviser un dividende A (= A(M-1) ...A1 A0 ) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N-1) B1 B0 ) qui est exprimé par N chiffres dans un système de numération à base D et qui est plus grand que le dividence A, et pour calculer un quotient qui est arrondi à partir du (K+1)-iéme chiffre après la virgule et, par conséquent, qui comprend K chiffres. Il comprend des moyens formant additionneurs pour additionner le dividende A et au moins le (2N-M-1)-iéme chiffre de poids fort tout en alignant le chiffre de poids fort du diviseur B sur un chiffre de la valeur D**(N-K-2) et le chiffre de poids faible du dividende A sur un chiffre de valeur D**0, en obtenant ainsi un dividende C. Il comprend également une partie de traitement de division pour diviser le dividende C par diviseur B pour calculer un quotient qui comprend K chiffres après la virgule.
Description
s. 2727777 :' Circuit multiplieur et circuit diviseur pour opérandes
numériques - - La présente invention concerne un circuit multiplieur et un circuit diviseur et notamment de tels circuits dotés d'une
: fonction d'arrondi.
Les figures 21 et 22 sont des schémas de principe repré-
sentant chacun une structure partielle d'un circuit multiplieur
classique 100. En combinaison, les figures 21 et 22 représen-
tent la structure entière du circuit multiplieur 100.
Un multiplicande la (= A3 A2 A1 A0) et un multiplicateur
-d 15 lb (= B3 B2 B1 B0) qui doivent être fournis au circuit multi-
plieur 100 sont exprimés chacun par quatre éléments binaires,
ou "binaires" ou "bits". Le multiplicande la et le multiplica-
teur lb sont multipliés dans une partie formant multiplieur à
retenue conservée 30 pour fournir un premier résultat de multi-
plication 4 (= P'7 P'6 P'5 P'4 P'3 P'2 P'1 P'0). Le sixième bi-
{j naire de poids fort du résultat de la multiplication 4 est ar-
:': rondi dans un circuit arrondisseur de fraction 5, ce qui donne - un deuxième résultat de multiplication & cinq binaires 2 (= P7 P6 P5 P4 P3)' L'indice i affecté aux données (= 0, 1, 2, 3)
utilisé ici représente le chiffre 2i. Le terme Warrondir" si-
gnifie calculer un nombre rond et correspond & arrondir les
fractions dans le système décimal.
: La partie formant multiplieur 30 est formée d'une partie
génératrice de produits partiels 30a et d'une partie de traite-
ment d'addition 30b. La partie génératrice de produits partiels
a fournit un groupe de produits partiels 6 à partir du multi-
plicande la et du multiplicateur lb. La partie de traitement d'addition 30b effectue une addition & retenues conservées en i:j utilisant des demi-additionneurs 7a à 7c, des additionneurs
2 2727777
complets 8a a 8f et un additionneur rapide à anticipation de retenue 9 tout en alignant les chiffres du groupe du produits partiels 6. Les grilles en pointillé figurant dans la partie de traitement d'addition 30b représentent la manière dont les chiffres sont alignés et les étages dans lesquels une addition
est effectuée.
La figure 23 est un schéma de principe représentant la structure d'un circuit diviseur classique 200. Un dividende A et un diviseur B qui sont fournis au circuit diviseur 200 sont
exprimés chacun en notation binaire à huit binaires et véri-
fient la relation A < B. Le dividende A et le diviseur B sont fournis à un circuit diviseur à neuf binaires 10 qui calcule un
quotient Q' qui comprend neuf binaires de décimales. Le quo-
*?.-fZ tient Q' est fourni au circuit arrondisseur 5 qui arrondit le
neuvième binaire de décimale du quotient Q' et fournit un quo-
tient Q à huit binaires.
La figure 24 est un schéma de principe représentant les
détails du circuit diviseur à neuf binaires 10. Le circuit di-
viseur à neuf binaires 10 comprend des circuits de calcul de quotient à un binaire 12a, 12b,..., 12i. Pour commencer, un nombre de neuf binaires qui est obtenu en ajoutant 0 au côté du
binaire de poids faible du dividende A est divisé par le divi-
seur B dans le circuit de calcul de quotient à un binaire 12a, et le binaire de poids fort résultant est considéré comme étant un quotient à un binaire q'8. En même temps, un reste à huit
binaires R8 est calculé.
*, Ensuite, un nombre à neuf binaires obtenu en ajoutant 0 au côté du binaire de poids faible du reste à huit binaires R8 est divisé par le diviseur B dans le circuit de calcul de quotient à un binaire 12b, et le binaire de poids fort résultant est *: considéré comme étant un quotient à un binaire q'7, et un reste -, R7 est calculé. De cette manière, des quotients à un binaire sont calculés en série jusqu'à ce qu'un quotient à un binaire
q'o soit finalement calculé. Par conséquent, on obtient le quo-
--MP
3 2727777
tient à neuf binaires Q' (= q'8 q'7 q'6 q'5 q'4 q'3 q'2 q'1 -' q O) ' ' ' ' q'o) ': Du fait qu'ils ont les structures décrites plus haut, le _' circuit multiplieur et le circuit diviseur classiques doivent
-- 5 être complétés par un circuit arrondisseur, ce qui a pour ré-
sultat une augmentation des étages de traitement des nombres,
--. une augmentation de la taille du circuit couplet et une diminu-
:---; tion de la vitesse de calcul.
-.-: Un circuit multiplieur selon l'invention comprend: (a) une
partie génératrice de produits partiels pour générer une plura-
lité de produits partiels à partir d'une pluralité d'éléments
de multiplicande et d'une pluralité d'éléments de multiplica-
-_ teur, les éléments de multiplicande étant chacun formés d'au moins un chiffre qui forme un multiplicande A (= A(M_1)... A1
-- 15 A0) qui est exprimé par M chiffres dans un système de numéra-
tion à base D, les éléments de multiplicateur étant chacun formé d'au moins un chiffre qui forme un multiplicateur B (=
B(N_1)... B1 B0) qui est exprimé par N chiffres dans le sys-
tème de numération à base D; et (b) une partie de traitement
d'addition pour additionner les produits partiels tout en ali-
gnant les produits partiels chiffre à chiffre l'un sur l'autre.
La partie de traitement d'addition comprend (b-l) un addition-
/ neur arrondisseur qui comporte une première et une deuxième borne d'entrée pour recevoir chacune une valeur à un chiffre, et une première et une deuxième borne de sortie, la valeur qui est disponible à la première borne de sortie de l'additionneur arrondisseur étant un chiffre relativement supérieur de la somme des valeurs qui sont fournies à la première et la deuxième borne d'entrée et d'un nombre auxiliaire, la valeur
qui est disponible à la deuxième borne de sortie de l'addi-
tionneur arrondisseur étant un chiffre relativement inférieur
de la somme des valeurs qui sont fournies à la première et la o deuxième borne d'entrée et du nombre auxiliaire, l'additionneur -
:'; arrondisseur étant situé à une position qui correspond au K-
I __ _ _ _ _
*, ri -> v.,j 4g ^ 2727777 ième chiffre de poids fort du produit E du multiplicande A et du multiplicateur B.
De préférence, le nombre auxiliaire est une valeur mini-
male qui est égale ou supérieure à la moitié du nombre D. De préférence, le nombre D est 2 et le nombre auxiliaire est 1. L'additonneur arrondisseur peut comprendre: (b-l-l) une : -- première porte qui comporte une première, une deuxième et une *- troisième borne, la première borne étant reliée à la première borne d'entrée, la deuxième borne étant reliée à la deuxième borne d'entrée, et la troisième borne fournissant à la première borne de sortie le résultat d'une opération OU effectuée sur des valeurs qui sont fournies aux première et deuxième bornes d'entrée de la première porte; et (b-l-2) une deuxième porte - *qui comporte une première, une deuxième et une troisième borne, la première borne étant reliée à la première borne d'entrée, la deuxième borne étant reliée à la deuxième borne d'entrée, et la troisième borne fournissant à la deuxième borne de sortie le résultat d'une opération NI exclusif effectuée sur des valeurs qui sont fournies aux première et deuxième bornes de la
deuxième porte.
De préférence, les éléments de multiplicande, les éléments
de multiplicateur et les produits partiels sont tous des va-
leurs à un chiffre "0" ou "1", et la partie génératrice de pro-
duits partiels comprend (a-l) M x N portes pour fournir cha-
cune, cornmme étant un des produits partiels, un produit logique Cmn de l'un des éléments de multiplicande A. qui correspond au
m-ième chiffre du multiplicande A (0 < m < M-1l) et un des élé-
ments de multiplicateur Bn qui correspond au n-ième chiffre du
multiplieur B (0 < n S N-l).
Selon un premier aspect du circuit multiplieur, la partie de traitement d'addition comprend en outre: (b-2) un premier
groupe d'additionneurs qui est formé de (M-1) demi-addition-
neurs; (b-3) un k-ième groupe d'additionneurs qui est formé de
(M-l) additionneurs complets (2 < k < N-l); et (b-4) un addi-
m S ^ ^ E V---*-r-*-* - -e - - T
--,'' S 52727777
tionneur à anticipation de retenue qui a des bornes d'entrée
-:--" pour (M-1) chiffres et des bornes de sortie pour M chiffres.
/--- Dans la partie de traitement d'addition, (c-l) un des produits partiels C(M_)j (1 < j S N-2) est fourni à un additionneur
-: 5 complet de chiffres de poids fort du (j+l)-ième groupe d'addi-
tionneurs; (c-2) un des produits partiels Cij (0 < i < M-2, 2 < :--' j < N-1) est fourni à un additionneur complet de (i+l)-iémes
-= chiffres de poids faible du j-ième groupe d'additionneurs; (c-
?<> 3) un des produits partiels Cil (0 < i < M-2) est fourni à un demi-additionneur de (i+l)-ièmes chiffres de poids faible du premier groupe d'additionneurs; (c-4) un des produits partiels Cio (0 < i < M-1) est fourni à un demi-additionneur de i-ièmes
chiffres de poids faible du premier groupe d'additionneurs; (c-
%" 5)la borne d'entrée du chiffre de poids fort de l'additionneur R 15 à anticipation de retenue reçoit un des produits partiels C(M- _)(N-_) et un chiffre relativement supérieur issu de la
-_ sortie de l'additionneur de chiffres de poids fort du (N-1)-
--_: iême groupe d'additionneurs; (c-6) la borne d'entrée du p-ième
-._. chiffre de poids faible (1 < p S (X-2) de l'additionneur à an-
ticipation de retenue reçoit un chiffre relativement supérieur issu d'une sortie d'un additionneur complet de p-ièmes chiffres de poids faible du (N-l)-ième groupe d'additionneurs et un
chiffre relativement inférieur issu d'une sortie d'un addition-
neur complet de (p+l)-ièmes chiffres de poids faible du (N-1)-
idme groupe d'additionneurs; (c-7) un additionneur couplet de
p-ièmes chiffres de poids faible du j-ième groupe d'addi-
tionneurs (3 < j < N-l) reçoit un chiffre relativement infé-
rieur issu d'une sortie d'un additionneur complet de (p+l)-
iêmes chiffres de poids faible du (j-l)-ièue groupe d'addi-
tionneurs et un chiffre relativement supérieur issu d'une sor-
tie d'un additionneur complet de p-ièmes chiffres de poids
- faible du (j-l)-ième groupe d'additionneurs; (c-8) l'addi-
tionneur complet de chiffres de poids fort du j-ième groupe
:-- d'additionneurs reçoit en outre un chiffre relativement supé-
<96 2727777
-.- -4 --:! I -;j rieur issu d'une sortie de l'additionneur complet de chiffres de poids fort du (j-l)-ième groupe d'additionneurs; (c-9) un additionneur complet de p-ièmes chiffres de poids faible du deuxième groupe d'additionneurs reçoit un chiffre relativement inférieur issu d'une sortie d'un demi-additionneur de (p+l)-
ièmes chiffres de poids faible du premier groupe d'addi-
-:-.- tionneurs et un chiffre relativement supérieur issu d'une sor-
-: "" tie d'un demi-additionneur de p-ièmes chiffres de poids faible :.-f du premier groupe d'additionneurs; et (c-10) l'additionneur
complet de binaires de poids fort du deuxième groupe d'addi-
tionneurs reçoit un chiffre relativement supérieur issu d'une
sortie du demi-additionneur de chiffres de poids fort du pre-
_.rmier groupe d'additionneurs. Dans le premier groupe d'addi-
-lc tionneurs, le demi-additionneur qui est situé à une position -:qui correspond au K-ième chiffre de poids fort du produit E est
l'additionneur arrondisseur.
Selon le premier aspect du circuit multiplieur, les
nombres M et N peuvent être égaux entre eux.
Selon un deuxième aspect du circuit multiplieur, la partie
-- 20 de traitement d'addition forme un circuit à arbre de Wallace.
k:fi Selon le deuxième aspect du circuit multiplieur, les
-.,-. nombres M et N peuvent être égaux entre eux.
Selon un troisième aspect du circuit multiplieur, le mul-
tiplicande et le multiplicateur sont chacun exprimé sous la forme d'un complément & 2 si ce sont des nombres négatifs, le multiplicande correspond aux éléments de multiplicande, les éléments de multiplicateur sont formés par une pluralité de
-' chiffres qui se succèdent dans le multiplicateur, la partie gé-
nératrice de produits partiels comprend une pluralité de cir-
cuits générateurs de produits partiels de Booth qui génèrent les produits partiels selon l'algorithme de Booth, et la partie (':C_' de traitement d'addition additionne les produits partiels tout "- en alignant l'un sur l'autre les chiffres de poids fort des
". I produits partiels.
7;.S 2727777
De préférence, le nombre N est un nombre pair, l'ensemble d'éléments de multiplicateur est divisé en un 0-ième à un i-ième éléments à trois chiffres du multiplicateur (B2i+l B2i B2i_1, o 0 < i < (N-2)/2 et B_1 = 0, les produits partiels sont divisés en un 0-ième à un i-ième produits partiels qui peuvent être obtenus en effectuant un calcul prédéterminé sur -.- -- les éléments de multiplicande et les 0-ième à i-iéme éléments de multiplicateur. La partie de traitement d'addition comprend en outre: (b-2) un premier groupe d'additionneurs qui comprend
une pluralité de demi-additionneurs qui sont prévus en corres-
pondance avec le i-ième produit partiel, sauf pour les deux chiffres de poids faible du i-ième produit partiel, et avec le
premier produit partiel; (b-3) un (j+l)-ième groupe d'addi-
-- --i tionneurs qui comprend: (b-3-1) j demi-additionneurs qui sont
prévus successivement du côté des chiffres inférieurs, les va-
-'_ -- leurs issues des sorties des chiffres inférieurs du groupe d'additionneurs j (1 < j < (N-2)/2 - 1) étant fournis au j-iéme groupe d'additionneurs avec leurs chiffres alignés les uns sur
les autres; et (b-3-2) des additionneurs complets qui sont pré-
--? 20 vus successivement du côté des chiffres supérieurs, les valeurs -..issues des sorties du j-ième groupe d'additionneurs et le
:':' ' (j+l)-ième produit partiel étant fournis aux additionneurs com-
-" plets en correspondance entre eux. Parmi les demi-addition-
neurs, celui qui est situé à la position qui correspond au K-ième chiffre de poids fort du produit E est l'additionneur arrondisseur.
De préférence, les nombres M et N sont égaux entre eux.
La présente invention concerne également un circuit divi-
seur pour diviser un dividende A (= A(M_1)... A1 A0) qui est exprimé par M chiffres dans un système de numération à base O par un diviseur B (= B(N_1)... B1 B0) qui est exprimé par N
-.:" chiffres dans le système de numération à base D, et pour calcu-
-: - ler un quotient qui est arrondi à partir du (K+l)-ième chiffre --':' après la virgule et qui comprend, par conséquent, K chiffres,
-, -- - -. - - -
7. s 9_ 9 dû _ _ ' - '-:: E} Z ile
8 2727777
le circuit diviseur comprenant: (x-l) des moyens formant addi-
tionneur pour additionner le dividende A et au moins le (2N-N-
1)-ième chiffre de poids fort tout en alignant le chiffre de poids fort du diviseur B sur un chiffre D(N-K-2) et le chiffre de poids faible du dividende A sur un chiffre DO, en obtenant
ainsi un dividende C; et (x-2) une partie de traitement de di-
vision pour diviser le dividende C par le diviseur B pour cal-
culer ainsi un quotient qui comprenne K chiffres après la vir-
gule.
De préférence, le nombre D est 2.
De préférence, les nombres M et N sont égaux entre eux.
Selon un premier aspect du circuit diviseur prévu pour di-
viser un dividende A (= A(M_1)... A1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N_1)... B1 B0) qui est exprimé par N chiffres dans le
système de numération à base D et qui est plus grand que le di-
vidende A, le circuit diviseur comprend: (a-l) une partie cal-
culant le i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée, et une première et une
deuxième borne de sortie, la partie calculant le i-ième quo-
tient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première
borne d'entrée, et divisant la valeur résultante par le divi-
seur B pour obtenir un i-ième quotient à un chiffre (1 < i < (2N-M-2) et un i-ième reste Ri, le i-ième quotient et le i-ième reste Ri étant fournis à la première et la deuxième borne de
sortie, respectivement; et (a-2) une partie calculant le (2N-m-
l)-ième quotient, qui comporte une première borne d'entrée, une
deuxième borne d'entrée pour recevoir le diviseur B, une troi-
sième borne d'entrée et une borne de sortie, la partie calcu-
lant le (2N-M-l)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur
"- 9 2727777
résultante par le diviseur B pour obtenir un (2N-N-1)-ième quo-
tient à un chiffre, le (2N-M-1)-ièue quotient & un chiffre
étant fourni à la borne de sortie. Le circuit diviseur est ca-
ractérisé en ce que (b-l) le dividende A est fourni à la pre-
- 5 mière borne d'entrée de la partie calculant le premier quo-
tient, (b-2) le (j-l)-ième reste R(j-_) est fourni à la pre-
mière borne d'entrée de la partie calculant le j-ième quotient :- (2 < j < (2N-H-1)), (c-l) une valeur de i-ième chiffre de poids
fort B(Ni) est fournie à la troisième borne de la partie cal-
culant le i-ième quotient, et (c-2) une valeur de (2N-M-l)-ième chiffre de poids fort B(MN+1) du diviseur B est fournie à la
troisième borne de la partie calculant le (2N-M-l)-ième quo-
tient. Selon le premier aspect du circuit diviseur, le nombre D
est, de préférence, 2.
À, Selon le premier aspect du circuit diviseur, les nombres M
et N sont, de préférence, égaux entre eux.
Selon un deuxième aspect du circuit diviseur prévu pour diviser un dividende A (= A(M_1)... A1 AO) qui est exprimé par
M chiffres dans un système de numération à base D par un divi-
seur B (= B(N_1)... B1 B0) qui est exprimé par N chiffres dans :s le système de numération à base D et qui est plus grand que le dividende A, le circuit diviseur comprend: (a-l) une partie calculant le i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée et une première et une deuxième
borne de sortie, la partie calculant le i-ième quotient ajou-
tant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante par le diviseur B
pour obtenir un i-ième quotient à un chiffre (1 S i 5 (N-N+K-
1), K > (N-l) et un i-ième reste Ri, le i-ième quotient et le i-ième reste Ri étant fournis à la première et la deuxième borne de sortie, respectivement; et (a-2) une partie calculant z. - W
0S 2727777
--4 10
le (N-M+K)-ième quotient qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur
B, une troisième borne d'entrée et une borne de sortie, la par-
+. tie calculant le (N-M+K)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur
qui est fournie à la première borne d'entrée et divisant la va-
leur résultante par le diviseur B pour obtenir un (N-M+K)-ième quotient à un chiffre, le (N-M+K)-ième quotient étant fourni à la borne de sortie. Le circuit diviseur est caractérisé en ce que (b-l) le dividende A est fourni à la première borne d'entrée de la partie calculant le premier quotient, (b-2) le (j-l)-ième reste R(j-l) est fourni à la première borne d'entrée
de la partie calculant le j-ième quotient (2 < j < (N-M+K), (c-
1) une valeur "0" est fournie à la troisième borne de la partie calculant le k-ième quotient (1 < j < (K-N+1), (c-2) une valeur
de (m-(K-N+l))-ième chiffre de poids fort B(N-(.-K-N+i)) du di-
viseur B est fournie à la troisième borne de la partie calcu-
lant le m-ième quotient ((K-N+2) < m < (N-M+K-1), et (c-3) une
valeur de (2N-M-1)-ième chiffre de poids fort B(p-N+i) du divi-
-20 seur B est fournie à la troisième borne de la partie calculant
le (N-Q-+K)-ième quotient.
Selon le deuxième aspect du circuit diviseur, le nombre D
est, de préférence, 2.
Selon le deuxième aspect du circuit diviseur, les nombres
M et N sont, de préférence, égaux entre eux.
Selon un troisième aspect du circuit diviseur prévu pour diviser un dividende A (= A(Mi)... A1 AO) qui est exprimé par
M chiffres dans un système de numération à base D par un divi-
seur B (= B(N-1)... B1 B0) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, le circuit diviseur comprend: (a) un additionneur comportant une première borne d'entrée, une deuxième borne
d'entrée et une borne de sortie, la première borne d'entrée re-
cevant le dividende A, la deuxième borne d'entrée recevant -une
-.L--1 2727777
valeur B(N_1) B(N-2) BK B(K+l) qui correspond au chiffre de - - poids le plus fort des (N-l-K)-ièmes chiffres de poids fort du diviseur (K < N-l), la borne de sortie fournissant le résultat -:- de l'addition qui est obtenu en additionnant les valeurs qui --- 5 sont fournies à la première et la deuxième borne d'entrée tout en alignant l'un sur l'autre les chiffres de poids faible des valeurs qui sont fournies à la première et la deuxième borne -'::"d'entrée; (b-l) une partie calculant le i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne --; 10 d'entrée pour recevoir le diviseur B, une troisième borne d'entrée et une première et une deuxième borne de sortie, la partie calculant le i-ième quotient ajoutant une valeur qui est -.-.i fournie à la troisième borne d'entrée à la fin d'une valeur qui kt-:: est fournie & la première borne d'entrée et divisant la valeur -<-dû 15 résultante par le diviseur B pour obtenir un i-ième quotient (1 S i S (N-M+K-1)) et un i-ième reste Ri, le i-ième quotient et -: --le i-ième reste Ri étant fournis à la première et la deuxième "<:': borne de sortie, respectivement; et (b-2) une partie calculant - le (N-M+K)-ième quotient, qui comporte une première borne v 20 d'entrée, une deuxième borne d'entrée pour recevoir le diviseur
B, une troisième borne d'entrée et une borne de sortie, la par-
__ tie calculant le (N-M+K)-ième quotient ajoutant une valeur qui -?--5 ' est fournie à la troisième borne d'entrée à la fin d'une valeur
-' qui est fournie à la première borne d'entrée et divisant la va-
leur résultante par le diviseur B pour obtenir un (N-M+K)-ième quotient à un chiffre, le (N-M+K)-ième quotient étant fourni à :-:-_. la borne de sortie. Le circuit diviseur est caractérisé en ce -): - que (c- l) le résultat de l'addition est fourni à la première borne d'entrée de la partie déterminant le premier quotient, (c-2) le (j-l)-ième reste R(j-l) est fourni à la première borne
d'entrée de la partie calculant le j-ième quotient (2 < j S (N-
"-J ':-M+K)), (d-l) une valeur du (i + (N-l-K))-ième chiffre de poids fort B(Kj+) du diviseur B est fournie à la troisième borne de "-': la partie calculant le i-ième quotient, et (d-2) une valeur du
A- È.12 -2727777
-. '! (2N-M-l)-ième chiffre de poids fort B(MH-N+) du diviseur B est
fournie à la troisième borne de la partie calculant le (N-M+K)-
ième quotient.
-.:, Selon le troisième aspect du circuit diviseur, le nombre D est, de rpéférence, 2. Selon le troisième aspect du circuit diviseur, les nombres
:'.--XM et N sont, de préférence, égaux entre eux.
Selon un quatrième aspect du circuit diviseur prévu pour -i'j" diviser un dividende A (= A(M_1)... A1 A0) qui est exprimé par
M chiffres dans un système de numération à base D par un divi-
seur B (= B(N_1).. B1 BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le ---- -dividende A, le circuit diviseur comprend: (a) un additionneur -;--- comportant une première et une deuxième borne d'entrée et une
-:-: 15 borne de sortie, la première borne d'entrée recevant le divi-
dence A, la deuxième borne d'entrée recevant une valeur B(N_) B(N_2)... BK B(K+1) qui correspond au maximum au chiffre de : poids le plus fort des (N-1-K)-ièmes chiffres du diviseur B, la borne de sortie fournissant le résultat de l'addition obtenu en additionnant les valeurs qui sont fournies aux première et -- deuxième bornes d'entrée tout en alignant l'un sur l'autre les
-.-:-,t chiffres de poids faible des valeurs qui sont fournies aux pre-
-': fmière et deuxième bornes d'entrée; (b-l) une partie calculant un premier quotient, qui comporte une première et une deuxième borne d'entrée et une première et une deuxième borne de sortie, la première borne d'entrée recevant le résultat de l'addition, la deuxième borne d'entrée recevant le diviseur B, la première et la deuxième borne de sortie fournissant respectivement un -- premier quotient à un chiffre et un premier reste à N chiffres R1 qui sont obtenus en divisant le résultat de l'addition par le diviseur B; (b-2) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne 7 d'entrée pour recevoir le diviseur B, une troisième borne ---.= d'entrée et une borne de sortie, la partie déterminant le
*- - - - - r -.
13 2727777
i-ième quotient ajoutant une valeur qui est fournie à la troi-
sième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante par le diviseur B pour obtenir un i-ième quotient à un chiffre et un i-ième reste Ri (2 < i < (N-N+K)), le i-ième quotient et le i-ième reste Ri étant fournis à la première et la deuxième borne de sortie, respectivement; et (b-3) une partie calculant un (N-M+K+l)-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur
B, une troisième borne d'entrée et une borne de sortie, la par-
tie calculant le (N-M+K+l)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante à (M+1) chiffres par le diviseur B pour obtenir un (N-N+K+l)-iême quotient, le (N-M+K+l)-ième quotient
étant fourni à la borne de sortie. Le circuit diviseur est ca-
ractérisé en ce que (c-l) le (i-1)-ième reste R(i-l) est fourni à la première borne d'entrée de la partie calculant le i-ième quotient, (c-2) le (N-M+K)-ième reste R(NM+K) est fourni à la
première borne d'entrée de la partie calculant le (N-M+K+1)-
ième quotient, (d-l) une valeur du (i + (N-2-K))-ième chiffre de poids fort B(K-i+2) du diviseur B est fournie à la troisième borne de la partie calculant le i-ième quotient, et (d-2) une
valeur du (2N-N-l)-ième chiffre de poids fort B(M-N+l) du divi- seur B est fournie à la troisième borne de la partie calculant
le (N-M+K+l)-ième quotient.
Selon le quatrième aspect de l'invention, le nombre D est,
de préférence, 2.
Selon le quatrième aspect de l'invention, les nombres N et
N sont, de préférence, égaux entre eux.
Par conséquent, dans l'additionneur arrondiseur du circuit multiplieur selon l'invention, le nombrte auxiliaire est ajouté à un chiffre qui est inférieur d'un chiffre & un chiffre qui doit être arrondi. Par conséquent, le produit arrondi E peut être calculé sans effectuer des calculs jusqu'au (K-l)-ième
chiffre de poids fort.
Le diviseur C qui est nouvellement calculé dans le circuit diviseur selon l'invention est obtenu à l'avance pour calculer -5 un quotient arrondi.Le diviseur C n'a pas besoin d'être calculé complètement en une seule fois. Au contraire, selon le premier - des quatre aspects de l'invention, les chiffres du diviseur C :I" qui sont nécessaires dans les parties respectives calculant les
quotients sont calculés en série.
Comme cela a été décrit plus haut, selon la présente in-
vention, une opération de calcul d'arrondi est effectuée dans
le circuit multiplieur et dans le circuit diviseur en effec-
tuant une multiplication et une division. Par conséquent, la
nécessité de prévoir un circuit arrondisseur extérieur est éli-
minée, le nombre d'étages de calcul et la taille du circuit sont réduits et la vitesse de fonctionnement du circuit est augmentée.
:* En particulier, dans le circuit multiplieur selon le pre-
mier aspect de l'invention, puisque le procédé à conservation des retenues est utilisé, le chemin de propagation des retenues
est raccourci et la vitesse de fonctionnement est augmentée.
Le circuit multiplieur selon le deuxième aspect de l'in-
vention, utilisant le procedé de multiplication & arbre de Wal-
lace nécessite un moins grand nombre de parties de traitement
d'addition que le circuit multiplieur selon le premier aspect.
Le circuit multiplieur selon le troisième aspect utilise l'algorihtme de Booth et, par conséquent, il est possible d'effectuer un calcul sans corriger les nombres négatifs qui
sont exprimés sous la forme d'un complément & 2.
Les circuits diviseurs selon les premier et deuxième as-
pects de l'invention conviennent particulièrement bien pour ef-
fectuer un calcul lorsque les relations K = N-1 et K > N-l,
respectivement, sont vérifiées.
Les circuits diviseurs selon les troisième et quatrième
aspects de l'invention conviennent tous deux lorsque la rela-
tion K < N-1 est vérifiée. Le circuit diviseur selon le troi-
sième aspect de l'invention convient particulièrement bien lorsque l'on sait qu'un quotient arrondi est plus petit que 1, tandis que le circuit diviseur selon le quatrième aspect de l'invention convient particulièrement bien lorsque l'on ne sait
pas si un quotient arrondi est plus petit que 1.
En conséquence, la présente invention a pour but de four-
nir un circuit multiplieur et un circuit diviseur qui ne néces-
sitent qu'une petite taille de circuit et qui effectuent l'opé-
ration de calcul d'arrondi à grande vitesse.
Ces buts, particularités, aspects et avantages de la pré-
sente invention apparaîtront mieux à la lecture de la descrip-
tion détaillée donnée ci-après en relation avec les dessins an-
nexés, dans lesquels: - les figures 1 à 8 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un premier mode de réalisation préféré de l'invention; -la figure 9 est un schéma de principe de circuit utilisé pour expliquer le foncitonnement d'un deuxième mode de réalisation préféré de l'invention; - les figures 10 à 12 sont des chémas de principe de circuits utilisés pour expliquer le fonctionnement d'un troisième mode de réalisation préféré de l'invention; - les figures 13 à 17 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un quatrième mode de réalisation préféré de l'invention; - les figures 18 à 20 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un cinquième mode de réalisation préféré de l'invention; et - les figures 21 à 24 sont des schémas de principe de circuits
utilisés pour expliquer le fonctionnement d'un circuit clas-
sique.
16 2727777
A. Circuit multiplieur (A-0) Idée de base
Avant de donner une description détaillée de l'invention,
on décrit ci-après l'idée de base de celle-ci. Supposons que des nombres entiers à quatre binaires soient & multiplier et que le résultat de la multiplication doive être arrondi pour ne garder que les cinq binaires de poids fort. Ce résultat peut être obtenu en laissant le résultat de la multiplication tel qu'il est si le sixième binaire de poids fort (chiffre 22) est 0"O et en ajoutant "1" au cinquième binaire de poids fort
(chiffre 23) du résultat de la multiplication si le sixième bi-
naire de poids fort est "1". Ce calcul est effectué classique-
ment après avoir calculé le résultat complet de la multiplica-
tion. Cependant, la présente invention, notant le fait que le processus de calcul du résultat complet de la multiplication peut être divisé en un processus de calcul de produits partiels et un processus d'addition des produits partiels, effectue une opération d'arrondissage avant le calcul du résultat complet de
la multiplication.
Dans l'exemple d'opération d'arrondissage cité ci-dessus, "laisser le résultat de la multiplication tel qu'il est si le sixième binaire de poids fort (chiffre 22) est "0" et ajouter "1" au cinquième binaire de poids fort (chiffre 23) du résultat de la multiplication si le sixième binaire de poids fort est "1"" est équivalent à "ajouter "1" au sixième binaire de poids fort (chiffre 22) du résultat de la multiplication". En d'autres termes, en calculant (multiplicande x multiplicateur + ) dans le système de numération binaire et en omettant les chiffres 22- et inférieurs, on obtient un résultat de calcul
arrondi à partir du sixième binaire de poids fort (chiffre 22).
Dans ce qui suit, le chiffre "1" à ajouter nouvellement au
sixième binaire de poids fort est appelé "nombre auxiliaire.
C'est-à-dire que "arrondir un chiffre déterminé qui doit
17 2727777
t 1 être arrondi pour obtenir une valeur pour un chiffre qui ne soit pas inférieure au chiffre déterminé" est équivalent à "ajouter un nombre auxiliaire à un chiffre qui est inférieur d'un chiffre au chiffre déterminé". Par ailluers, en ce qui concerne l'addition, le même résultat de l'addition est obtenu,
mez si la suite de processus d'addition est changée. Par consé-
quent, aucun problème ne se pose si le processus d'addition d'un nombre auxiliaire est effectué pendant le processus
d'addition des produits partiels.
La présente invention a été imaginée à partir de l'obser-
vation de ce fait. Selon l'invention, un demi-additionneur qui est exclusivement doté d'une fonction d'addition d'un nombre auxiliaire est prévu au niveau d'un chiffre qui est inférieur
d'un chiffre au chiffre déterminé.
(A-1) Premier mode de réalisation préféré
Les figures 1 et 2 sont donc des schémas de principe re-
présentant une partie de la structure d'un circuit multiplieur 101 selon l'invention. L'ensemble des figures 1 et 2 représente
la structure complète du circuit multiplieur 101.
Un multiplicande la (= A3 A2 A1 AO) et un multiplieur lb
(= B3 B2 B1 B0), exprimés chacun par quatre binaires, c'est-à-
dire quatre chiffres en notation binaire, sont fournis en en-
trée au circuit multiplieur 101. Le sixième binaire de poids
fort est arrondi de telle manière qu'un résultat de multiplica-
tion 2 à cinq binaires (= P7 P6 P5 P4 P3) soit obtenu.
Le circuit multiplieur 101 comprend une partie addition à conservation des retenues 31. Par conséquent, directement à
partir du multiplicande la et du multiplicateur lb, c'est-à-
dire sans utiliser un circuit d'arrondissage qui est prévu à
l'extérieur du circuit multiplieur 101, le résultat de la mul-
tiplication 2 peut être obtenu en arrondissant le sixième bi-
naire de poids fort.
La partie addition 31 est formée d'une partie génératrice
r À =. S X=.- - 7-
18 2727777
de produits partiels 31a et d'une partie de traitement d'addi-
tion 31b. La partie génératrice de produits partiels 31a génère un groupe de produits partiels 6 (qui est formé des produits partiels Cij (0 < i, j < 3) à partir du multiplicande la et du multiplicateur lb, et a la même structure que celle de la par- tie génératrice de produits partiels classique 30a. La partie génératrice de produits partiels 31a est formée de 16 (= 4x4)
portes ET dont les signaux de sortie forment le groupe de pro-
duits partiels 6. Par exemple, le produit partiel C30 repré-
sente le produit du binaire de poids fort A3 du multiplicande la et du binaire de poids faible B0 du multiplicateur lb. Dans la partie de traitement d'addition 31, qui reçoit le groupe de produits partiels 6, l'alignement des chiffres est effectué et les étages dans lesquels une addition est effectuée sont appariés, comme cela est représenté par les grilles en
pointillé. Dans la description donnée ci-après, les étages du
processus d'addition sont désignés par le numéro de l'étage compté à partir de l'étage du haut. Au premier étage, il est prévu des demiadditionneurs 7a et 7c qui sont indiqués par la
lettre Uh" entourée d'un cercle, et un demi-additionneur arron-
disseur 13, qui est indiqué par le symbole eh+" entouré d'un
cercle. Au deuxième étage, il est prévu des additionneurs com-
plets 8a, 8b et 8c qui sont indiqués par la lettre "fw entourée d'un cercle. Au troisième étage, il est prévu des additionneurs complets 8d, 8e et 8f qui sont également indiqués par la lettre "f" entourée d'un cercle. Au quatrième et dernier étage, il est
prévu un additionneur à anticipation de retenue à trois bi-
naires 9.
Dans le premier étage, le produit partiel C0o (= A0 Bo0) n'est soumis à aucun traitement de calcul. Le demi-additionneur 7c reçoit reçoit un produit partiel C10 (= A1 B0) et un produit partiel C01 (= A0 B1) et additionne ces deux produits partiels pour donner un résultat à deux binaires. Le chiffre de retenue de ce signal de sortie (c'est-à- dire le binaire supérieur) est
fourni à l'additionneur complet 8c du deuxième étage. Le demi-
additionneur arrondisseur 13 reçoit un produit partiel Cll (= A1 B1) et un produit partiel C20 (= A2 B0), additionne ces
-. deux produits partiels et 1, et fournit un résultat & deux bi-
naires. Le binaire supérieur de ce signal de sortie est fourni à l'additionneur complet 8b du deuxième étage, tandis que le
--. binaire inférieur du signal de sortie est fourni à l'addi-
tionneur complet 8c du deuxième étage. Le demi-additionneur 7a reçoit un produit partiel C21 (= A2 B1) et un produit partiel C30 (= A3 B0). Le binaire supérieur et le binaire inférieur du
total de ces deux produits partiels sont fournis aux addition-
neurs complets 8a et 8b, respectivement, du deuxième étage.
- - Dans le deuxième étage, l'additionneur complet 8a reçoit
en outre un produit partiel C31 (= A3 B1), l'additionneur com-
plet 8b reçoit en outre un produit partiel C12 (= A1 B2) et -,:: l'additionneur complet 8c reçoit en outre un produit partiel
C02 (= A0 B2). Recevant les produits partiels, les addition-
neurs complets respectifs effectuent l'addition des trois si-
gnaux d'entrée. D'une manière analogue, dans le troisième étage, l'additionneur complet 8d, recevant un produit partiel C23 (= A2 B3) et un produit partiel C32 (= A3 B2) et le binaire
supérieur issu de la sortie de l'additionneur complet Sa, four-
- -nit une valeur à deux binaires. Recevant un produit partiel C13
(= A1 B3), le binaire inférieur issu de la sortie de l'addi-
tionneur complet 8a et le binaire supérieur issu de la sortie de l'additionneur complet 8b, l'additionneur complet 8e fournit une valeur & deux binaires. Recevant un produit partiel C03
(= A0 B3), le binaire inférieur issu de la sortie de l'addi-
tionneur complet 8b et le bianire supérieur issu de la sortie de l'additionneur complet 8c, l'additionneur complet 8f fournit
*une valeur à deux binaires.
Dans le quatrième étage, l'additionneur à anticipation de retenue à trois binaires 9 reçoit un produit partiel C33 (- A3 i -. B3), le binaire supérieur issu de la sortie de l'additionneur
-:-'] 20 2727777
i 20
complet alignés l'un sur l'autre au niveau d'un chiffre, le bi-
-:- naire inférieur issu de la sortie de l'additionneur complet 8d et le binaire supérieur issu de la sortie de l'additionneur complet 8e alignés l'un sur l'autre au niveau d'un chiffre, le - ' 5 binaire inférieur issu de la sortie de l'additionneur complet 8e et le binaire supérieur issu de la sortie de l'additionneur
8f alignés l'un sur l'autre au niveau d'un chiffre.
-. :" Le binaire inférieur issu de la sortie de l'additionneur :] complet 8f devient directement le binaire de poids faible P3 du résultat de la multiplication 2. Les autres binaires supérieurs (P7 P6 P5 P4) du résultat de la multiplication 2 sont fournis par la sortie de l'additionneur à anticipation de retenue à
-: trois binaires 9.
Le demi-additionneur arrondisseur 13 est situé à une posi-
tion o le sixième binaire de poids fort doit être calculé, :R c'est-à-dire une position o le demi-additionneur 7b doit être disposé dans la partie de traitement d'addition classique 30b :--. qui est représentée sur la figure 22. Cela permet d'ajouter un nombre auxiliaire "1" au sixième binaire de poids fort. Par consequent, comme cela est expliqué au paragraphe "(A-0) Idée de base", le résultat de la multiplication 2 qui a été arrondi à partir du sixième binaire de poids fort et qui comprend, par
conséquent, le binaire de poids le plus fort et jusqu'au cin-
g quième binaire de poids fort, est disponible à la sortie du circuit multiplieur 101. Puisque le procédé de conservation des retenues est utilisé dans le premier mode de réalisation, le chemin de propagation des retenues est court, ce qui permet un
fonctionnement rapide.
La figure 3 est un shcéma de principe représentant la
structure de chaque demi-additionneur, typiquement le demi-ad-
ditionneur 7a, de la partie de traitement d'addition 31b. La figure 4 est un schéma de principe représentant la structure du demi-additionneur arrondisseur 13. Sur les figures 3 et 4, les * r signaux d'entrée K et L correspondent aux produits partiels qui
L21 -2727777
?2
sont représentés sur la figure 2. Les sorties C et S correspon-
-":-: dent respectivement au binaire supérieur et au binaire infé-
rieur du signal de sortie du demi-additionneur 7a et du demi-
:additionneur arrondisseur 13. Le signal de sortie C correspond - '"5 en outre au chiffre de la retenue. Dans le demi-additionneur
7a, une porte ET 14 et une porte OU exclusif 15 reçoivent cha-
-:-"-: curie les signaux d'entrée K et L. La porte ET 14 fournit le si-
gnal de sortie C, et la porte OU exclusif 15 fournit le signal o.
--:; de sortie S. Par conséquent, la somme de K et L, composés cha-
cun d'un binaire, est obtenue sous la forme d'une valeur & deux
binaires CS.
D'autre part, dans le demi-additionneur arrondisseur 13, -- une porte OU 16 et une porte NI exclusif 17 reçoivent chacune
les signaux d'entrée K et L, et la porte OU 16 fournit le si-
--:-- 15 gnal de sortie C, et la porte NI exclusif 17 fournit le signal
de sortie S. Ici, la somme de K, de L et du nombre auxi-
i: liaire"l" est obtenue sous la forme d'une valeur & deux bi-
:,; naires CS.
La figure 5 est un schéma de principe représentant en dé-
-/ 20 tail la structure de la porte ET 14 du demi-additionneur 7a, et :..-? la figure 6 est un schéma de principe représentant en détail la i::{ structure de la porte OU 16 du demi-additionneur arrondisseur --"-:'- 13. Comme on le voit en comparant la figure 5 & la figure 6,
les portes 14 et 16 nécessitent chacune six transistors. La fi-
gure 7 est un schéma de principe représentant en détail la structure de la porte NI exclusif 15 du demi-additionneur 7a, et la figure 8 est un schéma de principe représentant en détail la structure de la porte NI exclusif 17 du demi-additionneur 13. Comme cela est évident d'après la comparaison des figures 7
et 8, les portes 15 et 17 nécessitent chacune dix transistors.
:; Considérant cela à la lumière des schémas des figures 3 et 4, -:. :] on comprend que les tailles des circuits des demi-additionneurs
:; 7a et 13 sont les mêmes. Par conséquent, la partie de traite-
-_;4ment d'addition 31b du circuit multiplieur 101 est réalisée > 1;i --'n 22 2727777 avec la mmène taille de circuit que celle de la partie classique
de traitement d'addition 30b.
D'autre part, puisque le circuit arrondisseur 5 n'est pas
nécessaire avec le circuit multiplieur 101, le circuit multi-
plieur 101 est formé avec une taille plus petite que le circuit multiplieur classique 100. La réduction de la taille du circuit est avantageuse en elle-même, et encore plus avantageuse par le
fait qu'elle permet une augmentation de la vitesse de fonction-
nement. (A-2) Deuxième mode de réalisation préféré
Un deuxième mode de réalisation préféré est une applica-
tion à une multiplication utilisant "l'arbre de Wallace". La figure 9 est un schéma de principe représentant la structure de la partie de traitement d'addition 31c. La partie de traitement d'addition 31c et la partie génératrice de produits partiels 31a, qui est représentée sur la figure 1, forment une partie
multiplieur 32. C'est dans la partie multiplieur 32 que le mul-
tiplieur à arbre de Wallace est formé.
Plus précisément, dans la partie de traitement d'addition 31c, à laquelle le groupe de produits partiels 6 doit être fourni en entrée, un demi-additionneur 7a, des additionneurs
complets 8a, 8b et 8c, et un demi-additionneurs 7b sont dispo-
sés dans cet ordre dans le premier étage. Dans le deuxième étage, des demi-additionneurs 7c, 7d et 7e, un additionneur
complet 8d et un demi-additionneur arrondisseur 13 sont dispo-
sés dans cet ordre. Dans le troisième étage, une porte OU 9b et un additionneur à anticipation de retenue à quatre binaires 9a
sont disposés dans cet ordre.
* 30 Pour commencer, dans le premier étage, le produit partiel
C0o n'est soumis à aucun traitement de calcul. Le demi-addi-
tionneur 7a reçoit les produits partiels C23 et C32, l'addi-
tionneur complet 8a reçoit les produits partiels C13, C22 et C31, l'additionneur complet 8b reçoit les produits partiels
23 2727777
i C12, C21, C30, l'additionneur complet 8c reçoit les produits partiels C02, Cll et C20, le demi-additionneur 7b reçoit les produits partiels Col et C1O. Chacun des demi-additionneurs et
r..des additionneurs complets calcule la somme des produits par-
-5 tiels reçus en entrée et fournit une valeur & deux binaires.
Dans le deuxième étage, le demi-additionneur 7c reçoit le produit partiel C33 et le binaire supérieur issu de la sortie
du demi-additionneur 7a, tandis que le demi-additionneur 7d re-
çoit le binaire inférieur issu de la sortie du demi-addition-
neur 7a et le binaire supérieur issu de la sortie de l'addi-
tionneur complet 8a. Le demi-additionneur 7e reçoit le binaire inférieur issu de la sortie de l'additionneur complet 8a et le binaire supérieur issu de la sortie de l'additionneur complet 8b. L'additionneur complet 8d reçoit un produit partiel C03, le binaire inférieur issu de la sortie de l'additionneur complet 8b et le binaire supérieur issu de la sortie de l'additionneur
complet 8c. Le demi-additionneur arrondisseur 13 reçoit le bi-
! - naire inférieur issu de la sortie de l'additionneur complet 8c et le binaire supérieur issu de la sortie du demi-additionneur 7b. Chacun des demi-additionneurs et des additionneurs complets calcule la somme des produits partiels fournis en entrée et
fournit une valeur à deux binaires.
Dans le troisième étage, l'additionneur à anticipation de retenue à quatre binaires 9a reçoit le binaire inférieur issu de la sortie du demi-additionneur 7c et le binaire supérieur issu de la sortie du demiadditionneur 7d alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie du demi-additionner 7d et le binaire supérieur issu de la sortie du demi-additionneur 7e alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie du demi-additionneur 7e et le binaire supérieur issu de la sortie de l'additionneur complet 8d alignés l'un sur l'autre au niveau d'un chiffre, et le binaire inférieur issu de la sortie de l'additionneur complet 8d et le binaire supérieur issu de la
24 2727777
sortie du demi-additionneur arrondisseur 13 alignés l'un sur l'autre au niveau d'un chiffre. La porte OU 9b calcule la somme logique de la retenue (binaire de poids fort) à la sortie de
-y l'additionneur à anticipation de retenue 9a et du binaire supé-
rieur issu de la sortie du demi-additionneur 7c de manière que le binaire de poids fort P7 du résultat de la multiplication 2 soit fourni en sortie. L'additionneur à anticipation de retenue
9a fournit les autres binaires supérieurs (P6 P5 P4 P3) du ré-
sultat de la multiplication 2.
Puisque le demi-additionneur arrondisseur 13 est situé à
une position o le sixième binaire de poids fort doit être cal-
culé, un nombre auxiliaire est ajouté au sixième binaire de -:2 poids fort. Par conséquent, l'effet de la présente invention h. est également assuré lorsqu'une multiplication utilisant l'arbre de Wallace doit être effectuée. En d'autres termes, il est possible d'obtenir le résultat de la multiplication 2 qui a
été arrondi à partir du sixième binaire de poids fort sans uti-
liser de circuit d'arrondissage extérieur. D'une manière encore
plus avantageuse, la partie de traitement d'addition 31c néces-
site un nombre réduit d'étages par rapport à la partie de trai-
tement d'addition 31b du premier mode de réalisation préféré.
(A-3) Troisième mode de réalisation préféré
Un troisième mode de réalisation préféré est une applica-
tion de la présente invention à une multiplication utilisant l'algorithme de Booth. La figure 10 est un schéma de principe représentant la structure d'un circuit multiplieur 102 selon la
présente invention. Le circuit multiplieur 102 reçoit un multi-
plicande à huit binaires X7-X0 et un multiplieur à huit bi-
naires Y7-Yo qui sont des nombres négatifs exprimés chacun sous
la forme d'un complément à 2. Sans utiliser de circuit d'arron-
dissage extérieur, on obtient un résultat de multiplication 21
à douze binaires (= P15... P5 P4) arrondi à partir du trei-
zième binaire de poids fort.
'- 2727777
Le circuit multiplieur 102 comprend une partie formant
multiplieur 33 utilisant l'algorithme de Booth. La partie for-
mant multiplieur 33 est formée d'une partie génératrice de pro-
duits partiels 33a et d'une partie de traitement d'addition 33b. La partie génératrice de produits partiels 33a génère quatre produits partiels à partir du multiplicande X7-X0 et du
-! multiplicateur Y7-Y0. La partie génératrice de produits par-
tiels 33a comprend quatre types de circuits générateurs de pro-
duits partiels de Booth 331 à 334. Le circuit générateur de produit partiel de Booth 331 génère un produit partiel à seize binaires à partir du multiplicande X7-X0 et des deux binaires
de poids faible Y1 et Y0 du multiplicateur. Le circuit généra-
teur de produit partiel de Booth 332 génère un produit partiel à 14 binaires à partir du multiplicande X7-X0 et des cinquième,
sixième et septième binaires de poids fort Y3 Y2 Y1 du multi-
plicateur. Le circuit générateur de produit partiel de Booth
333 génère un produit partiel à 12 binaires à partir du multi-
plicande X7-X0 et des troisième, quatrième et cinquième bi-
naires de poids fort Y5 Y4 Y3 du multiplicateur. Le circuit gé-
nérateur de produit partiel de Booth 334 génère un produit par-
* tiel à 10 binaires à partir du multiplicande X7-X0 et des pre-
mier, deuxième et troisième binaires de poids fort Y7 Y6 Y5 du multiplicateur.
Ces quatre types de produits partiels sont fournis à l'en-
trée de la partie de traitement d'addition 33b avec leurs bi-
naires de poids fort alignés les uns sur les autres. Pour la clarté de l'illustration, la figure 10 ne représente que les binaires situés à proximité des binaires de poids fort et de poids faible tels qu'ils son tintroduits dans la partie de
traitement d'addition 33b.
La partie de traitement d'addition 33b est formée de quatre étages. Dans le premier étage, des demi-additionneurs 7a
& 71, un demi-additionneur arrondisseur 13 et un demi-addition-
26 2727777
neur 7m sont disposés dans cet ordre à partir du côté du bi-
-.-- naire supérieur. Dans le deuxième étage, des additionneurs com-
:- plets 8a & 81 et un demi-additionneur 7n sont disposés dans cet - ': -;, ordre à partir du côté du binaire supérieur. Dans le troisièmue
-:- 5 étage, des additionneurs complets 8m a 8v et des demi- addition-
neurs 7o et 7p sont disposés dans cet ordre à partir du côté du
-:-:_ binaire supérieur. Dans le quatrième et dernier étage, un addi-
":-]' tionneur à 11 binaires 91 est disposé.
La figure 11 est un schéma de principe représentant la -10 structure de la partie de traitement d'addition plus en détail que sur la figure 10. Dans le premier étage, chaque binaire issu de la sortie du circuit générateur de produit partiel de Booth 331 est fourni par ordre décroissant du binaire de poids ":' fort au quatorzième binaire à chacun des demi-additionneurs 7a
.-,-.. 15 à 71, au demi-additionneur arrondisseur 13 et au demi- addition-
neur 7m. De plus, chaque binaire issu de la sortie du circuit générateur de produit partiel de Booth 332 est fourni par ordre décroissant à partir du binaire de poids fort à chacun de ces :-,additionneurs. "Z 20 Ensuite, l'additionneur complet 8a reçoit le signal issu de la sortie du demi-additionneur 7a, le binaire supérieur issu -4-t de la sortie du demi-additionneur 7b et le binaire de poids fort issu de la sortie du circuit générateur de produit partiel
-. de Booth 333; l'additionneur complet 8b reçoit le binaire infé-
rieur issu de la sortie du demi-additionneur 7b, le binaire su-
périeur issu de la sortie du demi-additionneur 7c et le
deuxième binaire de poids fort issu de la sortie du circuit gé-
nérateur de produit partiel de Booth 333; l'additionneur com-
--- plet 8c reçoit le binaire inférieur issu de la sortie du demi-
--:- 30 additionneur 7c, le binaire supérieur issu de la sortie dudemi-additionneur 7d et le troisième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth ::>- 333; l'additionneur complet 8d reçoit le binaire inférieur issu de la sortie du demi-additionneur 7d, le binaire supérieur issu -o -X = -=' -. -'F
27 2727777
de la sortie du demi-additionneur 7e et le quatrième binaire de *-; poids fort issu de la sortie du circuit générateur de produit
partiel de Booth 333; l'additionneur complet 8e reçoit le bi-
-1 naire inférieur issu de la sortie du demi-additionneur 7e, le binaire supérieur issu de la sortie du demi-additionneur 7f et le cinquième binaire de poids fort issu de la sortie du circuit
""' générateur de produit partiel de Booth 333; l'additionneur com-
plet 8f reçoit le binaire inférieur issu de la sortie du demi-
"- additionneur 7f, le binaire supérieur issu de la sortie du demi-additionneur 7g et le sixième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8g reçoit le binaire inférieur issu :--- de la sortie du demi-additionneur 7g, le binaire supérieur issu -: de la sortie du demi-additionneur 7h et le septième binaire :' 15 issu de la sortie du circuit générateur de produit partiel de
:...-, Booth 333; l'additionneur complet 8h reçoit le binaire infé-
rieur issu de la sortie du demi-additionneur 7h, le binaire su-
..; périeur issu de la sortie du demi-additionneur 7i et le hui-..DTD: tième binaire issu de la sortie du circuit générateur de pro-
duit partiel de Booth 333; l'additionneur complet 8i reçoit le binaire inférieur issu de la sortie du demi-additionneur 7i, le :,9 binaire infsupérieur issu de la sortie du demi-additionneur 7ij et !. binaire supérieur issu de la. sortie du demi-additionneur 7j et -: le neuvième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8j reçoit le binaire inférieur issu de la sortie du demi-additionneur 7j, le binaire supérieur issu de la sortie du demi-additionneur 7k et le dixième binaire issu de la sortie du circuit générateur
:. de produit partiel de Booth 333; l'additionneur complet 8k re-
çoit le binaire inférieur issu de la sortie du demi-addition-
neur 7k, le binaire supérieur issu de la sortie du demi-addi-
: tionneur 71 et le onzième binaire issu de la sortie du circuit ---' générateur de produit partiel de Booth 333; et l'additionneur "4-' complet 81 reçoit le binaire inférieur issu de la sortie du -- demi-additionneur 71, le binaire supérieur issu de la sortie du -t g28 2727777 demi-additionneur arrondisseur 13 et le douzième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333. Le demi-additionneur 7n reçoit le binaire inférieur issu de la sortie du demi-additionneur arrondisseur 13 et le binaire
-: 5 supérieur issu de la sortie du demi-additioneur 7m.
Après cela, dans le troisième étage, l'additionneur com-
plet 8m reçoit le signal de sortie du demi-additionneur 8a, le binaire supérieur issu de la sortie du demi-additionneur 8b et
- -le binaire de poids fort issu de la sortie du circuit généra-
teur de produit partiel 334; l'additionneur complet 8n reçoit le binaire inférieur issu de la sortie du demi-additionneur 8b, le binaire supérieur issu de la sortie du demi-additionneur 8c et le deuxième binaire issu de la sortie du circuit générateur
/4 de produit partiel de Booth 334; l'additionneur complet 80 re-
çoit le binaire inférieur issu de la sortie du demi-addition- q1 neur 8c, le binaire supérieur issu de la sortie du demi-addi-
tionneur 8d et le troisième binaire issu de la sortie du cir-
cuit générateur de produit partiel de Booth 334; l'additionneur complet 8p reçoit le binaire inférieur issu de la sortie du demi- additionneur 8d, le binaire supérieur issu de la sortie du demi- additionneur 8e et le quatrième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth : 334; l'additionneur complet Bq reçoit le binaire inférieur issu de la sortie du demi- additionneur Be, le binaire supérieur issu de la sortie du demi- additionneur 8f et le cinquième binaire de poids fort issu de la sortie du circuit générateur de produit
partiel de Booth 334; l'additionneur complet 8r reçoit le bi-
naire inférieur issu de la sortie du demi-additionneur 8f, le binaire supérieur issu de la sortie du demi-additionneur 8g et le sixième binaire de poids fort issu de la sortie du circuit
générateur de produit partiel de Booth 334; l'additionneur com-
plet 8s reçoit le binaire inférieur issu de la sortie du demi-
additionneur 8g, le binaire supérieur issu de la sortie du demiadditionneur 8h et le septième binaire de poids fort issu
29 2727777
_"! de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 8t reçoit le binaire intérieur issu de la sortie du demi-additionneur 8h, le binaire supérieur issu de la sortie du demiadditionneur 8i et le huitième binaire de poids fort issu de la sortie du circuit générateur de produit
partiel de Booth 334; l'additionneur complet 8u reçoit le bi-
_! naire inférieur issu de la sortie du demi-additionneur 8i, le :- -; binaire supérieur issu de la sortie du demi-additionneur 8j et is le neuvième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; et l'additionneur complet 8v reçoit le binaire inférieur issu de la sortie du demi-additionneur 8j, le binaire supérieur issu de la sortie du demi-additionneur 8k et le dixième binaire de poids fort issu i. de la sortie du circuit générateur de produit partiel de Booth 334. Le demi-additionneur 70 reçoit le binaire inférieur issu
de la sortie de l'additionneur complet 8k et le binaire supé-
rieur issu de la sortie de l'additionneur complet 81, tandis que le demiadditionneur 7p reçoit le binaire inférieur issu de la sortie du demiadditionneur 81 et le binaire supérieur issu
de la sortie du demi-additionneur 7n.
Dans le quatrième étage, l'additionneur à onze binaires 91 reçoit le signal de sortie de l'additionneur complet 8m et le binaire supérieur issu de la sortie de l'additionneur complet 8n alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8n et le binaire supérieur issu de la sortie de l'additionneur complet 8o alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 80 et le binaire supérieur issu de la sortie de l'additionneur complet 8p alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8p et le binaire supérieur issu de la sortie de l'additionneur complet 8q alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8q et le
M30 2727777
binaire supérieur issu de la sortie de l'additionneur complet 8r alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8r et le binaire supérieur issu de la sortie de l'additionneur complet 8s alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8s et le binaire supérieur issu de la sortie de l'additionneur complet 8t alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8t et le
binaire supérieur issu de la sortie de l'additionneur 8u ali-
gnés l'un sur l'autre au niveau d'un chiffre, le binaire infé-
rieur issu de la sortie de l'additionneur complet 8u et le bi-
naire supérieur issu de la sortie de l'additionneur complet 8v
alignés l'un sur l'autre au niveau d'un chiffre, le binaire in-
férieur issu de la sortie de l'additionneur complet 8v et le binaire supérieur issu de la sortie du demi-additionneru 70 alignés l'un sur l'autre au niveau d'un chiffre, et le binaire
inférieur issu de la sortie du demi-additionneur 70 et le bi-
naire supérieur issu de la sortie du demi-additionneur 7p alî-
gnés l'un sur l'autre au niveau d'un chiffre. Il en résulte que le signal de sortie de l'additionneur 91 devient les binaires 3 supérieurs du résultat de la multipllication 21 (P15 à P5). Le binaire de poids faible P4 du résultat de la multiplication 21 est le binaire inférieur issu de la sortie du demi-additionneur
7p.
Puisque le demi-additionneur arrondisseur 13 est situé & une position o le treizième binaire de poids fort doit être calculé, un nombre auxiliaire est ajouté au treizième binaire de poids fort. Par conséquent, l'effet de la présente invention est également assuré lorsqu'une multiplication utilisant l'algorithme de Booth doit être effectuée. En d'autres termes, il est possible d'obtenir le résultat de la multiplication 21 qui a été arrondi à partir du treizième binaire de poids fort
sans utiliser de circuit arrondisseur prévu à l'extérieur.
31 2727777
n
Le demi-additionneur arrondisseur 13 est situé & une posi-
tion o le treizième binaire de poids fort doit être calculé,
comme cela a été décrit plus haut. Il s'ensuit que le demi-ad-
ditionneur 13 peut être disposé dans d'autres étages et pas né-
cessairement dans le premier étage comme dans le cas de la par- tie de traitemenbt d'addition 33b. La figure 12 est un schéma
de principe d'une partie de traitement d'addition qui est équi-
valente comme structure à la partie de traitement d'addition
33b car elle est modifiée de telle manière que le demi-addi-
tionneur 7n et le demi-additionneur arrondisseur 13 soient per-
mutés. Lorsque la partie de traitement d'addition 33c ayant une
telle structure est utilisée en combinaison avec la partie gé-
nératrice de produits partiels 33a, la présente invention est
applicable à une multiplication utilisant l'algrithme de Booth.
B. Circuit diviseur (B-0) Idée de base
L'idée de base de la présente invention est décrite ci-
après avant de décrire les détails de l'invention. Supposons un
exemple dans lequel un dividende à huit binaires A (= A7 A6...
A0) soit divisé par un diviseur à huit binaires B (= B7 B6...
B0) plus grand que le dividende pour obtenir un quotient ar-
rondi qui est plus petit que 1. Pour obtenir un résultat de di-
vision qui est arrondi à la huitième décimale, il faut calculer le quotient A:B et ajouter 2-9 au quotient. Le quotient désiré, qui est arrondi à partir du huitième chiffre après la virgule, est alors obtenu comme résultat. En résumé, le quotient Q = A:B
+ 2-9 doit être calculé jusqu'à la huitième décimale.
L'équation donnée ci-dessus peut être modifiée pour s'écrire Q = (A + B x 2-9):B. Par conséquent, le résultat de
calcul désiré peut être obtenu en divisant un dividende nouvel-
lement adopté (A + B x 2-9) par le diviseur B jusqu'à la hui-
tième décimale.
32 2727777
: --.4
-;-: jEn particulier dans ce cas, tandis que le binaire de poids faible a un poids (chiffre) de 20, le binaire de poids fort de
- B x 2-9 a un poids de 2-2. Par conséquent, le résultat de cal-
-,---- cul obtenu à partir du nouveau dividende (A + B x 2-9) est une donnée à dix-sept binaires (A7 A6... A0 O B7 B6... B1 B0) qui :- doit être divisée par B jusqu'au chiffre 2-8 (c'est-à-dire _* X jusqu'au huitième chiffre après la virgule). Pour cela, sur les
t--q dix-sept binaires de la donnée, il faut les zeize binaires su-
-T' - périeurs, ce qui implique qu'il est nécessaire de diviser (A7 A6..A0 O B7 B6... B1) par (B7 B6... B0). Par conséquent, il n'y a pas besoin de prévoir le circuit arrondisseur 5 comme dans le circuit classique ou de calculer un quotient jusqu'au neuvième chiffre après la virgule, ce qui permet de supprimer
[:d: un étage dans la structure du circuit de calcul du quotient.
:'. (B-l) Ouatrième mode de réalisation préféré -^ La figure 13 est un schéma de principe représentant la
:-.-- structure d'un circuit diviseur 201 selon l'invention. Le cir-
- '--. cuit diviseur 201 est construit pour diviser un dividende à : 20 huit binaires A par un diviseur à huit binaires B plus grand que le dividende et arrondir à partir du neuvième chiffre après
la virgule pour obtenir un quotient arrondi à partir du hui-
4.'; tième chiffre après la virgule. A cette fin, le circuit divi-
__-:. seur 201 comprend des parties calculant un quotient à un bi-
naire 12a à 12h.
Pour commencer, le dividende à huit binaires A et le divi-
--2": seur à huit binaires B sont fournis à la partie calculant un quotient à un binaire 12a. Puisque l'on a la relation A < B, la L--valeur située avant la virgule est toujours 0. Par conséquent, la valeur n"0" est également fournie à la partie calculant un
quotient à un binaire 12a.
:?--: Dans la partie calculant un quotient à un binaire 12a, la valeur "O" est ajoutée à la fin du dividende à huit binaires A
--:;--: pour produire une donnée à neuf binaires (A7 A6... A0 0).
- 1.-
33 2727777
Cette donnée correspond aux neuf binaires de poids fort du nou-
veau dividende à dix-sept binaires qui a été décrit dans le pa-
ragraphe (B-0) Idée de base. Puisqu'il faut calculer un quo-
tient pour un seul binaire dans la partie calculant un quotient à un binaire 12a, il n'y a pas besoin de calculer tous les chiffres du nouveau dividende à dix-sept binaires et de diviser le dividende à dix- sept binaires par le diviseur B. Au contraire, il suffit d'ajouter la valeur à un binaire "00 à la
fin du dividende à huit binaires A. De cette manière, le quo-
tient q7 pour le chiffre de poids fort et le reste à huit bi-
naires R8 sont calculés dans la partie calculant un quotient à
un binaire 12a. La figure 14 est un schéma explicatif illus-
trant le calcul effectué dans la partie calculant un quotient &
un binaire 12a sous la forme d'un calcul effectué avec des va-
leurs numériques.
Ensuite, le reste a huit binaires R8 et le diviseur à huit binaires B sont fournis à la partie calculant un quotient à un binaire 12b. En outre, et contrairement au procédé classique, non seulement la valeur "0", mais également le binaire de poids fort B7 du diviseur B, qui correspond au dixième binaire de
poids fort du nouveau dividende, sont fournis à la partie cal-
culant un quotient à un binaire 12b. Dans la partie calculant un quotient à un binaire 12b, le binaire B7 est ajouté à la fin
du reste à huit binaires R8 pour produire une donnée à neuf bi-
naires qui est ensuite divisée par le diviseur B. La figure 15 est un schéma explicatif illustrant le calcul effectué dans la partie calculant un quotient à un binaire 12b sous la forme d'un calcul effectué avec des valeurs numériques. Comme cela est représenté sur la figure 15, ajouter la valeur B7 à la fin
du reste à huit binaires R8 et diviser ensuite la valeur résul-
tante par le diviseur B est, en ce qui concerne le calcul d'un
quotient à un binaire pour le deuxième chiffre après la vir-
gule, équivalent à diviser le nouveau dividende à dix-sept bi-
naires par le diviseur B. De cette manière, le quotient à un
Ae'- --t--- -
234 2727777
! binaire q6 pour le deuxième chiffre après la virgule et le reste à huit binaires R7 sont calculés dans la partie calculant
un quotient à un binaire 12b.
-,;--. D'une manière analogue, les parties calculant un quotient - 5 à un binaire 12c à 12h reçoivent respectivement les restes R7 à R2 qui sont calculés dans les parties précédentes respectives calculant un quotient à un binaire 12b à 12g. Comme le diviseur "-'---B est donné, les valeurs à un binaire B6 à B1 qui forment le - -'. diviseur B sont également fournies aux parties calculant un quotient à un binaire 12c à 12h et sont respectivement ajoutées à la fin des restes R7 à R2. Les parties calculant un quotient à un binaire 12c à 12h fournissent des quotients à un binaire
-_-'; q5 à qo, respectivement.
??d Par conséquent, en ajoutant une valeur à un binaire, qui i
fait partie du diviseur, à la fin du dividende dans chaque par-
./c:- tie calculant un quotient à un binaire, la division du nouveau
dividende à dix-sept binaires par le diviseur B est pratique-
-- -:- ment effectuée. Par conséquent, comme cela a été décrit dans 1e paragraphe (B-0) Idée de base, il est possible d'arrondir à t 20 partir du neuvième chiffre après la virgule pour obtenir un
quotient qui a huit chiffres après la virgule.
%.d-:: Il est à noter que dans le cas o un quotient doit être calculé jusqu'au septième chiffre après la virgule, en divisant un dividende à huit binaires A par un diviseur à huit binaires
B plus grand que le dividende et en arrondissant ensuite le ré-
sultat au huitième chiffre, le nouveau dividende est un nombre
/;:-,à seize binaires (A7 A6... A0 B7 B6... B), la partie calcu-
-' lant un quotient à un binaire 12a n'est pas nécessaire. La fi-
gure 16 est un schéma de principe représentant la structure d'un circuit diviseur 201a qui est à utiliser lorsqu'un tel --* calcul doit être effectué. La partie calculant un quotient & un -.:.: binaire 12b reçoit le dividende A au lieu du reste R8. Dans la ..... partie calculant un quotient à un binaire 12b la valeur de B7
t.." est ajoutée à la fin du dividende A. Les calculs effectués en-
-_ _ _ _ -.:-----4*--. --
suite sont les mêmes que ceux effectués dans le circuit divi-
seur 201.
Pour calculer un quotient jusqu'au neuvième chiffre après la virgule en divisant un dividende à huit binaires A par un diviseur a huit binaires plus grand que le dividende et en ar-
rondissant ensuite à partir du dixième chiffre après la vir-
a4 gule, il faut utiliser un nombre à dix-huit binaires (A7 A6...
A0 00 B7 B6... B) comme nouveau dividende. Par consésuent,
dans ce cas, une nouvelle partie calculant un quotient à un bi-
naire 12x doit être prévue. La figure 17 est un schéma de prin-
cipe représentant la structure d'un circuit diviseur 201b qui
est à utiliser lorsqu'un tel calcul doit être effectué. La par-
tie calculant un quotient à un binaire 12x reçoit le dividende A, le diviseur B et une valeur à un binaire n0n, et divise le nombre à neuf binaires (A7 A6... A0 0) par le diviseur B, ce
qui donne un quotient à un binaire q8 et un reste & huit bi-
naires R9. Ensuite, dans la partie calculant un quotient à un binaire 12a, une valeur à un binaire '0" est ajoutée à la fin du reste Rg. Les calculs effectués ensuite sont les mêmes que
ceux effectués dans le circuit diviseur 201.
Contrairement au circuit diviseur classique, les circuits
diviseurs 201, 201a et 201b ne nécessitent pas de circuit ar-
rondisseur 5. De plus, ces circuits diviseurs comprennent un
étage de moins de circuits calculant un quotient à un binaire.
En outre, les circuits calculant un quotient à un binaire uti-
lisés dans ces circuits diviseurs ont la même structure que ceux qui sont utilisés dans le circuit diviseur classique et,
par conséquent, la taille du circuit pour un étage est approxi-
mativement la même que celle du circuit diviseur classique. Par
consequent, une taille de circuit plus petite et un fonctionne-
ment plus rapide sont possibles dans ces circuits diviseurs par
rapport au circuit diviseur classique.
(B-2) Cinquième mode de réalisation préféré 4F.-.AueK
- -... - 2727777
_! i Dans l'invention, si le chiffre de la position d'arrondi
est situé à un L-ième chiffre après la virgule, selon une rela-
tion entre le nombre de chiffres du dividende M et le nombre L,
le circuit diviseur peut avoir différentes structures. Le qua-
trième mode de réalisation préféré correspond au cas o l'on a la relation L > M et, par conséquent, le "nouveau dividende est calculé d'une manière relativmeent simple. Par contre, si la relation entre L et M est L < M, dans certains cas, il est
nécessaire de disposer un additionneur avant les circuits cal-
culant un quotient à un binaire. Le cinquième mode de réalisa-
tion préféré correspond à un tel cas.
La figure 18 est un schéma de principe représentant la
structure d'un circuit diviseur 202 selon la présente inven-
tion. Le circuit diviseur 202 est un circuit prévu pour diviser un dividende à huit binaires A par un diviseur à huit binaires B plus grand que le dividende et arrondir ensuite à partir du cinquième chiffre après la virgule pour obtenir un quotient qui a quatre chiffres après la virgule. Le circuit diviseur 202 comprend des parties calculant un quotient à un binaire 12b à
12e et un additionneur 19.
A partir du nouveau dividende (A + B x 2-5), on obtient un nombre à treize binaires (A7 A6 A5 A4 A3 (A2+B7) (A1+B6) (Ao+B5) B4 B3 B2 B1 B0] comme résultat de calcul. Pour cela,
dans l'additionneur 19, les trois binaires de poids fort doi-
vent ête ajoutés aux trois binairess de poids faible du divi-
dende A. En d'autres termes, le dividende A et les trois bi-
naires relativement supérieurs B7, B6 et B5 qui font partie du
diviseur B sont fournis à l'additionneur 19.
Supposons maintenant que l'on ait dans le système de numé-
ration binaire A:B < 0,11111. Dans ce cas, le quotient
(arrondi) 22 à calculer est plus petit que 1 et, par consé-
quent, sa valeur à la place du chiffre situé avant la virgule est m0". Par conséquent, le nombre R5 fourni par la sortie de l'additionneur 19 est exprimé par huit binaires. Le nombre R5 w -- Àobtenu à la sortie correspond aux huit binaires de poids fort
du nouveau dividende (A + B x 2-5).
.1 Le nombre R5 obtenu à la sortie de l'additionneur 19 et le diviseur B sont fournis à la partie calculant un quotient à un binaire 12b. Le quatrième binaire du diviseur B par ordre de :: poids B4 est également fourni à la partie calculant un quotient à un binaire 12b et ajouté à la fin du nombre R5 obtenu à la
sortie. La partie calculant un quotient à un binaire 12b effec-
tue une division d'une manière analogue à celle du quatrième
mode de réalisation préféré. La figure 19 est un schéma expli-
catif illustrant le calcul effectué dans la partie calculant un --, quotient à un binaire 12b sous la forme d'un calcul effectué avec des valeurs numériques. Coume cela est représenté sur la -. figure 19, ajouter la valeur de B4 à la fin du nombre R5 obtenu à la sortie et diviser la valeur résultante par le diviseur B est, en ce qui concerne le calcul d'un quotient à un binaire pour le premier binaire après la virgule, équivalent à diviser le nouveau dividende à treize binaires par le diviseur B. De
cette manière, dans la partie calculant un quotient à un bi-
naire 12b, un quotient q3 pour le premier binaire après la vir-
gule et un reste à huit binaires R4 sont calculés.
Après cela, d'une manière analogue au quatrième mode de réalisation préféré, des quotients à un binaire q2, ql et qO sont calculés dans cet ordre. Le calcul du quotient qo, qui est
au quatrième chiffre après la virgule, donne le quotient dé-
siré.
Dans le cinquième mode de réalisation préféré, d'une ma-
nière analogue à celle du quatrième mode de réallisation pré-
féré, il n'est pas nécessaire de calculer le nouveau dividende comme un tout en une seule fois. Le circuit diviseur selon ce
mode de réalisation est formé uniquement du même nombre de par-
ties calculant un quotient à un binaire que le nombre de chiffres qui sont à calculer. Si le circuit arrondisseur 5
n'est pas nécessaire, l'additionneur 19, quant à lui, est né-
XX - -272777
s-'e-::.7tj 38
-..cessaire. Par conséquent, la structure du circuit diviseur se-
lon ce mode de réalisation comprend un étage de moins que le "- -- circuit diviseur classique. Cela réduit la taille du circuit et
permet un fonctionnement plus rapide.
-5 L'invention est également applicable au cas o la relation -:-- t; A:B < 0,11111 n'est pas vérifiée dans le système de numération ... binaire. Dans ce cas, le quotient (arrondi) 22 à calculer est -"- égal ou supérieur à 1, et sa valeur au chiffre avant la virgule est "1". Par conséquent, le nombre R5 obtenu à la sortie de l'additionneur 19 est exprimé par neuf binaires. Le nombre R5 - ': obtenu à la sortie correspond aux neuf binaires de poids fort
du nouveau dividende (A + B x 2-5).
ô.:-=,%z, La figure 20 est un schéma de principe représentant la J-*structure d'un circuit diviseur 203 qui est adaptable au cas o une relation telle que celle qui est donnée plus haut peut
.'3 exister entre le dividende A et le diviseur B. Le circuit divi-
seur 203 est équivalent comme structure au circuit diviseur 202
-:--:' car il est modifié pour comprendre nouvellement la partie cal-
* culant un quotient à un binaire 12a entre l'additionneur 19 et '::220 la partie calculant un quotient à un binaire 12b. De la même &.X%t manière que l'additionneur le fait dans le circuit diviseur À --- i m202, l'additionneur 19 ajoute les trois binaires relativement
:- supérieurs B7, B6 et B5 qui font partie du diviseur B au divi-
dende A tout en alignant le binaire de poids faible de ces --. 25 trois binaires sur le binaire de poids faible du dividende A. - -.Cela a pour résultat que l'additionneur 19 fournit le nombre de -'-: sortie à neuf binaires R6 à la partie calculant un quotient à
. - -
--'- un binaire 12a.
La partie calculant un quotient à un binaire 12a reçoit le - 30 diviseur B pour qu'un quotient q4 pour le premier binaire avant -:;I la virgule soit calculé. Si A:B < 0,11111 dans le système de :û --f numération binaire, le quotient q4 est 0, et 1 dans le cas - i contraire. La partie calculant un quotient à un binaire 12a
fournit également le reste à huit binaires R5 en plus du quo-
-,g 39
tient q4.
Après cela, des calculs analogues à ceux effectués dans le circuit diviseur 202 sont effectués pour fournir le quotient 22 qui est arrondi à partir du cinquième chiffre après la virgule et qui, par conséquent, a ensuite quatre chiffres. Pour le circuit diviseur 203, il faut prévoir une partie
calculant un quotient à un binaire de plus que le nombre de dé-
cimales qui doivent être calculées, ce qui donne une structure semblable à celle du circuit diviseur classique. Si le circuit arrondisseur 5 n'est pas nécessaire, l'additionneur 19, quant à lui, est nécessaire. Par conséquent, il n'est pas possible
d'obtenir une grande réduction de la taille du circuit par rap-
port au circuit diviseur classique. Cependant, alors qu'il est nécessaire d'effectuer des calculs jusqu'à un chiffre qui est
inférieur d'un chiffre au chiffre auquel le quotient doit fina-
lement être calculé dans le procédé classique, dans le circuit
diviseur 203, un résultat déjà arrondi peut être obtenu en sé-
rie à partir du chiffre de poids fort. Cela est avantageux en
ce que le résultat désiré peut être obtenu, bien que partielle- ment, à partir du chiffre de poids fort, qui représente
l'information la plus importante.
Si les modes de réalisation préférés décrits jusqu'ici
utilisent tous des valeurs qui sont toutes des nombres bi-
naires, la présente invention n'en est pas pour autant limitée à la multiplication binaire et la division binaire. En effet, la présente invention est applicable d'une manière générale à tout autre système de numération dans lequel la base D est un nombre entier qui est égal ou supérieur à 2. Dans ce cas, com me nombre auxiliaire à utiliser dans le circuit multiplieur, on peut utiliser un nombre minimal qui est égal ou supérieur à la moitié de la valeur de D.
Si l'invention a été décrite en détail, la description qui
précède n'en est pas moins donnée qu'à titre d'illustration et n'est nullement restrictive. On comprendra que de nombreuses modifications et variantes peuvent être imaginées sans sortir
du cadre de l'invention.
tiVIDICATIONS
1. Circuit diviseur pour diviser un dividende A (= A(Mi)...
A1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N_1)...B Bo) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, et pour calculer un quotient qui est arrondi à partir du (K+1)-ième chiffre après la virgule et, par conséquent, qui comprend K chiffres, ledit circuit diviseur comprenant: (x-l) des moyens formant additionneurs pour additionner ledit dividende A et au moins le (2N-M-l)-ième chiffre de poids fort tout en alignant le chiffre de poids fort dudit diviseur B sur un chiffre de valeur D(N-K-) et le chiffre de poids faible dudit dividende A sur un chiffre de valeur DO, en obtenant ainsi un dividende C; et (x-2) une partie de traitement de division pour diviser ledit dividende C par ledit diviseur B pour calculer un quotient qui
comprenne K chiffres après la virgule.
2. Circuit diviseur pour diviser un dividende A (- à (N-1) A1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N_1).*** el O) qui est exprimé par # chiffres dans le système de numération à base
D et qui est plus grand que le dividende A, ledit circuit divi-
seur comprenant: (a-1) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une
première et une deuxième borne de sortie, ladite partie calcu-
lant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ilème quotient à un binaire (1 S i S (2H-#2)) et un i-ièime reste Ri, ledit i-ième quotient et ledit i-ième reste Ri étant fournis à ladite première et à la dite deuxième borne de sortie, respectivement; et
(a-2) une partie calculant un (2N-M-l)-ième quotient, qui com-
porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un (2N-N-l)-ieème quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée a la fin d'une valeur qui est fournie a ladite premiere borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un (2N-N-1)- ième quotient à un chiffre, ledit (2N-N-1)-iène quotient étant fourni à ladite borne de _sortie, dans lequel: (b-l) ledit dividende A est fourni à ladite première_borne d'entrée de ladite partie calculant un premier quotient;
(b-2) ledit (j-1)-ième reste R(ji) est fourni à ladite pre-
mière borne d'entrée de ladite partie calculant un j-ime quo-
tient (2 < j < (2N-N-l); (c-l) une valeur du i-ième chiffre de poids fort B(#-i) est fournie à ladite troisième borne de ladite partie calculant un i-ième quotient; et (c-2) une valeur du (2N-N-1)-ième chiffre de poids fort B({NN+) dudit diviseur B est fournie & ladite troisième borne
de ladite partie calculant un (2N-N-l)-ième quotient..
3 - Circuit diviseur pour diviser un dividende A (= A{(_1)...
A1 AO) qui est exprimé par N chiffres dans un système de numé-
ration & base D par un diviseur B (= B(N_1)... B1 80) qui est exprimé par N chiffres dans le système de numération à base D
et qui est plus grand que le dividende A, ledit circuit divi-
seur comprenant: (a-l) une partie calculant un i-ième quotient, qui comporte une première borne d'entree, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entree et une
première et une deuxième borne de sortie, ladite partie calcu-
lant un i-ième quotient ajoutant une valeur qui est fournie & ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un binaire (1 < i < (N-M+K1), ou K > '{N-1)) et un i-ième reste Ri, ledit i-ième quotient et ledit i-ième reste Ri étant fournis à ladite première et à ladite deuxième borne de sortie, respectivement; et
(a-2) une partie calculant un (N-N+K)-ième quotient, qui com-
porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant ledit (N-N+K)-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par
ledit diviseur B pour obtenir un (N-N+K)-iéme quotient & un bi-
naire, ledit (N-N+K)-ième quotient étant fourni a ladite borne de sortie, dans lequel: (b-l) ledit dividende A est fourni à ladite première borne d'entrée de ladite partie calculant un premier quotient; (b-2) ledit (j-l)-ième reste est fourni à ladite première borne d'entrée de ladite partie calculant un j-ième quotient (2 S< j < (N-M+K)); (c-l) une valeur U0" est fournie à ladite troisième borne de ladite partie calculant un k-ième quotient (1 5 j S (K-N+I)); (c-2) une valeur du (m-(K-N+l))-ième chiffre de poids fort B(N_(mKN+I) dudit diviseur B est fournie à ladite troisième borne de ladite partie calculant un m- ième quotient ((K-N+2) < m < (N-M+K-l)); et (c-3) une valeur du (2N-M-l)- ième chiffre de poids fort B(N_ N+i) dudit diviseur B est fournie à ladite troisième borne de
ladite partie calculant un (N-N+K)-ième quotient.
4 Circuit diviseur pour diviser un dividende A (= A(B_)...
A1 AO) qui est exprimé par M chiffres dans un système de numé-
ration & base D par un diviseur B (= B(N_1)... B1 B0) qui est exprimé dans le système de numération à base D et qui est plus grand que le dividende A, ledit circuit diviseur coprenant (a) un additionneur comportant une première et une deuxième borne d'entrée et une borne de sortie, ladite première borne d'entrée recevant ledit dividende A, ladite deuxième borne d'entrée recevant une valeur B(N-1) B(-2)... B(K+lI) qui
correspond au chiffre de poids le plus fort parmi les (N-i-K)-
ièmes chiffres de poids fort dudit diviseur B (K < -1)., ladite borne de sortie fournissant le résultat de l'addition qui est obtenu en additionnant les valeurs qui sont fournies & ladite première et ladite deuxième borne d'entrée tout en alignant l'un sur l'autre les binaires de poids faible des valeurs qui sont fournies à ladite première et ladite deuxième borne d'entrée; (b-l) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une
première et une deuxième borne de sortie, ladite partie calcu-
lant un i-ième quotient ajoutant une valeur qui est fournie & ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un chiffre (1 c i < (N-M+K1)) et un i-ième reste Ri, ledit i-ième quotient et ledit i-ième reste Ri étant fournis à ladite première et ladite deuxième borne de sortie, respectivement; et
(b-2) une partie calculant un (N-M+K)-ième quotient, qui com-
porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entree et une borne de sortie, ladite partie calculant un (N-N+K)-ieme quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un (N-N+ K)-ieme quotient, ledit {N-N+X)-ième quotient étant fourni à ladite borne de sortie, dans lequel:
(c-l) ledit résultat de l'addition est fourni à ladite pre-
mière borne d'entrée de ladite partie calculant un premier quo-
tient:
(c-2) ledit (j-l)-ième reste R(j-,) est fourni à ladite pre-
mière borne d'entrée de ladite partie calculant un j-ieme quo-
tient (2 < j <s (-N+K)); (d-l) une valeur du (i + (N-l-K))-iéme chiffre de poids fort B(K-i41) dudit diviseur B est fournie à ladite troisième borne d'entrée de ladite partie calculant ledit i-ième quotient; et (d-2) une valeur du (2N-N-1)-iéme chiffre de poids fort B(#_ N+1) dudit diviseur B est fournie à ladite troisiième borne de
ladite partie calculant le (N-N+X)-ième quotient.
5. Circuit diviseur pour diviser un dividende A (- A(N_...)
A1 AO) qui est exprimé par N chiffres dans un système de numi-
ration à base D par un diviseur B (= B(_i1)... B1 B0) qui est exprimé par N chiffres dans le système de numération à base D
et qui est plus grand que le dividende A, ledit circuit divi-
seur comprenant: (a) un additionneur comportant une première et une deuxième borne d'entrée et une borne de sortie, ladite première borne d'entrée recevant ledit dividende A, ladite deuxième borne d'entrée recevant une valeur B(BK B( _2)... B (X+1i) qui
correspond au chiffre de poids le plus fort parmi les (1-1-
K)-ièmes chiffres de poids fort dudit diviseur B, ladite borne de sortie fournissant le résultat de l'addition qui est obtenu en additionnant les valeurs qui sont fournies & ladite première et ladite deuxième borne d'entrée tout en alignant l'un sur l'autre les chiffres de poids faible des valeurs qui sont four- nies à ladite première et ladite deuxième borne d'entrée; (b-1) une partie calculant un premier quotient, qui comporte une première et une deuxième borne d'entrée et une première et
une deuxième borne de sortie, ladite prmière borne d'entrée re-
cevant ledit résultat de l'addition, ladite deuxième borne dà'entré6e recevant ledit diviseur B, ladite première et ladite deuxième borne de sortie fournissant respectivement un premier quotient à un chiffre et un premier reste à # chiffres R1 qui peut être obtenu en divisant ledit résultat de l'addition par ledit diviseur B; (b-2) une partie calculant un i-iême quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne
d'entrée à la fin d'une valeur qui est fournie & ladite pre-
mière borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un chiffre et un
i-iéme reste Ri (2 _ i S< (N-X+K)), ledit i-ième quotient et le-
dit i-ième reste Ri étant fournis à ladite première et ladite deuxième borne de sortie, respectivement; et (b-3) une partie calculant un (N-N+K+ l)-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne
d'entrée et une borne de sortie, ladite partie calculant un (XN-
MN+K+l)-ième quotient ajoutant une valeur qui est fournie à la-
dite troisième borne d'entrée à la fin d'une valeur qui est fourni# & ladite première borne d'entrée et divisant la valeur résultante à (N+I) chiffres par ledit diviseur B pour obtenir un (N-M+K+l)-iéme quotient à un chiffre, ledit (N-N+K+l)-iéme quotient étant fourni à ladite borne de sortie, dans lequel: (c-l) ledit (i-l)-iéme reste est fourni & ladite première borne d'entrée de ladite partie calculant un i-iébe quotient; (c-2) ledit (N-N+X)-iême reste-!R(<_N+K) est fourni à ladite
première borne d'entrée de ladite partie calculant un (N-
MN+K+l)-iéme quotient; (d-l) une valeur du (i + (N-2-K))-ièe chiffre de poids fort B(^K-+2) dudit diviseur B est fournie à ladite troisième borne de ladite partie calculant un i-ième quotient; et (d-2) une valeur du (2N-N-l)-ième chiffre de poids fort B(N-_ N+1) dudit diviseur B est fournie & ladite troisième borne de
ladite partie calculant un (N-N+K+l)-iéme quotient.
6. Circuit diviseur selon l'une quelconque des revendications
1 à 5. dans lequel ledit nombre D est 2.
7. Circuit diviseur selon la revendication 6, dans lequel
lesdits nombres M et N sont égaux entre eux.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06183293A JP3276444B2 (ja) | 1993-03-22 | 1993-03-22 | 除算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2727777A1 true FR2727777A1 (fr) | 1996-06-07 |
| FR2727777B1 FR2727777B1 (fr) | 1997-06-13 |
Family
ID=13182470
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9403346A Expired - Fee Related FR2703166B1 (fr) | 1993-03-22 | 1994-03-22 | Circuit multiplieur et circuit diviseur pour opérandes numériques. |
| FR9600330A Expired - Fee Related FR2727777B1 (fr) | 1993-03-22 | 1996-01-12 | Circuit multiplieur et circuit diviseur pour operandes numeriques |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9403346A Expired - Fee Related FR2703166B1 (fr) | 1993-03-22 | 1994-03-22 | Circuit multiplieur et circuit diviseur pour opérandes numériques. |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5444647A (fr) |
| JP (1) | JP3276444B2 (fr) |
| CA (1) | CA2119283C (fr) |
| DE (1) | DE4409834C2 (fr) |
| FR (2) | FR2703166B1 (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175974B1 (ko) * | 1995-07-04 | 1999-05-15 | 김은영 | 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조 |
| US5726927A (en) * | 1995-09-11 | 1998-03-10 | Digital Equipment Corporation | Multiply pipe round adder |
| US5729485A (en) * | 1995-09-11 | 1998-03-17 | Digital Equipment Corporation | Fast determination of carry inputs from lower order product for radix-8 odd/even multiplier array |
| JP3652447B2 (ja) * | 1996-07-24 | 2005-05-25 | 株式会社ルネサステクノロジ | ツリー回路 |
| JPH10133856A (ja) * | 1996-10-31 | 1998-05-22 | Nec Corp | 丸め機能付き乗算方法及び乗算器 |
| JP3019796B2 (ja) * | 1997-01-10 | 2000-03-13 | 日本電気株式会社 | 乗算器 |
| US6434587B1 (en) | 1999-06-14 | 2002-08-13 | Intel Corporation | Fast 16-B early termination implementation for 32-B multiply-accumulate unit |
| DE10201449C1 (de) * | 2002-01-16 | 2003-08-14 | Infineon Technologies Ag | Rechenwerk, Verfahren zum Ausführen einer Operation mit einem verschlüsselten Operanden, Carry-Select-Addierer und Kryptographieprozessor |
| DE10201442C1 (de) * | 2002-01-16 | 2003-07-31 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Multiplizieren oder Dividieren eines ersten Operanden mit bzw. durch einen zweiten Operanden |
| US7769797B2 (en) | 2004-01-20 | 2010-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of multiplication using a plurality of identical partial multiplication modules |
| US8442217B2 (en) * | 2008-11-17 | 2013-05-14 | Intel Corporation | Method of implementing one way hash functions and apparatus therefor |
| US8615540B2 (en) | 2009-07-24 | 2013-12-24 | Honeywell International Inc. | Arithmetic logic unit for use within a flight control system |
| US9262123B2 (en) * | 2013-07-31 | 2016-02-16 | Arm Limited | Data processing apparatus and method for performing a narrowing-and-rounding arithmetic operation |
| CN113630236A (zh) * | 2021-07-21 | 2021-11-09 | 浪潮电子信息产业股份有限公司 | 一种sm3的数据加密方法及相关装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623012A (en) * | 1969-06-30 | 1971-11-23 | Ibm | Accounting system with program by example facilities |
| US5007009A (en) * | 1987-11-30 | 1991-04-09 | Indata Systems Kabushiki Kaisha | Non-recovery parallel divider circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3803393A (en) * | 1969-07-01 | 1974-04-09 | Nasa | Asynchronous binary array divider |
| US3885141A (en) * | 1974-02-06 | 1975-05-20 | Bell Telephone Labor Inc | Modular pipeline multiplier to generate a rounded product |
| US4153938A (en) * | 1977-08-18 | 1979-05-08 | Monolithic Memories Inc. | High speed combinatorial digital multiplier |
| JPS5938850A (ja) * | 1982-08-27 | 1984-03-02 | Toshiba Corp | 割算回路 |
| US4648058A (en) * | 1984-04-03 | 1987-03-03 | Trw Inc. | Look-ahead rounding circuit |
| JP2672956B2 (ja) * | 1988-01-25 | 1997-11-05 | 沖電気工業株式会社 | 並列乗算器 |
| JPH0776914B2 (ja) * | 1988-10-18 | 1995-08-16 | 三菱電機株式会社 | 乗算回路 |
-
1993
- 1993-03-22 JP JP06183293A patent/JP3276444B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-15 US US08/212,926 patent/US5444647A/en not_active Expired - Lifetime
- 1994-03-17 CA CA002119283A patent/CA2119283C/fr not_active Expired - Fee Related
- 1994-03-22 FR FR9403346A patent/FR2703166B1/fr not_active Expired - Fee Related
- 1994-03-22 DE DE4409834A patent/DE4409834C2/de not_active Expired - Fee Related
-
1995
- 1995-05-03 US US08/433,013 patent/US5619440A/en not_active Expired - Fee Related
-
1996
- 1996-01-12 FR FR9600330A patent/FR2727777B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623012A (en) * | 1969-06-30 | 1971-11-23 | Ibm | Accounting system with program by example facilities |
| US5007009A (en) * | 1987-11-30 | 1991-04-09 | Indata Systems Kabushiki Kaisha | Non-recovery parallel divider circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2119283A1 (fr) | 1994-09-23 |
| US5444647A (en) | 1995-08-22 |
| FR2703166A1 (fr) | 1994-09-30 |
| DE4409834C2 (de) | 1998-09-10 |
| FR2703166B1 (fr) | 1997-06-13 |
| JPH06274317A (ja) | 1994-09-30 |
| CA2119283C (fr) | 1998-06-30 |
| US5619440A (en) | 1997-04-08 |
| DE4409834A1 (de) | 1994-09-29 |
| JP3276444B2 (ja) | 2002-04-22 |
| FR2727777B1 (fr) | 1997-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2727777A1 (fr) | Circuit multiplieur et circuit diviseur pour operandes numeriques | |
| EP3394797B1 (fr) | Circuit neuronal optimise, architecture et procede pour l'execution des reseaux de neurones | |
| EP0198729B1 (fr) | Système de simulation d'un circuit électronique | |
| FR2788867A1 (fr) | Procede arithmetique, appareil arithmetique et appareil de traitement cryptographique | |
| CN107636640A (zh) | 具有求反指示符的点积引擎 | |
| EP0692762B1 (fr) | Circuit logique de multiplication parallèle | |
| FR2489554A1 (fr) | Circuit de traitement numerique en arithmetique distribuee utilisant des multiplexeurs a l'entree d'une memoire | |
| EP0356153B1 (fr) | Procédé et appareil de division en base 2**n à sélection chevauchée de bits de quotient, et arrondissement et correction simultanés de quotient | |
| US20020026465A1 (en) | Parallel counter and a multiplication logic circuit | |
| FR2853424A1 (fr) | Architecture de multiplicateurs polynomial et naturel combines | |
| FR2662829A1 (fr) | Multiplicateur parallele utilisant un reseau de saut et un arbre de wallace modifie. | |
| FR2593620A1 (fr) | Circuit arithmetique et logique multifonction | |
| EP0568145A1 (fr) | Processeur neuronal muni de moyens pour calculer une norme ou une distance | |
| FR2648585A1 (fr) | Procede et dispositif pour la multiplication rapide de codes a complement a 2 dans un systeme de traitement de signal numerique | |
| EP0206892B1 (fr) | Procédé de traitement de signaux numérisés représentatifs d'une image origine | |
| EP1493078B8 (fr) | Procédé cryptographique protégé contre les attaques de type à canal caché | |
| CA2051559C (fr) | Generateur d'adresses pour la memoire de donnees d'un processeur | |
| AU630617B2 (en) | Improved floating point unit computation techniques | |
| FR2599526A1 (fr) | Additionneur mos et multiplicateur binaire mos comprenant au moins un tel additionneur | |
| Patronik | On reverse converters for arbitrary multi-moduli RNS | |
| EP0927928A1 (fr) | Procédé de production amélioré d'un paramètre JO associé à la mise en oeuvre d'opérations modulaires selon la méthode de Montgomery | |
| Scheunemann et al. | Optimizing Encoder and Decoder Blocks for a Power-Efficient Radix-4 Modified Booth Multiplier | |
| FR2666861A1 (fr) | Generateur d'adresses pour la memoire de donnees d'un processeur. | |
| FR2641097A1 (fr) | ||
| Soltani et al. | A Novel Three Value Logic for Computing Purposes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20081125 |