FR2700648A1 - Analog-to-digital converter of the sigma-delta type. - Google Patents
Analog-to-digital converter of the sigma-delta type. Download PDFInfo
- Publication number
- FR2700648A1 FR2700648A1 FR9300351A FR9300351A FR2700648A1 FR 2700648 A1 FR2700648 A1 FR 2700648A1 FR 9300351 A FR9300351 A FR 9300351A FR 9300351 A FR9300351 A FR 9300351A FR 2700648 A1 FR2700648 A1 FR 2700648A1
- Authority
- FR
- France
- Prior art keywords
- stage
- signal
- converter
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'invention concerne les convertisseurs du type SIGMA DELTA en bande de base comprenant deux étages en cascade. Elle consiste d'une part à appliquer le signal d'entrée (e1) de ce convertisseur en parallèle sur tous les sommateurs (501, 511, 521) du premier étage de la cascade, et d'autre part à utiliser dans le deuxième étage de la cascade un résonateur (522) au lieu d'un intégrateur. Elle permet de réduire le bruit dans la bande utile et de gagner au moins deux bits sur le signal utile.The invention relates to converters of the SIGMA DELTA type in baseband comprising two stages in cascade. It consists on the one hand in applying the input signal (e1) of this converter in parallel to all the summers (501, 511, 521) of the first stage of the cascade, and on the other hand to use in the second stage of the cascade a resonator (522) instead of an integrator. It makes it possible to reduce noise in the useful band and to gain at least two bits on the useful signal.
Description
CONVERTISSEUR ANALOGIQUE-NUMERIQUE DU TYPE C A
La présente invention se rapporte aux convertisseurs analogiques-numériques, qui permettent à partir d'un signal analogique d'obtenir un signal numérique représentant ce signal analogique. Ce signal numérique peut alors être traité de manière particulièrement puissante et efficace. L'invention est plus particulièrement utile dans les convertisseurs
A fonctionnant en bande de base. Elle permet en particulier de traiter les signaux acoustiques provenant de différentes sources.ANALOG-DIGITAL CONVERTER OF AC TYPE
The present invention relates to analog-to-digital converters, which allow from an analog signal to obtain a digital signal representing this analog signal. This digital signal can then be processed in a particularly powerful and efficient manner. The invention is particularly useful in converters
A functioning in baseband. In particular, it makes it possible to process the acoustic signals coming from different sources.
Le schéma de principe connu en lui-même d'un convertisseur A est représenté sur la figure 1. Un signal d'entrée e1 est appliqué à l'entrée + d'un soustracteur 101. La sortie de ce soustracteur 101 est appliquée à un intégrateur 102 dont la sortie est elle-même appliquée à un comparateur 103. La sortie de ce comparateur 103 est rebouclée sur l'entrée - du soustracteur 101 par l'intermédiaire d'un convertisseur numérique analogique 105, lui-même d'un type connu très simplifié. On obtient ainsi en sortie du comparateur 103 un signal numérique qui représente le signal el sur un bit.Ce signal 1 bit est appliqué à un dispositif de traitement numérique 104 qui simultanément transforme ce signal 1 bit en un signal n bits, n = 16 par exemple, et effectue un filtrage numérique qui permet de délivrer un signal numérique de sortie S, représentant sur 16 bits et avec un rapport signal bruit suffisamment faible le signal d'entrée el. The principle diagram known in itself of a converter A is shown in FIG. 1. An input signal e1 is applied to the input + of a subtractor 101. The output of this subtractor 101 is applied to a integrator 102 whose output is itself applied to a comparator 103. The output of this comparator 103 is looped back to the input - of the subtractor 101 via a digital analog converter 105, itself of a type known very simplified. Thus, at the output of the comparator 103, a digital signal is obtained which represents the signal e1 on a bit. This 1-bit signal is applied to a digital processing device 104 which simultaneously converts this 1-bit signal into an n-bit signal, n = 16 by for example, and performs a digital filtering which makes it possible to deliver a digital output signal S, representing on 16 bits and with a sufficiently low signal-to-noise ratio the input signal el.
On a représenté sur la figure 2 le diagramme fréquence/ amplitude correspondant au traitement des signaux dans le convertisseur de la figure 1. Le signal d'entrée el est représenté par la fréquence 201. Le signal de sortie 1 bit du comparateur 103 présente un spectre 202 fortement bruité. L'effet du filtre 104 est représenté par la fenêtre spectrale 203, qui permet d'éliminer le bruit haute fréquence du spectre 202 pour obtenir un signal de sortie comportant la raie 201 avec un bruit superposé d'amplitude raisonnable. FIG. 2 shows the frequency / amplitude diagram corresponding to the signal processing in the converter of FIG. 1. The input signal el is represented by the frequency 201. The 1-bit output signal of the comparator 103 has a spectrum 202 strongly noisy. The effect of the filter 104 is represented by the spectral window 203, which makes it possible to eliminate the high frequency noise of the spectrum 202 to obtain an output signal comprising the line 201 with a superimposed noise of reasonable amplitude.
Le convertisseur de la figure 1 est dit d'ordre 1 parce qu'il ne comporte qu'un seul étage d'intégration 102. Il est également connu de réaliser des modulateurs d'ordre supérieur comportant plusieurs étages d'intégration en cascade, mais ceci conduit rapidement à obtenir des systèmes instables. Cet inconvénient est toutefois limité dans le cas d'un convertisseur d'ordre 2, comme représenté sur la figure 3 dans une représentation qui utilise de manière connue le système de la transformée en Z. The converter of FIG. 1 is said to be of order 1 because it comprises only one integration stage 102. It is also known to produce higher order modulators comprising several stages of integration in cascade, but this quickly leads to unstable systems. This disadvantage, however, is limited in the case of a second-order converter, as shown in FIG. 3 in a representation that uses, in a known manner, the system of the Z-transform.
Le signal e (Z) est appliqué à l'entrée + d'un sommateur 301 dont la sortie est appliquée à un étage d'intégration 302 réalisant la fonction 11(1- z-1). La sortie de cet étage est appliquée à un amplificateur de correction 306 qui permet de régler le niveau de sortie à une valeur souhaitable pour l'appliquer à l'entrée + d'un deuxième étage de sommation 311 La sortie de ce deuxième étage de sommation est appliquée à l'entrée d'un deuxième étage d'intégration 312 réalisant lui la fonction Z-1/(1-Z-1). La sortie de cet étage 312 est alors appliquée à un comparateur 303 dont la sortie délivre le signal numérique 1 bit s (Z). Celui-ci est rebouclé sur les entrées - des sommateurs 301 et 311. The signal e (Z) is applied to the input + of an adder 301 whose output is applied to an integration stage 302 carrying out the function 11 (1- z-1). The output of this stage is applied to a correction amplifier 306 which makes it possible to set the output level to a desirable value to apply it to the input + of a second summation stage 311. The output of this second summation stage is applied to the input of a second integration stage 312 realizing it the function Z-1 / (1-Z-1). The output of this stage 312 is then applied to a comparator 303 whose output delivers the digital signal 1 bit s (Z). This one is looped back on the inputs - summers 301 and 311.
Le signal s (Z) est ensuite appliqué au circuit de filtrage 304 permettant d'obtenir le signal de sortie S sur le nombre de bits souhaités. The signal s (Z) is then applied to the filter circuit 304 to obtain the output signal S on the desired number of bits.
Une solution connue à ce problème de stabilité consiste à réaliser un modulateur d'ordre élevé, en adoptant une structure en cascade telle que celle représentée sur la figure 4, dans laquelle les étages d'intégration et de sommation ont été rassemblés dans des modules réalisant des traitements symbolisés par G (Z). A known solution to this stability problem consists in realizing a high order modulator, by adopting a cascade structure such as that represented in FIG. 4, in which the integration and summation stages have been assembled in modules realizing treatments symbolized by G (Z).
Dans une telle structure, le signal el est appliqué à un premier étage comportant un module 400 effectuant le traitement G1 (Z) pour délivrer un signal intermédiaire yl qui est appliqué à un comparateur 403 lequel délivre un signal 1 bit sl. Celui-ci est appliqué à un circuit de traitement numérique spécifique 407, qui effectue un traitement T1. Le signal SI est également appliqué en rétroaction à une deuxième entrée du module 400. In such a structure, the signal el is applied to a first stage comprising a module 400 performing the processing G1 (Z) to deliver an intermediate signal yl which is applied to a comparator 403 which delivers a signal 1 bit sl. This is applied to a specific digital processing circuit 407, which performs a T1 processing. The signal SI is also applied in feedback to a second input of the module 400.
En outre sl et yl sont appliqués à un circuit formant une combinaison linéaire de ces deux signaux, pour obtenir un signal e2 qui est appliqué à l'entrée du deuxième étage mis en cascade avec le premier. Ce deuxième étage comprend un module 410 effectuant un traitement G2 (Z) pour obtenir un signal y2 appliqué à un comparateur 413 qui délivre un signal s2. Ce signal s2 est appliqué à un dispositif de traitement numérique 417 qui effectue un traitement numérique T2. Le signal s2 est également appliqué en rétroaction à une entrée du module 410. In addition, sl and yl are applied to a circuit forming a linear combination of these two signals, to obtain a signal e2 which is applied to the input of the second stage cascaded with the first. This second stage comprises a module 410 performing a processing G2 (Z) to obtain a signal y2 applied to a comparator 413 which delivers a signal s2. This signal s2 is applied to a digital processing device 417 which performs digital processing T2. The signal s2 is also applied in feedback to an input of the module 410.
Les signaux s2 et y2 sont alors appliqués au troisième étage de la cascade, et ainsi de suite jusqu'au dernier étage de la cascade, qui reçoit un signal d'entrée en d'un circuit 486 qui effectue une combinaison linéaire sur les signaux sn-l et yn-l provenant de l'étage cascadé précédent. The signals s2 and y2 are then applied to the third stage of the cascade, and so on to the last stage of the cascade, which receives an input signal of a circuit 486 which performs a linear combination on the signals sn -l and yn-1 from the previous cascaded stage.
Ce dernier étage en cascade comprend donc un module 490 effectuant un traitement Gn (Z), un comparateur 493 et un module de traitement numérique 497 effectuant un traitement numérique Tn. This last stage in cascade therefore comprises a module 490 performing a processing Gn (Z), a comparator 493 and a digital processing module 497 performing a digital processing Tn.
Les signaux sortant des circuits de traitement numérique 407 à 497 sont additionnés ensemble dans un additionneur 408, dont le signal de sortie sur n bits est appliqué à un filtre numérique passe-bas 404 lequel délivre le signal de sortie S du convertisseur. The signals leaving the digital processing circuits 407 to 497 are summed together in an adder 408, whose n-bit output signal is applied to a digital low-pass filter 404 which outputs the output signal S of the converter.
Ce système permet donc d'obtenir un convertisseur d'ordre élevé stable, mais il oblige à avoir des traitements numériques T1 à Tn spécifiques de chaque étage. En outre les défauts sur les composants des étages analogiques entraînent des déformations importantes de la courbe de réponse, ce qui oblige à utiliser des composants de précision particulièrement sélectionnés et qui sont donc coûteux. This system therefore makes it possible to obtain a stable high order converter, but it requires having digital processing T1 to Tn specific to each stage. In addition, the defects on the components of the analog stages cause significant deformations of the response curve, which makes it necessary to use precision components that are particularly selected and that are therefore expensive.
Pour pallier ces inconvénients, I'invention propose un dispositif selon la revendication 1. To overcome these drawbacks, the invention proposes a device according to claim 1.
D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante faite en regard des figures annexées qui représentent:
- la figure 1, un convertisseur S A connu à un étage;
- la figure 2, la courbe de réponse de ce convertisseur;
- la figure 3, un convertisseur z A connu à deux étages en série
- la figure 4, un convertisseur z A connu à n étages en cascade;
- la figure 5, un convertisseur z A selon l'invention;
- la figure 6, la courbe de réponse de ce convertisseur; et
- la figure 7, un exemple de réalisation du circuit 522 de la figure 6.Other features and advantages of the invention will become clear in the following description with reference to the appended figures which represent:
- Figure 1, a SA converter known to a floor;
- Figure 2, the response curve of this converter;
FIG. 3, a known two-stage z A converter in series
- Figure 4, a converter z A known n cascade stages;
- Figure 5, a converter z A according to the invention;
- Figure 6, the response curve of this converter; and
FIG. 7, an exemplary embodiment of the circuit 522 of FIG. 6.
Le schéma de la figure 5 représente, avec la convention de calcul selon la transformée en Z, un convertisseur Ç A selon l'invention comportant deux étages en cascade; le premier étage étant lui-même du second ordre. The diagram of FIG. 5 represents, with the convention of calculation according to the transform in Z, a converter Ç A according to the invention comprising two stages in cascade; the first floor itself being of the second order.
Ce premier étage comprend, comme dans le convertisseur de la figure 3, un premier sommateur 501 en série avec un premier intégrateur 502, un normalisateur de correction 506 servant essentiellement à éviter la saturation des étages suivants, un deuxième sommateur 511, un deuxième intégrateur 512 et un premier comparateur 503. Toutefois, selon l'invention, le signal d'entrée el est appliqué directement sur l'entrée du comparateur 503 par l'intermédiaire d'un troisième sommateur 521 qui permet de l'additionner au signal de sortie du deuxième intégrateur 512. 11 est en outre appliqué aux entrées des sommateurs 501 et 511.Ceci permet d'obtenir une transmittance de l'ensemble vis-à-vis du signal utile égale à 1. De ce fait on peut considérer que l'entrée du convertisseur se situe juste avant celle du comparateur, et que donc le réseau de réaction comprenant les intégrateurs ne traite que le bruit de quantification. En conséquence il n'y a plus de retard entre l'entrée et la sortie. This first stage comprises, as in the converter of FIG. 3, a first adder 501 in series with a first integrator 502, a correction standardizer 506 serving essentially to avoid the saturation of the following stages, a second adder 511, a second integrator 512 and a first comparator 503. However, according to the invention, the input signal el is applied directly to the input of the comparator 503 via a third adder 521 which makes it possible to add it to the output signal of the second integrator 512. 11 is furthermore applied to the inputs of the summers 501 and 511.This makes it possible to obtain a transmittance of the assembly with respect to the useful signal equal to 1. Thus, it can be considered that the input of the converter is just before that of the comparator, and that therefore the reaction network including the integrators only deals with the quantization noise. As a result, there is no longer a delay between entry and exit.
Le convertisseur comprend en outre un deuxième étage en cascade formé d'un cinquième sommateur 551 en série avec un troisième intégrateur 522 puis un sixième sommateur 561 et un deuxième comparateur 513. The converter further comprises a cascaded second stage formed of a fifth summator 551 in series with a third integrator 522 and a sixth summator 561 and a second comparator 513.
Le signal d'entrée e2 de ce deuxième étage en cascade est obtenu à partir de la sommation, dans un quatrième sommateur 541, des signaux d'entrée et de sortie du premier comparateur 503. Le signal d'entrée ainsi obtenu est appliqué comme pour le premier étage, simultanément sur les entrées des sommateurs 551 et 561. The input signal e2 of this second cascaded stage is obtained from the summation, in a fourth summer 541, of the input and output signals of the first comparator 503. The input signal thus obtained is applied as for the first stage, simultaneously on the inputs of the summers 551 and 561.
Les premier et deuxième intégrateurs 502 et 512 réalisent une intégration classique représentée par la fonction z-1/(1-Z-1). The first and second integrators 502 and 512 perform a conventional integration represented by the function z-1 / (1-Z-1).
Le circuit 522 du deuxième étage réalise une fonction de résonateur caractérisée par la formule.
avec p = 2 cos (2 Il FO/FE).
où F0 est une fréquence dans la bande du filtre et FE la fréquence d'échantillonnage.with p = 2 cos (2 Il FO / FE).
where F0 is a frequency in the filter band and FE is the sampling frequency.
On obtient ainsi sur la sortie de deux étages en cascade respectivement les signaux de sortie 1 bit sl et s2. Thus, on the output of two cascade stages, respectively, the output signals 1 bit s1 and s2 are obtained.
Dans ces conditions, le traitement numérique qu'il faut appliquer aux signaux s1 et s2 avant d'en faire la sommation se résume pour le premier de ceux-ci à une simple multiplication par 1 c'est-à-dire à une sortie directe sans traitement particulier. Pour les besoins de l'explication cette sortie directe a été représentée sur la figure par un multiplicateur 507 qui effectue l'opération xl. Under these conditions, the digital processing that must be applied to the signals s1 and s2 before summing is summarized for the first of these to a simple multiplication by 1 that is to say a direct output without special treatment. For purposes of explanation this direct output has been shown in the figure by a multiplier 507 which performs the operation x1.
Le signal s2 par contre subit un traitement numérique dans un circuit 517 qui réalise l'opération représentée par la formule
où C est le coefficient multiplicateur obtenu par le circuit 506. where C is the multiplying coefficient obtained by the circuit 506.
Ce traitement est indépendant de la fonction 522. Il ne dépend que du premier étage. This treatment is independent of function 522. It depends only on the first stage.
Les signaux en sortie de ces circuits de traitement 507 et 517 sont additionnés dans un additionneur 508, puis filtrés de la manière habituelle dans un filtre passe-bas 504 qui délivre le signal de sortie S. The signals at the output of these processing circuits 507 and 517 are added in an adder 508 and then filtered in the usual manner in a low-pass filter 504 which delivers the output signal S.
Selon l'invention, le circuit 522 au lieu d'être un intégrateur comme les circuits 502 et 512, est un résonateur centré sur une fréquence FO Ce résonateur réalise la fonction qui est représentée par la formule (1). According to the invention, the circuit 522 instead of being an integrator like the circuits 502 and 512, is a resonator centered on a frequency FO This resonator performs the function which is represented by the formula (1).
L'influence du résonateur sur la courbe de réponse du convertisseur est représentée sur le diagramme de la figure 6, qui est à comparer à celui de la figure 2. The influence of the resonator on the response curve of the converter is shown in the diagram of FIG. 6, which is to be compared with that of FIG. 2.
L'influence du premier étage avec les intégrateurs correspond à la courbe 602 dont on voit qu'une partie est représentée en pointillés. The influence of the first stage with the integrators corresponds to the curve 602 of which we see that a part is represented in dotted lines.
L'influence du résonateur du deuxième étage correspond à la courbe 604 centrée sur la fréquence F0. L'influence de ce résonateur décale alors la courbe 602 à partir de la fréquence F0 en lui faisant subir un déplacement vers le bas pour obtenir la courbe 612. La courbe 601 représente par exemple le spectre du signal d'entrée.The influence of the resonator of the second stage corresponds to the curve 604 centered on the frequency F0. The influence of this resonator then shifts the curve 602 from the frequency F0 by causing it to move downwards to obtain the curve 612. The curve 601 represents for example the spectrum of the input signal.
Le filtre de sortie dont le gabarit est représenté par 603 permet comme précédemment d'éliminer les fréquences hautes du bruit, mais on voit que du fait de cette translation de la courbe 602 sur la courbe 612 la partie résiduelle du bruit contenu dans le gabarit du filtre 603 est bien inférieure à celle qui serait restée si l'on n'avait que la courbe 602. The output filter whose template is represented by 603 makes it possible, as above, to eliminate the high frequencies of the noise, but it can be seen that, due to this translation of the curve 602 on the curve 612, the residual part of the noise contained in the template of the noise filter 603 is much lower than what would have remained if one had only curve 602.
L'analyse mathématique de ce convertisseur montre que par rapport aux structures classiques on obtient les avantages suivants:
- la transmittance vis-à-vis du signal utile est égale à 1,
- la transmittance vis-à-vis du bruit possède un zéro double à la fréquence zéro et deux zéros complexes conjugués à la fréquence F0, ce qui permet justement d'élargir la bande passante comme expliqué plus haut.The mathematical analysis of this converter shows that compared to conventional structures, the following advantages are obtained:
the transmittance with respect to the useful signal is equal to 1,
the transmittance with respect to the noise has a double zero at the zero frequency and two complex zeros conjugated to the frequency F0, which makes it possible precisely to widen the bandwidth as explained above.
- Le traitement numérique spécifique à chaque étage du convertisseur est moins complexe, puisque la sortie du premier étage est transmise directement au sommateur 508 et que le traitement numérique est en outre indépendant de la position du zéro situé en F0. - The specific digital processing at each stage of the converter is less complex, since the output of the first stage is transmitted directly to the summator 508 and the digital processing is further independent of the zero position located in F0.
A titre de variante, on pourrait utiliser pour l'intégrateur 502 un mode de réalisation dans lequel on réaliserait la fonction 1/(1-Z-1) comme dans l'étage 302 de la figure 3. A ce moment, là il faudrait utiliser pour réaliser le traitement numérique spécifique du deuxième étage un circuit 517 qui réalise la fonction représentée par la formule
Dans cette formule C est le coefficient multiplicateur obtenu par le circuit 506
Cette variante, permet de simplifier légèrement le traitement numérique ainsi que la construction d'ensemble. Toutefois on observe que dans cette variante le convertisseur sature légèrement plus vite que dans le premier mode de réalisation, ce qui ne présente pas de réels problèmes pratiques.In this formula C is the multiplier coefficient obtained by the circuit 506
This variant makes it possible to simplify slightly the digital processing as well as the overall construction. However it is observed that in this variant the converter saturates slightly faster than in the first embodiment, which does not present real practical problems.
Le problème qui se pose par contre réside dans la réalisation du second étage du convertisseur en utilisant les technologies nouvelles telles que par exemple les capacités commutées ou les miroirs dynamiques de courant. En effet, ces technologies permettent de réaliser de très bons intégrateurs, mais présentent des difficultés pour obtenir des coefficients non entiers avec une bonne précision. Dans ces conditions, I'invention propose également de réaliser ce résonateur à partir d'intégrateurs en utilisant un schéma tel que celui de la figure 7. The problem that arises is the realization of the second stage of the converter using new technologies such as switched capacitors or dynamic current mirrors. Indeed, these technologies make it possible to make very good integrators, but have difficulties to obtain non-integer coefficients with good accuracy. Under these conditions, the invention also proposes making this resonator from integrators using a scheme such as that of FIG. 7.
Dans ce schéma, le signal d'entrée du résonateur, arrivant donc du sommateur 551 de la figure 5, est appliqué à un sommateur 701 dont la sortie est reliée à un circuit intégrateur 702 qui réalise la fonction -11(1-Z-1). In this diagram, the input signal of the resonator, therefore arriving from the adder 551 of FIG. 5, is applied to an adder 701 whose output is connected to an integrator circuit 702 which performs the function -11 (1-Z-1 ).
La sortie de ce premier intégrateur est appliquée sur un circuit 703 qui réalise une multiplication par un coefficient y = 1- p/2. The output of this first integrator is applied to a circuit 703 which multiplies by a coefficient y = 1- p / 2.
Comme p est égal à 2 cos 2 llF0, on a y = 2sin2(ll FO/FE). Since p is equal to 2 cos 2 11F0, y = 2sin2 (11 FO / FE).
La sortie du circuit 703 est appliquée à un deuxième sommateur 704 dont la sortie est appliquée à un deuxième intégrateur 705 réalisant la fonction Z-1!(I-Z-1). La deuxième entrée du sommateur 704 reçoit également le signal d'entrée appliqué au premier sommateur 701. The output of the circuit 703 is applied to a second adder 704 whose output is applied to a second integrator 705 performing the Z-1 function (I-Z-1). The second input of the summator 704 also receives the input signal applied to the first summator 701.
La sortie de ce deuxième intégrateur est la sortie du résonateur, qui est donc appliquée sur l'entrée du sommateur 561 de la figure 5. The output of this second integrator is the output of the resonator, which is therefore applied to the input of the adder 561 of FIG.
Cette sortie est en outre appliquée en rétroaction sur la deuxième entrée du sommateur 701 après multiplication par 2 dans un circuit 706. This output is further applied in feedback to the second input of the adder 701 after multiplication by 2 in a circuit 706.
Les problèmes qui peuvent éventuellement se poser dans la réalisation de ce convertisseur concernent essentiellement le coefficient C appliqué dans le circuit 506 et le coefficient y appliqué dans le circuit 703. The problems that may arise in the realization of this converter essentially concern the coefficient C applied in the circuit 506 and the coefficient y applied in the circuit 703.
Le coefficient C, qui sert à éviter la saturation dans le premier étage, ne présente pas une valeur critique. Il est seulement nécessaire qu'il soit appairé avec soin avec le même coefficient C utilisé dans la fonction de traitement numérique réalisée par le circuit 517. Cet appairage doit être meilleur que 1 % si on ne veut pas augmenter trop le rapport signalibruit. The coefficient C, which serves to avoid saturation in the first stage, does not have a critical value. It only needs to be carefully paired with the same coefficient C used in the digital processing function performed by the circuit 517. This pairing must be better than 1% if we do not want to increase the signal-to-noise ratio too much.
Dans ces conditions le plus pratique est d'utiliser une valeur qui permette de n'avoir que des coefficients entiers dans le deuxième intégrateur, parce que l'on sait réaliser ces coefficients entiers à mieux que 1 %. On prendra par exemple C = 0,5, ce qui entraîne des coefficients dans le deuxième intégrateur égaux à 1 ou 2.In these conditions the most practical is to use a value that allows to have only integer coefficients in the second integrator, because we know how to realize these integer coefficients to better than 1%. For example, C = 0.5, which results in coefficients in the second integrator equal to 1 or 2.
En ce qui concerne le coefficient y, qui détermine la fréquence centrale du résonateur, sa valeur est très faible, par exemple de l'ordre de 0,01. On ne sait pas réaliser avec précision une telle valeur, mais cela présente peu d'importance. En effet, ce coefficient y n'apparaît pas dans le traitement numérique et donc il n'y a pas de besoins d'appariement. En outre, comme il ne joue que sur la position du 0 de la fonction de bruit en racine carrée, une erreur relative de par exemple 10 % entraîne seulement une erreur de 5 % sur la position de la fréquence centrale. Une telle erreur ne joue pas sur la transmittance et donc sur la distorsion, et a un effet faible sur la puissance de bruit. Regarding the coefficient y, which determines the central frequency of the resonator, its value is very low, for example of the order of 0.01. It is not known how to accurately achieve such a value, but it is of little importance. Indeed, this coefficient does not appear in digital processing and therefore there are no matching needs. Furthermore, since it only plays on the 0 position of the square root noise function, a relative error of for example 10% only results in a 5% error in the center frequency position. Such an error does not affect the transmittance and thus the distortion, and has a small effect on the noise power.
En conclusion, ce type de convertisseur Ç A à large bande permet de gagner sur le facteur de bruit par rapport aux convertisseurs connus ce qui permet d'obtenir une résolution supérieure en nombre de bits sur le signal utile. Le gain théorique est d'au moins 2 bits significatifs par rapport à un convertisseur classique utilisant un quadruple intégrateur et ceci au prix de modifications de schémas de câblage, et donc de coût de réalisation, très faibles. Si l'on se place au niveau de performances identiques, on pourra alors gagner sur le rapport de suréchantillonnage. En outre, en prenant les précautions vues plus haut sur le choix des paramètres, le convertisseur sera peu sensible aux tolérances sur les composants destinés à réaliser les étages analogiques. In conclusion, this type of broadband converter ΔA makes it possible to gain on the noise factor with respect to known converters, which makes it possible to obtain a higher resolution in number of bits on the useful signal. The theoretical gain is at least 2 significant bits compared to a conventional converter using a quadruple integrator and this at the cost of modifications of wiring diagrams, and therefore cost of implementation, very low. If one places oneself at the level of identical performances, one can then gain on the ratio of oversampling. In addition, taking the precautions seen above on the choice of parameters, the converter will be insensitive to the tolerances on the components intended to achieve the analog stages.
Claims (4)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9300351A FR2700648B1 (en) | 1993-01-15 | 1993-01-15 | Analog-digital converter of the sigma-delta type. |
| PCT/FR1994/000022 WO1994016501A1 (en) | 1993-01-15 | 1994-01-07 | Sigma-delta type analogue-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9300351A FR2700648B1 (en) | 1993-01-15 | 1993-01-15 | Analog-digital converter of the sigma-delta type. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2700648A1 true FR2700648A1 (en) | 1994-07-22 |
| FR2700648B1 FR2700648B1 (en) | 1995-02-17 |
Family
ID=9443063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9300351A Expired - Fee Related FR2700648B1 (en) | 1993-01-15 | 1993-01-15 | Analog-digital converter of the sigma-delta type. |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2700648B1 (en) |
| WO (1) | WO1994016501A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011863A1 (en) * | 1990-01-31 | 1991-08-08 | Analog Devices, Inc. | Sigma delta modulator |
-
1993
- 1993-01-15 FR FR9300351A patent/FR2700648B1/en not_active Expired - Fee Related
-
1994
- 1994-01-07 WO PCT/FR1994/000022 patent/WO1994016501A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011863A1 (en) * | 1990-01-31 | 1991-08-08 | Analog Devices, Inc. | Sigma delta modulator |
Non-Patent Citations (1)
| Title |
|---|
| 1991 IEEE International Symposium on Circuits and Systems, 11 - 14 June 1991, IEEE New York US, Vol 3 of 5, pages 1645 1648; LI PING: " Oversampling Analog/ Digital Converters with Finite Zeros in Noise Shaping Functions" * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1994016501A1 (en) | 1994-07-21 |
| FR2700648B1 (en) | 1995-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8953813B2 (en) | Reduced delay digital active noise cancellation | |
| EP1646147B1 (en) | Analog filter for time discrete signals based on passive components | |
| EP0104988A1 (en) | Double integration delta-sigma encoder and use of this encoder in a PCM transmission path and in the measuring of DC voltages | |
| CA2420364A1 (en) | Continuous-time and minimal phase variation integration filter, sigma delta modulator, band pass using such a filter | |
| FR2956538A1 (en) | CONTINUOUS-TIME DIGITAL / CONVERTER CONVERTER | |
| FR2765419A1 (en) | DEVICE FOR GENERATING ANALOG SIGNALS FROM ANALOG-TO-DIGITAL CONVERTERS, PARTICULARLY FOR DIRECT DIGITAL SYNTHESIS | |
| EP0847626B1 (en) | Digital processing device for an analog signal to be restored in analog form | |
| JP4514881B2 (en) | Noise attenuation circuit and method in data converter | |
| FR2743960A1 (en) | High resolution digital=analog converter for quartz oscillator tuning | |
| WO2009153450A2 (en) | D-class digital amplifier including a noise reducer | |
| CA2276850C (en) | Digital signal synthesizer | |
| FR3105897A1 (en) | Analog-to-digital conversion device comprising two cascaded analog-to-digital conversion stages with successive approximation register and noise shaping, and associated electronic sensor | |
| JP3463513B2 (en) | AD converter | |
| JPS63138570A (en) | Signal recording device | |
| FR2700648A1 (en) | Analog-to-digital converter of the sigma-delta type. | |
| FR2706703A1 (en) | Sigma-delta analogue/digital converter stabilized by chopping | |
| EP1156586B1 (en) | Pipelined analogue-to-digital converter with noise-shaping | |
| EP1077530B1 (en) | Method and arrangement for the conversion of an analogue signal into a digital signal with automatic gain control | |
| FR2911455A1 (en) | Digital input signal processing method for digital delta-sigma modulator, involves generating filtered signal according to redundant arithmetic coding, generating output signal sampled on bits, and anticipating generation of output signal | |
| EP0620641A1 (en) | Signal processing device using a plurality of different filters, in particular for coding of audiofrequency voice signals | |
| EP3276834B1 (en) | Sigma-delta modulator with multiple noise-shaping stages | |
| EP0748536A1 (en) | HIGH LEVEL TYPE $m(S)$g(D) ANALOG-TO-DIGITAL CONVERTER | |
| FR2999836A1 (en) | Method for conversion of digital signal into analog signal by pulse width modulation, involves generating binary digital by generation of periods, and providing clock signals for specific width of N-bits corresponding to set of clock ticks | |
| FR2915036A1 (en) | SIGNAL MODULATION DEVICE IN THREE - LEVEL PULSE WIDTHS AND DIGITAL AMPLIFIER USING SUCH A DEVICE. | |
| EP4155835A1 (en) | Digital time converter and phase locking loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |