FR2689343A1 - Convertisseur analogique-numérique prédictif à action directe. - Google Patents

Abstract

L'invention concerne les convertisseurs analogique-numérique prédictifs. Un convertisseur analogique-numérique à prédiction linéaire fonctionne entièrement dans un mode d'action directe pour étendre sa dynamique, augmenter sa vitesse de fonctionnement, parvenir à un fonctionnement stable et éviter la nécessité de circuits échantillonneurs-bloqueurs. Un premier quantificateur (Qc) convertit un signal analogique d'entrée en un format numérique, tandis qu'un prédicteur de signal (32) prédit une valeur suivante du signal d'entrée. Après reconversion en format analogique, le signal prédit est comparé avec la valeur suivante réelle du signal d'entrée, pour produire un signal d'erreur qui est converti en un format numérique par un second quantificateur (Qf). Le signal prédit numérique est transmis dans un mode d'action directe et il est combiné avec le signal d'erreur numérique pour produire un signal de sortie numérique de haute précision. Application aux convertisseurs à très haute résolution.

Description

La présente invention concerne des convertis-

seurs analogique-numérique (CAN), et elle concerne plus particulièrement des CAN qui comportent une fonction prédictive par laquelle une valeur de signal d'entrée prédite est comparée avec le signal d'entrée réel pour produire un signal d'erreur, et le signal d'erreur est combiné avec la valeur prédite pour produire un signal de sortie.

Les convertisseurs analogique-numérique conver-

tissent en mots numériques des quantités analogiques telles qu'une tension ou un courant On a réalisé de nombreux types différents de structures de CAN; ce sujet est traité de façon générale dans l'ouvrage de Grebene, Bipolar and MOS Analog Integrated Circuit Design, John Wiley & Sons, chapitre 15, pages 825-879 ( 1984) Les deux structures les plus pertinentes en ce qui concerne la présente invention sont un convertisseur à sous-gamme et à

passes multiples utilisant un ou deux circuits échantil-

lonneurs-bloqueurs et le codeur prédictif linéaire à

modulation par impulsions et codage de type différentiel.

Un CAN à passes multiples utilisant un circuit échantillonneur-bloqueur est décrit dans la communication de Harris, "A Wide Dynamic Range A-to-D Converter Using a Band Limited Predictor-Corrector DPCM Algorithm", IEEE

Inter Conf on Comm, 8-10 juin 1987, et un circuit simi-

laire est représenté sur la figure 1 de la présente demande Un signal d'entrée analogique est appliqué à un

circuit échantillonneur-bloqueur 2 qui obtient des échan-

tillons analogiques périodiques du signal d'entrée Chaque

échantillon est appliqué à un quantificateur Qi qui appli-

que une version numérisée grossière de l'échantillon à la fois à un convertisseur numérique-analogique (CNA) 4 et à

une jonction de sommation de sortie 6 Le CNA 4 reconver-

tit l'échantillon en un format analogique et il l'applique

à une autre jonction de sommation 8.

L'échantillon de signal d'entrée provenant du circuit échantillonneurbloqueur 2 est également transmis

à la jonction de sommation 8, de préférence par l'intermé-

diaire d'un second circuit échantillonneur-bloqueur 10 Ce second échantillonneur-bloqueur permet d'accélérer le fonctionnement du système par l'utilisation d'une horloge biphase pour les deux échantillonneursbloqueurs, mais il n'est en général pas essentiel Le signal de sortie du CNA est soustrait du signal d'entrée échantillonné dans la

jonction de sommation 8, pour donner un signal qui repré-

sente les erreurs de conversion combinées du quantifica-

teur Qi et du CNA 4 (on suppose généralement que le CNA a une erreur égale à zéro) Ce signal d'erreur est ensuite augmenté d'un facteur égal à A dans un amplificateur A, pour l'amener dans la gamme de pleine échelle d'un second quantificateur Q 2, qui est de façon caractéristique d'environ 1-2 volts crête à crête Après quantification par Q 2, le signal d'erreur numérique amplifié est réduit par un facteur de A dans un diviseur numérique 12, pour donner un signal d'erreur numérique en vraie grandeur La jonction de sommation de sortie 6 combine l'échantillon d'entrée numérisé de façon grossière qui provient de Qi, avec le signal qui provient du diviseur numérique par A,

qui représente l'erreur associée au signal grossier prove-

nant de Q 1, de façon que le signal numérique de sortie

résultant sur la ligne de sortie 14 soit une représenta-

tion plus exacte du signal analogique d'entrée que celle que l'on obtiendrait en quantifiant simplement le signal d'entrée. Bien que le circuit de la figure 1 procure une bonne précision de conversion, il exige une linéarité extrême dans les circuits échantillonneurs-bloqueurs et dans le CNA, et une séquence temporelle complexe pour garantir que les signaux d'entrée qui sont appliqués aux jonctions de sommation 6 et 8 représentent le même

échantillon Le fait que les circuits échantillonneurs-

bloqueurs soient par nature des circuits de commutation, impose également une restriction sévère sur l'amplitude et la fréquence du signal d'entrée, qui est nécessaire pour éviter l'introduction de composantes de distorsion inacceptables Des CAN à deux passes fonctionnant en bande

vidéo, ayant cette structure, exigent de façon caractéris-

tique deux échantillonneurs-bloqueurs.

La figure 2 représente un CAN à modulation par

impulsions et codage de type différentiel avec rétroac-

tion, qui utilise une fonction de prédicteur pour donner

une dynamique étendue à un CAN classique On peut commo-

dément décrire le circuit en commençant à la ligne de -

sortie 16, qui achemine le signal de sortie numérique du circuit Le signal de sortie est actualisé périodiquement à la fréquence d'échantillonnage de la fonction de CAN, et

chaque signal de sortie est également appliqué à un cir-

cuit prédicteur 18 qui prédit la valeur du signal d'entrée

périodique suivant, sur la base des valeurs des échantil-

lons de signal de sortie les plus récents La valeur de signal prédite, en format numérique, est appliquée à une jonction de sommation de sortie 20 et également à un CNA 22 Le signal de sortie du CNA, qui représente la valeur prédite du signal suivant en format analogique, est comparé avec le signal analogique d'entrée réel dans une

jonction de sommation 24, et la valeur prédite est sous-

traite de la valeur réelle pour donner un signal d'erreur analogique Le signal d'erreur est amplifié par un facteur A dans un amplificateur A 2, pour amener l'erreur dans la gamme de pleine échelle de Q 3, il est converti en format numérique dans le quantificateur Q 3, et il est réduit par un facteur de A dans un diviseur numérique 26, pour

compenser l'amplification de A 2 Le signal d'erreur numé-

rique résultant à la sortie du diviseur 26 est combiné dans la jonction de sommation de sortie 20 avec le signal numérique prédit provenant du prédicteur 18, pour produire

le signal de sortie final du convertisseur.

Bien que le circuit de la figure 2 évite l'utilisation de circuits échantillonneurs-bloqueurs avec leurs limitations de dynamique associées, et utilise également un seul quantificateur, par opposition aux deux quantificateurs dans le circuit de la figure 1, il a effectivement des inconvénients importants Si l'entrée est attaquée par un signal excessif, par rapport à la capacité de pleine échelle du CNA, une erreur élevée apparaît dans le signal de sortie du CNA Cette erreur

comprend des composantes de fréquence élevée qui sont au-

delà des largeurs de bande d'entrée prévue du prédicteur.

A l'extérieur de ces largeurs de bande, une amplification élevée se produit et se renforce dans une boucle de réaction positive, faisant apparaître finalement une oscillation en sortie, entre les niveaux des lignes de

tensions d'alimentation positive et négative Une instabi-

lité similaire peut résulter de signaux de fréquence élevée qui entrent dans le circuit à partir d'autres sources, comme des erreurs de quantification extrêmes et

des pointes de bruit En plus d'une possibilité de détec-

tion d'une condition de fonctionnement instable, le système doit avoir une possibilité de restauration une fois que l'instabilité a été détectée Le temps nécessaire

pour la restauration peut être au-delà des limites admis-

sibles du système global dans lequel le CAN est connecté,

comme certains systèmes de radar.

Des CAN qui comprennent à la fois un circuit prédicteur et une fonction d'échantillonnage-blocage sont décrits dans le brevet des E U A N O 4 792 787, délivré à Speiser et al, dans l'article précité de Harris, et dans

l'article de McKnight et al, "Developments in the Techni-

ques for Enhancing the Dynamic Range of Analog to Digital Converters", PROC ICASSP, 1988 Ces circuits effectuent

un échantillonnage-blocage sur un signal d'erreur analo-

gique, au lieu de l'effectuer directement sur le signal analogique d'entrée, et ils évitent donc une grande partie des limitations de dynamique qui sont associées à la figure 1 Cependant, ils peuvent toujours devenir insta- bles si l'entrée est attaquée par un signal excessif ou si

le signal d'entrée varie trop rapidement.

La présente invention vise à procurer un CNA ayant une dynamique extrêmement élevée, de 16 bits ou plus, qui soit réalisable dans la bande vidéo, qui évite

également l'utilisation de circuits échantillonneurs-

bloqueurs et leurs exigences associées de linéarité très élevée, et qui utilise une architecture entièrement à action directe, qui évite les problèmes de déstabilisation

de CAN antérieurs qui comprennent des circuits prédic-

teurs. Pour atteindre ces buts, un CAN à action directe comporte des circuits qui produisent à la fois des signaux de prédiction numérique et analogique qui représentent une

valeur suivante prédite d'un signal analogique d'entrée.

Un signal d'erreur numérique qui est élaboré représente la

différence entre la valeur du signal de prédiction analo-

gique et la valeur suivante réelle du signal analogique d'entrée Le signal de prédiction numérique est transmis par un chemin d'action directe et il est combiné avec le signal d'erreur numérique pour donner un signal de sortie numérique qui correspond étroitement au signal d'entrée analogique Aucun circuit échantillonneur-bloqueur n'est employé, et la nature d'action directe du circuit évite toute instabilité liée à la rétroaction Le fonctionnement en mode d'action directe permet également de réaliser une conversion de données plus rapide qu'avec des systèmes à rétroaction, par la combinaison de fonctions en un mode pipeline. Dans un mode de réalisation préféré, les signaux de prédiction numérique et analogique sont produits par un

premier quantificateur qui est connecté de façon à quanti-

fier périodiquement le signal analogique d'entrée, par un circuit prédicteur qui produit le signal de prédiction numérique à partir du signal de sortie du quantificateur,

et par un CNA qui produit le signal de prédiction analo-

gique à partir du signal de prédiction numérique Un signal d'erreur analogique représentant la différence entre les valeurs suivantes réelle et prédite du signal

d'entrée est obtenu en premier, et un second quantifica-

teur convertit le signal pour donner le signal d'erreur numérique désiré Les conditions temporelles des premier et second quantificateurs et des opérations de prédiction sont synchronisées, de façon que les signaux corrects soient comparés mutuellement pour obtenir le signal d'erreur, et de façon que le signal d'erreur quantifié soit combiné avec le signal de prédiction numérique correct Des moyens d'enregistrement de signal numérique sont également intercalés entre le prédicteur et le

circuit de combinaison de signal de sortie, pour enregis-

trer le signal prédit numérique et pour le présenter au

circuit de combinaison au moment approprié.

Comme avec des circuits antérieurs, le signal d'erreur analogique est amplifié avant la quantification,

pour bénéficier de la totalité de la plage de fonctionne-

ment du quantificateur, et il est ensuite réduit après quantification Conformément à l'invention, le signal de sortie réduit est ajusté pour compenser des discordances entre les processus d'amplification et de réduction, et un réglage de décalage est également appliqué au circuit de combinaison de signal de sortie pour compenser des

décalages dans le signal d'erreur quantifié.

Le CAN résultant peut avoir une dynamique extrêmement élevée, supérieure à 16 bits, et il évite les

problèmes qui sont associés aux circuits antérieurs.

D'autres caractéristiques et avantages de l'in-

vention seront mieux compris à la lecture de la descrip-

tion qui va suivre d'un mode de réalisation, et en se référant aux dessins annexés, dans lesquels: les figures 1 et 2 sont des schémas synoptiques de circuits CAN antérieurs respectifs;

la figure 3 est un schéma synoptique d'un cir-

cuit CAN conforme à l'invention; et la figure 4 est un diagramme séquentiel relatif

au circuit de la figure 3.

La figure 3 montre un schéma synoptique d'un CAN prédictif linéaire à dynamique étendue, fonctionnant entièrement en mode d'action directe, qui est réalisé conformément à l'invention Un signal analogique d'entrée présent sur une ligne d'entrée 28 est appliqué à la fois à un quantificateur analogique-numérique grossier Qc et à

une jonction de sommation 30 On peut utiliser de nombreu-

ses structures différentes pour le quantificateur Qc, parmi lesquelles un CAN global tel que celui qui est représenté sur la figure 3 Les critères essentiels sont

que le quantificateur doit avoir un nombre de bits appro-

prié pour le niveau de précision désiré, et que le retard qu'il communique à un signal qui est converti sous un

format analogique doit être compris dans une plage accep-

table; ces deux facteurs sont envisagés ci-dessous.

Le signal de sortie numérisé du quantificateur Qc est appliqué à un circuit prédicteur 32 qui prédit la valeur de l'échantillon suivant, sur la base des valeurs des quelques échantillons les plus récents qui ont été acquis par le numériseur On peut utiliser dans ce but de

nombreux types différents de prédicteurs linéaires numé-

riques, mais le dispositif est réalisé le plus aisément

avec une structure transversale La théorie et les techni-

ques de conception pour déterminer les coefficients du prédicteur de type transversal sont bien connues, et varient avec les conditions du signal d'entrée On peut trouver un exemple dans l'article de McKnight, supra, pour des valeurs données de la cadence de suréchantillonnage, du nombre de prises, de la fréquence du signal d'entrée et des niveaux de quantification de données d'entrée du prédicteur Le filtre à réponse impulsionnelle finie (ou FIR) programmable du type PDSP 16256, de GEC Plessey Company, qui comprend jusqu'à 128 prises et qui a une

cadence de données maximale d'environ 3 M Hz, est un dispo-

sitif approprié pour la fonction de prédicteur Le proces-

seur de signal numérique (DSP) TMS 320 de Texas Instru-

ments Corp, qui peut être programmé pour accomplir une

fonction de prédiction, est un autre choix approprié.

Le signal de sortie du prédicteur 32 est appli-

qué à la fois à un CNA 34 et à un registre de retard numé-

rique 36 fonctionnant sous la dépendance d'une horloge Le CNA doit être d'un type n'utilisant pas d'horloge et il

doit avoir un retard minimal Le convertisseur numérique-

analogique PMI DAC 312 de la firme Analog Devices, Inc. est l'un des différents types de convertisseur que l'on peut utiliser Le registre 36 peut avoir n'importe quelle architecture de retard numérique, mais il est réalisé le

plus efficacement avec un groupe de bascules maître-

esclave; la taille du groupe dépend de la taille de mot du

signal qui est reçu à partir du prédicteur 32.

Le signal de sortie analogique du CNA 34 est soustrait du signal d'entrée analogique dans la jonction de sommation 30, et la différence est appliquée à un amplificateur 38 qui multiplie ce signal reçu par un facteur d'amplification A La topologie de l'amplificateur dépend du mode, c'est-à-dire le mode de courant ou le mode

de tension, des signaux qui sont reçus et émis Les fonc-

tions de la jonction de sommation 30 et de l'amplificateur 38 peuvent être combinées dans un seul amplificateur différentiel Le signal analogique amplifié est ensuite converti en un format numérique par un quantificateur fin

Qf, qui peut être identique au quantificateur grossier Qc.

Le convertisseur parallèle à 8 bits de Sony Corporation

convient pour les deux quantificateurs.

Le signal de sortie numérique du quantificateur Qf est divisé par un facteur A dans un circuit diviseur numérique 40 Bien que l'on puisse utiliser de nombreux circuits diviseurs différents, le diviseur 40 est réalisé le plus efficacement sous la forme d'un simple dispositif de décalage de bit câblé si l'amplificateur 38 est un dispositif basé sur une puissance de deux, c'est-à-dire si k

l'on a A= 2, en désignant par k un nombre entier L'inven-

tion n'est cependant pas limitée au cas o l'amplificateur

38 est un dispositif basé sur une puissance de deux.

Un multiplieur de réglage de gain numérique 42 est incorporé pour régler le signal de sortie du diviseur numérique 40, pour tenir compte de discordances entre l'amplificateur 38 et le diviseur 40 Bien que ces

derniers dispositifs multiplient et divisent respective-

ment par le même facteur A, l'amplificateur 38 est un dispositif analogique et il aura donc une erreur, tandis que le diviseur 40 est un dispositif numérique et peut

être réalisé de façon à être dépourvu d'erreur Un dispo-

sitif de réglage de gain 44, décrit ci-dessous, applique

un facteur de réglage approprié au multiplieur 42.

Une jonction de sommation numérique de sortie 46

reçoit et additionne ensemble les signaux de sortie numé-

rique du registre 36 et du multiplieur 42, pour produire

un signal de sortie de circuit sur la ligne de sortie 48.

Un dispositif de réglage de décalage 50, qui est également envisagé cidessous en relation avec le dispositif de

réglage de gain 44, applique un signal d'entrée supplémen-

taire à la jonction de sommation 46, pour compenser des décalages qui peuvent être introduits par le CNA 34,

l'amplificateur 38 ou le quantificateur Qf.

Une horloge 52 coordonne le fonctionnement des divers éléments de circuit Elle applique des signaux d'horloge périodiques aux deux quantificateurs Qc et Qf, au prédicteur 32 et au registre numérique 36; une période d'horloge caractéristique est de 156 ns Bien que ceci ne soit pas essentiel pour l'invention, un signal d'horloge

commun est très commodément appliqué aux deux quantifica-

teurs Qc et Qf et au registre 36 sur des premières lignes de sortie d'horloge 54, et un signal d'horloge retardé est appliqué au prédicteur 32 par l'intermédiaire d'un circuit

de retard 56 duquel part une ligne 54.

En fonctionnement, un signal analogique qui a fait l'objet d'une limitation de bande passe-bas par un filtre, pour avoir une certaine largeur de bande nominale,

avec la limitation de bande liée à la structure particu-

lière, est appliqué à l'entrée du CAN par la ligne 28, et il est appliqué à la fois au quantificateur grossier Qc et

à la jonction de sommation analogique 30 Le quantifica-

teur Qc reçoit un signal d'horloge à l'instant t 1, avec une fréquence d'échantillonnage égale à 1/T, en désignant par T la période entre des échantillons successifs A la suite d'un intervalle de données invalides ta, pendant lequel le quantificateur Qc se stabilise à un signal de sortie numérique qui correspond au signal analogique

d'entrée validé par le signal d'horloge, avec ta notable-

ment inférieur à T, le mot numérique résultant est appli-

qué au prédicteur 32 sous l'action du signal d'horloge.

Dans le prédicteur, ce mot est utilisé en compagnie d'un certain nombre d'échantillons passés pour générer une prédiction de la valeur de signal d'entrée analogique qui

apparaîtra dans Qc lorsque l'impulsion d'horloge immédia-

tement suivante arrivera, à t 2 = t 1 + T. La valeur de signal prédite est tronquée à une certaine taille de mot de N bits, et elle est dirigée à la fois vers le CNA 34 et vers le registre numérique 36 Le il CNA 34 convertit le signal prédit en une tension ou un courant analogique, en fonction de choix de conception de système, et le résultat est comparé avec le signal d'entrée analogique et soustrait de ce dernier, dans la jonction de sommation 30, pour produire un signal d'erreur; le signal d'erreur est égal à la différence entre la valeur réelle du signal d'entrée analogique et sa valeur prédite qui est générée par le prédicteur 32, et il est converti en format analogique par le CNA 34 Ce signal

d'erreur est ensuite amplifié par l'amplificateur 38.

Le signal de sortie du CNA 34 est un signal

"bloqué", ce qui signifie qu'il conserve une valeur cons-

tante, pendant une durée approximativement égale à T, qui correspond à la valeur du signal analogique d'entrée au moment o le quantificateur Qc a reçu précédemment un signal d'horloge Ceci diffère du signal d'entrée appliqué à la jonction de sommation 30, qui a une bande limitée mais qui varie néanmoins comme un signal analogique Le signal de différence à l'entrée du quantificateur Qf est donc un signal analogique qui varie de façon continue avec le signal d'entrée analogique Le système est conçu de façon que le total du retard de propagation et des temps de stabilisation dans le prédicteur 32, le CNA 34 et l'amplificateur de sommation 38, soit inférieur à T-t a Le quantificateur fin Qf effectue donc un échantillonnage à l'instant t 2 =t 1 +T sur une version exacte de la différence entre le signal analogique d'entrée et la valeur prédite

de ce signal.

Après un intervalle de stabilisation de ta, pendant lequel les données sont invalides, l'échantillon

provenant du quantificateur fin Qf est appliqué au divi-

seur numérique 40, qui supprime le gain effectif A de l'amplificateur en effectuant une division par A, et qui rétablit ainsi le signal d'erreur sous la forme d'une version quantifiée à sa taille réelle Après un retard de propagation de faible valeur (par rapport à T) à travers le diviseur 40, et un réglage du gain dans le multiplieur

de signal 42, le signal d'erreur est appliqué à la jonc-

tion de sommation de sortie 46.

En retournant au registre numérique 36, on note qurun signal d'horloge est appliqué à ce dispositif avant

que le signal n'atteigne le prédicteur 32, par l'intermé-

diaire du circuit de retard 56 Du fait que le registre 36 ne prend, pour acquérir son signal d'entrée, qu'une durée de l'ordre du dixième de la durée qu'exige le prédicteur 32 pour produire un nouveau signal de prédiction de sortie après qu'il a reçu un signal d'horloge, et également du fait du retard dans l'application du signal d'horloge au prédicteur, le registre acquerra la valeur du signal prédit à l'instant qui précède immédiatement l'application du signal d'horloge au prédicteur Par conséquent, le registre appliquera une valeur de signal prédite à la jonction de sommation de sortie 46 en même temps que le signal d'erreur qui correspond à la valeur réelle du signal prédit est appliqué à la jonction de sommation 46, à partir du multiplieur de réglage de gain 42 Par cette coordination de séquences de fonctionnement, la valeur prédite d'un signal d'entrée provenant du registre 36, ainsi que le signal d'erreur qui est associé au même signal d'entrée provenant du multiplieur de réglage de gain 42, seront appliqués à la jonction de sommation de sortie 46 pendant une durée de chevauchement notable au cours de chaque cycle d'horloge T. On va maintenant envisager la sélection du facteur d'amplification- division A Pour tout circuit prédicteur 32, on peut déterminer un signal d'erreur prévu maximal qui correspond à la largeur de bande du signal analogique d'entrée et à la cadence d'échantillonnage ( 1/T) Le quantificateur grossier Qc est de préférence sélectionné de façon que la valeur de cette erreur prévue corresponde à son bit de moindre poids Le signal d'erreur est ensuite soumis à une extension par l'amplificateur 38, pour bénéficier de la quasi-totalité de la capacité, en nombre de bits, du quantificateur fin Qf, et il est ensuite rétabli à sa valeur d'origine par le diviseur 40. En l'absence de cette extension et de la contraction effectuée ensuite, le quantificateur Qf produirait une

beaucoup plus grande erreur de quantification.

Du fait que le signal d'erreur qui est appliqué

à l'amplificateur 38 est analogique et peut potentielle-

ment augmenter jusqu'à une valeur relativement élevée avant que le signal qui provient du CNA 34 ne soit

actualisé, il y a un risque de saturation de l'amplifica-

teur L'amplificateur est donc réalisé de préférence sous la forme d'un amplificateur-avec commutation de gain, dont le gain est réduit ou entièrement annulé pendant les périodes au cours desquelles le quantificateur fin Qf n'est pas en train d'acquérir de façon active le signal analogique amplifié On connaît plusieurs amplificateurs à commutation de gain différents, et leurs structures, en

elles-mêmes, ne font pas partie de la présente invention.

L'amplificateur à commutation de gain serait réglé à sa valeur d'amplification maximale de A pendant une durée qui s'étend depuis un instant qui précède immédiatement l'application du signal d'horloge au quantificateur fin

Qf, et qui se prolonge sur l'intervalle de temps néces-

saire au quantificateur Qf pour acquérir le signal ampli-

fié; cette durée peut varier en fonction du type du quantificateur utilisé, et on peut utiliser un signal d'horloge séparé pour commander le fonctionnement cyclique

de l'amplificateur De cette manière, on évite la satura-

tion de l'amplificateur 38 et l'application d'un signal de

niveau excessif au quantificateur fin Qf.

Si l'on désigne par N la précision, en nombre de bits, de Qf, et par A le gain désiré de l'amplificateur de sommation, la dynamique effective du signal d'erreur à la sortie du diviseur numérique 40 est égale à N+ log 2 A En supposant que cette précision soit maintenue dans le multiplieur de réglage de gain 42 et l'amplificateur de sommation de sortie 46, le signal de sortie du circuit, sur la ligne de sortie 48, aura également une précision correspondant à N/log 2 A bits Pour maintenir ce niveau de précision de sortie, le CNA 34 doit également être linéaire jusqu'à N+log 2 A bits, faute de quoi il introduira

une distorsion.

Le dispositif de réglage de gain 44 est réalisé avec un algorithme d'étalonnage approprié ou une autre technique pour déterminer le facteur de réglage du gain, qui peut être calculé soit préalablement, soit sur le moment et enregistré à l'extérieur du CAN, avec une entrée du CAN prévue dans ce but On peut déterminer le facteur de réglage approprié en appliquant au CNA 34 un signal en rampe linéaire numérisé, en observant le signal de sortie du diviseur 40, et en exécutant une procédure d'ajustement par le critère des moindres carrés, pour déterminer la pente de la rampe de signal de sortie résultante; tout écart de cette pente par rapport à l'unité représente l'erreur de discordance qui est corrigée par le dispositif de réglage de gain 44 Si la rampe de sortie rencontre l'axe y à un emplacement qui est décalé par rapport à l'origine, le dispositif de réglage de décalage 50 peut être programmé de façon à compenser ce décalage Le signal de réglage de gain doit avoir une précision d'au moins

N+log 2 A bits.

Le diagramme séquentiel de la figure 4 illustre la séquence de fonctionnement préférée Dans ce diagramme,

les flèches 58 représentent les signaux d'horloge pério-

diques qui sont appliqués par la ligne 54 aux quantifica- teurs Qc et Qf, le tracé 60 représente le signal de sortie du

quantificateur Qc, le tracé 62 représente le signal de

sortie du circuit prédicteur 32, les flèches 64 représen-

tent les signaux d'horloge retardés pour le prédicteur 32, le tracé 66 représente les signaux de sortie du CNA 34 et de l'amplificateur 38 (l'amplificateur est supposé avoir un temps de traitement négligeable), le tracé 68 repré- sente le signal de sortie du quantificateur Qf, et le

tracé 70 représente le signal de sortie du registre numé-

rique 36.

L'impulsion d'horloge initiale qui est appliquée aux quantificateurs est supposée apparaître à l'instant

tl Au moment o ce signal d'horloge est reçu, le quanti-

ficateur Qc émet une valeur numérique égale à Qc O, corres-

pondant à la valeur de signal d'entrée au moment du signal d'horloge immédiatement précédent Sous l'effet de la réception du signal d'horloge à l'instant t 1, Qc acquiert la valeur du signal analogique d'entrée sur la ligne 28 à ce moment et, après un intervalle de données invalides ta, il émet une nouvelle valeur numérique Qcl qui est égale à

la valeur numérisée du signal analogique d'entrée à l'ins-

tant t Peu de temps après la fin de l'intervalle de

données invalides pour Qc, un signal d'horloge de prédic-

teur retardé 72 est généré et il est appliqué au prédic-

teur 32 Au moment o ce signal d'horloge est reçu, le prédicteur émet le signal Pl qui correspond à sa valeur prédite du signal d'entrée analogique à l'instant t A la

suite d'une durée de retard de propagation et de stabili-

sation tc, le prédicteur émet une nouvelle valeur numéri-

que P 2; cette valeur est basée sur Qcl et sur les signaux de sortie précédents de Qc, et elle prédit la valeur de

l'échantillon de signal analogique d'entrée suivant.

En progressant en passant par le CNA 34 et la jonction de sommation 30, on note que la sortie de l'amplificateur 38 effectue une transition à partir d'un premier régime analogique (Ai) basé sur la valeur prédite Pl, vers un nouveau régime analogique (A 2) basé sur la

valeur de signal prédite P 2 (après un retard de stabili-

sation) Bien que l'on utilise des lignes horizontales pour Ai et A 2 sur la figure 4, dans un but de simplicité, en réalité le signal de sortie de l'amplificateur est un signal analogique variant dans le temps qui suit le signal d'entrée. Cependant, bien que le quantificateur Qf reçoive le nouveau signal d'erreur basé sur la valeur prédite P 2, le signal que produit le quantificateur Qf ne réagit pas immédiatement au signal qui lui est appliqué Ceci vient du fait que Qf a acquis sa valeur de signal analogique d'entrée à l'instant t 1, simultanément à l'application du signal d'horloge à Qc A la suite de l'intervalle de données invalides tai, la sortie de Qf commute d'une valeur (Qf O) basée sur le signal d'erreur précédent, vers une nouvelle valeur (Qfl) basée sur le signal d'erreur Ai; ce signal d'erreur quantifié Qfl est maintenu jusqu'à ce que le signal d'horloge de quantificateur t 2 suivant soit généré Par conséquent, le signal d'erreur quantifié Qfl est présenté à la jonction de sommation de sortie 46 (après amplification et réglage du gain, pour lesquels les durées nécessaires sont supposées négligeables), pendant un intervalle qui s'étend de t 1 + ta jusqu'à t 2 +tb' En considérant maintenant le registre 36 (tracé 70), on note que cet élément réagit au signal d'horloge en t 1 en acquérant le signal qui existe à la sortie du prédicteur 32 à l'instant t 1 Cependant, du fait que le signal d'horloge du prédicteur est retardé et que, de toute manière, le registre fonctionne beaucoup plus rapidement que le prédicteur, on note que le registre acquiertle signal de sortie du prédicteur Pl avant que le prédicteur ne passe à son nouveau niveau de sortie P 2 Par conséquent, après un court intervalle à la suite du signal d'horloge en t 1, le registre conservera un nouveau signal Ri qui correspond au signal d'entrée analogique prédit (Pi) à l'instant t 1, et cette valeur de Rl est conservée pendant tout l'intervalle d'horloge F Comme on peut le voir en examinant les tracés 68 et 70, il y a ainsi un chevauchement notable entre les deux signaux d'entrée Qfl et Rl qui sont appliqués à la jonction de sommation de sortie; ces signaux représentent respectivement le signal d'erreur associé au signal analogique d'entrée à l'instant

t 1, et la valeur prédite de ce signal analogique d'entrée.

Un signal de sortie peut être acquis à partir du circuit à

n'importe quel moment pendant cette période de chevauche-

ment; les intervalles relativement courts pendant lesquels le signal de sortie sur la ligne 48 est invalidé sont

représentés par des régions hachurées 74 sur la figure 4.

Le signal de sortie du circuit décrit est normalement placé dans un registre et il est ensuite

transmis pour un traitement de signal ultérieur Le regis-

tre de réception qui accepte le signal de sortie de la ligne 48 est à l'extérieur du CAN, et il n'est pas représenté sur la figure 3 Il peut cependant recevoir périodiquement un signal d'horloge, de façon que les signaux de sortie soient acquis à n'importe quel instant désiré pendant la période valide de chevauchement entre les signaux qui sont présentés à la jonction de sommation

de sortie 46.

On a ainsi décrit et représenté un CAN prédictif linéaire ayant une dynamique étendue, fonctionnant entièrement en mode d'action directe, qui élimine à la fois l'instabilité de circuits prédictifs antérieurs, et

les circuits échantillonneurs-bloqueurs qui sont néces-

saires avec des CAN à sous-gamme à passes multiples anté-

rieurs Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté,

sans sortir du cadre de l'invention.

Claims (19)

REVENDICATIONS

1 Convertisseur analogique-numérique (CAN) à action directe, caractérisé en ce qu'il comprend: des moyens (Qc, 32, 34) qui réagissent à un signal analogique d'entrée en produisant des signaux numérique et analogique représentant une valeur suivante prédite du signal analogique d'entrée; des moyens ( 30, 38, Qf, 40) destinés à produire un signal d'erreur numérique qui représente la différence entre la valeur du signal prédit analogique et la valeur suivante réelle du signal analogique d'entrée; et des moyens ( 36, 46) destinés à transmettre le signal prédit numérique, dans un mode d'action directe, et à le combiner avec le signal d'erreur numérique, pour produire un signal de sortie numérique qui correspond au signal

d'entrée analogique.

2 Convertisseur analogique-numérique à action directe selon la revendication 1, caractérisé en ce que

les moyens destinés à produire les signaux prédits numéri-

que et analogique comprennent un premier quantificateur (Qc) connecté de façon à quantifier périodiquement le signal analogique d'entrée pour lui donner un format numérique, des moyens prédicteurs de signal ( 32) qui réagissent au signal de sortie numérique du premier quantificateur en produisant le signal prédit numérique, et un convertisseur numérique-analogique (CNA) ( 34) qui réagit au signal prédit numérique en produisant le signal

prédit analogique.

3 Convertisseur analogique-numérique à action directe selon la revendication 2, caractérisé en ce que

les moyens destinés à produire un signal d'erreur numéri-

que comprennent des moyens ( 30) qui sont destinés à comparer la valeur suivante réelle du signal analogique d'entrée avec le signal analogique représentant la valeur suivante prédite du signal analogique d'entrée, pour obtenir un signal d'erreur analogique qui représente la différence entre les signaux comparés, et un second quantificateur (Qf) qui est connecté de façon à quantifier

le signal d'erreur analogique.

4 Convertisseur analogique-numérique à action directe selon la revendication 3, caractérisé en ce qu'il comprend en outre des moyens de commande temporelle ( 52) qui commandent le fonctionnement des premier et second quantificateurs (Qc, Qf) et du prédicteur ( 32), de façon que la valeur suivante prédite du signal analogique d'entrée soit présentée aux moyens de comparaison ( 30) sous un format analogique au cours d'un intervalle de temps qui chevauche l'intervalle de temps pendant lequel la valeur suivante réelle du signal analogique d'entrée est présentée aux moyens de comparaison ( 30), et de façon que le signal d'erreur quantifié pour le signal analogique d'entrée ainsi que le signal prédit numérique soient présentés aux moyens de combinaison ( 46) pendant des intervalles de temps qui se chevauchent dans une large mesure.

5 Convertisseur analogique-numérique à action directe selon la revendication 3, caractérisé en ce qu'il comprend en outre des moyens ( 38) destinés à amplifier le signal d'erreur analogique avant la quantification par le second quantificateur (Qc), et des moyens ( 40) destinés à

réduire le signal de sortie numérique du second quanti-

ficateur (Qc), d'une quantité qui compense l'amplifica-

tion. 6 Convertisseur analogique-numérique à action directe selon la revendication 5, caractérisé en ce que le signal d'erreur a une plage de valeurs prévue par rapport au signal d'entrée, et les moyens d'amplification ( 38) amplifient le signal d'erreur analogique de façon que le signal d'erreur prévu maximal occupe pratiquement la totalité de la capacité, en nombre de bits, du second

quantificateur (Qc).

7 Convertisseur analogique-numérique à action directe selon la revendication 5, caractérisé en ce que les moyens d'amplification comprennent un amplificateur à commutation de gain ( 38), et comprennent en outre des moyens de commande temporelle qui sont destinés à fixer le gain de l'amplificateur à une valeur plus élevée pendant que le second quantificateur (Qc) est en train d'acquérir de façon active le signal d'erreur analogique, qu'à

d'autres moments.

8 Convertisseur analogique-numérique à action directe selon la revendication 5, caractérisé en ce qu'il comprend en outre des moyens ( 42, 44) qui sont destinés à régler le signal de sortie des moyens de réduction ( 40)

pour compenser des discordances entre les moyens d'ampli-

fication ( 38) et les moyens de réduction ( 40).

9 Convertisseur analogique-numérique à action directe selon la revendication 3, caractérisé en ce qu'il comprend en outre des moyens ( 50) qui sont destinés à appliquer un signal de réglage de décalage aux moyens de combinaison de signal ( 46), pour compenser des décalages

dans le signal d'erreur quantifié.

Convertisseur analogique-numérique à action directe selon la revendication 1, caractérisé en ce qu'il comprend en outre des moyens d'enregistrement de signal numériques ( 36) intercalés entre les moyens prédicteurs ( 32) et les moyens de combinaison ( 46), pour enregistrer le signal de sortie numérique des moyens prédicteurs ( 32) et pour présenter le signal de sortie numérique enregistré

aux moyens de combinaison ( 46), et des moyens pour actua-

liser le signal qui est enregistré dans les moyens d'enre-

gistrement numériques ( 36), avant que le signal de sortie

numérique des moyens prédicteurs ( 32) ne soit actualisé.

11 Convertisseur analogique-numérique (CAN),

caractérisé en ce qu'il comprend: un premier quantifica-

teur (Qc) connecté de façon à recevoir un signal analogique d'entrée et à quantifier périodiquement ce signal d'entrée

pour lui donner un format numérique; des moyens prédic-

teurs de signal ( 32) qui réagissent au signal de sortie numérique du premier quantificateur (Qc) en produisant un signal de sortie numérique qui correspond à une valeur suivante prédite du signal analogique d'entrée; des moyens convertisseurs numérique-analogique (CNA) ( 34) qui sont destinés à convertir sous un format analogique le signal de sortie des moyens prédicteurs ( 32); des moyens ( 30) qui sont destinés à comparer le signal de sortie analogique des moyens prédicteurs ( 32) avec la valeur suivante réelle du signal analogique d'entrée, pour obtenir un signal d'erreur analogique qui représente la différence entre les valeurs réelle et prédite; un second quantificateur (Qf) connecté de façon à quantifier sous un format numérique le signal d'erreur analogique; et des moyens ( 46) qui sont destinés à combiner le signal de sortie numérique des moyens prédicteurs de signal ( 32) avec le signal d'erreur quantifié, pour obtenir un signal de sortie numérique qui

correspond au signal d'entrée analogique.

12 Convertisseur analogique-numérique selon la revendication 11, caractérisé en ce qu'il comprend en outre des moyens ( 38) qui sont destinés à amplifier le signal d'erreur analogique avant la quantification par le second quantificateur (Qf), et des moyens ( 40) qui sont destinés à réduire le signal de sortie numérique du second

quantificateur (Qf) d'une quantité qui compense l'amplifi-

cation précitée.

13 Convertisseur analogique-numérique selon la revendication 12, caractérisé en ce que le signal d'erreur a une plage de valeurs prévue par rapport au signal d'entrée, et les moyens d'amplification ( 38) amplifient le signal d'erreur analogique de façon que le signal d'erreur prévu maximal occupe pratiquement la totalité de la

capacité, en nombre de bits, du second quantificateur (Qf).

14 Convertisseur analogique-numérique selon la revendication 13, dans lequel les premier et second quantificateurs (Qc, Qf) ont des capacités respectives de plusieurs bits, caractérisé en ce que le signal d'erreur prévu maximal est compris dans une plage correspondant au

bit de moindre poids du premier quantificateur (Qc).

Convertisseur analogique-numérique selon la revendication 12, caractérisé en ce qu'il comprend en outre des moyens ( 42, 44) qui sont destinés à régler le signal de sortie des moyens de réduction ( 40), pour

compenser des discordances entre les moyens d'amplifica-

tion ( 38) et les moyens de réduction ( 40).

16 Convertisseur analogique-numérique selon la revendication 11, caractérisé en ce qu'il comprend en

outre des moyens de commande temporelle ( 52) qui comman-

dent le fonctionnement du premier quantificateur (Qc) et des moyens prédicteurs ( 32), de façon que la valeur suivante prédite du signal analogique d'entrée soit présentée aux moyens de comparaison ( 30) sous un format analogique pendant un intervalle de temps qui chevauche l'intervalle de temps au cours duquel la valeur suivante réelle du signal analogique d'entrée est présentée aux

moyens de comparaison ( 30).

17 Convertisseur analogique-numérique selon la revendication 16, caractérisé en ce que les moyens de

commande temporelle ( 52) commandent également le fonction-

nement du second quantificateur (Qf) de façon que le signal d'erreur quantifié pour le signal analogique d'entrée suivant, ainsi que le signal de sortie numérique qui provient des moyens prédicteurs de signal ( 32), correspondant au signal analogique d'entrée suivant, soient présentés aux moyens de combinaison ( 46) pendant des intervalles de temps qui se chevauchent dans une large mesure. 18 Convertisseur analogique-numérique selon la revendication 17, caractérisé en ce que les moyens de commande temporelle ( 52) appliquent des signaux d'horloge de façon pratiquement simultanée aux premier et second

quantificateurs (Qc, Qf).

19 Convertisseur analogique-numérique selon la revendication 11, caractérisé en ce qu'il comprend en outre des moyens d'enregistrement de signal numériques ( 36) qui sont intercalés entre les moyens prédicteurs ( 32) et les moyens de combinaison ( 46) pour enregistrer le signal de sortie des moyens prédicteurs et pour présenter le signal de sortie enregistré aux moyens de combinaison ( 46), et des moyens qui sont destinés à actualiser le signal enregistré dans les moyens d'enregistrement numériques ( 36), avant que le signal de sortie numérique

qui provient des moyens prédicteurs ( 32) ne soit actua-

lisé. Convertisseur analogique-numérique selon la revendication 11, caractérisé en ce qu'il comprend en outre des moyens ( 50) qui sont destinés à appliquer un signal de réglage de décalage aux moyens de combinaison de signal ( 46), pour compenser des décalages du signal

d'erreur quantifié ( 46).

21 Convertisseur analogique-numérique (CAN) comportant des moyens (Qc, 32, 34) qui sont destinés à produire un signal d'erreur analogique qui représente la différence entre un signal analogique d'entrée et une valeur de signal analogique de base qui est obtenue à partir d'une représentation numérisée du signal analogique d'entrée, des moyens ( 38) qui sont destinés à amplifier le signal d'erreur analogique, des moyens (Qf) qui sont destinés à quantifier le signal d'erreur analogique amplifié, des moyens ( 40) qui sont destinés à réduire le signal d'erreur amplifié et quantifié, pour compenser l'amplification précitée, et des moyens,( 46) qui sont destinés à combiner le signal d'erreur quantifié et réduit avec la représentation numérisée précitée, pour obtenir un signal numérique de sortie, caractérisé en ce qu'il comprend des moyens ( 42, 44) qui sont destinés à régler le signal de sortie des moyens de réduction ( 40), pour compenser des discordances entre les moyens d'amplifica-

tion ( 38) et les moyens de réduction ( 40).

22 Convertisseur analogique-numérique selon la revendication 21, caractérisé en ce qu'il comprend en outre des moyens ( 50) qui sont destinés à appliquer un signal de réglage de décalage aux moyens de combinaison de signal ( 46), pour compenser des décalages dans le signal

d'erreur quantifié.

23 Convertisseur analogique-numérique selon la revendication 21, caractérisé en ce que la représentation numérisée du signal analogique d'entrée consiste en une valeur prédite du signal analogique d'entrée qui est basée

sur des valeurs passées du signal analogique d'entrée.

24 Convertisseur analogique-numérique (CAN) comportant des moyens (Qc, 32, 34) qui sont destinés à produire un signal d'erreur analogique qui représente la différence entre un signal analogique d'entrée et une valeur de signal analogique de base qui est obtenue à partir d'une représentation numérisée du signal analogique d'entrée, des moyens ( 38) qui sont destinés à amplifier le signal d'erreur analogique, des moyens (Qf) qui sont destinés à quantifier le signal d'erreur analogique amplifié, des moyens ( 40) qui sont destinés à réduire le signal d'erreur amplifié et quantifié, pour compenser l'amplification précitée, et des moyens ( 46) qui sont destinés à combiner le signal d'erreur quantifié et réduit avec la représentation numérisée précitée, pour obtenir un signal numérique de sortie, caractérisé en ce qu'il comprend des moyens ( 50) qui sont destinés à appliquer un signal de réglage de décalage aux moyens de combinaison de signal ( 46), pour compenser des décalages dans le signal

d'erreur quantifié.

Convertisseur analogique-numérique selon la revendication 24, caractérisé en ce que la représentation numérisée du signal analogique d'entrée consiste en une valeur prédite du signal analogique d'entrée qui est

basée sur des valeurs passées du signal analogique d'entrée.