FR2680603A1 - Semiconductor device with protection against electrostatic voltages - Google Patents

Semiconductor device with protection against electrostatic voltages Download PDF

Info

Publication number
FR2680603A1
FR2680603A1 FR9210147A FR9210147A FR2680603A1 FR 2680603 A1 FR2680603 A1 FR 2680603A1 FR 9210147 A FR9210147 A FR 9210147A FR 9210147 A FR9210147 A FR 9210147A FR 2680603 A1 FR2680603 A1 FR 2680603A1
Authority
FR
France
Prior art keywords
voltage
line
ground
semiconductor device
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9210147A
Other languages
French (fr)
Inventor
Kim Seok-Bin
Lee Soo-Chul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2680603A1 publication Critical patent/FR2680603A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Abstract

Semiconductor device using a NMOS transistor (45) linked into a voltage source line (Vcc) and an earth voltage line (Vss), in parallel with an internal circuit (41), in such a way as to discharge an electrostatic voltage to earth via the NMOS transistor. The NMOS transistor (45) is designed in such a way as to perform a rupture operation at a voltage lower than that of a transistor of the internal circuit (41), in such a way that, when the voltage of the voltage source line is increased by the electrostatic voltage, the NMOS transistor operates first. In consequence, even if the electrostatic voltage is transferred via the voltage source line, the internal circuit (41) is not affected by the electrostatic voltage.

Description

DISPOSITIF A SEMI-CONDUCTEUR A PROTECTIONPROTECTED SEMICONDUCTOR DEVICE

CONTRE LES TENSIONS ELECTROSTATIQUES  AGAINST ELECTROSTATIC VOLTAGES

La présente invention se rapporte à un dispositif à semi-conducteur à protection contre les tensions électrostatiques. Lorsqu'une tension électrostatique est appliquée par l'intermédiaire d'une ligne de source de tension à un dispositif semi-conducteur dont un fil de sortie est mis à la masse, un puits P à flottement électrique est mis en condition de polarisation directe, faisant chuter la tension En conséquence, la tension électrostatique est déchargée en raison de la rupture inverse entre le puits P et la région de diffusion de type N formant la source et le drain d'un transistor NMOS De ce fait, étant donné que le courant de fuite est accru entre la ligne de source de tension et la ligne de tension à la masse, il est  The present invention relates to a semiconductor device with protection against electrostatic voltages. When an electrostatic voltage is applied via a voltage source line to a semiconductor device of which an output wire is earthed, an electrically floating well P is brought into direct polarization condition, causing the voltage to drop As a result, the electrostatic voltage is discharged due to the reverse break between the P-well and the N-type diffusion region forming the source and drain of an NMOS transistor Therefore, given that the current leakage is increased between the voltage source line and the ground voltage line it is

impossible de faire fonctionner le dispositif à semi-  impossible to operate the device halfway

conducteur. On se réfère à la figure 1 qui illustre un dispositif à semi-conducteur classique comportant une ligne de source de tension 1 et une ligne de tension à la masse 3 qui s'étendent parallèlement l'une à l'autre Lorsqu'une tension électrostatique fournie par l'intermédiaire de la ligne de source de tension 1 augmente rapidement, il peut se produire une destruction du dispositif à semi-conducteur étant donné qu'il n'existe pas de passage pour décharger la tension électrostatique chargée sur la ligne de source de  driver. Reference is made to FIG. 1 which illustrates a conventional semiconductor device comprising a voltage source line 1 and a ground voltage line 3 which extend parallel to one another When an electrostatic voltage supplied via the voltage source line 1 increases rapidly, destruction of the semiconductor device can occur since there is no passage for discharging the electrostatic voltage charged on the source line of

tension 1.voltage 1.

La présente invention a pour objet de fournir un dispositif à semiconducteur à protection contre les  The object of the present invention is to provide a semiconductor device with protection against

tensions électrostatiques.electrostatic voltages.

Selon un aspect de la présente invention, il est prévu un transistor MOS pour guider une tension électrostatique entre la ligne de source de tension et la ligne de tension  According to one aspect of the present invention, an MOS transistor is provided for guiding an electrostatic voltage between the voltage source line and the voltage line.

à la masse d'un dispositif à semi-conducteur.  to the ground of a semiconductor device.

Afin de permettre une meilleure compréhension de l'invention et d'illustrer la manière dont celle-ci peut être mise en oeuvre, l'invention va maintenant être décrite, à titre d'exemple, en référence aux dessins schématiques annexés, sur lesquels: La figure 1 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur classique; La figure 2 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur selon un mode de réalisation de la présente invention; La figure 3 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur selon un autre mode de réalisation de la présente invention; et La figure 4 illustre un circuit équivalent aux  In order to allow a better understanding of the invention and to illustrate the manner in which it can be implemented, the invention will now be described, by way of example, with reference to the appended schematic drawings, in which: Figure 1 schematically illustrates the arrangement of a conventional semiconductor device; Figure 2 schematically illustrates the arrangement of a semiconductor device according to an embodiment of the present invention; Figure 3 schematically illustrates the arrangement of a semiconductor device according to another embodiment of the present invention; and Figure 4 illustrates a circuit equivalent to

dispositifs des figures 2 et 3.devices of Figures 2 and 3.

En référence à la figure 2, une ligne de source de tension 5 et une ligne de tension à la masse 7 s'étendent  Referring to Figure 2, a voltage source line 5 and a ground voltage line 7 extend

parallèlement l'une à l'autre dans une première direction.  parallel to each other in a first direction.

En dessous de la ligne de source de tension 5 et de la ligne de tension à la masse 7 s'étend, dans une seconde direction perpendiculaire à la première direction, une région de diffusion 9 de type n, qui est au contact de la ligne de source de tension 5 et de la ligne de tension à la masse 7, respectivement, par l'intermédiaire de première et seconde régions de contact 13 et 15 En outre, une ligne en silicium polycristallin 11 s'étend sur la région de diffusion 9 et la ligne de tension à la masse 7, et elle est mise en contact avec la ligne de tension à la masse 7  Below the voltage source line 5 and the ground voltage line 7 extends, in a second direction perpendicular to the first direction, an n-type diffusion region 9, which is in contact with the line voltage source 5 and ground voltage line 7, respectively, through first and second contact regions 13 and 15 In addition, a polycrystalline silicon line 11 extends over the diffusion region 9 and the ground voltage line 7, and it is brought into contact with the ground voltage line 7

par l'intermédiaire d'une troisième région de contact 17.  through a third contact region 17.

La région de diffusion 9 forme le drain et la source d'un transistor NMOS et la ligne polycristalline 11 en constitue  The diffusion region 9 forms the drain and the source of an NMOS transistor and the polycrystalline line 11 constitutes it.

la grille.Grid.

Dans un autre mode de réalisation de la présente invention, tel qu'illustré sur la figure 3, de première et seconde régions de diffusion de type n, 25 et 27, respectivement, sont formées en dessous d'une ligne de source de tension 21 et d'une ligne de tension à la masse 23, qui sont parallèles l'une à l'autre dans une première direction La première région de diffusion 25 est mise en contact avec la ligne de source de tension 21 par l'intermédiaire de première et seconde régions de contact 31 et 33, tandis que la seconde région de diffusion 27 est mise en contact avec la ligne de tension à la masse 23 par l'intermédiaire de troisième et quatrième régions de contact 35 et 37 Une couche conductrice 29 est formée sur les régions de diffusion 25, 27 et la ligne de tension à la masse 23 et mise en contact avec la ligne de tension à la masse 23 par l'intermédiaire d'une cinquième région de contact 39 Les première et seconde régions de diffusion 25 et 27 forment respectivement le drain et la source d'un transistor NMOS, et la couche conductrice 29 en constitue  In another embodiment of the present invention, as illustrated in Figure 3, first and second n-type diffusion regions, 25 and 27, respectively, are formed below a voltage source line 21 and from a voltage line to ground 23, which are parallel to each other in a first direction The first diffusion region 25 is brought into contact with the voltage source line 21 via first and second contact regions 31 and 33, while the second diffusion region 27 is brought into contact with the tension line to ground 23 via third and fourth contact regions 35 and 37 A conductive layer 29 is formed on the diffusion regions 25, 27 and the ground tension line 23 and brought into contact with the ground tension line 23 via a fifth contact region 39 The first and second diffusion regions 25 and 27 form r respectively the drain and the source of an NMOS transistor, and the conductive layer 29 constitutes it

la grille.Grid.

On se réfère à la figure 4 qui illustre un circuit équivalent aux dispositifs des figures 2 et 3 comportant un circuit interne 41 et un transistor NMOS 45 reliés entre eux en parallèle entre la ligne de source de tension et la ligne de tension à la masse Une extrémité de la ligne de tension à la masse est également reliée à un plot d'entrée/sortie 43 Le transistor NMOS 45 est conçu pour effectuer une décharge disruptive à une tension inférieure à celle du transistor du circuit interne 41 Autrement dit, lorsqu'une tension supérieure à une tension donnée est appliquée à la ligne de source de tension par une tension électrostatique, le transistor NMOS 45 fonctionne plus vite que le transistor du circuit interne 41 étant donné que la tension de rupture du transistor NMOS 45 est inférieure à celle du transistor du circuit interne 41 En conséquence, la tension électrostatique est déchargée à la masse par l'intermédiaire du transistor NMOS 45, si bien que le circuit interne est protégé contre les effets indésirables  Reference is made to FIG. 4 which illustrates a circuit equivalent to the devices of FIGS. 2 and 3 comprising an internal circuit 41 and an NMOS transistor 45 connected together in parallel between the voltage source line and the voltage line to ground A end of the voltage line to ground is also connected to an input / output pad 43 The NMOS transistor 45 is designed to carry out a disruptive discharge at a voltage lower than that of the transistor of the internal circuit 41 In other words, when a voltage greater than a given voltage is applied to the voltage source line by an electrostatic voltage, the NMOS transistor 45 operates faster than the transistor of the internal circuit 41 since the breaking voltage of the NMOS transistor 45 is lower than that of the internal circuit transistor 41 Consequently, the electrostatic voltage is discharged to ground via the NMOS transistor 45, so that the internal circuit is protected against unwanted effects

de la tension électrostatique.of the electrostatic voltage.

Comme indiqué ci-dessus, le dispositif de l'invention fait appel à un transistor NMOS relié entre la ligne de source de tension et la ligne de tension à la masse, en parallèle avec le circuit interne, de façon à décharger la  As indicated above, the device of the invention uses an NMOS transistor connected between the voltage source line and the voltage line to ground, in parallel with the internal circuit, so as to discharge the

tension électrostatique à la masse par son intermédiaire.  electrostatic voltage to ground through it.

En conséquence, même si la tension électrostatique est transférée via la ligne de source de tension en service, le circuit interne n'en est pas affecté, ce qui permet  Consequently, even if the electrostatic voltage is transferred via the voltage source line in service, the internal circuit is not affected, which allows

d'assurer le fonctionnement stable du dispositif à semi-  ensure stable operation of the semi-automatic device

conducteur. Bien que la présente invention ait été illustrée et décrite de façon spécifique en référence à un mode de réalisation préféré, l'homme de l'art se rendra compte que des modifications de détails peuvent y être apportées sans pour autant sortir du cadre et de l'esprit de l'invention.  driver. Although the present invention has been illustrated and described specifically with reference to a preferred embodiment, those skilled in the art will realize that modifications of details can be made without departing from the scope and spirit of the invention.

Claims (5)

REVENDICATIONS 1 Dispositif à semi-conducteur à protection contre les tensions électrostatiques, comportant un circuit interne ( 41) relié entre une ligne de source de tension (Vcc) et une ligne de tension à la masse (Vss), ledit dispositif à semi-conducteur étant caractérisé en ce qu'il comprend: un moyen de guidage de la tension électrostatique ( 45) relié entre ladite ligne de source de tension et ladite ligne de tension à la masse en parallèle avec ledit circuit interne ( 41), qui fonctionne plus vite que ledit circuit interne ( 41) lorsqu'une tension supérieure à une tension  1 semiconductor device with protection against electrostatic voltages, comprising an internal circuit (41) connected between a voltage source line (Vcc) and a ground voltage line (Vss), said semiconductor device being characterized in that it comprises: means for guiding the electrostatic voltage (45) connected between said voltage source line and said ground voltage line in parallel with said internal circuit (41), which operates faster than said internal circuit (41) when a voltage greater than a voltage donnée est fournie à ladite ligne de source de tension.  data is supplied to said voltage source line. 2 Dispositif à semi-conducteur selon la revendication 1, caractérisé en ce que le moyen de guidage de tension électrostatique comprend un transistor NMOS ( 45), un canal dudit transistor NMOS étant formé entre ladite ligne de source de tension (Vcc) et ladite ligne de tension à la masse (Vss), une grille dudit transistor NMOS ( 45) étant  2 semiconductor device according to claim 1, characterized in that the electrostatic voltage guiding means comprises an NMOS transistor (45), a channel of said NMOS transistor being formed between said voltage source line (Vcc) and said line voltage to ground (Vss), a gate of said NMOS transistor (45) being reliée à ladite ligne de tension à la masse (Vss).  connected to said voltage line to ground (Vss). 3 Dispositif à semi-conducteur selon la revendication 2, caractérisé en ce que le transistor NMOS a une tension de rupture inférieure à celle d'un transistor dudit circuit  3 Semiconductor device according to claim 2, characterized in that the NMOS transistor has a lower breaking voltage than that of a transistor of said circuit interne ( 41).internal (41). 4 Dispositif à semi-conducteur à protection contre les tensions électrostatiques, comportant un circuit interne relié entre une ligne de source de tension et une  4 Semiconductor device with protection against electrostatic voltages, comprising an internal circuit connected between a voltage source line and a ligne de tension à la masse, ledit dispositif à semi-  voltage line to ground, said semi- device conducteur étant caractérisé en ce qu'il comprend: de première et seconde régions de diffusion d'un type de conduction donné ( 9; 25, 27) formées en dessous de ladite ligne de source de tension ( 5; 21) et de ladite ligne de tension à la masse ( 7; 23), respectivement, et mises au contact de ladite ligne de source de tension et de ladite ligne de tension à la masse, respectivement, par l'intermédiaire d'au moins une région de contact ( 13, 11; 31, 33, 35, 37) formée dans chacune desdites lignes de source de tension et ligne de tension à la masse, ladite ligne de source de tension et ladite ligne de tension à la masse s'étendant en parallèle l'une à l'autre dans une direction donnée; et une couche conductrice ( 11; 29) qui s'étend sur lesdites première et seconde régions de diffusion et ladite ligne de tension à la masse, et qui est mise en contact avec ladite ligne de tension à la masse par l'intermédiaire d'une région de contact ( 17; 39) formée dans ladite ligne  conductor being characterized in that it comprises: first and second diffusion regions of a given type of conduction (9; 25, 27) formed below said voltage source line (5; 21) and said line to ground voltage (7; 23), respectively, and brought into contact with said voltage source line and said ground voltage line, respectively, through at least one contact region (13 , 11; 31, 33, 35, 37) formed in each of said voltage source lines and ground voltage lines, said voltage source line and said ground voltage lines extending in parallel one to the other in a given direction; and a conductive layer (11; 29) which extends over said first and second diffusion regions and said ground tension line, and which is contacted with said ground tension line by means of a contact region (17; 39) formed in said line de tension à la masse.voltage to ground. Dispositif à semi-conducteur selon la revendication 4, caractérisé en ce que ledit type de conduction donné de  Semiconductor device according to claim 4, characterized in that said given conduction type of ladite région de diffusion est le type n.  said diffusion region is type n. 6 Dispositif à semi-conducteur selon la revendication 4, caractérisé en ce que ladite couche conductrice est  6 Semiconductor device according to claim 4, characterized in that said conductive layer is réalisée en silicium polycristallin.  made of polycrystalline silicon.
FR9210147A 1991-08-21 1992-08-20 Semiconductor device with protection against electrostatic voltages Pending FR2680603A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014408A KR930005184A (en) 1991-08-21 1991-08-21 Semiconductor device for preventing electrostatic voltage

Publications (1)

Publication Number Publication Date
FR2680603A1 true FR2680603A1 (en) 1993-02-26

Family

ID=19318850

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9210147A Pending FR2680603A1 (en) 1991-08-21 1992-08-20 Semiconductor device with protection against electrostatic voltages

Country Status (6)

Country Link
KR (1) KR930005184A (en)
DE (1) DE4223466A1 (en)
FR (1) FR2680603A1 (en)
GB (1) GB2258947A (en)
IT (1) IT1256405B (en)
TW (1) TW200601B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471396B1 (en) * 2001-05-17 2005-02-21 비오이 하이디스 테크놀로지 주식회사 Method for manufacturing thin film transistor liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010767A (en) * 1983-06-30 1985-01-19 Fujitsu Ltd Semiconductor device
JPS6143468A (en) * 1984-08-07 1986-03-03 Mitsubishi Electric Corp Protective circuit
JPS61137359A (en) * 1984-12-10 1986-06-25 Nec Corp Protective circuit
EP0276850A2 (en) * 1987-01-28 1988-08-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with latch up preventing structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602267A (en) * 1981-02-17 1986-07-22 Fujitsu Limited Protection element for semiconductor device
JPS60246665A (en) * 1984-05-22 1985-12-06 Nec Corp Protective device for input
JPH0616558B2 (en) * 1987-01-28 1994-03-02 三菱電機株式会社 Input protection device for semiconductor device
JPS63305545A (en) * 1987-06-05 1988-12-13 Hitachi Ltd Semiconductor integrated circuit device
JPH01140757A (en) * 1987-11-27 1989-06-01 Nec Corp Semiconductor input-protective device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010767A (en) * 1983-06-30 1985-01-19 Fujitsu Ltd Semiconductor device
JPS6143468A (en) * 1984-08-07 1986-03-03 Mitsubishi Electric Corp Protective circuit
JPS61137359A (en) * 1984-12-10 1986-06-25 Nec Corp Protective circuit
EP0276850A2 (en) * 1987-01-28 1988-08-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with latch up preventing structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 201 (E-419)(2257) 15 Juillet 1986 & JP-A-61 043 468 ( MITSUBISHI ) 3 Mars 1986 *
PATENT ABSTRACTS OF JAPAN vol. 10, no. 332 (E-453)(2388) 12 Novembre 1986 & JP-A-61 137 359 ( NEC ) 25 Juin 1986 *
PATENT ABSTRACTS OF JAPAN vol. 9, no. 123 (E-317)(1846) 28 Mai 1985 & JP-A-60 010 767 ( FUJITSU ) 19 Janvier 1985 *

Also Published As

Publication number Publication date
ITMI922000A1 (en) 1994-02-18
TW200601B (en) 1993-02-21
GB2258947A (en) 1993-02-24
ITMI922000A0 (en) 1992-08-18
IT1256405B (en) 1995-12-05
DE4223466A1 (en) 1993-02-25
GB9217737D0 (en) 1992-09-30
KR930005184A (en) 1993-03-23

Similar Documents

Publication Publication Date Title
FR2499315A1 (en) SEMICONDUCTOR PROTECTION DEVICE USING ZENER BACK-TO-BACK DIODES
FR2533369A1 (en) PROTECTION CIRCUIT FOR INTEGRATED CIRCUIT DEVICES AND SEMICONDUCTOR STRUCTURE FOR PROTECTING AN INTEGRATED CIRCUIT
FR2800908A1 (en) Silicon-on-insulator semiconducting integrated circuit free from floating body effects includes transistor active region electrically connected to body line via insulated body extension
FR2503456A1 (en) PROTECTIVE DEVICE FOR INTEGRATED CIRCUITS
KR100190008B1 (en) Electorstatic protection device of semiconductor device
FR2815430A1 (en) Liquid crystal display in PDA, has electrode pads having different size in accordance with length of electrode links
FR2723260A1 (en) THYRISTOR HAS THREE TERMINALS WITH CHARACTERISTICS CONTROLLED BY ONE SINGLE GUTTER MOS
FR2982416A1 (en) ELECTRONIC DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES
EP0582710A1 (en) Electrically programmable memory cell
FR3016999A1 (en) ELECTRONIC DEVICE, ESPECIALLY FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES
FR2587563A1 (en) ACOUSTIC SURFACE WAVE DEVICE
EP0664564B1 (en) Integrated circuit including a protection against electrostatic discharges
FR2487582A1 (en) SEMICONDUCTOR DEVICE OF SEMICONDUCTOR METAL OXIDE TYPE
FR2624655A1 (en) PROTECTION STRUCTURE FOR ACCESS TO AN INTEGRATED CIRCUIT
FR2741999A1 (en) DEVICE INTEGRATING AN INSULATED GRID BIPOLAR TRANSISTOR AND ITS CONTROL CIRCUIT
FR2746964A1 (en) PROTECTIVE CIRCUIT AND DEVICE OF THE SEMICONDUCTOR-ON-INSULATOR TYPE COMPRISING SUCH A CIRCUIT
EP1638146A2 (en) Electronic circuit with dual power system and with spark-over protection means, and corresponding protection means
FR2680603A1 (en) Semiconductor device with protection against electrostatic voltages
FR2499325A1 (en) PROTECTION CIRCUIT FOR INTEGRATED CIRCUIT DEVICES
FR2458907A1 (en) Field effect transistor with adjustable pinch off voltage - has doping chosen in intermediate layer to reduce effect of parasitic bipolar transistor
FR2719158A1 (en) Input circuit to protect a monolithic integrated circuit.
EP0518790A1 (en) Bidirectional protection part
EP2947689B1 (en) Photonic cmos inverter
FR3057394A1 (en) DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES WITH DISTRIBUTED TRIGGERING CIRCUIT
EP0881681B1 (en) Device protecting an integrated MOS device against voltage gradients