FR2647582A1

FR2647582A1 - Process for writing data into a semiconductor memory, and device enabling this process to be implemented

Info

Publication number: FR2647582A1
Application number: FR9006531A
Authority: FR
Inventors: Yasuo Iijima
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-25
Filing date: 1990-05-25
Publication date: 1990-11-30
Also published as: FR2647582B1; JPH02310642A

Abstract

According to the invention, not only is the accomplishment of a data write operation controlled by the delivery of a status signal by a memory, for example an end-of-write status signal, but the time required for the data write operation is also controlled S10, S11. If a defect appears in the memory, the data write operation S11 can be ended even when the end-of-write status signal has not reached a level representing the end of the data write operation S9. It is therefore possible entirely to prevent unexpected stoppage of the system using the memory.

Description

La présente invention concerne un procédé d'écriture de données dans une mémoire semiconductrice telLe que la mémoire de données d'une carte å circuit intégré et un dispositif permettant de mettre en oeuvre le procédé ; plus particulierement, elle concerne un procede d'écriture de données dans une mémoire utilisant un signal du type etat pret/etat occupé, et autres, ainsi qu'un dispositif permettant de mettre en oeuvre le procède. The present invention relates to a method for writing data into a semiconductor memory such as the data memory of an integrated circuit card and a device making it possible to implement the method; more particularly, it relates to a method of writing data into a memory using a signal of the ready state / occupied state type, and the like, as well as a device making it possible to implement the method.

Récemment, pour remplacer les mémoires mortes electrique- ment programmables (EPROM), les mémoires mortes programmables électriquement effaçables (EEPROM), que l'on peut électriquement effacer et ou l'on peut réécrire des données, ont attiré l'attention comme mémoires semiconductrices. Puisque le temps d'écriture de données dans la EEPROM est plus long que celui relatif à la EPROM, diverses améliorations ont été apportées à la
EEPROM.Recently, to replace electrically programmable read-only memories (EPROM), electrically erasable programmable read-only memories (EEPROM), which can be electrically erased or rewritten, have attracted attention as semiconductor memories . Since the data writing time in the EEPROM is longer than that relating to the EPROM, various improvements have been made to the
EEPROM.

Selon l'une des améliorations apportées å la EEPROM, il a ete mis au point, pour réduire la charge d'un disPositif externe dans le traitement d'une operation d'écriture, une EEPROM qui délivre en sortie un signal d'etat pour informer le dispositif externe que l'écriture de données dans la EPROM a été completement réalisée. Plus spécialement, le dispositif externe peut facilement déterminer si l'operation d'écriture s'est ou non terminee par simple contrôle du signal d'état délivré par la EEPROM, après avoir envoyé les données d'écriture å la EEPROM. According to one of the improvements made to the EEPROM, it has been developed, in order to reduce the load of an external device in the processing of a writing operation, an EEPROM which delivers as output a status signal for inform the external device that the data has been written to the EPROM completely. More specifically, the external device can easily determine whether the write operation has ended or not by simply checking the status signal delivered by the EEPROM, after having sent the write data to the EEPROM.

Toutefois, dans cette EEPROM perfectionnée, lorsque la
EEPROM connaît une défaillance, le signal d'état ne réussit parfois pas å atteindre un niveau indiquant la fin d'une opération d'écriture de données dans la EEPROM, même si les données d'écriture ont été envoyées par le dispositif externe et que l'opération d'écriture des donnees s'est achevée. Dans ce cas, l'inconvérient est que, non seulement, le dispositif externe ne peut pas determiner si l'écriture de données dans la EEPROM stest ou non achevée, mais, de plus, il s'arrete pour L'opération d'écriture de données.However, in this enhanced EEPROM, when the
EEPROM experiences a failure, the status signal sometimes fails to reach a level indicating the end of a data write operation in the EEPROM, even if the write data has been sent by the external device and that the data writing operation has been completed. In this case, the downside is that not only can the external device not determine whether the writing of data to the EEPROM is complete or not, but, moreover, it stops for the writing operation. of data.

C'est donc un but de l'invention de produire un procédé d'écriture de données, qui peut arriver au terme de L'opération d'écriture de données et qui peut empêcher entierement L'arrêt inopiné d'un système utilisant une mémoire même lorsqu'il se produit une defaillance de la mémoire, ainsi qu'un dispositif permettant de mettre en oeuvre le procédé. -
Selon un premier aspect de l'invention, il est propose un procédé d'écriture de données provenant d'un premier moyen qui sert fournir les données dans un moyen de mémorisation qui sert å emmagasiner les données, comprenant les opérations suivantes :
recevoir les données de la part du premier moyen ;
écrire les données dans le moyen de memorisation en réponse å l'operation de réception ;
compter le temps en réponse å l'opération d'écriture ;
comparer le temps compte de l'opération de comptage avec un temps prédéterminé ; et
donner, en réponse au résultat comparé de l'opération de comparaison, l'information selon laquelle l'opération d'écriture est arrivée å son terme.It is therefore an object of the invention to produce a method of writing data, which can come to the end of the data writing operation and which can entirely prevent the unexpected shutdown of a system using a memory. even when a memory failure occurs, as well as a device for implementing the method. -
According to a first aspect of the invention, there is provided a method of writing data coming from a first means which serves to supply the data in a storage means which serves to store the data, comprising the following operations:
receive the data from the first means;
writing the data in the storage means in response to the reception operation;
count the time in response to the write operation;
comparing the counting time of the counting operation with a predetermined time; and
give, in response to the compared result of the comparison operation, the information that the write operation has come to an end.

Selon un autre aspect de l'invention, il est propose un dispositif permettant d'écrire des données dans un moyen de memori- sation servant å mémoriser les données, ledit dispositif comprenant :
un moyen servant å fournir les données au moyen de memo- risation ;
un moyen servant å écrire dans le moyen de memorisation les données fournies par le moyen de fourniture ;
un moyen servant å indiquer un temps de début lorsque le moyen d'ecriture commence å écrire les données dans le moyen de mémorisation ;
un moyen servant à compter le temps en réponse au temps de début indique par le moyen d'indication ;
un moyen servant å comparer le temps compte par le moyen de comptage avec un temps prédéterminé ; et
un moyen servant a délivrer une information de fin d'écriture indiquant la fin d'une operation d'ecriture du moyen d'écriture en reponse å un résultat compare par le moyen de comparaison. According to another aspect of the invention, there is provided a device making it possible to write data in a storage means serving to store the data, said device comprising:
means for providing the data by means of storage;
means for writing the data supplied by the supply means to the storage means;
means for indicating a start time when the writing means starts writing the data in the storage means;
means for counting the time in response to the start time indicated by the indicating means;
means for comparing the time counted by the counting means with a predetermined time; and
means for delivering write end information indicating the end of a write operation of the write means in response to a result compared by the comparison means.

En plus de contrôler la fin de l'écriture å l'aide du signal d'état tel qu'un signal d'état de fin d'écriture délivré par la mémoire, on contrôle la durée d'ecriture des données. Par conse- quent, meme si une défaillance de la mémoire se produit et que, par consequent, le signal d'etat de fin d'ecriture n'atteint pas un niveau représentant la fin d'une opération d'écriture de données, il est possible d'arrêter L'opération d'ecriture et, par conse- quent, on peut empêcher entierement l'arrêt inopiné du système utilisant la mémoire. In addition to controlling the end of writing using the status signal such as a write end status signal delivered by the memory, the duration of data writing is controlled. Therefore, even if a memory failure occurs and, therefore, the write end state signal does not reach a level representing the end of a write data operation, it It is possible to stop the write operation and, therefore, we can completely prevent the unexpected stop of the system using the memory.

La description suivante, conçue å titre d'illustration de l'invention, vise å donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels :
la figure 1 est un schema de principe montrant une configuration d'un dispositif permettant d'écrire des données dans une mémoire semiconductrice selon un mode de réalisation de la présente invention ; et
les figures 2A et 2P sont des organigrammes illustrant L'opération d'écriture de données effectuée par le dispositif de l'invention.The following description, designed to illustrate the invention, aims to give a better understanding of its characteristics and advantages; it is based on the appended drawings, among which:
Figure 1 is a block diagram showing a configuration of a device for writing data to a semiconductor memory according to an embodiment of the present invention; and
FIGS. 2A and 2P are flowcharts illustrating the data writing operation performed by the device of the invention.

Sur la figure 1, est représenté un schéma de principe qui montre une configuration d'un dispositif permettant d'écrire des données selon un mode de réalisation de l'invention. Ce mode de réalisation présente la configuration d'un système å microordinateur, par exemple une carte å circuit intérgré utilisant une unité centrale de traitement (CPU) du type Z80, que produit la société ZILOG. Sur cette figure, le numéro de référence 1 designe une CPU, 2 une EEPROM servant å emmagasiner diverses données, 3 une memoire morte ROM, (par exemple une ROM å masque) dans laquelle un programme d'exploitation de la CPU 1 est emmagasine, et 4 une mémoire vive (RAM) servant de memoire de travail pendant le fonctionnement de la CPU 1. Les mémoires 2, 3 et 4 sont disposées sur une carte mémoire de la CPU 1. Comme on peut le voir sur la figure 1, la CPU 1, la EEPROM 2, la ROM 3 et la RAM 4 sont connectees entre elles par un bus d'adresses de 16 bits S et un bus de données de 8 bits 6. La CPU 1 est connectée à un décodeur 7 par l'intermédiaire du bus d'adresses S. Le décodeur 7 revoit les données d'adresses AOO å A15 et un signal de demande de mémoire
MREQ de la part de la CPU 1 afin de produire un signal de validation de puce CE. Le signal de validation de puce CE est fourni aux mémoires 2, 3 et 4.FIG. 1 shows a block diagram which shows a configuration of a device making it possible to write data according to an embodiment of the invention. This embodiment presents the configuration of a microcomputer system, for example an integrated circuit card using a central processing unit (CPU) of the Z80 type, produced by the company ZILOG. In this figure, the reference number 1 designates a CPU, 2 an EEPROM used to store various data, 3 a ROM read-only memory, (for example a mask ROM) in which an operating program of the CPU 1 is stored, and 4 a random access memory (RAM) serving as working memory during the operation of the CPU 1. The memories 2, 3 and 4 are arranged on a memory card of the CPU 1. As can be seen in FIG. 1, the CPU 1, EEPROM 2, ROM 3 and RAM 4 are connected to each other by a 16-bit address bus S and an 8-bit data bus 6. CPU 1 is connected to a decoder 7 by the via the address bus S. The decoder 7 reviews the address data AOO to A15 and a memory request signal
MREQ from the CPU 1 to produce a CE chip validation signal. The CE chip validation signal is supplied to memories 2, 3 and 4.

La EEPROM 2 délivre, sur sa borne R/B, un signal d'opération d'écriture interne, c'est-å-dire un signal d'état pret/ état occupe (R/B), comme signal d'etat. Le signal R/B est fourni å une borne d'entrée d'une porte å trois états 8. La porte å trois états 8 est commandée par le signal de sortie d'un circuit OU 9, qui reçoit un signal de demande d'entree/sortie IORQ et un signal d'impulsion de lecture RD de la part de la CPU 1. Le signal d'impulsion de lecture RD est également fourni à la EEPROM 2, la
ROM 3 et la RAM 4, sur leurs entrées OE. La porte å trois états 8 passe de l'état non conducteur å L'état conducteur dans le sesl cas ou les deux signaux IORQ et RD venant de la CPU 1 prennent un niveau bas et la porte 8 transmet le signal R/B fourni å sa borne d'entrée au bit zero du bus de données 6. La CPU 1 fournit un signal d'écriture WR aux bornes de validation d'écriture WE de la
EEPROM 2 et de la RAM L. The EEPROM 2 delivers, on its R / B terminal, an internal write operation signal, that is to say a ready / occupied status signal (R / B), as a status signal. The R / B signal is supplied to an input terminal of a three-state door 8. The three-state door 8 is controlled by the output signal of an OR circuit 9, which receives a request signal from IORQ input / output and an RD read pulse signal from the CPU 1. The RD read pulse signal is also supplied to EEPROM 2, the
ROM 3 and RAM 4, on their OE inputs. The three-state gate 8 goes from the non-conductive state to the conductive state in the case where the two signals IORQ and RD coming from the CPU 1 take a low level and the gate 8 transmits the R / B signal supplied å its input terminal at bit zero of the data bus 6. The CPU 1 supplies a write signal WR to the write validation terminals WE of the
EEPROM 2 and RAM L.

On va maintenant décrire, en relation avec les organigrammes des figures 2A et 2B le processus au cours duquel la CPU 1 lit une rangée de données de la RAM 4 et L'écrit dans la EEPROM 2. We will now describe, in relation to the flowcharts of FIGS. 2A and 2B, the process during which the CPU 1 reads a row of data from RAM 4 and writes it to the EEPROM 2.

Une technique de pagination est utilisée comme système de gestion de mémoire pour la EEPROM 2. Sur la figure 2A, des données d'écriture sont fournies par la RAM 4 à la EEPROM 2 via le bus de donées 6 (etape SO). L'adresse initiale (adresse initiale d'écriture) d'une région de mémorisation de la EEPROM 2 pour laquelle a été faite une demande d'écriture est soustraite de l'adresse initiale de la page faisant suite å la page å laquelle la première adresse initiale appartient, et le resultat de la SOuS- traction est conservé sous-la forme "RESULTAT 1' (état S1). Si l'on suppose que la EEPROM 2 utilisée dans le présent mode de réalisation est du type å 32 bytes/page, "RESULTAT 1" est calcule de la maniere suivante. Si l'adresse initiale d'ecriture de la Page est @A000, l'adresse initiale de la page suivante est @A020 et, par conséquent, "RESULTAT 1" est 32 bytes. En outre, si l'adresse initiale de la page est @A082, l'adresse initiale de la page suivante est @A0A0 et, par conséquent, "RESULTAT 1" est 30 bytes.A paging technique is used as a memory management system for the EEPROM 2. In FIG. 2A, write data is supplied by the RAM 4 to the EEPROM 2 via the data bus 6 (step SO). The initial address (initial write address) of an EEPROM 2 storage region for which a write request has been made is subtracted from the initial address of the page following the page on which the first initial address belongs, and the result of the SUBSTRATE is kept in the form "RESULT 1 '(state S1). If it is assumed that the EEPROM 2 used in this embodiment is of the type å 32 bytes / page, "RESULT 1" is calculated as follows: If the initial write address of the Page is @ A000, the initial address of the next page is @ A020 and, therefore, "RESULT 1" is 32 In addition, if the initial page address is @ A082, the initial address of the next page is @ A0A0 and therefore "RESULT 1" is 30 bytes.

Du "nombre de bytes" des données d'écriture situées dans une rangée de données de la RAM 4 qui doivent être écrites dans la
EEPROM 2, on soustrait le nombre de bytes de "RESULTAT 1" et, alors, on emmagasine le résultat de la soustraction sous la forme "RESULTAT 2" (étape S2). Si "RESULTAT 2" est nul ou négatif (étape
S3), on utilise le "nombre de bytes" des données d'écriture comme nombre de bytes des données d'écriture d'ensemble (étape S4). Si "RESULTAT 2" ntest ni nul, ni négatif, on utilise le "RESULTAT 2 lui-meme comme nombre de bytes des données d'écriture d'ensemble (étape S5).The "number of bytes" of write data located in a data row of RAM 4 that is to be written to the
EEPROM 2, we subtract the number of bytes from "RESULTAT 1" and, then, we store the result of the subtraction in the form "RESULT 2" (step S2). If "RESULT 2" is zero or negative (step
S3), the "number of bytes" of the write data is used as the number of bytes of the overall write data (step S4). If "RESULT 2" is neither zero nor negative, the "RESULT 2 itself is used as the number of bytes of the overall write data (step S5).

A l'etape S6, on soustrait du nombre de bytes des données d'écriture le nombre de bytes des données d'écriture d'ensembLe utilise å l'étape S4 ou S5, et le résultat de la soustraction est conserve comme nouveau nombre de bytes des données d'écriture. A l'étape S7, une minuterie est prépositionnée sur une durée prédéterminée en fonction du nombre de bytes des données d'écriture. A l'étape S8, les donnees correspondant au nombre de bytes des données d'écriture d'ensemble sont écrites en séquence å partir de l'adresse initiale des données d'ecriture dans la EEPROM 2 par une procédure d'écriture de pages. In step S6, the number of bytes of the overall write data is subtracted from the number of bytes in the write data used in step S4 or S5, and the result of the subtraction is kept as the new number of bytes of write data. In step S7, a timer is prepositioned over a predetermined duration as a function of the number of bytes of the writing data. In step S8, the data corresponding to the number of bytes of the overall writing data is written in sequence from the initial address of the writing data in the EEPROM 2 by a page writing procedure.

A l'étape S9 de la figure 2B, si le bit le moins significatif (LSB) des données obtenues par une instruction d'entrée d'espace d'entrée/sortie (I/O) est dans L'état pret "1", l'opra- tion d'écriture de données est arrivée a son terme et, par consé- quent, l'organigramme passe a l'étape S12. Si le bit le moins significatif est dans un état occupe "O", l'opération d'écriture de données n'est pas arrivée å son terme, si bien que la minuterie est décrémentée (étape S1û), et il est ensuite confirme si la minuterie est positionnée ou non å "O" Retape S11). Si la minuterie n'est pas positionnée à "0", l'organigramme revient à l'étape S9. Si la minuterie est positionnée à "0", l'opération d'écriture ne s'est pas terminée dans les limites d'une durée prédéterminée, et le signal (R/B) d'opération d'écriture interne de la EEPROM 2 n'est pas passe de l'état occupe å l'état prêt. On effectue donc le traitement d'erreur. In step S9 of FIG. 2B, if the least significant bit (LSB) of the data obtained by an input / output space input (I / O) instruction is in the ready state "1" , the writing data operation has come to an end and, therefore, the flow chart proceeds to step S12. If the least significant bit is in an occupied state "O", the data writing operation has not ended, so that the timer is decremented (step S1û), and it is then confirmed if the timer is set or not å "O" Retape S11). If the timer is not set to "0", the flowchart returns to step S9. If the timer is set to "0", the write operation has not ended within a predetermined period, and the internal write operation signal (R / B) of the EEPROM 2 did not go from occupied to ready state. The error processing is therefore carried out.

A l'etape S12, on vérifie les données a l'aide de l'adresse initiale des données d'écriture, du nombre de bytes des données d'écriture d'ensemble, et de la rangée des données d'criture, qui ont été traites å l'étape S8 antérieure. Si le resultat de la vérification est négatif (etape S13), alors on effectue le traitement d'erreur. Si le resultat de la vérification est positif (etape S13), il est détermine si le nombre de bytes qui ont été remis å jour å l'étape précédente S6 est ou non "O" (étape S14). Si le nombre de bytes est "O", l'opération d'ecriture est arrivée å son terme. Si ce n'est pas "O", l'adresse suivante de la région courante des données d'ecriture d'ensemble est alors positionnée comme adresse initiale des données d'écriture (étape
S15), puis l'organigramme revient å l'étape S1 de la figure 2A.In step S12, the data is checked using the initial address of the write data, the number of bytes of the set write data, and the row of write data, which have been processed at the previous step S8. If the result of the verification is negative (step S13), then the error processing is carried out. If the result of the verification is positive (step S13), it is determined whether or not the number of bytes which have been updated in the previous step S6 is "O" (step S14). If the number of bytes is "O", the write operation has ended. If it is not "O", the next address of the current region of the assembly write data is then positioned as the initial address of the write data (step
S15), then the flowchart returns to step S1 of FIG. 2A.

Selon L'invention, non seulement on contrôle l'arrivée å son terme de l'opération d'écriture de données à l'aide du signal
R/B, c'est-å-dire un signal d'état qui est délivre par la EEPROM 2 et @eprésente la fin de l'opération d'écriture de données, mais on contrôle également, å l'aide de la minuterie, la durée nécessaire pour achever L'opération d'écriture de données. Même lorsqu'une défaillance de la EEPROM 2 se produit et que, par conséquent, le signal R/B continue de rester dans un etat occupé, on peut mettre fin à l'opération d'écriture et on peut parfaitement empêcher L'arrêt inopiné du système utilisant la EEPROM 2.According to the invention, not only is the completion of the data writing operation checked with the signal
R / B, that is to say a status signal which is delivered by EEPROM 2 and @ represents the end of the data writing operation, but we also control, using the timer , the time required to complete the data write operation. Even when an EEPROM 2 failure occurs and therefore the R / B signal continues to remain in an occupied state, the write operation can be terminated and the unexpected shutdown can be prevented perfectly of the system using EEPROM 2.

Dans le mode de réalisation c;-dessus, on utilise la
EEPROM 2, où le signal R/B est délivré par la borne RIB. Toutefois, par exempLe, on peut utiliser une EEPROM employant un système d'appel de données. Alors qu'une minuterie d'un type logiciel est réalisée à l'étape S10 de l'organigramme ci-dessus, cette même fonction pourrait être exécutée par une minuterie ta de type reel représentée sur la figure 1 Dans ce cas, la minuterie concrete la démarre å l'instant ou l'opration d'ecriture de données commence, å l'étape S8. En ce qu; concerne le traitement d'erreurs intervenant apres que la minuterie a été positionnee par "O' å l'étape
S11, il est souhaible de passer de l'état occupe å l'état prêt par un procédé propre au type particulier de la EEPROM 2.In the embodiment c; above, the
EEPROM 2, where the R / B signal is delivered by the RIB terminal. However, for example, an EEPROM using a data call system can be used. While a timer of a software type is produced in step S10 of the flowchart above, this same function could be executed by a timer ta of the real type represented in FIG. 1 In this case, the concrete timer starts it at the instant the write data operation begins, in step S8. In that; concerns the processing of errors occurring after the timer has been set with "O 'at step
S11, it is desirable to pass from the occupied state to the ready state by a process specific to the particular type of EEPROM 2.

Comme décrit en détail, selon l'invention, on peut produire un procédé d'écriture de données dans une mmoire sem;- conductrice ou l'operation d'écriture de données peut prendre fin même lorsqu'une défaillance de la mémoire se produit, et, par conséquent, on peut parfaitement empecher l'arrêt inopiné du système utilisant la mémoire. As described in detail, according to the invention, a method of writing data can be produced in a sem memory; - conductive or the operation of writing data can end even when a memory failure occurs, and, therefore, it is perfectly possible to prevent the unexpected shutdown of the system using the memory.

Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du procédé et du dispositif dont la description vient d'être donnée å titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. Of course, those skilled in the art will be able to imagine, from the method and the device, the description of which has just been given for illustrative purposes and in no way limitative, various variants and modifications which do not depart from the scope of the invention.

Claims

give, in response to the result compared by the comparison operation (S11), the information (S9) according to which the write operation (S8) has come to an end.

comparing (S11) the time counted in the counting operation (S10) with a predetermined time; and

counting (S10) the time in response to the write operation (S8);

writing (S8) the data in the storage means (2) in response to the reception operation (S0);

receive (SO) the data coming from the first means

CLAIMS 1. Method for writing data, from a first means (4) serving to supply the data, in a storage means (2) serving for storing the data, characterized in that it comprises the following operations :

2. Method according to claim 1, characterized in that it further comprises the operation consisting in determining (S6) the quantity of data to be written in the storage means (2).

3. Method according to claim 2, characterized in that it further comprises the operation consisting in fixing (S7) the predetermined time in response to the quantity of predetermined data in the determination operation (S6).

4. Method according to claim 1, characterized in that the information operation comprises the operation consisting in delivering an error signal when the temPs counts in the counting operation (S10) is longer than the predefined time - completed the comparison operation (S11).

5. Device for writing data into a storage means (2) used to store the data, said device being characterized in that it comprises:

means (S0) for supplying the data to the storage means (2);

means (S8) for writing into the storage means (2) the data supplied by the supply means (SO);

means (S7) for indicating a start time when the writing means (S8) starts writing the data into the storage means (2);

means (1a; S10; S11) for counting the time in response to the start time indicated by the indication means (S7);

means (S11) for comparing the time counted by the counting means (1a; S10; S11) with a predetermined time; and

means (S9) for supplying write end information indicating the end of a write operation of the write means (S8) in response to the result compared by the comparison means (S11).