FR2637996A1 - Circuit pour executer a grande vitesse certaines operations booleennes de traitement de trame pour affichage sur l'ecran d'une station de travail - Google Patents
Circuit pour executer a grande vitesse certaines operations booleennes de traitement de trame pour affichage sur l'ecran d'une station de travail Download PDFInfo
- Publication number
- FR2637996A1 FR2637996A1 FR8908613A FR8908613A FR2637996A1 FR 2637996 A1 FR2637996 A1 FR 2637996A1 FR 8908613 A FR8908613 A FR 8908613A FR 8908613 A FR8908613 A FR 8908613A FR 2637996 A1 FR2637996 A1 FR 2637996A1
- Authority
- FR
- France
- Prior art keywords
- yes
- boolean
- frame
- source data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Image Generation (AREA)
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
L'invention concerne un circuit permettant d'exécuter à grande vitesse certaines opérations booléennes de trame dans une station de travail possédant des fonctions d'affichage infographique sur plusieurs plans avec des couleurs d'avant-plan et d'arrière-plan. Le circuit de l'invention comporte un circuit logique 62, 64 permettant de déterminer si une opération booléenne de trame donnée est ou non une opération pour laquelle on pourra opérer à grande vitesse. On considère qu'une opération booléenne de trame donnée est une opération pour laquelle on pourra opérer à grande vitesse lorsque le résultat de l'opération peut être déterminé par lecture d'un seul opérande, à savoir la donnée source. Si l'autre opérande, à savoir la donnée destination, est nécessaire pour déterminer le résultat de l'opération, cette dernière est alors exécutée normalement. Dans le cas contraire, l'opération peut être exécutée par simple lecture de la donnée source.
Description
La présente invention concerne un circuit permettant d'exécuter à grande
vitesse certaines opérations booléennes de trame dans une station de travail possédant des fonctions d'affichage infographique sur plusieurs plans avec des couleurs d'avant-plan et d'arrière-plan. Le circuit de l'invention comporte un circuit logique permettant de déterminer si une opération booléenne de trame donnée est ou non une opération pour laquelle on pourra opérer à grande vitesse. On considère qu'une opération booléenne de trame donnée est une opération pour laquelle on pourra opérer à grande vitesse lorsque le résultat de l'opération peut être déterminé par lecture d'un seul opérande, à savoir la donnée source. Si l'autre opérande, à savoir la donnée destination, est nécessaire pour déterminer le résultat de l'opération, cette dernière est alors exécutée normalement. Dans le cas contraire, l'opération peut être exécutée par simple lecture
de la donnée source.
Plus précisément, la présente invention propose à cet effet un dispositif du type précité, c'est-à-dire comprenant une unité centrale de traitement produisant des signaux de contrôle, pour exécuter des opérations booléennes de trame sur des données source et des données destination en vue d'une mémorisation dans une mémoire tampon de trame pour une pluralité de plans, les données source étant sélectionnées soit dans un registre typographique soit dans un registre de graphisme et les données destination étant sélectionnées
dans le tampon de trame.
De façon caractéristique de l'invention, ce dispositif comprend: (a) des moyens de sélection d'une donnée source, reliés au registre typographique et au registre de graphisme, pour sélectionner une donnée source; (b) des moyens de sélection d'opération booléenne de trame d'un plan, reliés à l'unité centrale de traitement, pour sélectionner une opération booléenne de trame à exécuter avec chaque plan de ladite pluralité de plans; (c) des moyens formant circuit de traitement booléen de trame, reliés aux moyens de sélection d'opération booléenne de trame d'un plan, aux moyens de sélection d'une donnée source et au tampon de trame, pour exécuter l'opération booléenne de trame sélectionnée pour chaque plan de ladite pluralité de plans sur la donnée source et sur la donnée destination pour mémorisation dans le tampon de trame; (d.) des moyens logiques, reliés aux moyens de sélection d'une donnée source et aux moyens de sélection d'opération booléenne de trame d'un plan, pour déterminer si l'opération booléenne de trame sélectionnée peut ou non être exécutée à partir de la seule donnée source; et (e) des moyens pour exécuter les opérations booléennes de trame que ces moyens logiques ont déterminé comme pouvant être exécutées à partir de la seule
donnée source.
On va maintenant décrire un exemple de réalisation de l'invention. La figure 1 est un schéma par blocs montrant
l'environnement de la présente invention.
La figure 2 est un schéma par blocs du circuit de routage
des données qui fait partie de la présente invention.
La figure 3 est une représentation schématique des huit
plans d'information d'un tampon de trame.
0
La présente invention concerne un dispositif et un procédé utilisables dans un système informatique permettant l'affichage infographique d'images. Bien que, pour décrire la présente invention, on fasse référence à certains circuits, schémas par blocs, signaux, tables de vérité, longueurs de bits, longueurs de pixels, etc., le spécialiste de cette technique comprendra que ces détails ne sont indiqués que pour permettre une meilleure compréhension de
la présente invention, et que celle-ci peut être mise en.
oeuvre sans ces détails spécifiques. Inversement, des circuits bien connus n'ont été représenté que sous forme de schémas par blocs afin-de ne pas aloudir inutilement la
description de la présente invention.
La figure 1 est un schéma par blocs général de l'environnement de la présente invention. L'unité centrale de traitement 9 est définie ici comme englobant les circuits ne faisant pas partie des autres éléments illustrés figure 1; elle délivre des données, des signaux de contrôle et des adresses par l'intermédiaire d'une interface d'unité centrale de traitement 10, nécessaire à la mise en oeuvre de
l'invention ici décrite.
L'unité centrale de traitement 9 délivre également, via son interface d'unité centrale de traitement 10, des adresses à une interface mémoire 14 et des données à un circuit de routage des données 12. Le circuit de routage des données 12 reçoit également des données lues dans un tampon de trame d'affichage 13 par l'interface mémoire 14. Le circuit de routage de données 12 délivre en sortie des données à l'interface mémoire 14 afin que celle-ci puisse écrire dans le tampon de trame à une adresse définie par l'unité centrale de traitement 9. La présente invention concerne les techniques et circuits particuliers utilisés pour le circuit de routage des données 12. Les détails relatifs à l'unité centrale de traitement 9, à l'interface d'unité centrale de traitement 10, au tampon de-trame 13 et à l'interface mémoire 14 sont connus des spécialistes de la technique des affichages infographiques, et n'ont donc pas été explicités ici, à l'exception de ce qui sera nécessaire
pour bien comprendre l'invention.
On va maintenant décrire en détail le circuit de routage des données 12 en référence à la figure 2, qui est un diagramme par blocs, établi au niveau fonctionnel, du circuit de routage des données 12 de la figure 1. Pour les
besoins de la description qui va suivre, on va maintenant
introduire la terminologie "destination" et "source". Une "donnée destination" est une donnée que l'on inscrit dans le tampon de trame ou bien une donnée résidant actuellement à l'adresse du tampon de trame o l'on est sur le point d'écrire. Une "donnée source" est une donnée délivrée par l'une des deux sources que constituent l'unité centrale de traitement 9, qui délivre des données source typographiques au registre typographique 20, et un registre de graphisme 26, qui mémorise un graphisme prédéterminé et délivre des données source de graphisme. Le circuit de routage des données 12 combine une donnée source à une donnée destination et produit une nouvelle donnée destination que
l'on inscrit en un certain emplacement du tampon de trame.
Le contenu de ce tampon de trame sera finalement affiché sur
un écran d'affichage.
La donnée destination courante, qui est stockée dans le verrou de destination 78, est lue dans le tampon de trame à un emplacement mémoire du tampon de trame 13 adressé via l'interface mémoire 14. Les adresses appropriées sont délivrées à l'interface mémoire 14 par l'unité centrale de traitement 9. Les données destination sont retenues dans le verrou 78 puis combinées, par une opération booléenne spécifiée par l'unité centrale de traitement 9, à l'une des deux données source délivrées par le registre typographique ou par le registre de graphisme 27, comme on le décrira plus en détail par la suite. La combinaison d'une donnée source et d'une donnée destination produit une nouvelle donnée destination qui transite par le verrou de sortie des données destination 74 et qui est inscrite dans un emplacement de mémoire du tampon de trame spécifié par un adresse délivrée à l'interface mémoire 14 par l'unité
centrale de traitement 9.
Dans l'un des modes de fonctionnement, la présente invention combine les données source typographiques (délivrées par le registre typographique. 20) aux données
destination de tampon de trame (délivrées par le verrou 78).
Lorsqu'un utilisateur a besoin d'afficher une donnée typographique, l'unité centrale de traitement 9 délivre un ordre qui provoque la délivrance en sortie de sa donnée typographique par le registre typographique 20. Cette donnée est ensuite sélectionnée par le multiplexeur 30 et appliquée
en entrée au registre à circulation 36.
Le multiplexeur 30 sélectionne la donnée source que l'on doit appliquer au registre à circulation 36 soit dans le registre typographique 20 soit dans le registre de graphisme 27. Le registre à circulation 36 décale les données typographiques du multiplexeur 30 d'un nombre prédéterminé de bits de manière à les aligner par exemple sur un accès mémoire en seize pixels du tampon de trame 13. Par exemple, lorsque l'on écrit une caractère sur dix bits qui commence au treizième emplacement mémoire de pixel du tampon de trame 13, le registre à circulation 36 reçoit de l'unité centrale
de traitement 9 l'ordre de décaler les données typogra-
phiques de treize positions, de manière à aligner le début des données typographiques sur la treizième adresse du tampon de trame 13 dans la partie de seize pixels de la mémoire du tampon de trame sur laquelle on opèrera. On voit ainsi que le registre à circulation 36 permet un alignement tel que, lorsque l'on inscrit une donnée typographique dans la mémoire du tampon de trame, on aligne la donnée typographique sur la position mémoire correcte, déterminée
par l'adresse envoyée par l'unité centrale de traitement 9.
Les données décalées délivrées par le registre à circulation 36 sont acheminées vers un ensemble de verrous à huit bits 46, 48, 50, 52, 54, 56, 58 et 60. Cet ensemble de verrous mémorise la valeur d'un.pixel de la donnée que l'on
écrira dans le tampon de trame (au total, huit pixels).
La présente invention utilise huit verrous à huit bits, de manière que chacun de verrous 46, 48, 50, 52, 54, 56, 58 et 60 puisse mémoriser huit bit de données et puisse donc contenir huit plans d'information (comme on le décrira plus
bas en référence à la figure 3) pour chacun de huit pixels.
Les huit pixels d'information correspondront à la moitié d'un accès mémoire car, dans le mode de réalisation préféré, on peut mettre à jour par un accès mémoire un espace mémoire de tampon de trame de seize pixels (correspondant à seize pixels d'un affichage vidéo). Les huit pixels d'information restants, provenant de l'accès mémoire suivant, sont envoyés au registre à circulation 36 et sont distribués aux verrous 46, 48, 50, 52, 54, 56, 58 et 60 pendant la seconde moitié
du cycle mémoire, de la même façon que pendant le premier.
Les données typographique sont disponibles en mode "un bit par pixel" (typo-1), pour un affichage monochrome, ou en mode "huit bits par pixel" (typo-8), pour un affichage en couleurs. En mode typo-1, le circuit d'expansion 42 reproduit huit fois la donnée "un bit par pixel". Les verrous 46, 48, 50, 52, 54, 56, 58 et 60 délivrent les données source typographiques, huit bits à la fois, à l'une des entrées d'un circuit de traitement de trame booléen 64,
décrit dans une autre demande de brevet du même titulaire.
La donnée destination de tampon de trame retenue dans le verrou de destination 78 est libérée au même moment et acheminée vers la seconde entrée du circuit de traitement de
trame booléen 64.
Un circuit de traitement de trame de sélection de plan 62, également décrit dans une autre demande de brevet du même titulaire, et le circuit de traitement de trame booléen 64 combinent alors, par une opération booléenne sélectionnée, la donnée destination du tampon de trame, provenant du verrou 78, à la donnée source typographique, provenant des verrous 46, 48, 50, 52, 54, 56, 58 et 60 et
qui, initialement, provenait du registre typographique 20.
Les opération booléennes possibles, communes à tous les affichages graphiques, sont données par le tableau I ci-dessous.
TABLEAU I
Numéro Opération Description
O REMISE A ZÉRO (CLEAR) d - (0) 1 NI (NOR) d - (((d) t (s))) 2 EFFACEMENT (ERASE) d - ((d) & (s)) 3 TRA AGE INVERSE (DRAW INVERTED) d 4- (- (s)) 4 EFFACÉ INVERSÉ (ERASED REVERSED) d E- (((d) & (s))) INVERSION (INVERT) d < ((d)) 6 OU EXCLUSIF (XOR) d - ((d) ^ (s))
Numéro Opération Description
7 NON-ET (NAND) d - (-((d) & (s)) 8 ET (AND) d e- ((d) & (s)) 9 ÉQUIVALENCE (EQUIVALENT) d 4- ((d) - (s)) PAS D'OPÉRATION (NOP) d L- (d) 11 PEINTURE INVERSE (PAINT INVERTED) d <- ((d) I (s)) 12 TRA AGE (DRAWm d - (s) 13 PEINTURE INVERSÉE (PAINT REVERSED) d - (-(d) I ()) 14 PEINTURE (PAINT) d - ((d) I (s)) INSTAURATION (SET) d 4-(-0) Les conventions sont les suivantes: "f-" représente le complément à 1, "'" représente le OU INCLUSIF, "^" représente le OU EXCLUSIF, I"&"' représente le ET, "'d" représente la donnée destination, et
"s" représente la données source.
Les donnée source et destination sont combinées par le circuit de traitement de trame de sélection de plan 62 et le circuit booléen de traitement de trame 64 de la manière suivante. L'unité centrale de traitement 9 délivre au circuit de traitement de trame de sélection de plan 62
quatre groupes de quatre bits via la ligne de données 65.
Chaque groupe de quatre bits code l'une des seize opérations booléennes possibles. Le circuit de traitement de trame de sélection de plan 62 reçoit également, toujours de.l'unité centrale de traitement 9, des signaux d'état de couleur d'avant-plan (FGC) et de couleur d'arrière-plan (BGC) pour chacun des huit plans. Les signaux FGC et BGC représentent, respectivement, la couleur d'avant-plan et la couleur d'arrière-plan de l'image que l'on va restituer sur l'afficheur vidéo. On notera que l'on peut utiliser des résolutions de bits supérieures et un nombre de couleurs
supérieur à deux.
Du fait que, pour chaque plan, il existe quatre combinaisons possibles des signaux FGC et BGC en entrée du circuit de traitement de trame de sélection de plan 62, on sélectionne l'un des quatre groupes de quatre bits au moyen des signaux FGC et BGC. Le groupe de quatre bits sélectionné qui identifie l'opération booléenne souhaitée est délivré en sortie au circuit booléen de traitement de trame 64, qui combine alors les données source et destination par l'opération booléenne spécifiée par le circuit de traitement
de trame de sélection de plan 62.
Le résultat de la combinaison de la donnée source de graphisme et de la donnée destination de tampon de trame D0,0 à D7,7 est délivré au verrou 74 pour que celui-ci le
délivre en sortie à l'interface mémoire 14 de la figure 1.
L'interface mémoire 14 inscrit alors la nouvelle donnée destination dans le tampon de trame 13 à l'emplacement mémoire spécifié par une adresse délivrée par l'unité
centrale de traitement 9.
La combinaison de données que l'on vient d'indiquer est exécutée un plan à la fois dans la mémoire du tampon de trame car, dans le mode de réalisation préféré de l'invention, la mémoire tampon de trame est divisée en huit plans, chaque plan représentant les pixels d'un affichage
vidéo tel que celui illustré figure 3.
Si l'on revient à nouveau à la figure 2, lorsque l'on trace des lignes on utilise le registre de graphisme 27. Le registre de graphisme 27 reçoit des donnée source de
graphisme en provenance de l'unité centrale de traitement 9.
Le registre de graphisme est, dans le mode de réalisation préféré, une matrice de 16 x 16 bits de valeur binaire, qui reçoit de l'unité centrale de traitement 9 une adresse qui
sélectionne une rangée de seize bits en tant que source.
souhaitée. La rangée de seize bits finira, lorsqu'elle sera affichée, par se répéter logiquement sur la totalité d'une ligne de balayage d'un affichage vidéo, commençant un pixel sur seize de celle-ci. Le multiplexeur 28, qui est controlé par l'unité centrale de traitement 9, sélectionne la portion de seize bits de la donnée de graphisme dans le registre de graphisme 27, par incréments de huit bits. Le multiplexeur 30, qui est également contrôlé par l'unité centrale de traitement 9, sélectionne ensuite un incrément de huit bits
et l'achemine vers le registre à circulation 36.
Lorsqu'il délivre des informations de graphisme, le registre à circulation 36 est passif: il joue simplement un rôle de pipeline sans décaler les bits de la donnée d'un nombre prédéterminé de bits et délivre aux verrous un incrément de huit bits de données de graphisme. L'incrément de huit bits de la donnée de graphisme est en outre dupliqué huit fois par le circuit d'expansion 42, afin de, répéter l'information pour chacun des verrous 46 à 60 pour que
chaque verrou reçoive huit bits de données de graphisme.
Les informations contenues dans les verrous 46, 48, 50, 52, 54, 56, 58 et 60 sont délivrées sous le contrôle de l'unité centrale de traitement au circuit booléen de traitement de trame 64, qui combine l'information source délivrée par le registre de graphisme 27 à la donnée destination délivrée par le registre destination 78 par une opération booléenne spécifiée par l'unité centrale de traitement 9, comme décrit brièvement plus haut et corne cela est décrit en détail dans une autre demande de brevet en
cours du même titulaire.
Le résultat de la combinaison de la donnée source de graphisme et de la donnée destination du tampon de trame est délivré au verrou 74 afin que celui-ci le délivre en sortie à l'interface mémoire 14 de la figure 1. L'interface mémoire 14 inscrit alors la nouvelle donnée destination dans le tampon de trame 13 à l'emplacement mémoire spécifié par une
adresse délivrée par l'unité centrale de traitement 9.
La présente invention concerne un procédé et un dispositif pour éliminer les opérations inutiles de lecture du tampon de trame lors de la combinaison des données, qui opère d'après le principe suivant. Comme on l'a indiqué dans le tableau I ci-dessus, on dispose de seize opérations booléennes couramment utilisées dans les afficheurs vidéo conçus pour l'affichage graphique. Pour neuf de ces seize opérations booléennes, il est possible de déterminer le résultat uniquement d'après l'opération sélectionnée et la donnée source. En conséquence, neuf fois sur seize, si l'on connait la donnée source il n'y a pas besoin de lire la donnée destination dans le tampon de trame. Si l'on se reporte à nouveau à la figure 2, la logique rapide de traitement de trame 89 reçoit la donnée source des verrous 46 à 60, et si l'opération sélectionnée par le circuit de traitement de trame de sélection de plan 62 est l'une des neuf opérations possibles avec lesquelles on peut trouver le résultat sans lire la donnée destination, il détermine s'il est possible d'avoir une opération booléenne de- trame rapide. Une nouvelle donnée destination est produite par le circuit de traitement de trame de sélection de plan 62 et le circuit booléen de traitement de trame 64, de la manière indiquée plus haut. Dans le cas des neuf opérations booléennes rapides de trame, le bloc de traitement rapide de trame 89 identifie, pour une interface mémoire 14, ceux des pixels mémorisés dans le verrou de sortie de donnée 74 qui, pour l'accès mémoire courant, contiennent la valeur correcte bien que le verrou destination 78 ne contienne pas une donnée concernant l'accès en cours. Pour ces seuls pixels ainsi identifiés, l'interface mémoire 14 autorise la mise à jour (ou l'inscription) du tampon de trame 12 par la nouvelle donnée destination se trouvant dans le verrou de sortie de donnée 74. Pour les autres pixels, le tampon de trame garde la donnée courante correspondante, qui constitue le résultat correct compte tenu de l'opération spécifiée et
de la donnée source.
La logique de traitement rapide de trame 89 contient une logique de contrôle qui donne les résultats des opérations indiquées au tableau II ci-dessous, o l'on a donné les neuf opérations booléennes pour lesquelles le résultat à placer dans le tampon de trame peut être déterminé d'après l'opération booléenne et la donnée source sans lire la donnée destination. Dans le tableau II, "S" représente la valeur d'un bit source, "D" représente la valeur du bit destination correspondant et "D'" représente le résultat que l'on doit placer dans le tampon de trame. "N " représente le numéro de l'opération booléenne et "Table de vérité" représente le résultat logique de l'opération booléenne correspondante. Un "oui" dans la colonne "Activation d'écriture" correspond à l'envoi à l'interface mémoire 14 d'un signal indiquant que l'on peut utiliser la nouvelle donnée destination dans le verrou de sortie 74 pour mettre à
jour le tampon de trame. Un "non" dans la colonne "Activa-
tion d'écriture" envoie à l'interface mémoire 14 un signal indiquant que le tampon de trame ne doit pas être mis à jour
par la donnée se trouvant dans le verrou de sortie 74.
Cependant, les bits source de chaque pixel, c'est-à-dire un bit pour chacun des huit plans, doivent être tous à "zéro" ou tous à "un" pour ce pixel donné, si l'on veut qu'il puisse faire l'objet d'une opération booléenne rapide de trame, et l'opération de trame de chaque plan doit se trouver dans le même groupe que celui déterminé par la colonne "Masque d'écriture". En d'autres termes, l'opération booléenne sélectionnée pour chaque plan, outre le fait qu'elle doive être une opération pour laquelle il est possible d'effectuer une opération booléenne rapide de trame, doit avoir la même valeur "Masque d'écriture" que les autres (à savoir, "0", "1", "Donnée source" ou "Donnée source complémentée") si l'on veut qu'elle puisse faire
l'objet d'une opération booléenne de trame rapide.
TABLEAU II
n Opération Table de vérité Activation Masque d'écriture d'écriture s D D'
0 REMISE À ZÉRO 0 0 0 Oui "1" -
0 1 0 Oui I 0 0 Oui 1 1 0 Oui n Opération Table de vérité Activation Masque d'écriture d'écriture
S D D'
2 EFFACEMENT 0 0 0 Non Donnée source 0 1 1 Non 1 0 0 Oui 1 1 0 Oui S D pl 3 DESSIN INVERSE 0 0 1 Oui "1" 0 1- 1 Oui 1 0 O Oui 1 1 0 Oui
S D D'
e ET C 0 0 Oui Donnée source 0 1 0 Oui complémentée I 0 O Non 1! 1 Non
__D D'
PAS D'CPERATION 0 0 0 Non "0" 0 1 1 Non I 0 0 Non i 1 1 Non
S 3D'
il PEINTURE INVERSE 0 0 1 Oui Donnée source 0 I 1 Oui complémentée 2 0 0 Non 1 1 1 Non
S D D'
12 DESSIN 0 0 0 Oui "1" 0 1 0 Oui 1 0 1 Oui 1 I1 Oui
S D D'
14 PEINTURE 0 0 0 Non Donnée source 0 1 1 Non 1 0 1 Oui 1 1 1 Oui
S D D'
INSTAURATION 0 0 1 Oui "1" O 1 1 Oui 1 0 1 Oui 1 1 1 Oui Ainsi, pour les cas les plus simples des opérations REMISE A ZÉRO et INSTAURATION, la valeur D' vaut, respectivement, "0" et "1". Pour la fonction DESSIN INVERSE, D' vaut "0", et dans le cas contraire D' vaut D. Pour la fonction DESSIN INVERSE, D' vaut le complément de la donnée source. Pour la fonction ET, si la source vaut "0" D' vaut "0", et dans le cas contraire D' vaut D. Pour la fonction PAS D'OPÉRATION, D' vaut toujours D. Pour la fonction PEINTURE INVERSE, si la source vaut "0" D' vaut "1", et dans le cas contraire D' vaut D. Pour la fonction DESSIN, D' a la même valeur que la source. Pour la fonction PEINTURE, si la source vaut "0", D' vaut D, et dans le cas contraire D' vaut "1". Si l'opération booléenne est une autre opération que l'une des neuf opérations précitées, on lit la donnée destination et l'on exécute, par l'intermédiaire du circuit booléen de traitement de trame 64, la fonction booléenne indiquée puis on réécrit le résultat à l'endroit de la destination par chargement du verrou 74. Les détails de conception d'un circuit logique 89 approprié permettant d'exécuter les fonctions précitées sont à la portée du spécialiste de cette technique d'après.la
description qui précède, de sorte que ces détails ne seront
pas exposés ici.
Claims (4)
1. Un dispositif, comprenant une unité centrale de traitement (9) produisant des signaux de contrôle, pour exécuter des opérations booléennes de trame sur des données source et des données destination en vue d'une mémorisation dans une mémoire tampon de trame (13) pour une pluralité de plans, les données source étant sélectionnées soit dans un registre typographique (20) soit dans un registre de graphisme (27) et les données destination étant sélectionnées dans le tampon de trame, dispositif caractérisé en ce qu'il comprend: a) des moyens de sélection d'une donnée source (28), reliés au registre typographique et au registrede graphisme, pour sélectionner une donnée source, b) des moyens de sélection d'opération booléenne de trame d'un plan (62), reliés à l'unité centrale de traitement, pour sélectionner une opération booléenne de trame exécuter avec chaque plan de ladite pluralité de plans, c) des moyens formant circuit de traitement booléen de trame (64), reliés aux moyens de sélection d'opération booléenne de trame d'un plan, aux moyens de sélection d'une donnée source et au tampon de trame, pour exécuter l'opération booléenne de trame sélectionnée pour chaque plan de ladite pluralité de plans sur la donnée source et sur la donnée destination pour mémorisation dans le tampon de trame, d) des moyens logiques (89), reliés aux moyens de sélection d'une donnée source et aux moyens de sélection d'opération booléenne de trame d'un plan, pour déterminer si l'opération booléenne de trame sélectionnée peut ou non être exécutée à partir de la seule donnée source, et e) des moyens (89) pour exécuter les opérations booléennes de trame que ces moyens logiques ont déterminé comme pouvant être exécutées à partir de la seule donnée source.
2. Le dispositif de la revendication 1, dans lequel les opérations booléennes de trame que les moyens logiques ont déterminé comme pouvant être exécutées à partir de la seule donnée source sont les opérations REMISE A ZÉRO, EFFACEMENT,
TRA AGE INVERSE, ET, PAS D'OPÉRATION, PEINTURE INVERSE,
TRA AGE, PEINTURE et INSTAURATION.
3. Le dispositif de la revendication 1, dans lequel lesdits moyens logiques comprennent des circuits permettant de mettre en oeuvre les tables de vérité ci-dessous, dans lesquelles "S" représente la donnée source, "D" représente la donnée destination et "D'" représente le résultat de l'opération booléenne de tratement de trame exécutée à partir de la donnée source, un "oui" dans. la 'colonne "Activation d'écriture" indiquant que l'on peut utiliser la donnée destination mise à jour pour mettre à jour le tampon de trame et un "non" dans cette colonne "Activation d'écriture" indiquant que l'on ne doit pas mettre à jour le tampon de trame par la donnée destination mise à jour, et "Masque d'écriture" spécifiant un groupe prédéterminé d'opérations booléennes: no Opération Table de vérité Activation Masque d'écriture d'écriture
S D D'
0 REMISE A ZÉRO 0 0 0 Oui "1" 0 1 0 Oui 1 0 0 Oui 1 1 0 Oui S D Dl 2 EFFACEMENT 0 0 0 Non Donnée source 0 1 1 Non 1 0 0 Oui 1 1 0 Oui S D Dl 3 DESSIN INVERSE 0 0 1 Oui "1" O 1 1 Oui 1 0 0 Oui 1 1 0 Oui n Opération Table de vérité Activation Masque d'écriture d'écriture
S D D'
8 ET 0 0 0 Oui Donnée source 0 1 0 Oui complémentée 1 0 0 Non 1 1 1 Non
S D D'
PAS D'OPÉRATION 0 0 0 Non "0" 0 l 1 Non a1 0 0 Non 1 1 1 Non
S D D'
1! PEINTURE INVERSE 0 0 1 oui Donnée source 0 1 1 Oui complémentée 1 0 0 Non i 1 1 Non
S D D'
12 DESSIN 0 0 0 Oui "1" 0 1 0 Oui 1 0 1 Oui 1 1 1 Oui
S D D'
14 PEINTURE 0 0 0 Non Donnée source 0 1 1 Non 1 0 l Oui 1 2 1 Oui $ D ' INSTAURATION O O 1 Oui "1" 0! 1 Oui 1 0 1 Oui 1 2 1 Oui
4. Le dispositif de la revendication 1, dans lequel lesdits moyens pour exécuter les opérations booléennes de trame incluent lesdits moyens formant circuit de traitement
booléen de trame et lesdits moyens logiques.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25798588A | 1988-10-14 | 1988-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2637996A1 true FR2637996A1 (fr) | 1990-04-20 |
| FR2637996B1 FR2637996B1 (fr) | 1994-03-25 |
Family
ID=22978612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8908613A Expired - Fee Related FR2637996B1 (fr) | 1988-10-14 | 1989-06-28 | Circuit pour executer a grande vitesse certaines operations booleennes de traitement de trame pour affichage sur l'ecran d'une station de travail |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5136524A (fr) |
| JP (1) | JP3076830B2 (fr) |
| CA (1) | CA1306064C (fr) |
| FR (1) | FR2637996B1 (fr) |
| GB (1) | GB2223918B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL194254C (nl) * | 1992-02-18 | 2001-10-02 | Evert Hans Van De Waal Jr | Inrichting voor het converteren en/of integreren van beeldsignalen. |
| KR100636202B1 (ko) | 2004-12-03 | 2006-10-19 | 삼성전자주식회사 | 프린트 장치 및 프린트 방법 |
| US7768538B2 (en) * | 2005-05-09 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | Hybrid data planes |
| EP2637164B1 (fr) * | 2010-11-01 | 2017-10-11 | Mitsubishi Electric Corporation | Dispositif de dessin et procédé de dessin |
| JP5600610B2 (ja) | 2011-01-18 | 2014-10-01 | 三菱電機株式会社 | 電動機の回転子及びモールド電動機及び空気調和機及びモールド電動機の製造方法 |
| US20130027416A1 (en) * | 2011-07-25 | 2013-01-31 | Karthikeyan Vaithianathan | Gather method and apparatus for media processing accelerators |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170977A2 (fr) * | 1984-08-06 | 1986-02-12 | Honeywell Bull Inc. | Sous-système d'affichage |
| EP0240410A2 (fr) * | 1986-03-31 | 1987-10-07 | Schlumberger Technologies, Inc. | Processeur d'éléments d'image |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4560981A (en) * | 1983-03-23 | 1985-12-24 | Tektronix, Inc. | Logic waveform display apparatus |
| US4554538A (en) * | 1983-05-25 | 1985-11-19 | Westinghouse Electric Corp. | Multi-level raster scan display system |
| US4649378A (en) * | 1983-11-18 | 1987-03-10 | Sperry Corporation | Binary character generator for interlaced CRT display |
| US4558370A (en) * | 1983-11-21 | 1985-12-10 | International Business Machines Corporation | Image processing method for graphics images |
| FR2569020B1 (fr) * | 1984-08-10 | 1986-12-05 | Radiotechnique Compelec | Procede pour creer et modifier une image synthetique |
| JPS6162980A (ja) * | 1984-09-05 | 1986-03-31 | Hitachi Ltd | 画像メモリ周辺ｌｓｉ |
| JP2664665B2 (ja) * | 1985-06-27 | 1997-10-15 | ソニー株式会社 | 利用者端末装置 |
| US4811240A (en) * | 1986-12-22 | 1989-03-07 | International Business Machines Corporation | System for creating and controlling interactive graphic display screens |
-
1989
- 1989-05-23 GB GB8911846A patent/GB2223918B/en not_active Expired - Fee Related
- 1989-05-24 CA CA000601067A patent/CA1306064C/fr not_active Expired - Fee Related
- 1989-06-28 FR FR8908613A patent/FR2637996B1/fr not_active Expired - Fee Related
- 1989-09-27 JP JP01249378A patent/JP3076830B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-03 US US07/562,429 patent/US5136524A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170977A2 (fr) * | 1984-08-06 | 1986-02-12 | Honeywell Bull Inc. | Sous-système d'affichage |
| EP0240410A2 (fr) * | 1986-03-31 | 1987-10-07 | Schlumberger Technologies, Inc. | Processeur d'éléments d'image |
Also Published As
| Publication number | Publication date |
|---|---|
| US5136524A (en) | 1992-08-04 |
| GB2223918A (en) | 1990-04-18 |
| JP3076830B2 (ja) | 2000-08-14 |
| FR2637996B1 (fr) | 1994-03-25 |
| JPH02123470A (ja) | 1990-05-10 |
| GB8911846D0 (en) | 1989-07-12 |
| CA1306064C (fr) | 1992-08-04 |
| GB2223918B (en) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3252774B1 (fr) | Circuit mémoire adapté à mettre en oeuvre des opérations de calcul | |
| FR2632434A1 (fr) | Procede et dispositif pour l'affichage d'informations graphiques en deux et trois dimensions a l'interieur de fenetres d'un systeme d'affichage | |
| EP0151653A1 (fr) | Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable | |
| CH616252A5 (fr) | ||
| FR2554256A1 (fr) | Appareil et procede de regeneration d'un tampon de trames fonctionnant a grande vitesse | |
| FR2497374A1 (fr) | Machine informatique pour traitement multitache | |
| EP0150535B1 (fr) | Processeur pour traiter des données en fonction d'instructions provenant d'une mémoire-programme | |
| EP0202166B1 (fr) | Circuit de mémoire d'image virtuelle permettant le multifenêtrage | |
| FR2490365A1 (fr) | Dispositif de visualisation de donnees en des ecritures de natures differentes telles que les ecritures arabe et latine | |
| KR950006578A (ko) | 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치 | |
| FR2637996A1 (fr) | Circuit pour executer a grande vitesse certaines operations booleennes de traitement de trame pour affichage sur l'ecran d'une station de travail | |
| EP0519847B1 (fr) | Carte à mémoire de comptage de données et appareil de lecture | |
| EP0190727A1 (fr) | Dispositif de traitement d'images | |
| FR2560412A1 (fr) | Appareil de traitement de donnees | |
| EP0108674A1 (fr) | Terminal graphique à mémoire de points muni d'un système d'écriture en mémoire d'image de signaux de texture d'image | |
| FR2646540A1 (fr) | Dispositif perfectionne d'effacement rapide de l'afficheur de sortie d'un systeme informatique | |
| FR2587520A1 (fr) | Appareil et procedes d'affichage a fenetre a acces direct en memoire | |
| FR2563024A1 (fr) | Dispositif pour modifier l'aspect des points d'une image sur un ecran d'une console de visualisation d'images graphiques | |
| FR2637706A1 (fr) | Dispositif d'effacement rapide de l'ecran d'affichage d'un ordinateur, notamment pour la creation d'images animees | |
| US5486844A (en) | Method and apparatus for superimposing displayed images | |
| EP0306357A1 (fr) | Unité de gestion d'accès en mémoire, à identifiants logiques invariants, notamment pour la gestion de bases de données | |
| BE1001069A3 (fr) | Systeme d'affichage a balayage de trame avec generateur de caracteres a memoire a acces aleatoire. | |
| FR2635390A1 (fr) | Unite centrale pour systeme de traitement de l'information | |
| FR2574575A1 (fr) | Processeur de trace de vecteur | |
| EP0191656B1 (fr) | Générateur de caractères et utilisation d'un tel générateur dans un système de visualisation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |