FR2637747A1

FR2637747A1 - Procede pour produire une tension de decalage nulle dans un circuit suiveur de tension et amplificateur a tension de decalage nulle

Info

Publication number: FR2637747A1
Application number: FR8913203A
Authority: FR
Inventors: William J Lillis; Anthony D Wang
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1988-10-11
Filing date: 1989-10-10
Publication date: 1990-04-13
Anticipated expiration: 2009-10-10
Also published as: GB2263597A; GB2223904B; US4893091A; GB9304184D0; JPH07114332B2; GB2223904A; JPH02162812A; GB2263597B; FR2637747B1; GB8921584D0; DE3933986A1

Abstract

L'invention concerne les circuits intégrés analogiques. Un circuit miroir de courant complémentaire 10, 12 comprend un transistor PNP et un transistor NPN 15, 16; 25, 20 parmi lesquels l'un remplit la fonction d'un transistor de commande 16, 25 et l'autre remplit la fonction d'un transistor de sortie 15, 20. Une tension VB E obtenue en forçant le passage d'un courant de commande IB dans l'émetteur du transistor de commande est imposée entre la base et l'émetteur du transistor de sortie 15, 20, pour produire un courant commandé I1 , I2 dans le collecteur du transistor de sortie. Un même courant de commande attaque deux de ces circuits miroirs de courant 10, 12 dans lesquels les transistors respectifs ont des types opposés, pour fournir des courants de polarisation respectifs à un circuit suiveur de tension en losange, dans le même circuit intégré. Application aux amplificateurs à large bande.

Description

La présente invention concerne la correction de la

tension de décalage d'entrée d'amplificateurs à large bande.

Le circuit appelé "suiveur de tension en losange" est une structure de circuit couramment utilisée. On peut utiliser le suiveur de tension en losange à titre d'étage d'entrée différentiel d'un amplificateur à large bande. La figure 1 montre le circuit suiveur de tension en losange de base. Pour utiliser le suiveur de tension en losange à titre

d'étage d'entrée différentielles collecteurs des transis-

tors 6 et 8 sont connectés à des entrées complémentaires

d'un étage de sortie symétrique. Lorsqu'on utilise le sui-

veur de tension en losange dans le cas d'un étage d'entrée différentiel, la borne 2 de la figure 1 est utilisée en tant que borne+ViN et la borne 3 est utilisée en tant que borne -VIN. On sait parfaitement qu'il est très souhaitable qu'un amplificateur différentiel ait une "tension de décalage d'entrée" nulle. Autrement dit, lorsque la tension de sortie

de l'amplificateur est égale à zéro, la différence de ten-

sion entre les bornes d'entrée différentielles est aussi

égale à zéro. Il est cependant difficile d'obtenir une ten-

sion de décalage d'entrée égale à zéro pour le suiveur de

tension en losange, du fait que toutes les tensions base-

émetteur (VBE) doivent être égales pour que la tension de décalage d'entrée Vos soit égale à zéro. Les tensions VBE des transistors sont déterminées par l'équation

VBE=VTHln(IC/i'S), dans laquelle VTH=(kT/q), k est la cons-

tante de Boltzmann, T est la température de la jonction en Kelvins, q est la charge de l'électron, IC est le courant de

collecteur et IS est le courant de saturation. Dans un pro-

cessus de fabrication de circuit intégré de type caractéris-

tique, on fabrique les transistors NPN tels que les transis-

tors 6 et 7 en utilisant des étapes de traitement critiques

différentes de celles utilisées pour fabriquer les transis-

tors PNP 5 et 8.- Dans certains cas, les transistors NPNpeuvent être des dispositifs "verticaux", tandis que les transistors

PNP peuvent être des dispositifs PNP "latéraux" ou "verti-

caux". Le "courant de saturation" d'un transistor est forte-

ment fonction de divers paramètres de traitement, parmi les-

quels les niveaux de dopage de part et d'autre de la jonc-

tion émetteur-base. Les jonctions émetteur-base des transis- tors NPN 6 et 7 sont formées au cours d'étapes de traitement entièrement différentes des étapes de traitement qui forment la jonction émetteur-base des transistors PNP 5 et 8. Les courants de saturation des transistors NPN 6 et 7 dépendent fort ment des paramètres de diffusion de la diffusion

d'émetteur N-*, et les courants de saturation des transis-

tors PN? 5 et 8 sont indépendants des diffusions d'émetteur Nr+. Les potentiels de contact sont par nature différents pour des transistors NPN et des transistors PNP, du fait que les potentiels de contact dépendant fcrtement des courants

de saturation. Cette différence inhérente dans les poten-

tiels de contact pour des transistors NPPN et PNP entraîne

des variations inhérentes, élevées et dans une certaine me-

sure Incontrôlables dans -a tension de décalage d'entrée du

circuit suiveur de tens!on en losanae de la figure 1, lors-

qu'on l'utilise en étage d'entrée différentiel d'un amplifi-

cateur.

Une solution connue a ce problème consiste à ajou-

ter daes transistors NP:; ou des transistors PNP connectés en diode, en série avec les transistors 5, 6, 7 et 8, de façon que chaque jonction émetteur-base d'un transistor NPN soit toujours connectée en série avec une jonction émetteur-base correspondante d'un transistor NPN. Ces solutions augmentent l'aire de la puce de circuit intégré qui est nécessaire pour réaliser un amplificateur, et elles ont un effet nuisible sur les performances du circuit, par l'ajout de bruit et de capacité conduisant habituellement à une mauvaise réponse en

fréquence pour l'amplificateur.

Dans ces conditions, un but de l'invention est de

procurer un circuit miroir de courant conmplémentaire.

on autre but de l'invention est de procurer une technique simple et économique pour réduire la tension de

décalage dans un circuit suiveur de tension en losange.

Un autre but de l'invention est de procurer une technique simple et économique pour réduire la tension de décalage d'entrée d'un amplificateur qui utilise un circuit

suiveur de tension en losange à titre d'étage d'entrée dif-

férentiel. En résumé, et conformément à l'un de ses modes de

réalisation, l'invention procure un circuit miroir de cou-

rant complémentaire. Dans le mode de réalisation de l'in-

vention qui est décrit, on utilise une paire de miroirs de courant complémentaires à titre de sources de courant pour un étage de circuit suiveur de tension en losange. Dans un mode de réalisation qui est décrit, les circuits miroirs de courant complémentaires règient les courants qui circulent dans un transistor P!P et dans un transistor NPN d'un côté

du circuit suiveur de tension en losange, de manière à for-

cer les tensions VRE de ces deux transistors à des valeurs égales aux tensions VBE respectives d'un transistor NPN et d'un transistor PNP, se trouvant de l'autre côté du circuit

suiveur de tension en losange, pour procurer ainsi une ten-

sion de décalage d'entrée égale à zéro. Dans un autre mode

de réalisation de l'invention, un suiveur de tension en lo-

sange est utilisé à titre d'étage d'entrée différentiel pour

un amplificateur à large bande. On décrira des formes bipo-

laires et CMOS de ce mode de réalisation.

D'autres caractéristiques et avantages de l'inven-

tion seront mieux compris à la lecture de la description qui

va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels: la figure 1 est un schéma d'un circuit suiveur de tension en losange; la figure 2 est un schéma qui illustre un circuit de polarisation comprenant une paire de circuits miroirs de courant complémer.taires; la figure 3 est un schéma de circuit simplifié d'un amplificateur à large bande utilisant le circuit de la figure 2 en tant que circuit de polarisation, et utilisant un circuit suiveur de tension en losange modifié en tant qu'étage d'entrée différentiel; et la figure 4 est un schéma d'un amplificateur à large bande similaire à celui de la figure 3, réalisé en

utilisant des transistors à effet de champ complémentaires.

En considérant la figure 1, on voit la structure de base du circuit suiveur de tension en losange. Ce circuit comprend une source de courant constarnt 10 dans laquelle circule un courant I. La source de courant 10 est connectée entre -V et le conducteur 23, qui est connecté à la base du transistor NPN E et & l'émetteur du transistor PNP 5. Le collecteur du transistor 6 est connecté à +V5 (bien que lorsque le cIrcuit suiveur de tensicn en losange est utilisé à titre d'étage d'entrée différentiel d'un amplificateur, le collecteur du transistor 6 scit connecté à une entrée d'un

étage d'amplificatcn et de sortie de l'amplificateur, tan-

dis que le collecteur du transistor 8 est connecté à l'autre entrée de l'étaae d'amplification et de sortie, comme le

montre ia figure 3). Le collecteur du transistor 5 est con-

necte à -Vs, et sa base est connectée au conducteur 2. Le conducteur 2 est également connecté à la base du transistor NPN 7, dont le collecteur est connecté à -VS. L'émetteur du transistor 7 est connecté par le conducteur 24 à la source de courant constant 12, par laquelle un courant 12 circule vers -VS. Le conducteur 24 est egalement connecté à la base'

du transistor PNP 8, dont le collecteur est connecté à -Vs.

L'émetteur du transistor 6 et l'émetteur du transistor 8 sont tous deux connectés au conducteur 3. Sur la la figure 1, les aires d'émetteur des transistors 6 et 8 sont k fois

supérieures à celles des transistors 5 et 7.

On peut vcir aisément que la tension entre les conducteurs 23 et 24 est égale à 1) VBE5+VBE7 et 2) VBE6+VBE8. On peut également voir aisément que la tension de décalage VOS est égale à VIN moins VOUT, et que cette

tension est égale à 1) VBE6-VBE5 ou 2) VBE7-VBE8. Par con-

séquent, les tensions de décalage d'entrée seront égales à zéro seulement si les tensions VBE des transistors NPN 6 et 7 sont égales à celles des transistors PNP 5 et 8. Comme on l'a indiqué ci-dessus, ce n'est souvent pas le cas pour des

réalisations sous la forme d'un circuit intégré monolithi-

que. Sur la figure 2, le circuit qui est représenté comprend une source de courant de polarisation 21 produisant un courant constant IB qui remplit la fonction d'un courant de commande pour un circuit miroir de courant complémentaire 10 et un autre circuit miroir de courant complémentaire 12 qu'on peut utiliser, conformément à la présente invention,

pour réaliser les sources de courant 10 et 12 dans le cir-

cuit suiveur de tension en losange de la figure 1. Le cir-

cuit miroir de courant complémentaire 10 comprend un tran-

sistor NPN 16 dont le collecteur et la base sont connectés a +Vs, et dont l'émetteur est connecté au conducteur 17 et au circuit de courant de polarisation 21. Le conducteur 17 est également connecté à la base du transistor PNP 15, dont

l'émetteur est connecté à I+VS et dont le collecteur est con-

necté au conducteur 23. Le courant Il circule dans le tran-

sistor 15, comme l'indique une flèche 10A. Le circuit miroir

de courant complémentaire 12 comprend un transistor PNP con-

necté en diode 25, dont le collecteur et la base sont con-

nectés à -VS et dont l'émetteur est connecté par le conduc-

teur 22 à la source de courant de polarisation 21 et à la base du transistor NPN 20. L'émetteur du transistor 20 est connecté à -VS et son collecteur est connecté au conducteur

24. Le courant 12 circule dans le transistor 20, comme l'in-

dique une flèche 12A.

Conformément à l'invention, le circuit de polari-

sation de la figure 2-fournit des courants Il et 12, dont

les amplitudes varient en fonction des courants de satura-

tion IS pour les transistors NPN et les transistors PN?, d'une manière telle que la valeur de I1 qui circule dans le transistor PNP 5 donne à sa tension VBE une valeur égale à celle du transistor NPN 6, bien que leurs potentiels de contact et leurs courants de saturation normalisés soient différents. Le circuit de la figure 2 donne également à 12

une valeur sous l'effet de laquelle la tension VBE du tran-

sistor NPN 7 devient égale à la tension VBE du transistor

PNP 8, bien que leurs potentiels de contact et leurs cou-

rants de saturation normalisés soient différents, du fait

de variations de paramètres de traitement.

L'analyse qui suit, comprenant les équations (1)

à (12) pour le circuit de la figure 1, établit les condi-

tions cue do:yent satisfaire I1 et 12 pour que les tensions VBE des transistors PN? et des transistors NPN de la figure 1 soient éaales, malaré l'existence de différences entre

leurs courants de saturation ou teurs potentiels de contact.

La tension de décalage d'entrée VOS pour le cir-

cuit de la ficsre est donnée par l'équation: (I, VOS = a-; - VOU On peut donc voir que VOS est donnée par chacune des deux équations suivantes: (t. it VOS = VBE6 - VBEE et

(1.2) VOS = VBE7 - VBE$

Lorsque VOS est fixée égale à Q, l'équation (1.1) conduit à l'équation <2) n ( n( (2) ln l n I6 et l'équation (1.2) conduit à l'équation: (3) ln SB (4 2 n ( 1

Le courant de saturation IS(NPN) pour des transis-

tors NPN et le courant de saturation IS(PNP) pour des tran-

sistors PNP sont liés par le rapport m, qui peut varier d'un lot de fabrication à un autre et d'une tranche à une autre au cours de la fabrication de circuits intégrés. Cependant, m est habituellement très uniforme sur un circuit intégré particulier. Les courants de saturation dans le circuit de la figure I satisfont l'équation suivante:

(4) IS (NPN) IS6 IS7

I is(PNP) I IS S= iS8 l 'équation (2) conduit à l'équation: (5 ln (I) = ln (I) L'équation (3) conduit a l'équation:

I

(6) in I = ln.

L'équation (5) permet de voir que: I imIs8

(7> IO = I

S et l'équation (6) permet de voir que: I2IS8

(8) I = S

S5 Du fait que l'aire d'émetteur des transistors 6 et 8 est égale à k fois celle des transistors 7 et 5, on peut voir que, d'après l'équation (7): (9) Io = Ilmk, et d'après l'équation (8), on peut voir que: !2k (C) I6 = Cm Dans ce qui précède, k est défini par le quotient de IS8 par IS5, et les équations (9} e: (tO) conduisent respectivement aux équations (11 et (12): Ir

(12> 52 <

(I') t IL= mk On voit donc aue pour une tension de décalage de zéro, le circuit suiveur de tensicn en losange de la figure 2 a besoin de sources de courant 10 et 12 qui fournissent

des courants Ii et 72 donnés respectivement par les équa-

tions (11) et (12), dans lesquelles m est le rapport des

courants de saturation des transistors NPN et des transis-

tors PNP, et k est le rapport entre l'aire d'émetteur des

transistors 6 ou 8 et celle des transistors 7 ou 5, respec-

tivement. Les équations (13> - (20) montrent une analyse similaire pour le circuit de source de courant de la figure 2. Le courant Il qui circule dans le transistor PNP 15 est donné par l'équation

| VBE16\

(13) 1 = IS15 exp V--H)

dans laquelle IS15 est un courant de saturation du transis-

tor 15 et VBE16 est la valeur de la tension base-émetteur du transistor NPN 16. De façon similaire, le courant 12 qui circule dans le transistor NPN 20 est donné par l'équation: = (vBE25\ (14) (2 S20 exp) TH

dans laquelle VTH est égal à kT divisé par c.

La tension VBEi16 en fonction de!B est donnée par l'équation: -10(15) VBE6 = VTHln S16 et la tension VBE25 est donnée par l'équation IB (16) VBE25 VTH ln B

BE25 TH IS25

En substituant l'équation (15) dans l'équation (13). on obtient l'équation:

IB IS15

(17) I-

Il IS16 ' et en substituant l'équation (16) dans l'équation (14), on obtient l'équation: I BIS20 (18) 12 = s25 En substituant m pour le rapport ISt6/Is15 dans l'équation (17), on obtient l'équation: IB

(19) L

ti-m De façon similaire, en substituant m pour le rap- port iS20/is25, on obtient l'équation: (20 T12 = miB Les relations ci-dessus entre 1I, 12, I et m sont

exactement ce au'exiae le circuit suiveur de tension en bo-

sance de la figure 1 pour produire une tension de décalage d'entrée VOS égale a zàro, co-me expliqué ci-dessus. De plus, le courant Ir est exactermnt égal au produit de k par IB.

On trouvera ci-apres la description d'une caracté-

ristique de multiplication par un facteur de proportionnali-

té qu'on peut mettre en oeuvre avec le circuit miroir de courant complémentaire de la flaure 2. Si on suppose que les aires d'émetteur des tranststors 15 et 20 sont multipliées par un facteur x par rapport aux transistors respectifs 16 et 25, c'est-à-dire si IS15 = xIs25 et IS20 = xI516, on peut comprendre l'analyse de cet effet de multiplication par un facteur de proportionnalité, en considérant les équations suivantes: (21) V =VTHln B ln ( BE16 TH (1S16} BE25 THn(S25

26377.47

il L'équation (21) permet de voir que les courants de sortie I1 et I2 sont donnés par les équations suivantes: (22) Ii=Is15exp - S25 et I:15exp (V-B IS16 S16 (23) vBE2\ 'S20 _ xIB1S16 ) 2=IS20exp V B IS25 IS25

VTH / S25 S25

En substituant l'équation (4), qui définit m=(ls(NPN))/(Is(PNP)), on obtient les équations: B (24) I = x-, et (25) I2 = XIBm Si on compare les équations (23) et (24) avec les équations respectives (19) et (20), on voit que la seule différence consiste en ce que le courant de polarisation IB est multiplié par le facteur x. Ceci signifie que la source

de courant de polarisation peut être maintenue à un niveau.

faible, ce qui minimise la dissipation de puissance du mi-

roir de courant complémentaire.

On utilise souvent le circuit suiveur de tension

en losange pour remplir la fonction d'un émetteur de ligne.

La figure 3 montre une autre utilisation courante d'un cir-

cuit suiveur de tension en losange. Sur la figure 3, le cir-

cuit suiveur de tension en losange de la figure 1 est pola-

risé par le circuit miroir de courant complémentaire de la figure 2, pour fournir Il et I2, tandis que le circuit de

commande de polarisation 21 fournit le courant de polarisa-

tion IB aux transistors de commande 16 et 25 du miroir de courant complémentaire. Le collecteuyr 6A du transistor 6 est connecté à +VS par une résistance 33, qui peut avoir une

valeur de 1200 ohms, et il est également connecté directe-

ment à la base d'un transistor PNP de rappel au potentiel

haut, qui est contenu dans l'étage de sortie 32. Le collec-

teur 8A du transistor 8 est connecté à -VS par une résis-

tance 34, qui peut avoir une valeur de 1200 ohms, et il est également connecté à la base d'un transistor NPN de rappel au potentiel bas, dans l'étage de sortie 32. Les détails-du circuit de polarisation 21 et le fonctionnement du circuit miroir de courant PNP qui connecte l'étage de sortie 32 à +VS et du circuit miroir de courant NPN qui connecte l'étage de sortie 32 à -VS, sont décrits dans la demande de brevet

des E.U.A. n 223 796, appartenant à la demanderesse et dé-

posée le 25 juillet 1988 par Anthony D. Wang et R. M. Stitt II. Bien entendu, le circuit suiveur de tension en losange

avec les sources de courant complémentaires qui est repré-

senté sur la figure 3 peut être utilisé en association avec des techniques classiques pour limiter le courant dans les

transistors de sortie, à la place de la structure de rétro-

action à miroir de courant qui est représentée sur la figure 3.

Ainsi, le signal de sortie IB du circuit de com-

mande de polarisation commande les miroirs de courant NPN/

PNP 10 et 11 de façon qu'ils fournissent les courants de po-

larisation appropriés pour forcer les conducteurs +VIN et -VIN au même potentiel. De plus, le courant Io dans les

transistors 6 et 8 est fixé dans un rapport déterminé vis-

à-vis de IB. Lorsque c'est avantageux, on peut souvent défi-

nir aisément le facteur de proportionnalité du'courant en fixant les rapports d'aire des transistors 16 et 15 et des

transistors 25 et 20.

Si on le désire, on peut modifier le circuit qui est représenté sur la figure 3, pour lui incorporer un transistor NPN ou PNP connecté en diode, ou une autre source de tension, à la place d'un court-circuit entre la base du transistor 16 et Vs. L'émetteur d'un transistor connecté en diode peut être connecté à la base du transistor 16, et la base et le collecteur peuvent être connectés à +Vs. De façon similaire, un transistor NPN ou PNP connecté en diode peut remplacer le court-circuit entre la base du transistor 25 et -VS. Dans ce cas, l'émetteur du transistor PNP connecté

en diode est connecté à. la base du transistor 25 et le col-

lecteur et la base de ce transistor sont connectés à -Vs.-

De tels transistors connectés en diode minimisent la modula-

tion de largeur de base des transistors 16 et 25, pour faire en sorte qu'ils suivent plus étroitement les conditions de fonctionnement des transistors respectifs 7 -et 5, aucun de

ces derniers ne fonctionnant avec une tension de polarisa-

tion collecteur-base égale à zéro. Toute chute de tension

entre le collecteur et la base des transistors 16 et 25, ré-

sultant par exemple de l'ajout des transistors connectés en diode précités, augmente le courant que les transistors 16 et 25 peuvent acheminer avant de passer en saturation, à

cause de chutes de tension résistives internes. On peut éga-

lement connecter des résistances de contre-réaction en série avec les émetteurs des transistors 15, 16, 5, 6, 7, 8, 20 et , pour atténuer la variation exponentielle de courants de

polarisation provenant des miroirs de courant NPN/PNP com-

plémentaires, lorsque les courants de saturation des tran-

sistors NPN et des transistors PNP sont mutuellement diffé-

rents. L'utilisation des résistances de contre-réaction ne

réduit pas la tension de décalage d'entrée aussi efficace-

ment que le circuit qui est représenté sur la figure 3, mais elle réduit la variation du courant de polarisation dans les transistors 5 et 7, ce qui est souhaitable du fait que les * réponses en fréquence des transistors 5 et 7 dépendent dans une certaine mesure de leurs courants d'émetteur, et qu'une

différence de courant de polarisation suffisante fait appa-

raître une distorsion dans la réponse en fréquence de l'am-

plificateur.

La technique de circuit décrite ci-dessus, utili-

sant un miroir de courant complémentaire pour produire le courant nécessaire pour faire correspondre les tensions VBE de transistors dissemblables ou autres, permet au concepteur d'amplificateursséparateurs de tension à large bande et d'amplificateurs à transimpédance de se rapprocher de l'idéal correspondant à une tension de décalage nulle, sans que ceci n'exige une maîtrise plus serrée des processus de fabrication de circuits intégrés, pour égaliser les courants de saturation des transistors NPN et NPN. Les techniques de circuit ci- dessus diminuent la complexité de traitement, du fait qu'il n'est pas nécessaire d'essayer de faire en sorte que les vlaeurs IS(NPN) et IS(PNP) soient égales ou presque

égales. Les techniques de circuit qui sont décrites augmen-

tent également les rendements de fabrication, du fait que la tension de décalage d'entrée ne sera plus sujette à la variation qui pouvait éliminer des tranches entières dans un lot traité, ou même éliminer un certain nombre de lots de tranches. Il faut noter que la présente invention n'est pas limitée simplement à l'utilisation d'un étage suiveur de tension en losange. Il existe probablement de nombreuses

situations dans lesquelles il serait souhaitable de comman-

der des courants et des tensions aux bornes d'un "disposi-

tif mixte". Il n'est également pas obligatoire que les transistors soient bipolaires. Les principes expliqués ici fonctionneront si les transistors NPN et lestransistors PNP sont remplacés respectivement par des transistors à effet de champ MOS à canal N et à canal P. comme le montre le schéma de la figure 4, sur lequel on voit une realisation du circuit de la figure 3 au moyen de transistors MOS. Les

électrodes de substrat des transistors MOS devront être con-

nectées à leurs électrodes de source, pour éviter qu'une

différence de tension substrat-source n'augmente les ten-

sions de seuil MOS. On pourrait réaliser ceci par l'utilisa-

tion de substrats isolés de façon diélectrique. Sur la figu-

re 4, les courants IB et Il sont donnés par les équations: i =k(V v)2,et (26) iB kN(VGs16A VTN, et (27) Il=kp(VGS5A -VTp) L'équation (26) conduit à:

(28) VGS6A= N TN

L'équation (27) conduit à: (29)I=(J' V G515A- VTp) 2 Du fait que VGS16A=VGS15A = B + VTN, ceci conduit à: {(A X X ()(T (30)V avec N 5- L etk _ kN= --/;e kp= Avec les notations suivantes: pn et pp sont respectivement W les mobilités du canal n et du canal p, W est le rapport L largeur/longueur de canal du transistor MOS considéré, VTN

et VT? sont respectivement les tensions de seuil des tran-

sistors MOS à canal p et à canal n. et COX est la capacité de grille normalisée du transistor MOS considéré. L'équation (30) donne une valeur de Il qui est liée à la différence "paramétrique" entre les tensions de seuil pour le canal P et le canal N, et qui peut être utile pour compenser des caractéristiques autres que VOS pour divers circuits CMOS autres que des suiveurs de tension en losange, en cas de

variations de l'une de ces tensions de seuil ou des deux.

On peut ajuster la tension de décalage du circuit suiveur -de tension en losange autrement qu'en utilisant des

circuits miroirs complémentaires, de la manière décrire ci-

dessus. On peut par exemple faire varier Il et 12 en ajus-

tant des sources de courant classiques. On pourrait produire I1 et 12 par des circuits quelconques parmi une variété de circuits de source de courant commandés qui utilisent un miroir de courant complémentaire pour générer un signal de

commande. Selon une variante, on pourrait utiliser une ré-

troaction provenant de la sortie d'un amplificateur pour ajuster les courants de polarisation qui sont appliqués à

des bornes d'entrée de polarisation 23 et 24.

A titre de définition, on peut considérer que la

base, l'émetteur et le collecteur d'un transistor sont res-

pectivement son électrode de commande, sa première électrode

d'acheminement de courant et sa seconde électrode d'achemi-

nement de courant. On peut considérer que la grille, la source et le drain d'un transistor MOS sont respectivement

son électrode de commande, sa première électrode d'achemine-

ment de courant et sa seconde électrode d'acheminement de courant.

Il va de soi que de nombreuses modifications peu-

vent être apportées au dispositif et au procédé décrits et

représentés, sans sortir du cadre de l'invention.

Claims

REVENDICATIONS

1. Procédé pour produire une tension de décalage égale à zéro dans un circuit suiveur de tension en losange,

comprenant des première et seconde bornes d'entrée de pola-

risation, une borne d'entrée(+VIN)et une borne de sortie

(-VIN), caractérisé en ce qu'il comprend les opérations sui-

vantes: (a) on produit une première tension VBE NPN; (b) on impose la première tension VBE NPN entre une base et un émetteur d'un premier transistor PNP (15), pour produire un

premier courant de polarisation (Il); (c) on utilise le pre-

mier courant de polarisation (Il) pour égaliser les tensions

VBE d'une première paire de transistors (5, 6) ayant des ty-

pes de.conductivité opposés, un transistor (5) de la pre-

mière pave ayant une base connectée à la borne d'entrée (+VIN)et un émetteur connecté à la première borne d'entrée de polarisation, et un autre transistor (6) de la première paire ayant un émetteur connecté à la borne de sortie (-VIN)

et une base connectée à la première borne d'entrée de pola-

risation; (d) on produit une première tension VBE PNP; (e) on impose la première tension VBE PNP entre une base et un émetteur d'un premier transistor NPN (20) pour produire un

second courant de polarisation (I2); (f) on utilise le se-

cond courant de polarisation (I2) pour égaliser les tensions

VBE d'une seconde paire de transistors (7, 8) ayant des ty-

pes de conductivité opposés, un transistor (7) de la seconde paire ayant une base connectée à la borne d'entrée (+VIN)

et un émetteur connecté à la seconde borne d'entrée de pola-

risation, et un autre transistor (8) de la seconde paire ayant un émetteur connecté à la borne de sortie (-VIN) et

une base connectée à la seconde borne d'entrée de-polarisa-

tion, grâce à quoi la tension entre la borne d'entrée

(+VIN) et la borne de sortie (-VIN) est égale à zéro.

2. Procédé selon la revendication 1, caractérisé

en ce que les opérations (a) et (d) comprennent conjointe-

ment les actions qui consistent à faire circuler un courant de commande (IB) respectivement dans un second transistor

NPN (16) et un second transistor PNP (25).

3. Procédé selon la revendication 2, caractérisé en ce que l'opération (c) comprend l'action consistant à faire circuler le premier courant de polarisation (Il) dans un troisième transistor PNP (5) pour produire une seconde tension VBE PNP, et l'opération (f) comprend l'action qui consiste à faire circuler le second courant de polarisation (I2) dans un quatrième transistor NPN (7) pour produire une seconde tension VBE NPN, et à imposer la somme de la seconde tension VBE PNP et de la seconde tension VBE NPN entre la

base du troisième transistor NPN (6) et la base d'un qua-

trième transistor PNP (8).

4. Amplificateur à tension de décalage nulle, ca-

ractérisé en ce qu'il comprend, en combinaison: (a) des première et seconde bornes d'entrée différentielles (2, 3); (b) des première et seconde bornes d'entrée de polarisation;

(c) des première et seconde bornes de sortie différentiel-

les (6A, 8A); (d) un premier transistor PNP (5) ayant un

émetteur connecté à la première borne d'entrée de polarisa-

tion, un collecteur connecté à un premier conducteur de

tension d'alimentation (-Vs) et une base connectée à la pre-

mière borne d'entrée différentielle (2); (e) un second tran-

sistor NPN (7) ayant un émetteur connecté à la seconde borne d'entrée de polarisation, un collecteur connecté à un second

conducteur de tension d'alimentation (+Vs), et une base con-

nectée à la première borne d'entrée différentielle (2); (f) un troisième transistor NPN (6) ayant une base connectée à

la première borne d'entrée de polarisation, un émetteur con-

necté à la seconde borne d'entrée différentielle (3) et un

collecteur connecté à la première borne de sortie différen-

tielle (6A); (g) un quatrième transistor PNP (8) ayant une base connectée à la seconde borne d'entrée de polarisation,

un émetteur connecté à la seconde borne d'entrée différen-

tielle (3) et un collecteur connecté à la seconde borne de sortie différentielle (8A); (h) un circuit de commande de courant de polarisation (21) ayant une borne d'absorption de courant de polarisation (17) et une borne de source de

courant de polarisation (22); (i) un premier miroir de cou-

rant complémentaire (15, 16) comprenant: (1) un cinquième

transistor NPN (16) ayant un collecteur et une base connec-

tés au second conducteur de tension d'alimentation (+VS) et un émetteur connecté à la borne d'absorption de courant dé polarisation (17), (2) un sixième transistor PNP (15) ayant

un érmetteur connecté au second conducteur de tension d'ali-

mentation (+Vs), une base connectée à la borne d'absorption de courant de polarisation (17) et un collecteur connecté à la première borne d'entrée de polarisation, le cinquième

transistor NPN (16) et le sixième transistor PNP (15) agis-

sant conjointement de façon à produire un premier courant de polarisation (Il) qui compense le-premier transistor PNP (5) en ce qui concerne toute différence dans les courants de saturation normalisés du premier transistor NPN (5) et du troisième transistor NPN (6); (j) un second miroir de courant complémentaire (20, 22) comprenant: (1) un septième

transistor PNP (25) ayant une base et un collecteur connec-

tés au premier conducteur de tension d'alimentation (-V5) et un émetteur connecté à la borne de source de courant de polarisation (22), (2) un huitième transistor NPN (20) ayant

un émetteur connecté au premier conducteur de tension d'ali-

mentation (-VS), une base connectée à la borne de source de courant de polarisation (22) et un collecteur connecté à la

seconde borne d'entrée de polarisation, le septième tran-

sistor PNP (22) et le huitième transistor NPN (20) agissant

conjointement de façon à produire un second courant de pola-

risation (I2) qui compense le second transistor NPN (7) en

ce qui concerne toute différence dans les courants de satu-

ration normalisés du second transistor NPN (7) et du qua-

trième transistor PNP (8).

5. Amplificateur à tension de décalage nulle selon

la revendication 4, caractérisé en ce que le premier tran-

sistor PNP (5) a un courant de saturation normalisé qui est

notablement différent de celui du second transistor NPN (7).

6. Circuit miroir de courant complémentaire, ca-

ractérisé en ce qu'il comprend en combinaison: (a) une source de courant (21) destinée à produire un courant de

commande (IB); (b) des premier et second conducteurs de tension d'ali-

mentation (+VS et -Vs); (c) des première et seconde bornes de sortie (23, 24); (d) un transistor de sortie PNP (15) ayant un émetteur connecté au premier conducteur de tension d'alimentation (+Vs) et un collecteur connecté à la première borne de sortie (23); (e) des premiers moyens (16) connectés à la source de courant (21) pour produire une tension VBE NPN sous l'effet du courant de commande (IB); (f) des moyens (17) pour imposer la tension VBE NPN entre une base et l'émetteur du transistor de sortie PNP (15), de façon que la première borne de sortie (23) fournisse un premier courant commandé (I1); (g) un transistor de sortie NPN (20) ayant

un émetteur connecté au second conducteur de tension d'ali-

mentation (-VS) et un collecteur connecté à la seconde borne de sortie (24); (h) des seconds moyens (25) connectés à la source de courant (21) pour produire une tension VBE PNP sous l'effet du courant de commande (IB) ; et (i) des moyens (22) pour imposer la tension VBE PNP entre une base et l'émetteur du transistor de sortie NPN (20), de façon que la

seconde borne de sortie (24) absorbe un second courant com-

mandé (I2).