FR2634962A1 - Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase - Google Patents
Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase Download PDFInfo
- Publication number
- FR2634962A1 FR2634962A1 FR8810215A FR8810215A FR2634962A1 FR 2634962 A1 FR2634962 A1 FR 2634962A1 FR 8810215 A FR8810215 A FR 8810215A FR 8810215 A FR8810215 A FR 8810215A FR 2634962 A1 FR2634962 A1 FR 2634962A1
- Authority
- FR
- France
- Prior art keywords
- signal
- measurement signal
- rectangular
- phase
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Ce circuit d'alarme de déverrouillage est associé à une boucle de verrouillage de phase 10 comportant un comparateur de phase 14 recevant sur une entrée 11 un signal de référence R constitué d'impulsions se répétant à une fréquence sur laquelle doit se synchroniser la boucle et sur une autre entrée un signal de mesure constitué d'un signal rectangulaire d'horloge H. Il comporte des moyens de retard fixe 21 engendrant des versions R', H' du signal de référence et du signal de mesure dans lesquelles les impulsions du signal de référence sont centrées, lorsque la boucle est verrouillée, au milieu des premières demi-périodes du signal rectangulaire de mesure, des moyens d'échantillonnage 22 échantillonnant la version H' du signal rectangulaire de mesure délivrée par les moyens de retard fixe 21 aux instants d'apparition des impulsions de la version R' du signal de référence délivrée par les moyens de retard fixe 21, des moyens d'intégration 23 opérant sur les échantillons délivrés par les moyens d'échantillonnage 22 et des moyens de comparaison à seuil 24 opérant sur le niveau délivré par les moyens d'intégration 23 et fournissant en réponse un signal d'alarme de déverrouillage.
Description
Circuit d'alarme de déverrouillage pour boucle à verrouillage de phase.
La présente invention concerne les boucles à verrouillage de phase et plus particulièrement les circuits d'alarme signalant leur déverrouillage.
Il est connu de reconnattre 1 1état de déverrouillage d'une boucle à verrouillage de phase en détectant dans la tension d'erreur assurant le réglage de son oscillateur une composante alternative à la fréquence de battement des signaux appliqués aux entrées de son comparateur de phase. Cette solution manque cependant de fiabilité car l'amplitude de la composante alternative à la fréquence de battement diminue lorsque la fréquence de battement augmente ce qui rend sa détection problématique surtout en présence de bruit.
La présente invention a pour but de remédier à cet inconvénient.
Elle a pour objet un circuit d'alarme de déverrouillage pour une boucle à verrouillage de phase comportant un oscillateur commandé en tension, un comparateur de phase recevant en entrées un signal de référence constitué d'impulsions se répétant à une fréquence sur laquelle doit se syncrhoniser la boucle et un signal de mesure constitué d'un signal rectangulaire d'horloge provenant de l'oscillateur commandé en tension, et un filtre passe-bas intercalé entre la sortie du comparateur de phase et une entrée de réglage de l'oscillateur commandé en tension.Ce circuit d'alarme comporte
- des moyens de retard fixe engendrant des versions du signal de référence et du signal de mesure dans lesquelles les impulsions du signal de référence sont centrées, lorsque la boucle est verrouillée, au milieu d'une demi-période du signal rectangulaire de mesure,
- des moyens d'échantillonnage échantillonnant la version du signal rectangulaire de mesure engendrée par les moyens de retard fixe aux instants d'apparition des impulsions de la version du signal de référence engendrée par les moyens de retard fixe,
- des moyens d'intégration effectuant l'intégration des échantillons délivrés par les moyens d'échantillonnage sur un intervalle de temps grand par rapport à la période du signal de mesure et
- des moyens de comparaison à seuil comparant le niveau fourni par les moyens d'intégration à un seuil de décision et délivrant en réponse un signal d'alarme de déverrouillage.
- des moyens de retard fixe engendrant des versions du signal de référence et du signal de mesure dans lesquelles les impulsions du signal de référence sont centrées, lorsque la boucle est verrouillée, au milieu d'une demi-période du signal rectangulaire de mesure,
- des moyens d'échantillonnage échantillonnant la version du signal rectangulaire de mesure engendrée par les moyens de retard fixe aux instants d'apparition des impulsions de la version du signal de référence engendrée par les moyens de retard fixe,
- des moyens d'intégration effectuant l'intégration des échantillons délivrés par les moyens d'échantillonnage sur un intervalle de temps grand par rapport à la période du signal de mesure et
- des moyens de comparaison à seuil comparant le niveau fourni par les moyens d'intégration à un seuil de décision et délivrant en réponse un signal d'alarme de déverrouillage.
D'autres caractéristiques et avantages de l'invention ressortiront de la description d'un mode de réalisation donné à titre d'exemple. Cette description sera faite en regard du dessin dans lequel
- la figure 1 représente le schéma d'un circuit d'alarme de déverrouillage conforme à l'invention associé aux éléments d'une boucle à verrouillage de phase et
- la figure 2 représente des diagrammes illustrant en fonction du temps les formes de divers signaux parcourant le circuit d'alarme de déverrouillage représenté à la figure 1.
- la figure 1 représente le schéma d'un circuit d'alarme de déverrouillage conforme à l'invention associé aux éléments d'une boucle à verrouillage de phase et
- la figure 2 représente des diagrammes illustrant en fonction du temps les formes de divers signaux parcourant le circuit d'alarme de déverrouillage représenté à la figure 1.
On distingue sur la figure I une boucle à verrouillage de phase 10 avec une entrée de signal de référence Il et un circuit d'alarme de déverrouillage 20.
La boucle de verrouillage de phase 10 reçoit sur son entrée de signal de référence 11 un signal R formé d'un suite d'impulsions périodiques sur la fréquence desquelles elle doit se verrouiller.
Elle comporte un oscillateur commandé en tension 12 engendrant un signal rectangulaire d'horloge F au double de la fréquence des impulsions du signal R appliqué à l'entrée de référence 11, un diviseur de fréquence par deux 13 qui est connecté à la suite de l'oscillateur commandé en tension 12 et qui délivre un signal d'horloge H à la fréquence des impulsions du signal R appliqué sur l'entrée de référence 11, un comparateur de phase 14 qui reçoit sur une entrée les impulsions du signal R appliqué sur l'entrée du signal de référence 11 et sur une autre entrée un signal de mesure constitué par le signal rectangulaire d'horloge
H délivré par le diviseur de fréquence par deux 13, et qui délivre en sortie un signal d'erreur de phase, et un filtre passe bas 15 qui est intercalé entre la sortie du comparateur de phase 14 et une entrée de réglage de la fréquence de l'oscillateur commandé en tension 12 et qui transforme le signal d'erreur de phase délivré par le comparateur de phase 14 en une tension de réglage de fréquence de l'oscillateur commandé en tension 12.
H délivré par le diviseur de fréquence par deux 13, et qui délivre en sortie un signal d'erreur de phase, et un filtre passe bas 15 qui est intercalé entre la sortie du comparateur de phase 14 et une entrée de réglage de la fréquence de l'oscillateur commandé en tension 12 et qui transforme le signal d'erreur de phase délivré par le comparateur de phase 14 en une tension de réglage de fréquence de l'oscillateur commandé en tension 12.
Cette boucle à verrouillage de phase est de conception classique et son fonctionnement ne sera pas détaillé. Lorsqu'elle est verrouillée le signal rectangulaire d'horloge H délivré par le diviseur de fréquence par deux 13 et appliqué sur une entrée du comparateur de phase 14 est synchrone avec la suite périodique d'impulsions du signal R appliqué sur l'entrée de. signal de référence 11 et présente des fronts montants alignés sur le centre des impulsions de ce signal R. Lorsqu'elle est déverrouillée, ce synchronisme est perdu et les impulsion du signal R apparaissent à n' importe quel moment au cours des périodes du signal rectangulaire d'horloge H.
Le circuit d'alarme de déverrouillage 20 comporte un circuit de retard fixe 21 suivi d'un circuit d'échantillonnage 22, d'un circuit intégrateur 23 et d'un circuit comparateur à seuil 24.
Le circuit de retard fixe 21 comporte un registre de type D 210 et deux portes logiques de type "non ou" 211, 212. Le registre de type D 210 reçoit le signal rectangulaire d'horloge H sur son entrée de données D connectée en sortie du diviseur de fréquence par deux 13 de la boucle à verrouillage de phase 10 et le signal rectangulaire d'horloge F sur son entrée d'horloge CK connectée à la sortie de ltoscillateur commandé en tension 12 de la boucle à verrouillage de phase 10.Il bascule sur les transitions montantes de son signal d'horloge et délivre sur sa sortie complémentée
Q un signal rectangulaire d'horloge H' de forme analogue au signal rectangulaire d'horloge Huais présentant par rapport à ce dernier un retard de trois quarts de période augmenté d'un délai du au temps de basculement. Lorsque la boucle à verrouillage de phase 10 est verrouillée, ce retard de trois quarts de période permet, si l'on néglige le délai du au temps de basculement, de centrer les premières demi-périodes du signal rectangulaire d'horloge
H' sur les impulsions du signal R appliqué à l'entrée du signal de référence il de la boucle à verrouillage de phase 10.
Q un signal rectangulaire d'horloge H' de forme analogue au signal rectangulaire d'horloge Huais présentant par rapport à ce dernier un retard de trois quarts de période augmenté d'un délai du au temps de basculement. Lorsque la boucle à verrouillage de phase 10 est verrouillée, ce retard de trois quarts de période permet, si l'on néglige le délai du au temps de basculement, de centrer les premières demi-périodes du signal rectangulaire d'horloge
H' sur les impulsions du signal R appliqué à l'entrée du signal de référence il de la boucle à verrouillage de phase 10.
Les portes logiques de type "non ou" 211, 212 sont montées chacune en amplificateur inverseur. Placées en cascade sur l'entrée de signal de référence 11 de la boucle à verrouillage de phase 10, elles engendrent un signal impulsionnel R' de forme analogue au signal impulsionnel R mais dont les impulsions, retardées d'un délai correspondant au temps de basculement du registre de type D 210, sont centrées exactement sur les milieux des premières demi-périodes du signal rectangulaire d'horloge H' lorsque la boucle à verrouillage de phase est effectivement verrouillée.
Le circuit d'échantillonnage 22 est un registre de type
D 220 qui reçoit le signal rectangulaire H' sur son entrée de données D connectée à la sortie complémentée Q du registre de type D 210 du circuit de retard fixe 21, et les impulsions du signal R' sur son entrée d'horloge CK connectée en sortie de la porte logique de type "non ou" 212 du circuit de retard fixe 21.
D 220 qui reçoit le signal rectangulaire H' sur son entrée de données D connectée à la sortie complémentée Q du registre de type D 210 du circuit de retard fixe 21, et les impulsions du signal R' sur son entrée d'horloge CK connectée en sortie de la porte logique de type "non ou" 212 du circuit de retard fixe 21.
Lorsque la boucle à verrouillage de phase 10 est verrouillée, le registre de type D 220 maintient sa sortie non complémentée Q au niveau logique un car il échantillonne le signal rectangulaire d'horloge H' au milieu des premières demi-périodes alors que ce signal est au niveau logique un. En effet, pendant le verrouillage de la boucle à verrouillage de phase 10, le signal impulsionnnel R et le signal rectangulaire d'horloge H sont synchrones et la version retardée R' du signal impulsionnel R a ses impulsions centrées sur les premières demi-périodes de la version retardée H' du signal rectangulaire d'horloge H.
Lorsque la boucle à verrouillage de phase 10 est déverrouillée le registre de type D 220 a sa sortie non complémentée Q qui passe aux niveaux logiques zéro et un de manière équiprobable car il échantillonne le signal rectangulaire d'horloge H' en des points aléatoires, le signal impulsionnel R et le signal d'horloge H ainsi que leurs versions retardées R' et H' n'étant plus synchronisés.
Le circuit intégrateur 23 a une constante de temps grande par rapport à la période du signal d'horloge rectangulaire H ou H'. Il est constitué d'un filtre passe bas à résistance série 230 et à condensateur parallèle 231. Lorsque la boucle à verrouillage de phase 10 est verrouillée le condensateur 231 se charge à une valeur de tension V1 correspondant au niveau logique un en sortie non complémentée Q du registre de type D 220.Lorsque la boucle à verrouillage de phase 10 est déverrouillée, le condensateur 231 se charge à une valeur moyenne de tension Vm à mi-chemin entre la valeur de tension V1 et une valeur de tension Vo qui correspond au niveau logique zéro en sortie non complémentée
Q du registre de type D 220 et qui est plus basse que la valeur de tension V1 du fait que l'on est en logique positive.
Q du registre de type D 220 et qui est plus basse que la valeur de tension V1 du fait que l'on est en logique positive.
Le circuit comparateur à seuil engendre un signal d'alarme de déverrouillage par comparaison de la valeur de tension développée aux bornes du condensateur 231 à un seuil de tension Vs choisi entre la valeur de tension V1 et la valeur moyenne de tension Vm. Il comporte un amplificateur différentiel 240 connecté par son entrée inverseuse à la sortie du circuit intégrateur 22, par son entrée non inverseuse à la masse au moyen d'une résistance 241 et à une tension de polarisation +V au moyen d'une résistance 242, et par sa sortie à la masse au moyen du montage parallèle d'une résistance 243 et d'un condensateur 2411. Les valeurs des résistances 241, 242 qui forment un pont résistif de polarisation sont choisies de manière à polariser l'entrée non inverseuse de l'amplificateur différentiel 240 au seuil de tension Vs choisi entre la valeur de tension V1 et la valeur moyenne de tension Vm.
Lorsque la boucle de verrouillage de phase 10 est verrouillée, l'amplificateur différentiel 240 prend une tension de sortie nulle car il regoit sur son entrée inverseuse une valeur de tension égale à V1, ou proche de V1 si le signal impulsionnel R est affecté d'une gigue de bruit, qui est supérieure i la valeur de seuil de tension Vs appliquée sur son entrée non inverseuse. Lorsque la boucle de verrouillage de phase 10 est déverrouillée, l'amplificateur différentiel 240 prend une tension de sortie positive +V car il reçoit sur son entrée inverseuse la valeur moyenne de tension Vm qui est inférieure à la valeur de seuil de tension Vs.
La figure 2 représente des diagrammes illustrant la forme en fonction du temps de divers signaux parcourant le circuit d'alarme de déverrouillage. On distingue en a le signal rectangulaire d'horloge
H délivré par le diviseur de fréquence 13 de la boucle à verrouillage de phase 10, en b le signal rectangulaire d'horloge F à fréquence double disponible en sortie de l'oscillateur commandé en tension 12 de la boucle à verrouillage de phase, en c la version retardée H' par le circuit de retard fixe 21 du signal rectangulaire d'horloge
H illustré en a, en d le signal impulsionnel R appliqué à l'entrée de signal de référence 11 de la boucle à verrouillage de phase 10 et en g la version retardée R' par le circuit de retard fixe 21 du signal impulsionnel R illustré en d. Les pointillés indiquent la répartition de position des impulsions en présence de bruit.
H délivré par le diviseur de fréquence 13 de la boucle à verrouillage de phase 10, en b le signal rectangulaire d'horloge F à fréquence double disponible en sortie de l'oscillateur commandé en tension 12 de la boucle à verrouillage de phase, en c la version retardée H' par le circuit de retard fixe 21 du signal rectangulaire d'horloge
H illustré en a, en d le signal impulsionnel R appliqué à l'entrée de signal de référence 11 de la boucle à verrouillage de phase 10 et en g la version retardée R' par le circuit de retard fixe 21 du signal impulsionnel R illustré en d. Les pointillés indiquent la répartition de position des impulsions en présence de bruit.
On peut, sans sortir du cadre de l'invention modifier certaines dispositions ou remplacer certains moyens par des moyens équivalents.
Claims (3)
1/ Circuit d'alarme de déverrouillage pour boucle à verrouillage de phase (10) comportant : un oscillateur commandé en tension (12), un comparateur de phase (14) recevant en entrées un signal de référence (R) constitué d'impulsions se répétant à une fréquence sur laquelle doit se synchroniser la boucle et un signal de mesure constitué d'un signal rectangulaire d'horloge (H) provenant de l'oscillateur commandé on tension (12), et un filtre passe-bas (15) intercalé entre la sortie du comparateur de phase (14) et une entrée de réglage de l'oscillateur commandé en tension (12), caractérisé en ce qu'il comporte :: - des moyens de retard fixe (21) opérant sur le signal de référence (R) et sur le signal de mesure (H), et engendrant des versions (R', H') de ces signaux dans lesquelles, lorsque la boucle est verrouillée, les impulsions du signal de référence sont centrées au milieu d'une demi-période du signal rectangulaire de mesure, - des moyens d'échantillonnage (22) échantillonnant la version (H') du signal rectangulaire de mesure engendrée par les moyens de retard fixe (21) aux instants d'apparition des impulsions de la version (R') du signal de référence engendrée par les moyens de retard fixe (21), - des moyens drintégration (23) effectuant l'intégration des échantillons délivrés par les moyens d'échantillonnage (22) sur un intervalle de temps grand par rapport à la période du signal de mesure (H) et - des moyens de comparaison à seuil (24) comparant le niveau fourni par les moyens d'intégration (23) à un seuil de décision (Vs) et délivrant en réponse un signal d'alarme de déverrouillage.
2/ Circuit selon la revendication 1, pour une boucle à verrouillage de phase (10) comportant un diviseur de fréquence par deux (13) qui est intercalé entre l'oscillateur commandé en tension (12)et le oomparateur de phase (14) et qui délivre le signal de mesure (H) à partir d'un signal rectangulaire d'horloge (F) de fréquence double engendré par l'oscillateur commandé en tension (12) caracté risé en ce que les moyens de retard fixe (21) comportent un registre de type D (210) qui reçoit le signal de mesure (H) sur son entrée de données et le signal rectangulaire d'horloge (F) à fréquence double sur son entrée d'horloge et qui délivre la version retardée (H') du signal de mesure (H).
3/ Circuit selon la revendication 1, caractérisé en ce que les moyens d'échantillonnage (22) comporte un registre à décalage de type D (220) qui reçoit la version (H') du signal rectangulaire de mesure engendré par les moyens de retard fixe (21) sur son entrée de données et la version (R') du signal de référence (R) engendrée par les moyens de retard fixe (21) sur son entrée d'horloge.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8810215A FR2634962B1 (fr) | 1988-07-28 | 1988-07-28 | Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase |
| EP88403348A EP0324296A1 (fr) | 1988-01-15 | 1988-12-28 | Dispositif de détection de perte de synchronisation dans une transmission numérique |
| FI890167A FI890167A (fi) | 1988-01-15 | 1989-01-13 | Apparat foer indikering av foerlust av synkroniseringen i en numerisk transmission. |
| NO89890153A NO890153L (no) | 1988-01-15 | 1989-01-13 | Anordning for paavisning av synkronisasjonstap ved digitalsignaloverfoering. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8810215A FR2634962B1 (fr) | 1988-07-28 | 1988-07-28 | Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2634962A1 true FR2634962A1 (fr) | 1990-02-02 |
| FR2634962B1 FR2634962B1 (fr) | 1993-11-19 |
Family
ID=9368892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8810215A Expired - Fee Related FR2634962B1 (fr) | 1988-01-15 | 1988-07-28 | Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2634962B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2716044A1 (de) * | 1977-04-09 | 1978-10-19 | Licentia Gmbh | Schaltung zum vergleich der frequenzen zweier elektrischer signale |
| US4151463A (en) * | 1978-02-02 | 1979-04-24 | Bell Telephone Laboratories, Incorporated | Phase locked loop indicator |
| US4663769A (en) * | 1985-10-02 | 1987-05-05 | Motorola, Inc. | Clock acquisition indicator circuit for NRZ data |
-
1988
- 1988-07-28 FR FR8810215A patent/FR2634962B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2716044A1 (de) * | 1977-04-09 | 1978-10-19 | Licentia Gmbh | Schaltung zum vergleich der frequenzen zweier elektrischer signale |
| US4151463A (en) * | 1978-02-02 | 1979-04-24 | Bell Telephone Laboratories, Incorporated | Phase locked loop indicator |
| US4663769A (en) * | 1985-10-02 | 1987-05-05 | Motorola, Inc. | Clock acquisition indicator circuit for NRZ data |
Non-Patent Citations (2)
| Title |
|---|
| PROCEEDINGS OF THE IEEE 1986 CUSTOM INTEGRATED CIRCUITS CONFERENCE, Rochester, New York, 12-15 mai 1986, pages 244-248, IEEE, New York, US; R.SPARKES: "Quick chip 4TM: A methodology for the prototyping of mixed analog-digital designs" * |
| RESEARCH DISCLOSURE, no. 261, janvier 1986, page 38, no. 26138, Emsworth, Hampshire, GB; "Loss of synchronism detector for serial data detector" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2634962B1 (fr) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411665B1 (en) | Phase locked loop clock extraction | |
| FR2498032A1 (fr) | Synchroniseur de bits pour signaux numeriques | |
| FR2481460A1 (fr) | Appareil comparateur de phase numerique a sensibilite amelioree destine aux petits dephasages | |
| FR2604836A1 (fr) | Ligne a retard a boucle de verrouillage de phase | |
| FR2473817A1 (fr) | Circuit de detection du decrochage d'une boucle numerique a accrochage de phase | |
| EP0494984A1 (fr) | Detecteur de phase pour systeme de retablissement d'horloge a boucle a verrouillage de phase. | |
| FR2511170A1 (fr) | Systeme de poursuite de seuil automatique | |
| JPH0923157A (ja) | サイクルスリップ検出器及びこれを用いた位相同期回路及びディジタル信号再生装置 | |
| FR2523388A1 (fr) | Dispositif a seuil adaptatif | |
| FR2473816A1 (fr) | Systeme a blocage de boucle | |
| US5019722A (en) | Threshold crossing detection with improved noise rejection | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| FR2615677A1 (fr) | Circuit de boucle de verrouillage de phase numerique | |
| EP0564377A1 (fr) | Boucle à verrouillage de fréquence | |
| FR2562257A1 (fr) | Comparateur de phase | |
| FR2503483A1 (fr) | Comparateur de phase notamment pour circuit a verrouillage de phase | |
| US4068181A (en) | Digital phase comparator | |
| FR2634962A1 (fr) | Circuit d'alarme de deverrouillage pour boucle a verrouillage de phase | |
| FR2567698A1 (fr) | Procede et montage pour detecter la difference de phase/frequence entre deux signaux d'entree numeriques et application | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| EP0121750B1 (fr) | Circuit de récupération du rythme d'une transmission synchrone de données utilisant une combinaison des codes biphase L et biphase modifié | |
| FR2461958A1 (fr) | Circuit de comparaison de phase | |
| FR2587498A1 (fr) | Detecteur de phase et, ou bien, frequence numerique sur un large intervalle | |
| FR2552955A1 (fr) | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase | |
| EP0324296A1 (fr) | Dispositif de détection de perte de synchronisation dans une transmission numérique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |