FR2628569A1 - Circuit integre hyperfrequence et son procede de fabrication - Google Patents
Circuit integre hyperfrequence et son procede de fabrication Download PDFInfo
- Publication number
- FR2628569A1 FR2628569A1 FR8802934A FR8802934A FR2628569A1 FR 2628569 A1 FR2628569 A1 FR 2628569A1 FR 8802934 A FR8802934 A FR 8802934A FR 8802934 A FR8802934 A FR 8802934A FR 2628569 A1 FR2628569 A1 FR 2628569A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- islands
- integrated circuit
- layers
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un circuit intégré hyperfréquence réalisé sur silicium. Dans ce circuit intégré, les composants 6, 7 sont bien définis par une gravure légère des couches actives 13, 14, 15 de matériau semi-conducteur, suivie d'une gravure profonde 18, 20, 21 dans le substrat 12. Les sillons de gravure 18 à 21 sont remplis de verre qui forme ainsi un caisson isolant 24 dans lequel les composants 6, 7 sont isolés latéralement. La face arrière du substrat 12 est rodée puis découpée en ilôts dont certains 36 amincis une seconde fois sont électriquement isolés de leurs voisins. Les connexions extérieures peuvent être prises par beam-leads 32, 33 qui s'appuient sur le caisson isolant 24. Application aux circuits hyperfréquence qui, auparavant, étaient réalisés en éléments discrets montés en beam-lead sur anneau de verre.
Description
CIRCUIT INTEGRE HYPERPREQUENCE
ET SON PROCEDE DE FABRICATION
La présente invention concerne un circuit intégré hyperfréquence dans lequel les dispositifs semiconducteurs tels que diodes et transistors sont entourés chacun par un caisson de verre, et leur substrat propre est isolé des substrats des composants voisins, par découpe chimique, de sorte que la surface de Jonction de chacun des dispositifs semiconducteurs est nettement définie. Un circuit intégré selon l'invention ne possède pas un substrat unique, plaquette de silicium qui assure la rigidité mécanique de ltensemble, mais une pluralité d'ilôts de substrats, la rigidité étant assurée par le verre des caissons.
ET SON PROCEDE DE FABRICATION
La présente invention concerne un circuit intégré hyperfréquence dans lequel les dispositifs semiconducteurs tels que diodes et transistors sont entourés chacun par un caisson de verre, et leur substrat propre est isolé des substrats des composants voisins, par découpe chimique, de sorte que la surface de Jonction de chacun des dispositifs semiconducteurs est nettement définie. Un circuit intégré selon l'invention ne possède pas un substrat unique, plaquette de silicium qui assure la rigidité mécanique de ltensemble, mais une pluralité d'ilôts de substrats, la rigidité étant assurée par le verre des caissons.
Les composants discrets tels que des diodes PIN montées à l'intérieur d'un caisson de verre - ou d'un matériau diélectrique comparable - qui supporte les connexions extérieures en poutres, ou beam leads, sont connus, et ils ont dtexcellentes caractéristiques. Mais leur utilisation dans une structure un peu complexe, nécessitant plusieurs composants semiconducteurs beam leads ou sur puces et plusieurs composants passifs tels que capacités et selfs nécessite de souder les poutres des beam leads sur les métallisations d'un substrat céramique, puis des fils métalliques sur les puces.
Toutes les opérations de montage font que le circuit n'est pas très fiable, en raison du nombre de thermocompressions et pas très reproductible en hyperfréquence, en raison de longueurs de fils pas toujours identiques.
Considérons par exemple le commutateur À large bande (2-18Ghz) représenté en figure 1. Le schéma et le fonctionnement de ce commutateur sont connus, et n'ont pas À être décrits en détail. Ce commutateur est utilisé pour aiguiller une onde hyperfréquence de la borne d'entrée 1 vers l'une des bornes de sorties 2, 3, 4 ou 5 - 4 voies par exemple
Chaque voie de sortie comprend une diode PIN beam lead 6 et une ou plusieurs diodes PIN sur puce 7. La commande d'une voie, en 11, est assurée par une tension continue positive ou négative appliquée en 8 et filtrée par le réseau LC 9 + 10.Ce type de montage permet d'obtenir un compromis entre une bonne isolation et de faibles pertes d'insertion, mais il nécessite de nombreuses opérations de thermocompression des puces sur le plan de masse et des beam leads et fils de connexions, d'où il résulte une fiabilité imparfaite.
Chaque voie de sortie comprend une diode PIN beam lead 6 et une ou plusieurs diodes PIN sur puce 7. La commande d'une voie, en 11, est assurée par une tension continue positive ou négative appliquée en 8 et filtrée par le réseau LC 9 + 10.Ce type de montage permet d'obtenir un compromis entre une bonne isolation et de faibles pertes d'insertion, mais il nécessite de nombreuses opérations de thermocompression des puces sur le plan de masse et des beam leads et fils de connexions, d'où il résulte une fiabilité imparfaite.
Il est cependant extrêmement intéressant de conserver la structure d'une diode PIN montée dans un anneau de verre, car, dans cette structure, la surface de la Jonction est parfaitement définie, et par conséquent également la capacité de la diode polarisée en inverse.
Selon l'invention, un circuit électronique hyperfréquence est réalisé sous forme d'un circuit intégré comportant une pluralité de dispositifs semiconducteurs, mais il comporte au moins un dispositif semiconducteur dont - la région active, c'est-À-dire les couches définissant les jonctions, est entourée par un caisson de verre s'étendant jusque dans le substrat - le substrat, sous ce dispositif semiconducteur, est aminci, de façon à être isolé du substrat qui se trouve sous les composants voisins : il y a donc une pluralité de morceaux de substrats, maintenus mécaniquement par le verre du caisson, - les connexions d'accès, en surface du circuit intégré, sont constituées par des lignes microbandes et des poutres beam leads réalisées simultanément, donc sans thermocompressions.
De façon plus précise, l'inventlon concerne un circuit intégré fonctionnant dans le domaine des hyperfréquences, comportant une pluralité de composants semiconducteurs . réalisés au moyen de couches semiconductrices actives déposées sur un substrat semiconducteur, ce. circuit intégré étant caractérisé en ce que - au moins deux composants sont réalisés dans des ilôts de matériau semiconducteur, définis par des gravures qui pénétrent jusque dans le substrat, lesdites gravures étant remplies d'un matériau diélectrique qui forme au moins un caisson isolant, - le substrat est découpé en au moins deux ilôts, dont les flancs prennent appui sur le caisson isolant, lesdits ilôts étant ainsi isolés entre eux.
L'invention sera mieux comprise par la description plus détaillée qui suit d'un exemple de réalisation d'un circuit intégré, cette description s'appuyant sur les figures jointes en annexe, qui représentent - figure i : schéma électrique d'un commutateur hyperfréquence à 4 voies, selon l'art connu, déjà décrit pour exposer l'invention, - figures 2 à 9 : différentes étapes de réalisation d'un circuit intégré selon l'invention, la coupe d'un produit fini étant donnée en figure 9;
Dans le but de simplifier la description et les figures, celles-cl sont limitées à la portion du circuit de commutateur qui comprend une diode 6, un point de polarisation 11 et une diode 7.Ajouter d'autres diodes 7, et le réseau de polarisation 9, 10 et les interconnexions est une opération évidente pour l'homme de l'art, de même que multiplier le nombre de voies de sorties.
Dans le but de simplifier la description et les figures, celles-cl sont limitées à la portion du circuit de commutateur qui comprend une diode 6, un point de polarisation 11 et une diode 7.Ajouter d'autres diodes 7, et le réseau de polarisation 9, 10 et les interconnexions est une opération évidente pour l'homme de l'art, de même que multiplier le nombre de voies de sorties.
Le produit de départ est une plaquette de matériau semiconducteur, épitaxiée de façon convenable selon les types de composants à réaliser. Pour réaliser le commutateur de la figure 1, on utilise, en figure 2, une plaquette de substrat silicium 12, dopé N, sur lequel sont déposées:
- une couche buffer 13, pour empêcher la diffusion d'impuretés N++ vers la couche intrinsèque,
- une couche intrinsèque 14, isolante, de type 9
une couche 15, de type P+.
- une couche buffer 13, pour empêcher la diffusion d'impuretés N++ vers la couche intrinsèque,
- une couche intrinsèque 14, isolante, de type 9
une couche 15, de type P+.
Bien entendu, le substrat pourrait être un matériau III-V tel que GaAs, et le nombre et la nature des couches différentes si, par exemple, on veut réaliser des transistors.
Sur ce produit de départ sont déposées, par déposition chimique en phase vapeur à basse pression (LPCVD) deux couches successives de diélectriques, 5102 en 16 et Si3N4 en 17 : ces couches serviront de barrière de masquage pour la gravure des caissons dans le silicium. Pour ce faire, elles sont elles-mêmes masquées par une résine et gravées de façon À éliminer Si3N4 et 5102 dans les régions repérées 18 à 21.
Sous les ilôts compris entre 18 et 19 et entre 20 et 21 seront réalisées respectivement la diode 6 et la diode 7.
Sous l'ilôt compris entre 19 et 20 sera réalisé le contact 11 de polarisation des diodes.
Les régions non protégées 18 À 21 sont alors soumises À une légère gravure locale, par plasma, qui, comme le montre la figure 3, est limitée aux couches épitaxiées 13, 14, 15, et est arrêtée dès que le substrat 12 est atteint, soit environ 6 microns de profondeur. Cette première gravure a pour objet de bien définir le périmètre des jonctions entre couches épitaxiées : la gravure étant limitée dans le temps, il n'y a pas de sous-gravure des couches épitaxiées 13, 14, 15 sous les couches de masquage 16 et 17. La surface des jonctions étant bien définie, les capacités des futures diodes PIN seront aussi bien définies.
Sur la figure 3 et les suivantes, l'épaisseur des couches épitaxiées 13, 14, 15 est diminuée, de façon À ne pas encombrer inutilement les dessins.
Les périmètres des jonctions étant ainsi bien définis, ils sont protégés de la suite des opérations par un photomasquage : la couche de résine 22 protège par ses flancs 23 les couches épitaxiées, qui ne seront pas attaquées par gravure Dans l'exemple choisi pour exposer l'invention, seules la future diode 6 et la prise de contact de polarisation 11 sont protégées, mais il est bien évident que la future diode 7 ou une autre partie d'un circuit intégré pourraient être protégées en23 par la résine 22.
La gravure chimique, ou par n'importe quel procédé adéquat connu, est alors poursuivie dans le substrat 12, jusqu'À une profondeur convenable pour y faire un cals non de verre 20 microns par exemple. L'ensemble des gravures 18, 19, 20 et 21 des figures 3 et 4 forme un seul caisson 24, qui apparaît en plan sur la figure 6 et les ilôts des futurs composants sont isolés dans ce caisson.
La figure 5 doit être analysée en deux temps. Dans une première étape, les gravures 18 à 21 sont remplies d'un matériau diélectriques finement pulvérisé, tel que le verre, qui est ensuite fritté À 9500C, ce qui forme le caisson de verre 24, qui isole entre eux trois ilôts 25, 26 et 27 de matériau semiconducteur, recouvert des deux couches de silice 16 et de nitrure de silicium 17.
Dans une deuxième étape, et après un masquage approprié, les ilôts 25, 26 et 27 sont d'abord légèrement gravés, pour retirer les couches 16 et 17 de diélectriques, puis l'ilôt 26 est profondément gravé en 28 jusqu'à atteindre le substrat 12, conducteur puisque dopé N++ ce qui permettra
ce qui pemnettrr d'appliquer une tension de polarisation sur la diode série 6, dans l'clôt 25.
ce qui pemnettrr d'appliquer une tension de polarisation sur la diode série 6, dans l'clôt 25.
L'opération suivante consiste à déposer les métallisations dentrée/sortie et de polarisation des diodes ces métallisations sont montrées en plan sur la figure 5 et en coupe sur la figure 6. En figure 5, la face supérieure de la rondelle de silicium, autour du caisson 24, n'est pas représentée.
Une première métallisation prend en 29 un contact sur l'ilôt 27 - caché sous elle - de la diode 7 et descend dans la gravure 28 pour prendre en 30 un contact avec le substrat 12 ce point correspond au point 11 de la figure 1.
Une deuxième métallisation prend en 31 un contact sur L'clôt 25 - caché sous elle - de la diode 6, ce qui correspond la Ugne d'entrée 1 de la figure 1. Ces métallisations sont effectuées par dépôt de siliciure de platine et elles peuvent, selon l'utilisation qui sera faite du circuit intégré, être prolongées par des poutres en beam-lead 32 et 33, par dépôt de
TiPtAu .
TiPtAu .
Cependant, à ce stade de la fabrication du circuit intégré, les diodes 6 et 7. sont réunies par l'intermédiaire du substrat 12 qui est conducteur. Pour séparer les composants qui doivent l'être, la première étape, représentée en figure 7, consiste d'abois en un rodage du substrat 12, par la face arrière, pour l'amincir, puis en une découpe de ce même substrat de façon à isoler, dans la plaquette de silicium, des ilôts de substrat aminci, sous le circuit intégré, limités par des flancs 34 qui sont situés préférentiellement sous le caisson de verre 24.
La découpe du substrat 12 se fait par des moyens connus tel que par exemple masquage et attaque au plasma.
La deuxième étape, en figure 8, consiste en un second amincissement du substrat, à l'intérieur de chaque ilôt de circuit intégré, mené jusque ce que le caisson de verre 24 émerge, et sépare le substrat conducteur en régions isolées entre elles. Ainsi, à titre d'exemple, sur la figure 8, le substrat 12 est attaqué une seconde fois et ses flancs 35 ne sont pas en contact électrique avec la région mince 36 par laquelle la tension de polarisation au point 11 est appliquée à la diode 6. La diode 7 est isolée dans le caisson de verre 24, mais polarisée par le contact 29
La dernière opération, en figure 9, consiste à munir la face arrière des ilôts de substrat 12 d'une métallisation ohmique 37 en or-germanium qui, dans l'exemple choisi, constitue la métallisation de masse.Un masquage approprié évite de recouvrir les flancs 34 et 35 du substrat, les parties apparentes du caisson de verre 24 et la face arrière du substrat aminci 36.
La dernière opération, en figure 9, consiste à munir la face arrière des ilôts de substrat 12 d'une métallisation ohmique 37 en or-germanium qui, dans l'exemple choisi, constitue la métallisation de masse.Un masquage approprié évite de recouvrir les flancs 34 et 35 du substrat, les parties apparentes du caisson de verre 24 et la face arrière du substrat aminci 36.
Le circuit intégré selon l'invention présente un certain nombre de particularités - son support mécanique n'est pas une puce monobloc de silicium, puisque son substrat est découpé en une pluralité d'ilôts de silicium, isolés entre eux, - ces ilôts n'ont pas tous la même épaisseur la rigidité mécanique est conférée par un caisson de verre, qui relie les ilôts de silicium, - les composants sont géométriquement définis par des gravures dans les couches actives de silicium, et par le verre qui remplit les allions des gravures, - les sorties du circuit intégré sont, si nécessaire, prises par poutres beam-lead.
Un commutateur À diodes hyperfréquence et large bande, réalisé en circuit intégré selon l'inorention, a les caractéristiques suivantes, de façon reproductible - bande de fonctionnement : 2 - 18 GHz - isolation : > 40 dB ~ pertes d'insertion : < 3 dB - taux d'ondes stationnaires : < 2 - tenue en puissance CW : 20 dBm
pulsé : 47 dBm - temps de commutation : < 30 ns
L'invention a été exposée en s'appuyant sur l'exemple d'un commutateur à diodes, mais il est évident pour l'homme de l'art qu'elle concerne de façon plus générale un circuit intégré dans lequel les composants actifs, diodes ou transistors, et/ou passifs, telles que les capacités, sont géométriquement bien définis et électriquement bien protégés, contre les fuites latérales par un ou plusieurs caissons de verre. La nature, le nombre et le dopage des couches de silicium sont des éléments qui ne limitent nullement la portée de l'invention qui est précisée par les revendications suivantes.
pulsé : 47 dBm - temps de commutation : < 30 ns
L'invention a été exposée en s'appuyant sur l'exemple d'un commutateur à diodes, mais il est évident pour l'homme de l'art qu'elle concerne de façon plus générale un circuit intégré dans lequel les composants actifs, diodes ou transistors, et/ou passifs, telles que les capacités, sont géométriquement bien définis et électriquement bien protégés, contre les fuites latérales par un ou plusieurs caissons de verre. La nature, le nombre et le dopage des couches de silicium sont des éléments qui ne limitent nullement la portée de l'invention qui est précisée par les revendications suivantes.
Claims (7)
1. Circuit intégré fonctionnant dans le domaine des hyperfréquences, comportant une pluralité de composants semiconducteurs (6,7) réalisés au moyen de couches semiconductrices actives (13, 14, 15) déposées sur un substrat semiconducteur (12), ce circuit intégré étant caractérisé en ce que - au moins deux composants (6, 7) sont réalisés dans des ilôts de matériau semiconducteur, définis par des gravures (18, 19, 20, 21) qui pénétrent jusque dans le substrat (12), lesdites gravures étant remplies d'un matériau. diélectrique qui forme au moins un caisson isolant (24), - le substrat (12) est découpé en au moins deux ilôts, dont les flancs (34, 35) prennent appui sur le caisson isolant (24), lesdits ilôts (12, 36) étant ainsi isolés entre eux.
2. Circuit intégré hyperfréquence selon la revendication 1, caractérisé en ce que la gravure (18, 19, 20, 21) des couches de matériaux semiconducteurs (12, 13, 14, 15) définit la géométrie des composants (6, 7) et détermine leur capacité, et en ce que le matériau diélectrique (24) qui remplit la gravure autour des ilôts les isole latéralement.
3. Circuit intégré hyperfréquence selon la revendication 1, caractérisé en ce que, sous au moins un composant (6), le substrat est aminci à une épaisseur inférieure À la pénétration de la gravure (18, 20) dans le matériau semiconducteur, de sorte que la région amincie (36) de substrat sous ledit composant (6) .est isolée dans le caisson isolant (24), et sans contact électrique avec les ilôts voisins de substrat (12).
4. Circuit intégré hyperfréquence selon la revendication 3, caractérisé en ce que le contact électrique avec le substrat aminci (36) est pris au moyen d'une métallisation (30) déposée dans le fond d'une gravure (28) qui traverse les couches actives de matériaux semiconducteurs (13, 14, 15) et atteint le substrat aminci (36).
5. Circuit intégré hyperfréquence selon la revendication 1, caractérisé - en ce que les connexions extérieures du circuit (32, 33) sont prises par des poutres beam-lead qui s'appuient sur le caisson isolant (24) et sur au moins une couche (16, 17) de matiériau diélectrique déposée en surface des couches de matériaux semiconducteurs.
6. Circuit intégré hyperfréquence selon la revendication 1, caractérisé en ce que le matériau diélectrique qui remplit les gravures et forme au moins un caisson isolant (24) est du verre.
7. Procédé de réalisation d'un circuit intégré hyperfréquence caractérisé en ce qu'il comporte les étapes suivantes
a) sur une rondelle de matériau semiconducteur (12) supportant une pluralité de couches (13, 14, 15) qui constituent les couches actives des composants (6, 7) À réaliser, dépôt d'au moins une couche (16, 17) de matériau diélectrique, masquage et gravure (18, 19, 20, 21) de la couche de diélectrique (16, 17) et des couches actives (13, 14, 15) de matériaux semiconducteurs, jusqu'A atteindre le substrat (12).
i) métallisation (37) de la face arrière des ilôts de substrat (12) sur lesquels doivent être pris des contacts électriques .
h) sous au moins un composant (6), masquage et second amincissement du substrat, de façon à créer une région de substrat aminci (36) qui, entourée par le caisson isolant (24), est Isolée du reste du substrat (12),
g) premier amincissement du substrat (12) par rodage de la face arrière de la rondelle, masquage et découpe de la rondelle en ilôts dont les flancs (34) prennent appui sur le caisson isolant (24),
f) masquage et élimination de la couche diélectrique (16, 17) à l'emplacement des composants (6, 7) et dépôt des métallisations de prises de contacts électriques (29, 30, 31) et des connexions extérieures (32, 33) du circuit intégré,
e) masquage et gravure d'au moins un sillon (28) atteignant le substrat (12) dans au moins un ilôt (26) de matériau semiconducteur isolé par le caisson isolant (24),
d) dissolution du masquage de résine (22) suivie d'un dépôt dans les gravures (18, 19, 20, 21) d'un matériau diélectrique tel que le verre et frittage pour former un caisson isolant (24),
c) reprise de gravure profonde dans le substrat (12) dans les situions (18, 20, 21) non protégés par le masque de résine (22),
b) Masquage par une résine (22) des ilôts, définis dans l'étape précédente, dans lesquels doivent être réalisés des composants (6, 7) de caractéristiques bien précises, ce masquage englobant les flancs (23) des couches actives (13, 14, 15) de matériaux semiconducteurs,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8802934A FR2628569B1 (fr) | 1988-03-08 | 1988-03-08 | Circuit integre hyperfrequence et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8802934A FR2628569B1 (fr) | 1988-03-08 | 1988-03-08 | Circuit integre hyperfrequence et son procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2628569A1 true FR2628569A1 (fr) | 1989-09-15 |
| FR2628569B1 FR2628569B1 (fr) | 1990-11-09 |
Family
ID=9364019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8802934A Expired - Fee Related FR2628569B1 (fr) | 1988-03-08 | 1988-03-08 | Circuit integre hyperfrequence et son procede de fabrication |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2628569B1 (fr) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1545473A (fr) * | 1966-12-01 | 1968-11-08 | Raytheon Co | Dispositif semi-conducteur à isolation par espace d'air |
| US3616348A (en) * | 1968-06-10 | 1971-10-26 | Rca Corp | Process for isolating semiconductor elements |
| US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
| GB2028583A (en) * | 1978-08-02 | 1980-03-05 | Aei Semiconductors Ltd | Electrical lead for a semiconductor device |
| GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
| EP0158550A1 (fr) * | 1984-03-16 | 1985-10-16 | Thomson-Csf | Dispositif semiconducteur hyperfréquence à connexions externes prises au moyen de poutres |
-
1988
- 1988-03-08 FR FR8802934A patent/FR2628569B1/fr not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1545473A (fr) * | 1966-12-01 | 1968-11-08 | Raytheon Co | Dispositif semi-conducteur à isolation par espace d'air |
| US3616348A (en) * | 1968-06-10 | 1971-10-26 | Rca Corp | Process for isolating semiconductor elements |
| US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
| GB2028583A (en) * | 1978-08-02 | 1980-03-05 | Aei Semiconductors Ltd | Electrical lead for a semiconductor device |
| GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
| EP0158550A1 (fr) * | 1984-03-16 | 1985-10-16 | Thomson-Csf | Dispositif semiconducteur hyperfréquence à connexions externes prises au moyen de poutres |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2628569B1 (fr) | 1990-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0342094B1 (fr) | Circuit intégré hyperfréquence de type planar, comportant au moins un composant mesa, et son procédé de fabrication | |
| EP0627765B1 (fr) | Dispositif semiconducteur incluant un élément semiconducteur du type "FLIP-CHIP" | |
| EP1636130B1 (fr) | Circuit integre sur puce de hautes performances | |
| US8110886B2 (en) | Photodiode with integrated semiconductor circuit and method for the production thereof | |
| FR2553583A1 (fr) | Limiteur de puissance elevee a diodes pin pour ondes millimetriques et procede de realisation des diodes | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| TWI373838B (en) | Component with semiconductor junction and its production method | |
| EP0800210A1 (fr) | Module hyperfréquence compact | |
| EP0133101B1 (fr) | Dispositif d'interconnexion entre les cellules d'un circuit intégré hyperfréquences pré-implanté | |
| FR2813993A1 (fr) | Dispositif de semi-conducteur | |
| FR3062517A1 (fr) | Structure pour application radiofrequence | |
| EP4092730A2 (fr) | Fabrication de puces électroniques | |
| US6806536B2 (en) | Multiple-function electronic chip | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| EP0002087B1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| FR2628569A1 (fr) | Circuit integre hyperfrequence et son procede de fabrication | |
| EP0085607A2 (fr) | Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé | |
| US4152718A (en) | Semiconductor structure for millimeter waves | |
| KR101287308B1 (ko) | 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서 | |
| EP0109887A1 (fr) | Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques | |
| EP0081423B1 (fr) | Dispositif semi-conducteur à faible capacité muni de connexions externes prises au moyen de poutres, et procédé de fabrication d'un tel dispositif | |
| EP1953778B1 (fr) | Condensateur dans un circuit monolithique | |
| FR2559959A1 (fr) | Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation | |
| FR2507017A1 (fr) | Microassemblage utilisable en hyperfrequences | |
| FR2834131A1 (fr) | Panneau dephaseur monolithique a diodes pin en silicium polycristallin et antenne utilisant ce panneau dephaseur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |