FR2553949A1 - Dispositif de decodage de signaux numeriques du type bipolaire avec retour a zero, et procede de traitement de tels signaux, inseres dans des signaux analogiques - Google Patents

Abstract

APRES FILTRAGE EVENTUEL 2, UN SIGNAL ANALOGIQUE CONTENANT DES PORTIONS NUMERIQUES DU TYPE RZ BIPOLAIRE EST APPLIQUE A UN DISCRIMINATEUR DE NIVEAU 3. L'UNE DES SORTIES DU DISCRIMINATEUR DE NIVEAU FOURNIT UN SIGNAL B QUI, APRES MISE EN FORME 4, EST APPLIQUE A UN REGISTRE 6. LES DEUX SIGNAUX DE SORTIE B ET C DU DISCRIMINATEUR SONT REUNIS POUR FORMER UN SIGNAL EN CRENEAU D. CELUI-CI EST APPLIQUE D'UNE PART A UN DECOMPTEUR 8, PREREGLE AU NOMBRE DE BITS DU REGISTRE 6. D'AUTRE PART, IL ALIMENTE SOUS FORME DIRECTE ET COMPLEMENTEE DEUX COMPTEURS REVERSIBLES 11 ET 12. CEUX-CI DETECTENT LA PRESENCE D'UN MOT PRECURSEUR, APRES QUOI ILS AUTORISENT LE REGISTRE A DECALAGE 6 A RECEVOIR UN OU PLUSIEURS MOTS MESSAGES, DONT LES BITS SONT COMPTES PAR LE DECOMPTEUR 8.

Description

Dispositif de décodage de signaux numériques du type bipolaire avec retour à zéro, et procédé de traitement de tels signaux insérés dans des signaux analogiques.

La présente invention concerne le traitement des signaux, en particulier celui des signaux numériques du type bipolaire avec retour à zéro. Elle s'applique notamment à l'enregistrement conjoint de signaux analogiques relatifs à une voie de mesure, et de signaux numériques représentant un ou p ] .: sieurs paramètres définissant les réglages de cette voie de mesure lors de l'acquisition des signaux analogiques.

Pour pouvoir ainsi identifier un signal analogique enregistré sur un ruban magnétique, il est connu d'enregistrer sur des pistes distinctes le signal analogique et les signaux ou données numériques qui lui correspondent. Ce procédé classique, qui réduit le nombre de pistes utilisables pour les signaux analogiques, présente en outre l'inconvénient de ne pouvoir en aucune façon s'appliquer aux enregistrements sur bande magnétique mono-piste.

On sait également enregistrer sur une même piste un signal analogique et des informations codées correspondantes, constituées d'une série de signaux sinusoïdaux de fréquences distinctes. Cela pose un problème de spectre de fréquence, puisque les fréquences de codage doivent être choisies en dehors du spectre des fréquences utiles du signal analogique.

De surcroît, le nombre d'informations qui peuvent être ainsi codées est nécessairement très limité. Enfin, le décodage de ces informations fait intervenir des dispositifs comple.es de filtrage qui nécessitent des réglages spécifiques, en particulier pour chacune des vitesses de défilement du ruban magnétique. Des variantes de cette technique sont connues dans lesquelles on enregistre en même temps que les signaux analogiques une base de temps (base de temps dite IRIG). Le support de la base de temps est une fréquence unique, modulée en amplitude pour la transmission d'un bit 1, d'un bit O ou d'un espace. Cette variante souffre des mêmes inconvénients que la version de base classique précitée.

La présente invention vient apporter une solution différente, qui supprime ou atténue la plupart des inconvénients des solutions antérieures.

A cet effet, l'invention offre tout d'abord un dispositif de décodage des signaux numériques du type bipolaire avec retour à zéro, ces signaux comportant un mot précurseur suivi d'un espace et d'au moins un mot de message.

Selon une caractéristique générale de la présente invention, ce dispositif comprend - une entrée recevant les signaux incidents à décoder; - un circuit de mise en forme relié à cette entrée, possédant des moyens de discrimination de niveau, et muni de deux sorties propres à fournir respectivement un signal logique unipolaire et un signal en créneau associé; en fonction de ladite discrimination de niveau, - un registre à décalage de p étages dont les entrées d'état et d'horloge reçoivent respectivement le signal logique unipolaire et le signal en créneau associé, - une horloge auxiliaire, - un premier compteur réversible recevant sur son entrée d'horloge les impulsions de l'horloge auxiliaire, et sur son entrée de sens de comptage le signal en créneau, - ce premier compteur réversible étant agencé de sorte qu'il retourne à un compte intermédiaire choisi, lors de son passage au mode comptage ou lors de son arrivée au compte limite du mode décomptage, - un organe compteur de bits, recevant le signal en créneau, et programmable au nombre p d'étages du registre à décalage en réponse à chaque arrivée au compte limite du premier compteur réversible, et - un circuit de sortie comprenant un bus parallèle relié aux sorties des p étages du registre à décalage, ainsi qu'une ligne d'ordre, laquelle est excitée lorsque le premier compteur réversible est arrivé à son compte limite et que l'organe compteur de bits a relevé p créneaux consécutifs.

Ceci permet de décoder de manière très sflre et sélective au moins un mot de p bits qui fait suite à un mot précurseur choisi, après un espace.

Selon un autre aspect, très avantageux de l'invention, le dispositif comporte un second compteur réversible, qui reçoit également sur son entrée d'horloge les impulsions de llhor- loge auxiliaire, mais qui reçoit sur son entrée de sens de comptage le complément logique du signal en créneau. Ce second compteur réversible est lui aussi agencé de telle sorte qu'il retourne à un compte intermédiaire choisiwlors de son passage au mode comptage ou lors de son arrivée an compte limite du mode décomptage. Enfin, l'organe compteur de bits est également programmé au nombre p d'étages du registre à décalage en réponse à chaque arrivée au compte limite de ce second compteur réversible.Cela permet de ne valider le contenu du registre à décalage que lorsque le facteur de forme du signal en créneau est voisin d'une valeur choisie, telle que 132.

De préférence, le second compteur réversible est encore ramené à son compte intermédiaire choisi lorsque le premier compteur réversible arrive à son compte limite.

La présente invention concerne également un procédé de traitement d'un signal analogique, dans lequel on insère de place en place, des signaux numériques du type bipolaire avec retour à zéro, comprenant àchaque fois un mot précur- seur suivi, après un espace, d'au moins un mot de message
Le signal composite ainsi créé, qui fait la plupart du temps l'objet d'un enregistrement magnétique, est appliqué, pour le décodage sélectif des signaux numériques qu'il contient, à un dispositif tel que défini plus haut.

Il apparatt alors un autre avantage de la présente -invention, en ce que le fonctionnement du décodeur peut être rendu indépendant de la vitesse de lecture de l'enregistrement #gnétique, qui peut elle-même être différente de la vitesse d'enregistrement.

Dans une application particulière, où la portion courante du signal analogique est relative à une voie de mesure les signaux numériques représentent au moins un paramètre relatif àces voies de mesure, comme le numéro du capteur associé, le gain d'un amplificateur, le positionnement d≅a ultiplexeurw ou la mise en oeuvre de filtres sur ladite voie
D'autres caractéristiques et avantages de l'invention appa raieront à examen de la description détaillée qui va suivre ainsi que des dessins annexés, sur lesquels la figure 1 est le schéma électrique de principe d'un mode de réalisation préférentiel du décodeur selon l'invention; la figure 2 fait apparaître une série de diagrammes temporels illustrant le fonctionnement du décodeur de la figure 1; la figure 3 illustre un détail partiel des diagrammes temporels de la figure 2; et la figure 4 illustre schématiquement un exemple d'application du décodeur de la figure 1.

La présente description détaillée se place dans le cas où l'on élabore un ou plusieurs signaux analogiques, relatifs à une ou plusieurs voies de mesure. Chaque voie de mesure peut à son tour être associée à un ou plusieurs capteurs, définis par leurs numéros ou adresses. Dans chaque voie de mesure peut être prévu un amplificateur, à gain réglable, et dont le gain à un instant donné est défini par un; valeur numérique. Une voie de mesure peut encore comporter un multiplexeur lorsque plusieurs capteurs lui sont associés.

Le positionnement du multiplexeur peut là encore être défini par des valeurs numériques. Enfin, il est courant qu'une voie de mesure comporte un ou plusieurs filtres, ou dispositifs de prétraitement similaires, dont l'état peut à chaque fois être défini numériquement.0n appelle paramètres relatifs à une voie de mesure l'ensemble de ces informations numériques qui peuvent être associées à la voie de mesure.

I1 est très fréquent d'enregistrer des signaux analogiques de ce genre au moyen d'un enregistreur magnétique. Les solu tions connues jusqu'd présent pour associer aux signaux analogiques des signaux numériques ont été énoncées plus haut, et ne donnent pas entière satisfaction pour les raisons précédemment indiquées.

Le procédé de la présente invention consiste à insérer de place en place, dans le signal analogique, des signaux numé riques du type bipolaire avec retour à zéro comprenant à chaque fois un mot précurseur, suivi, après un espace, d'au moins un mot de message. On procède de la sorte pour le signal analogique appliqué à chaque piste du ruban magnétique, lors de l'enregistrement. Un signal composite est ainsi créé sur chaque piste du ruban magnétique. Après lecture, il est appui qué à un dispositif de décodage que l'on décrira plus loin, et qui permet le décodage sélectif des signaux numériques associés à chaque fois.

Ainsi, les signaux composites lus sur une piste d'un enregistrement magnétique sont appliqués à l'entrée 1 du dispositif de la figure 1. De manière connue, la partie analogique de ces signaux fait l'objet d'un traitement ou prétraitement analo gique, accompagné d'une conversion analogique numérique, ces fonctions étant réalisées par le bloc 17 de la figure 1. La sortie de ce bloc 17 est appliquée à un organe 20 qui peut réaliser un prétraitement sur les signaux qu'il reçoit, et servir également d'interface pour la transmission des signaux numériques issus du bloc 17 vers un calculateur.

Le reste des circuits de la figure 1 constitue le décodeur de la présente invention.

Dans celui-ci, le signal composite présent sur l'entrée 1 est appliqué tout d'abord à un filtre passe-bas 2,-dont on peut s'affranchir dans certaines applications. La fréquence de coupure de ce filtre passe-bas 2 est, par exemple, de 15 kHz, pour un enregistrement analogique de bande passante allant jusqu'd 20 kHz. L'intérêt de ce filtre passe-bas 2 est notamment de supprimer certaines transitoires rapides tenant soit au signal analogique, soit à des signaux parasites. Un signal A est délivré en sortie du filtre passe-bas.

Ce signal A est appliqué à un circuit de mise en forme, qui comprend les éléments 3, 4 et 5 de la figure 1. Le premier élément, 3, est agencé en limiteur et comparateur de niveau à deux seuils. Plus précisément, il comprend d'abord un étage limiteur 31, suivi avantageusement d'un étage amplificateur 32, puis d'un étage comparateur à deux seuils 33. Les deux seuils sont pris symétriquement par rapport à l'amplitude zéro du signal incident. L'une des sorties, B, du comparateur 33 est appliquée à un circuit formateur logique 4, ayant pour fonction d'adapter les signaux avant leur application. par sa sortie J, à entrée de signal d'un registre à décalage 6. le circuit formateur logique 4 est choisi en correspondance avec la technologie du registre 6, qui est, de préférence, une technologie
TTL ou NOS.

Les deux sorties B et C du comparateur 33 sont, par ailleurs, appliquées à une porte ET 5, qui fournît sur sa sortie un signal
D en créneau, lequel se trouve ainsi associé dans le temps au signal logique unipolaire disponible aux points B et J.

Le registre à décalage 6 possède p étages, c'est-à-dire qu'il est capable d'enregistrer p bits. il reçoit sur son entrée d'horloge Cl le signal D présent en sortie de la porte ET 5. Le même signal est appliqué à l'entrée d'horloge Cl d'un organe compteur de bits, qui est ici un décompteur 8. Ce décompteur possède une entrée de préréglage notée 'PRWp2.

Cette entrée est choisie pour permettre le préreglage du dé- compteur à une valeur numérique égale à celle du nombre de bitr que peut recevoir le registre à décalage 6. On admettra pour le moment que p égal 6.

Le décodeur comporte par ailleurs une horloge auxiliaire 10 fournissant des impulsions d'horloge à une cadence nettement supérieure à celle que peut prendre le signal en créneau D présent à la sortie de la porte ET 5, pour les variations les plus rapides du signal analogique filtré par le filtre E. Par exemple, la cadence de l'horloge auxiliaire 10 est égale a trois fois la fréquence de coupure du filtre 2, soit 45 kHz dans le cas présent.

Les impulsions de l'horloge auxiliaire 10 sont appliquées à l'entrée d'horloge Cl d'un premier compteur réversible Il et, de préférence aussi, d'un second compteur réversible 12 ibien que le seul compteur réversible il puisse suffire pour certaines applications, il est estimé préférable en règle générait d'utiliser les deux compteurs réversibles3.

Le compteur réversible il reçoit sur son entrée de commande de sens de comptage (+/-) le signal D issu de la porte ET 5.

Le compteur réversible 12 reçoit de son côté sur son entrée de sens de comptage t+/-J le complément du signal D, fourni par la sortie de l'inverseur logique 9.

Les deux compteurs possèdent une sortie particulière notée #O#. Dans le compteur réversible du type utilisé ici, une telle sortie produit un échelon de tension chaque fois que le compteur atteint la valeur zéro. Les deux compteurs il et 12 sont par ailleurs préréglables, c'est-à-dire qu'on peut forcer leurs valeurs de compte respectives CR1 et CR2 à toutes valeurs désirées.

Dans le décodeur de la figure 1, la sortie 'O' du compteur il est appliquée à 11 entrée S de mise à 1 d'une bascule bîstable 7. L'entrée R de remise à zéro de la même bascule reçoit le signal D. La sortie Q de. la bascule 7 est appliquée à l'entrée de préréglage du compteur 11 à une valeur N, entrée qui est notée 1RàN'. La bascule 7 est agencée de sorte que le compteur il soit préréglé à N soit lorsque son compte
CRI atteint la valeur zéro, soit lorsqu'une transition montante apparaît dans le signal B.

La même chose pourrait etre faite pour le compteur réversible 12. Pour des raisons que l'on comprendra plus loin, le forçage à N du compteur 12 s'effectue de manière un peu plus complexe. Les deux sorties 'O' des compteurs 11 et 12 sont appliquées à une porte NON-ET 18 dont la sortie vient sur l'entrée S de mise à 1 d'une bascule bistable 13. L'entrée
R de remise à zéro de la même bascule est excitée par le signal H fourni en sortie de l'inverseur logique 9. La sortie Q de la bascule 13 vient alors s'appliquer sur l'en- trée RàN du second compteur réversible 12.De la sorte, ce compteur est préréglé au comptage CR2=N non seulement lorsque le signal H présente une transition ascendante ou lorsqu'il vient d'arriver à CR2=0, mais encore lorsque l'autre compteur Il arrive à CR1=O.Lorsque le signal H est dans une situation telle que le compteur 12 doive recommencer à compter, son action sur l'entrée R de la bascule 13 va faire disparaître le forçage à N du compteur 12 ,libérant ainsi celui-ci pour le comptage qu'il doit effectuer.

Les signaux présents sur les sorties '0' des compteurs réversibles 11 et 12, respectivement notés E et I, sont appliqués à une porte OU 14, dont la sortie est appliquée à l'entrée 'PRàp' du décompteur 8.

Enfin, la valeur de comptage courante du décompteur 8 étant notée C3, la sortie C3=0 de ce décompteur 8 fournit un signal F qui est appliqué à une porte NI 15, laquelle reçoit aussi comme autre entrée le signal E déjà cité.

Le signal G disponible en sortie de la porte NI 15 est appliqué à l'unité de prétraitement et d'interface 20, pour trans férer les données présentes aux sorties parallèles 16 du registre à décalage 6, dans la mémoire de l'unité 20.

Il est maintenant fait référence à la figure 2, pour la description du fonctionnement du décodeur de la figure 1.

Sur la ligne A de la figure 2, on a représenté un signal composite qui comporte au début une portion de signa analogique, suivie d'un mot précurseur, puis d'un espace et enfin d'un mot message. Le mot précurseur peut revetir la forme a ou la forme b. Les autres diagrammes de la figure 2 sont illustrés dans l'hypothèse où le mot précurseur possède la forme b.

On a encore illustré sur la ligne A les deux valeurs de seuils du comparateur 33, qui sont symétriques autour du niveau 0. Ramenés à l'amplitude du signal A, ces seuils présentent par exemple des valeurs plus ou moins 1 volt, lorsque l'amplitude du signal analogique ramené en A s'état blit entre plus ou moins 10 volts.

La première crête positive du signal A produit dans le signal B en sortie du comparateur 33 une impulsion positive 21, qui va se retrouver également dans le signal D. On admet alors que le compte CR1 du compteur réversible 11 est à sa valeur intermédiaire N=16.Pendant cette impulsion positive, le compteur 11 va compter, puis décompter après le retour à zéro du signal B. Lors de ce décomptage, le compte CR1 va redescendre à la valeur zéro, ce qui produit une impulsion négative du signal E. Le front de remontée de cette impulsion ramène le compte CR1 à N=16. En même temps, le décompteur 8 est forcé au compte C3=p=6 (les valeurs antérieures du compte C3 sont arbitraires).

Le signal analogique présente ensuite une crête négative, qui va se traduire par l'apparition d'une impulsion 22 dans le signal C, et par conséquent dans le signal D. Pendant cette impulsion 22, le compteur réversible 11 progresse, et son compte CR1 monte,pour redescendre ensuite lors du passage à zéro du signal D qui suit l'impulsion 22. En même temps que le signal 22 retourne à zéro, son front descendant fait passer à 5 le décompteur 8.

Une nouvelle crête positive du signal analogique A produit alors un créneau 23 dans le signal B, et un créneau correspondant dans le signal D.

Le front ascendant du créneau 23 dans le signal D produit la remise à N=16 du compteur 11. Celui-ci va compter en montant pendant la durée du niveau haut du créneau 23, puis décompter pendant le niveau bas qui lui fait suite.

On se reportera mainteant aux lignes H et CR2 de la figure 2.

Le signal H complémentaire du signal D démarre par un niveau haut, pendant lequel le compteur 12 voit son compte CR2 progresser. A l'impulsion 21, il correspond dans le signal H un niveau bas, pendant lequel le compte CR2 du compteur 12 régresse. La fin de l'impulsion 21 se traduit par un front montant dans le signal H, qui ramène le compteur 12 a
CR2=N=16, après quoi le compteur 12 commence un nouveau comptage progressif pendant le niveau haut 41 du signal H.

A la fin de ce niveau haut, le compte CR2 est ramené a' la valeur 0, à cause de l'impulsion présente dans le signal E, due au passage à zéro du compte CRI du compteur 11. Le compte de CR2 demeure forcé à zéro pendant le niveau bas qui suit le niveau haut 41, à cause du forçage créé par la bascule 13. Le signal H présente ensuite un autre niveau haut 42, bref, au cours duquel le compte CR2 du compteur 12 progresse, pour régresser ensuite pendant le niveau bas qui suit immédiatement le niveau haut 42. Au cours de cette régression, le compte CR2 du compteur 12 atteint la valeur zéro et le compteur 12 produit une impulsion sur sa sortie I.

Cette impulsion ramène l'organe compteur C3 à la valeur préréglée p=6, comme l'indique la figure 2.

A partir de ce moment, c'est le mot précurseur qui va être appliqué pour les compteurs réversibles 11 et 12. Le fonctionnement de ceux-ci devient alors le même, étant admis que le facteur de forme du signal en créneau D est 1/2.

Pour chaque transition ascendante du signal D, le compteur il va se mettre à compter,après avoir été remis à la valeur
N=16. Ce comptage durera pendant tout le niveau haut du signal D, pour atteindre une certaine valeur qui dépend de la valeur de la fréquence auxiliaire et de la durée du signal D. Pendant le niveau bas qui fait suite, le compteur 11 décompte jusqu'à la valeur CR1=N et ainsi de suite pendant toute la période du signal en créneau D. Aucune impulsion de remise à p=6 n'est alors appliquée au compteur C3 qui va donc faire l'objet d'une décrémentation depuis la valeur 6 jusqu'd la valeur zéro. Lors de la dernière impulsion du mot précurseur, le compteur C3 retourne alors à sa valeur maximale.Enfin, pendant l'intervalle qui sépare le mot pré curseur du mot message, le compteur 11 va produire plusieurs impulsions sur sa sortie E, qui vont remettre le compteur C3 à la valeur préréglée p=6. On assure ainsi que le compteur r3 est mis dans l1état correct après la fin du mot précurseur
Pendant la durée du mot orécnrseur, le compteur 12 a de son cEté répondu au signal H qui est le complément du signal
B, d'une manière symétrique de ce qu'a fait le compteur 11, c'est-d-dire que pendant que Il compte, 12 décompte et inver semant Bien entendu, le compteur 12 nlest jamais non plus retourné à zéro, et, nla donc pas produit d'impulsions sur sa sortie de signal I. On observera encore qu'après la dernière impulsion du mot précurseur, le compte CR2 du compteur 12 a progressé, puis s'est arrêté brusquement. Cela tient au forçage sur la valeur N=16 qui est effectué par le front montant de la première impulsion du signal; E après la fin du mot précurseur. Cette disposition avantageuse de l'invention évite que le compte CR2 du compteur 12 monte à l'excès pendant l'intervalle qui sépare le mot précurseur du mot message.

Pendant le mot précurseur,des informations binaires ont été introduites dans le registre 6, en fonction de la valeur du signal J7 pendant les transitions descendantes du signal en créneau B. Tous les bits du mot précurseur étant à 1, le registre5contient une suite de p=6 bits 1. suite qui n'est pas utilisée puisqu'aucun signal de prise en compte n'a encore été produit sur la sortie Gode la porte NI 15.

On comprend maintenant que la forme 'a' du mot précurseur aurait donné le même résultat quant au signal en créneau, et un résultat différent dans le contenu du registre, ce qui n'aurait pas d'importance.

Dans l'exemple illustré sur la figure 2, on admet que le mot message possède 6 bits, comme le mot précurseur.Cette hypothèse est faite dans le seul but de simplifier le dessin, car le mot message possède généralement un nombre de bits plus élevé.

Durant le mot message, le signal D est à nouveau un signal en créneau, qui se traduit par un comptage et un décomptage alternés dans le compteur 11. Il en est de même dans le compteur 12, mais avec un retard d'une demi-période du signal en créneau. Chaque transition descendante du signal
D va en même temps faire décompter l'organe compteur C3, et produire dans le registre 6 la prise en compte de la valeur binaire du signal J durant ce front descendant.

Au bout des six périodes du signal en créneau D, le mot message est terminé, et il est suivi d'un intervalle. Pendant cet intervalle, le décomptage du compteur 11 amène celui-ci à la valeur CRi =0, d'où la production d'une impulsion négative dans le signal E. Auparavant, au début du décomptage ultime du compteur 11,la sortie '0' du décompteur 8 a elle aussi défini un créneau négatif. La fin de ce créneau négatif coincide avec l'apparition de l'impulsion du signal E, ce qui fait que la porte NI 15 produit une impulsion positive ou top de prise en compte, illustré sur la ligne G de la figure 2.

C'est ce top de prise en compte qui fait que le contenu du registre à décalage 6 est délivré par ses sorties parallèles 16 à l'organe 20. Dans l'exemple illustré, le contenu du registre est 100110.

De son côté, pendant l'intervalle qui fait suite au mot message, le compteur 12 a été ramené comme précédemment à la valeur forcée N=16.

Le dispositif de décodage est alors prêt soit pour recevoir un autre mot message de même format que le rcent, soit pour recommencer l'analyse de portion de signal analogique, dans l'attente d'un nouveau groupe de signaux numériques RZ bipolaires, commençant par un mot précurseur.

La figure 3 illustre de manière plus précise ce qui se passe à la fin du message, à propos du compteur réversible 11 et du décompteur 8. Elle montre bien comment le compteur 11 produit plusieurs impulsions négatives consécutives sur sa sortie '0' en présence d'un blanc de signal. Elle permet encore de voir comment, après le top de prise en compte qui est produit dans le signal G à la sortie de la porte NI 15, tous les compteurs sont réinitialisés, à savoir aussi bien l'organe décompteur 8 que les deux compteurs réversibles il et 12. Ceci confirme que l'appareil peut traiter un autre mot message après celui qui vient de se terminer.

Le décodage sélectif effectué dans les circuits de la figure 1 prend en compte le facteur de forme du signal en créneau, la durée des créneaux, leur nombre, ainsi que le blanc qui sépare le mot précurseur du mot message, le cas échéant chaque mot message du suivant, pour permettre de distinguer une séquence numérique d'une séquence analogique.

Ce qui précède a montré le déroulement du décodage dans le cas de signaux numériques. Le nombre de bits du mot précurseur, tel que défini au codage, peut être quelconque. En pratique, il est choisi au moins égal à deux ou trois, de manière à définir une configuration. de signal en créneau D qui n'ait aucune chance de se retrouver dans une portion quelconque du signal analogique.

En effet, dans le cas d'une séquence analogique, la durée des créneaux du signal D est en général différente du temps qui les sépare. Si la durée du créneau est assez brève par rapport à celle de l'intervalle qui sépare deux créneaux, le premier compteur 11 atteint son zéro, et délivre une impulsion qui réinitialise le compteur 8 au nombre de bits des mots messages, tout en se réinitialisant lui-même à son compte intermédiaire N. Inversement, si la durée du créneau est assez longue par rapport à celle de llintervalle, le compteur 12 va opérer comme le compteur il précédemment, #t délivrer une impulsion qui le réinitialise à N, tout en re Initialisant le compteur B à p.Dans certaines a#lications, ' est possible de se passer du compteur 12 car, en pratique, il n'y a jamais de simultanéité entre les impulsions qui sortent du compteur réversible il et du décompteur 8 pendant une séquence analogique, simultanéité qui est nécessaire au niveau de la porte NI 15 pour produire le signal de prise en compte G du contenu du registre 6.

Dans le cas particulier où le signal analogique est constitué d'une sinusoïde pure, celle-ci peut produire un signal de reconnaissance B défini par des créneaux périodiques de facteur de forme 1j2. Cependant, il n'y a pas alors de blanc qui apparaisse brutalement après la sinusolde, permettant de définir un ensemble fini de périodes qui puisse ressembler à un mot logique.

Par rapport à l'art antérieur, le décodeur de la présent#- invention procure les avantages suivants : - - élimination des risques de confusion entre un message numérique et une portion de signal analogique qui en serait très voisin; - fiabilité, du fait de la sûreté et de la sélectivité du mode de reconnaissance du message numérique; - compacité de l'information, car une information numérique de 16 bits ne nécessite qu'une interruption de 30 millisecondes environ dans un enregistrement analogique à 20 kHz.

Dans un mode de réalisation particulier de I1 invention, ont été obtenues les performances suivantes : - niveau minimal de codage RZ bipolaire à l'entrée du décodeur : +/- 100 millivolts, quelque soit le niveau analogique Ide 0 à +/- 10 volts); - fonctionnement indépendant de la vitesse de déroulement de la bande magnétique, dans la mesure où la capacité des compteurs réversibles 11 et 12 n'est pas dépassée; - possibilité de choisir le nombre de bits des mots, par modification du préréglage du décompteur 8; - extension possible à un message de plusieurs mots.

Sur la figure 4 est illustré un appareil de décodage prévu pour une application particulière. Dans cet appareil, les mots messages comportent non pas six bits comme précédemment mais 16 bits. Parmi ces 16 bits, 6 sont prévus pourl1adres- sage, tel que la définition d'un numéro de capteur. Une visualisation correspcndante est effectuée en 21 sur la figure 4. Trois bits traduisent le gain d'un amplificateur, qui peut varier selon huit niveaux, définis par les chiffres 0 à 7 et affichés en 22. Trois bits sont encore prévus pour le positionnement d'un multiplexeur, affiché également par des chiffres de 0 à 7, sur la visualisation 23. Quatre bits sont enfin prévus pour diverses commandes telles que des filtres, les valeurs de ces bits étant visualisées individuellement par des diodes électroluminescentes 24. La sortie de l'enregistreur magnétique est raccordée à l'entrée E par une prise 26 qui est, par exemple, du type dit BNC. Cette entrée arrive en 1 dans le décodeur de la figure 1. L'organe 20 de la figure 1 est relié à des prises de connexion 25 vers un micro-ordinateur, ces prises étant par exemple du type Cannon.On raccorde ainsi le décodeur à un calculateur par une ligne omnibus.

Claims (10)

Revendications.

1. Dispositif de décodage de signaux numériques du type bipolaire avec retour à zéro, incluant un mot précurseur, suivi d'un espace et d'au moins un mot de message, en particulier pour le décodage sélectif de signaux numériques de ce type insérés dans un enregistrement magnétique analogique, caractérisé en ce qu'il comprend - une entrée (1) recevant les signaux incidents à décoder, - un circuit de mise en forme (3, 4, 5) relié à cette entrée, possédant des moyens de discrimination de niveau, et muni de deux sorties propres à fournir respectivement un signal logique unipolaire et un signal en créneau associé, en fonction de ladite discrimination de niveau, - un registre à décalage (6) de p étages, dont les entrées d'état et d'horloge reçoivent respectivement le signal logique unipolaire et le signal en créneau associé, - une horloge auxiliaire (10), - un premier compteur réversible (11) recevant sur son entrée d'horloge les impulsions de l'horloge auxiliaire (10) et sur son entrée de sens de comptage le signal en créneau, - ce premier compteur réversible (11) étant agencé de sorte qu'il retourne à un compte intermédiaire choisi (CRN=1) lors de son passage au mode de comptage ou lors de son arrivée au compte limite (CRi =0) du mode décomptage (-), - un organe compteur de bits (8) recevant le signal en créneau, et programmable au nombre p d'étages du registre à décalage en réponse à chaque arrivée au compte limite du premier compteur réversible, et - un circuit de sortie comprenant un bus parallèle (16) relié aux sorties des p étages du registre à décalage, ainsi qu'une ligne d'ordre (15) excitée lorsque le premier compteur réversible est arrivé à son compte limite et que l'organe compteur de bits a relevé p créneaux consécutifs, ce qui permet de décoder sélectivement au moins un mot de p bits, faisant suite à un mot précurseur choisi, après un espace.

2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un second compteur réversible (12), recevant également sur son entrée d'horloge les impulsions de l'horloge auxiliaire (10),mais recevant sur son entrée de sens de comptage le signal en créneau complémenté (9), ce second compteur réversible (12) étant lui aussi agencé de sorte qu'il retourne à un compte intermédiaire choisi (CR2=N) lors de son passage au mode comptage (+),ou lors de son arrivée au compte limite (CR2=0) du mode décomptage (-),et en ce que l'organe compteur de bits est également programmé au nombre p d'étages du registre à décalage en réponse à chaque arrivée au compte limite de ce second compteur réversible, ce qui permet de ne valider le contenu du registre à décalage que lorsque le facteur de forme du signal en créneau est voisin d'une valeur choisie, telle que 1/2.

3. Dispositif selon la revendication 2, caractérisé en ce que le second compteur réversible (12) est encore ramené à son compte intermédiaire choisi lors de l'arrivée au compte limite du premier compteur réversible (11).

4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que le circuit de mise en forme (3, 4, 5) comprend des moyens (3) limiteurs et comparateurs de niveau à deux seuils,dont l'une des sorties fournit le signal lo;- que unipolaire et dont les deux sorties sont réunies logiquement l5) pour fournir le signal en créneau.

5. Dispositif selon la revendication 4, caractérisé en ce que les moyens limiteurs et comparateurs de niveau (3) sont précédés d'un filtre passe-bas [ 2).

6. Procédé de traitement d'un signal analogique caractérisé en ce que l'on insère de place en place, dans le signal analogique, des signaux numériques du type bipolaire avec retour à zéro, comprenant à chaque fois un mot précurseur, suivi, après un espace, d'au moins un mot de message, et en ce que le signal composite ainsi créé est appliqué à un dispositif selon l'une des revendications 1 à 5, pour le décodage sélectif desdits signaux numériques.

7. Procédé selon la revendication 6, caractérisé en ce que le mot précurseur comprend des bits identiques en nombre au moins égal à deux, de préférence à trois.

8. Procédé selon l'une des revendications 6 et 7, caractérisé en ce que le signal composite fait l'objet dlun enregistrement magnétique avant décodage.

9. Procédé selon la revendication B, caractérisé en ce que l'enregistrement magnétique est lu à une vitesse différente de celle de son enregistrement.

10. Procédé selon l'une des revendications 6 à 9, caractérisé en ce que la portion courante du signal analogique étant relative à une voie de mesure, les signaux numériques représentent au moins un paramètre relatif à cette voie de mesure, comme le numéro du capteur associé, le gain dlun amplificateur, le positionnement d'un multiplexeur ou la mise en oeuvre de filtres.