FR2536923A1

FR2536923A1 - Comparator which memorises offset voltage and application to an analogue-digital converter with parallel structure.

Info

Publication number: FR2536923A1
Application number: FR8219923A
Authority: FR
Inventors: Pascal Guillaume
Original assignee: EFCIS
Current assignee: EFCIS
Priority date: 1982-11-26
Filing date: 1982-11-26
Publication date: 1984-06-01
Also published as: FR2536923B1

Abstract

The invention relates to an analogue comparator with elimination of the offset voltage. This comparator conventionally includes an operational amplifier 12 capable of being short-circuited by a switch Ic during a first phase a of comparison while a reference voltage Vr from a precision divider bridge is applied to an input capacitor C. In a second phase c the voltage Vin to be compared is applied to the capacitor C. According to the invention, to avoid the circulation of transient currents due to a redistribution of charges between the capacitor C and the stray input capacitance of the operational amplifier 12, this circulation corrupting the value of the reference voltage Vr, an additional switching phase d is provided during which a compensation voltage Vc close to the reference voltage Vr is applied to the capacitor C by a voltage source with low output impedance. Application to the comparators of fast analogue-digital converters with parallel structure.

Description

COMPARATEUR A PRISE EN MEMOIRE DE LA TENSION DE DECALAGE
ET APPLICATION A UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE
A STRUCTURE PARALLELE
La présente invention concerne les-comparateurs destinés à comparer une tension analogique à une tension de référence, et plus précisément ceux pour lesquels la tension de référence est établie à partir d'un pont diviseur résistif de grande précision.COMPARATOR WITH MEMORY OF OFFSET VOLTAGE
AND APPLICATION TO AN ANALOG-TO-DIGITAL CONVERTER
PARALLEL STRUCTURE
The present invention relates to comparators intended to compare an analog voltage to a reference voltage, and more precisely those for which the reference voltage is established from a high precision resistive divider bridge.

L'invention concerne aussi plus particulièrement l'application de ces comparateurs a un convertisseur analogiquenumérique comportant en parallèle un grand nombre de comparateurs dont les tensions de référence sont prélevées sur les prises intermédiaires successives d'un pont diviseur résistif de précision. The invention also relates more particularly to the application of these comparators to an analog-to-digital converter comprising in parallel a large number of comparators whose reference voltages are taken from the successive intermediate taps of a precision resistive divider bridge.

On décrira l'invention à propos d'un tel convertisseur, étant entendu que l'application du comparateur selon l'invention n'est pas limitée à ces convertisseurs. The invention will be described with regard to such a converter, it being understood that the application of the comparator according to the invention is not limited to these converters.

Un convertisseur analogique-numérique rapide à structure parallèle est représenté à la figure 1. A fast analog-to-digital converter with a parallel structure is shown in Figure 1.

Pour obtenir une conversion rapide, le convertisseur possède 2P comparateurs fonctionnant en parallèle, p étant le nombre de bits de sortie de convertisseur. Chaque comparateur reçoit d'une part la tension analogique Vin à convertir en une valeur numérique binaire de p bits et d'autre part une tension de référence respective qui est une fraction, exprimée en multiples de 1/2P, d'une tension de référence générale Vréf. Ainsi, par exemple pour un convertisseur huit bits (28 = 256), le premier comparateur reçoit comme tension de référence Vréf/256, le deuxième 2Vréf/256, le troisième 3 Vréf/256 etc., jusqu'au dernier qui reçoit Vréf. To obtain a quick conversion, the converter has 2P comparators operating in parallel, p being the number of converter output bits. Each comparator receives on the one hand the analog voltage Vin to be converted into a binary digital value of p bits and on the other hand a respective reference voltage which is a fraction, expressed in multiples of 1 / 2P, of a reference voltage General Vréf. Thus, for example for an eight-bit converter (28 = 256), the first comparator receives as reference voltage Vref / 256, the second 2Vref / 256, the third 3 Vref / 256 etc., until the last one that receives Vref.

Les comparateurs fournissent chacun un niveau logique de sortie binaire indiquant si la tension Vin est supérieure ou inférieure à leur tension de référence respective. The comparators each provide a binary output logic level indicating whether the voltage Vin is higher or lower than their respective reference voltage.

Les sorties de tous les comparateurs sont appliquées à un circuit logique de décodage DEC. Celui-ci reçoit donc 2P signaux logiques qui, si on les examine successivement, se présentent sous forme d'une serie de signaux logiques a un premier niveau (pour tous les comparateurs dont la tension de référence est inférieure à la tension a convertir), suivie d'une série de signaux logiques à un deuxième niveau (pour tous les autres comparateurs). Le circuit de décodage détermine la position du changement de niveau logique dans cette double série et fournit un mot de p bits représentant cette position, ou éventuellement une indication de dépassement de capacite du convertisseur. The outputs of all the comparators are applied to a DEC decoding logic circuit. This therefore receives 2P logic signals which, if examined successively, are in the form of a series of logic signals at a first level (for all comparators whose reference voltage is lower than the voltage to be converted), followed by a series of second level logic signals (for all other comparators). The decoding circuit determines the position of the change in logic level in this double series and provides a word of p bits representing this position, or possibly an indication of excess capacity of the converter.

Les tensions de référence sont établies à l'aide d'un pont diviseur résisté de grande précision, forme de 2P résistances en -seri, de valeur commune R et alimente par la tension de référence globale Vref ; une prise intermédiaire est prévue à chaque point de jonction de deux resistances R et cette prise est reliée alune entrée d'un comparateur respectif pour lui amener une tension de référence correspondante qui est une fractison, multiple de 1/2P, de Vréf. The reference voltages are established with the aid of a highly accurate resistor divider bridge, form of 2P resistors in -seri, of common value R and supplied by the overall reference voltage Vref; an intermediate tap is provided at each junction point of two resistors R and this tap is connected to an input of a respective comparator to bring it a corresponding reference voltage which is a fraction, multiple of 1 / 2P, of Vref.

Sur la figure 1, représentant schématiquement unQconver- tisseur à huit bits, les tensions de référence sont désignées par
V1, V2, ...Vr, ...V255, Vréf. Un seul comparateur 10 a été représenté, recevant une tension de référence Vr.In FIG. 1, schematically representing an eight-bit converter, the reference voltages are designated by
V1, V2, ... Vr, ... V255, Vref. A single comparator 10 has been shown, receiving a reference voltage Vr.

En technique de circuits intégrés, on travaille avec de faibles tensions et la tension de référence Vréf peut ne pas dépasser 2 volts. Par conséquent le pas élémentaire entre deux tensions de référence consécutives est de 2/256 volts soit environ 8 millivolts. I1 est donc impératif que l'on utilise comme comparateurs des amplificateurs différentiels à très faible tension de décalage à l'entrée, faute de quoi la comparaison n'aurait pas de signification. In integrated circuit technique, we work with low voltages and the reference voltage Vref may not exceed 2 volts. Consequently, the elementary step between two consecutive reference voltages is 2/256 volts, or approximately 8 millivolts. It is therefore imperative that differential amplifiers with very low input offset voltage are used as comparators, otherwise the comparison would have no meaning.

C'est pourquoi on utilise des comparateurs associés à une capacité qui prend en mémoire la tension de décalage et la restitue en l'additionnant à la différence des tensions à comparer de telle sorte que le basculement du comparateur ne résulte que du signe de cette différence quelle que soit la valeur de la tension de décalage. This is why comparators are used associated with a capacitor which takes the offset voltage into memory and restores it by adding it to the difference of the voltages to be compared so that the switching of the comparator results only from the sign of this difference. regardless of the value of the offset voltage.

Le comparateur unique 10 représenté à la figure 1 est un comparateur de ce type, à élimination de tension de décalage. Il comprend un amplificateur-inverseur 12, une capacité d'entrée C dont une borne est reliée à l'entrez de l'amplificateur et des moyens de commutation (interrupteurs IE, IE', IC pouvant être des transistors à effet de champ à grille isolée) commandés par un circuit logique de commande non represente. The single comparator 10 shown in FIG. 1 is a comparator of this type, with elimination of offset voltage. It includes an inverting amplifier 12, an input capacitance C, one terminal of which is connected to the input of the amplifier and switching means (switches IE, IE ', IC which may be gate field effect transistors isolated) controlled by a logic control circuit not shown.

L'interrupteur IE permet de relier à l'autre borne de la capacité C la tension de référence Vr correspondant à ce comparateur ;
L'interrupteur IE' permet de relier a cette autre borne de la capacité C la tension analogique Vin à convertir
L'interrupteur IC permet de boucler en court-circuit la sortie de l'amplificateur 12 sur son entrée.The switch IE makes it possible to connect to the other terminal of the capacitance C the reference voltage Vr corresponding to this comparator;
The switch IE 'makes it possible to connect to this other terminal of the capacitance C the analog voltage Vin to be converted
The switch IC allows the output of amplifier 12 to be short-circuited at its input.

Le circuit logique de commande de commutation fonctionne périodiquement selon essentiellement deux phases. The switching control logic circuit operates periodically in essentially two phases.

Dans une première phase b l'interrupteur IE est fermé en dehors, il reste ouvert.
Dans une deuxième phase c, l'interrupteur IE' est fermé; en dehors, il reste ouvert. En pratique, les phases b et c sont complémentaires.In a first phase b the IE switch is closed outside, it remains open.
In a second phase c, the switch IE 'is closed; outside, it remains open. In practice, phases b and c are complementary.

A l'intérieur de l'une de ces phases, en pratique durant une phase a qui coïncide essentiellement avec la première phase b mais qui doit impérativement se terminer legèrement avant elle, l'interrupteur IC est fermé. La phase a pourrait aussi à la rigueur coïncider avec la phase c et non la phase b. Within one of these phases, in practice during a phase a which essentially coincides with the first phase b but which must imperatively end slightly before it, the switch IC is closed. Phase a could also coincide with phase c and not phase b.

Cette structure connue de comparateur fonctionne en éliminant l'influence de la tension de décalage. Toutefois) on va entrer dans le détail de son fonctionnement pour montrer comment apparait un effet parasite qui perturbe l'exactitude de la comparaison et qui, pour le convertisseur à structure parallèle ainsi décrit, perturbe la linéarité de répartition des tensions de référence prélevées sur le pont diviseur. This known comparator structure works by eliminating the influence of the offset voltage. However) we will go into the details of its operation to show how a parasitic effect appears which disturbs the accuracy of the comparison and which, for the parallel structure converter thus described, disturbs the linearity of distribution of the reference voltages taken from the divider bridge.

A la figure 2, on a représenté la même structure de comparateur qu'a la figure 1, mais en y rajoutant en pointilles une capacité parasite Cp qui représente la capacité d'entré de l'amplificateur 12. In FIG. 2, the same comparator structure is shown as in FIG. 1, but by adding therein a parasitic capacitance Cp which represents the input capacitance of the amplifier 12.

Cette capacité n'est pas négligeable devant la capacité
C car cette derniere doit être choisie assez petite pour pouvoir travailler à très haute fréquence (plusieurs dizaines de mégahertz).This capacity is not negligible compared to the capacity
C because the latter must be chosen small enough to be able to work at very high frequency (several tens of megahertz).

Durant la phase a, l'amplificateur bouclé sur lui-mSme présente à son entrée une tension qui est justement sa tension de décalage Vd. During phase a, the amplifier looped on itself presents at its input a voltage which is precisely its offset voltage Vd.

L'interrupteur IE étant ferme et l'interrupteur lE' ouvert, la capacité C prend une charge C (Vd - Vr) La eapacité Cp prend une charge Cp Vd. The switch IE being closed and the switch lE 'open, the capacitance C takes a charge C (Vd - Vr) The capacitance Cp takes a charge Cp Vd.

A la fin de la phase a, la somme de ces charges reste stockée sur la borne commune des capacités, reliée à l'entree de l'amplificateur 12. En effet, l'impédance d'entrée de l'amplificateur est tres élevée et aucun écoulement de charge ne peut avoir lieu. At the end of phase a, the sum of these charges remains stored on the common terminal of the capacitors, connected to the input of the amplifier 12. In fact, the input impedance of the amplifier is very high and no charge flow can take place.

Durant la phase c, la somme des charges stockées reste constante du fait de cet isolement, mais leur répartition est différente : la tension à l'entrée de l'amplificateur n';st plus
Vd mais une tension Ve (et selon le signe de Ve - Vd l'amplificateur basculera dans un sens ou dans un autre) ; d'autre part la tension appliquée à la capacité C n'est plus la tension de référence Vr mais la tension à convertir Vin. La capacité Cp prend donc une charge Cp Ve et la capacité C une charge C (Ve - Vin). La somme de ces charges est égale à la somme des charges précédemment stockées.During phase c, the sum of the stored charges remains constant due to this isolation, but their distribution is different: the voltage at the input of the amplifier is no longer
Vd but a voltage Ve (and according to the sign of Ve - Vd the amplifier will switch in one direction or another); on the other hand the voltage applied to the capacitor C is no longer the reference voltage Vr but the voltage to be converted Vin. The capacity Cp therefore takes a load Cp Ve and the capacity C a load C (Ve - Vin). The sum of these charges is equal to the sum of the charges previously stored.

On en tire l'équation
(Ve - Vd) = (Vin - Vr)C/(C + Cp) (1)
Cette équation (1) montre bien que le sens de basculement du comparateur ne -dépend que du signe de la différence
Vin - Vr malgré l'existence d'une tension de décalage et malgré la présence de la capacité parasite Cp.We get the equation
(Ve - Vd) = (Vin - Vr) C / (C + Cp) (1)
This equation (1) clearly shows that the direction of tilting of the comparator only depends on the sign of the difference
Vin - Vr despite the existence of an offset voltage and despite the presence of the stray capacitance Cp.

Cependant, le phénomène secondaire suivant se produit à la phase c, la capacité C est chargée à une tension Ve - Vin, tandis qutà la nouvelle phase b suivante elle va être chargée à
Vd - Vr. Sans la capacité parasite Cp ces deux différences seraient égales et il ntyeaurait pas de problème. Avec la capacité parasite Cp, il se produit entre les phases c et b une modifica tion de la répartition des charges entre les deux capacités d'une phase à la suivante. L'équation 1 permet de montrer que la différence entre l'ancienne charge C (Ve - Vin) à la phase C et la' nouvelle charge C (Vd - Vr) à la phase b suivante, est égale à
C (Vin - Vr) Cp/(C + Cp).However, the following secondary phenomenon occurs in phase c, the capacitor C is charged at a voltage Ve - Vin, while at the next new phase b it will be charged at
Vd - Vr. Without the stray capacitance Cp these two differences would be equal and there would be no problem. With the parasitic capacitance Cp, there is between phases c and b a modification of the distribution of the charges between the two capacitors from one phase to the next. Equation 1 shows that the difference between the old charge C (Ve - Vin) in phase C and the 'new charge C (Vd - Vr) in the next phase b, is equal to
C (Wine - Vr) Cp / (C + Cp).

Il y a donc, lors de la fermeture de l'interrupteur JE, un appel de cette quantite de charges sur l'armature de la capacité C qui reçoit la tension de référence Vr. Cet appel de charges crée un courant transitoire qui ne peut venir que du pont de résistances de precision alimente par la tension Vréf. There is therefore, when the JE switch is closed, a call from this quantity of charges on the armature of the capacitor C which receives the reference voltage Vr. This load call creates a transient current which can only come from the bridge of precision resistors supplied by the voltage Vref.

Or le passage de ce courant transitoire, dé valeur mal définie mais non negligeable, passage qui est simultané pour tous les comparateurs, crée un jeu complexe de courants dans les differents éléments de resistance R : les courants sont de signes variés et d'amplitudes variées puisqu'ils dependent de Vin - Vr donc de la position du comparateur et de la tension analogique Vin à convertir. Now the passage of this transient current, of ill-defined but not negligible value, passage which is simultaneous for all the comparators, creates a complex set of currents in the different elements of resistance R: the currents are of varied signs and of varied amplitudes since they depend on Vin - Vr therefore on the position of the comparator and on the analog voltage Vin to convert.

Ce jeu de courants transitoires fait qu'il n'y à plus la relation linéaire voulue entre la position d'une prise intermédiaire et la tension de référence associée. On ne peut plus dire, pendant cette circulation transitoire que Vr est un multiple de VréflPP. This set of transient currents means that there is no longer the desired linear relationship between the position of an intermediate tap and the associated reference voltage. We can no longer say during this transient circulation that Vr is a multiple of VreflPP.

Comme on travaille à haute fréquence, la phase b se termine avant disparition des courants transitoires, donc à un moment ou les tensions de référence Vr n'ont pas les valeurs qui' conviendraient, faussant la linéarité de la conversion. As one works at high frequency, phase b ends before disappearance of the transient currents, therefore at a time when the reference voltages Vr do not have the values which would be suitable, distorting the linearity of the conversion.

On pourrait pallier cet inconvénient en diminuant l'impédance du pont de résistances de précision, mais, pour des raisons de consommation d'énergie et de réalisation technologique, il est parfois difficile de réduire la valeur des résistances R au-dessous de quelques ohms, la précision de celles-ci tétant alors plus suffisante. Comme il y a 256 résistances pour un convertisseur à huit bits, la constante de temps de disparition des courants transitoires reste élevée. This disadvantage could be overcome by reducing the impedance of the precision resistance bridge, but, for reasons of energy consumption and technological achievement, it is sometimes difficult to reduce the value of the resistors R below a few ohms, the accuracy of these is therefore more sufficient. Since there are 256 resistors for an eight-bit converter, the disappearance time constant of the transient currents remains high.

On ne peut pas non plus, pour des raisons de place disponible en circuit intégré, et aussi pour des raisons de con sommation et surtout de précisionS prévoir un amplificateur d'adaptation d'j.mpédance entre chaque prise intermédiaire et l'interrupteur IE correspondant (ces amplificateurs ayant des tensions de décalage non nulles et variables)
C'est pourquoi la présente invention propose de faire fonctionner le comparateur avec une phase de commutation supplémentaire immédiatement avant la phase de convection de la tension de référence, pour effectuer pratiquement la totalité de la redistribution de charges nécessitée à cause de la présence de la capacité parasite, avant de reconnecter le pont de resistances aux comparateurs.It is also not possible, for reasons of space available in integrated circuit, and also for reasons of consumption and above all of precision, to provide an amplifier for adjusting the impedance between each intermediate outlet and the corresponding IE switch. (these amplifiers having non-zero and variable offset voltages)
This is why the present invention proposes to operate the comparator with an additional switching phase immediately before the convection phase of the reference voltage, in order to carry out practically all of the redistribution of charges required because of the presence of the capacity. parasite, before reconnecting the resistance bridge to the comparators.

Les moyens de commutation et le circuit logique de commande sont donc agencés pour appliquer a la deuxième armature de la capacité C, pendant cette troisième phase précédant l'application de la tension de référence au comparateur, une tension de compensation proche de cette tension de référence mais qui n'est pas prelevée sur le pont de résistances de précision. The switching means and the control logic circuit are therefore arranged to apply to the second armature of the capacitance C, during this third phase preceding the application of the reference voltage to the comparator, a compensation voltage close to this reference voltage but which is not taken from the precision resistance bridge.

En pratique, il suffit d'effectuer la redistribution de charges de manière grossière et une même source de tension de comr pensation peut être appliquée à plusieurs capacités correspondant à des comparateurs voisins et donc à des tensions de référence voisines, la valeur de la tension de compensation étant choisie aux alentours de la moyenne de ces tensions de référence. In practice, it is sufficient to carry out the redistribution of charges in a coarse manner and the same source of compensation voltage can be applied to several capacities corresponding to neighboring comparators and therefore to neighboring reference voltages, the value of the voltage of compensation being chosen around the average of these reference voltages.

L'impédance de la source de compensation est choisie assez basse pour que la redistribution de charges se fasse en un temps suffisamment court. Cette impédance n'est pas limitée ici comme celle du pont par des impératifs de précision. The impedance of the compensation source is chosen to be low enough for the load redistribution to be made in a sufficiently short time. This impedance is not limited here like that of the bridge by requirements of precision.

D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- les figures 1 et 2 déjà décrites représentent un convertisseur de la technique antérieure,
- la figure 3 représente un schéma de comparateur modifié selon l'invention,
- la figure 4 représente les phases de commutation des interrupteurs de la figure 3. Other characteristics and advantages of the invention will appear on reading the detailed description which follows and which is given with reference to the appended drawings in which
FIGS. 1 and 2 already described represent a converter of the prior art,
FIG. 3 represents a modified comparator diagram according to the invention,
- Figure 4 shows the switching phases of the switches of Figure 3.

Sur la figure 3, on retrouve l'amplificateur inverseur 12 avec la capacité d'entrée C ayant une première borne reliée a l'entrez de l'amplificateur, le pont diviseur de précision établissant la tenson de référence Vr, et les interrrupteurs IE
IE' et IC fermés pendant les phases b > c et a respectivement.In Figure 3, we find the inverting amplifier 12 with the input capacitance C having a first terminal connected to the input of the amplifier, the precision divider bridge establishing the reference voltage Vr, and the switches IE
IE 'and IC closed during phases b> c and a respectively.

De plus, on a maintenant prévu dans chaque période de commutation une phase de commutation d supplémentaire, précédant immédiatement la phase b d'application dela tension de référence
Vr à la deuxième borne de la capacité C. Dans la phase d, un interrupteur supplementaire- lE' se ferme pour relier la deuxième borne de la capacité C à une source de tension de compensation désignée par la référence 14.In addition, an additional switching phase d has now been provided in each switching period, immediately preceding phase b of application of the reference voltage.
Vr at the second terminal of capacitance C. In phase d, an additional switch l 'closes to connect the second terminal of capacitance C to a compensation voltage source designated by reference 14.

Cette source de tension, à basse impédance de sortie, établit une tension de compensation Vc de l'ordre de Vr. Pour un convertisseur analogique-numérique comportant' plusieurs comparateurs. Par exemple, pour un convertisseur à huit bits donc à 256 comparateurs ayant 256 tensions de référence s'échelonnant de 0 à Vréf, on peut prévoir quatre sources de compensation établissant respectivement des tensions de compensation respectives sensiblement égales à
Vréf/8 pour les 64 eomparateurs dont les tensions de référence vont de O à Vréf/4 ;;
. 3 Vréf/8 pour les 64 comparateurs dont les tensions de référence vont de Vréf/4 à'Jréf/2 à Vref/2
5 Vréf/8 pour les 64 comparateurs dont les tensions de référence vont de Vréf/2 à Bref/4 7 7 Vréf/8 pour les 64 comparateurs dont les tensions de référence vont de 3 Vréf/4 à Vref.This voltage source, at low output impedance, establishes a compensation voltage Vc of the order of Vr. For an analog-to-digital converter comprising several comparators. For example, for an eight-bit converter, therefore with 256 comparators having 256 reference voltages ranging from 0 to Vref, one can provide four compensation sources respectively establishing respective compensation voltages substantially equal to
Vréf / 8 for the 64 comparators whose reference voltages range from O to Vréf / 4 ;;
. 3 Vref / 8 for the 64 comparators whose reference voltages range from Vref / 4 to Jref / 2 to Vref / 2
5 Vref / 8 for the 64 comparators whose reference voltages range from Vref / 2 to Brief / 4 7 7 Vref / 8 for the 64 comparators whose reference voltages range from 3 Vref / 4 to Vref.

La source de compensation 14 représentée comporte un pont diviseur 16 qui n'est pas un pont diviseur de précision et qui peut être commun aux differentes sources de compensation s'il y en a plusieurs, un amplificateur-adaptateur dtimpédance 18 et une capacité de stockage 20 en sortie de l'amplificateur 18. Cette capacité fournit les courants transitoires nécessaires à la redistribution de charges durant la phase d ; elle se recharge à la tension de compensation en dehors de cette phase d. Elle peut 8tre extérieure au circuit intégré constituant le convertisseur, et elle peut aussi etre complètement supprimee si lVamplificateur 18 a une grande vitesse de transition. The compensation source 14 represented comprises a divider bridge 16 which is not a precision divider bridge and which can be common to the different compensation sources if there are several, an impedance amplifier-adapter 18 and a storage capacity. 20 at the output of amplifier 18. This capacity supplies the transient currents necessary for the redistribution of charges during phase d; it recharges at the compensation voltage outside this phase d. It can be external to the integrated circuit constituting the converter, and it can also be completely eliminated if the amplifier 18 has a high transition speed.

La figure 4 montre le diagramme des phases de commutation.du comparateur. La phase d se situe entre la phase c et la phase b. I1 est-à noter que la phase a coïncide avec la phase b (mais se termine légèrement avant). Toutefois, on pourrait aussi prévoir que la phase a coïncide avec la phase c (et se termine légèrement avant) ; les niveaux logiques de sortie du comparateur seraient alors inverses pour les mêmes tensions a comparer. Dans ce cas, la phase d doit toujours se situer immediatement avant la phase b car c'est à la phase b de fermeture de l'interrupteur IE qu'un courant transitoire risque d'entre appelé à travers le pont diviseur de précision. Figure 4 shows the diagram of the switching phases of the comparator. Phase d is located between phase c and phase b. It should be noted that phase a coincides with phase b (but ends slightly before). However, one could also predict that phase a coincides with phase c (and ends slightly before); the logic output levels of the comparator would then be reversed for the same voltages to be compared. In this case, phase d must always be located immediately before phase b because it is during phase b of closing of the IE switch that a transient current risks being called through the precision divider bridge.

La phase de lecture de la sortie du comparateur doit se situer pendant celle des phases b ou -c qui ne colncide-pas avec la phase a de bouclage de l'amplificateur 12 en court-circuittl
Avec le circuit de la figure 3, la capacité C se charge à la tension (Vd - Vc) pendant la phase d alors qu'elle était précédemment chargée à (Ve - Vin). Des courants transitoires cir culent alors pour effectuer cette redistribution de charge, mais ces courants viennent de la source 14 et non.du pont diviseur de précision.The reading phase of the comparator output must be during that of phases b or -c which does not coincide with the phase a of the amplifier 12 being short-circuited.
With the circuit of FIG. 3, the capacitor C charges at the voltage (Vd - Vc) during phase d whereas it was previously charged at (Ve - Vin). Transient currents then flow to effect this load redistribution, but these currents come from source 14 and not from the precision divider bridge.

A la phase b suivante, la tension de référence Vr est appliquée à la capacité C qui va donc -se charger a (Vd - Vr). Une nouvelle redistribution de charges a lieu mais (Vd - Vr) est très proche de la tension (Vd - Vc) existant précédemment aux bornes de la capacité et la charge déplacée est maintenant égale à
C (Vc - Vr)Cp/C+Cp. Les courants transitoires qui circulent, cette fois à travers le pont diviseur de précision, seraient nuls si pour chaque tension de référence Vr était prévue une tension de compensation Vc égale à Vr. En fait avec quelques sources de compensation réparties comme indiqué précédemment, Vc - Vr reste toujours suffisamment faible (au maximum égal à Vréf/8 dans l'exemple précisément décrit) pour que les courants transistoires soient devenus négligeables à la fin de la phase b. At the next phase b, the reference voltage Vr is applied to the capacitor C which will therefore charge a (Vd - Vr). A new load redistribution takes place but (Vd - Vr) is very close to the voltage (Vd - Vc) previously existing at the terminals of the capacity and the displaced load is now equal to
C (Vc - Vr) Cp / C + Cp. The transient currents which flow, this time through the precision divider bridge, would be zero if a compensation voltage Vc equal to Vr was provided for each reference voltage Vr. In fact with some distributed compensation sources as indicated above, Vc - Vr always remains sufficiently low (at most equal to Vref / 8 in the example precisely described) so that the transient currents have become negligible at the end of phase b.

Claims

1. Comparator intended to compare an analog voltage (Vin) with a reference voltage (Vr) taken from a precision divider bridge (R), comprising an inverter amplifier (12) with high gain and very high impedance, a capacitance (C) having a first terminal connected to the input of the amplifier, switching means (IE, IE ', IC) and a logic circuit for controlling these means operating periodically according to the following cycle

- during a first phase (a) of each period the amplifier is short-circuited while the reference voltage (Vr) (or the analog voltage) is applied to the other terminal of the capacitor

- during a second phase (c), the amplifier is no longer short-circuited, and the analog voltage (Vin) (or the reference voltage) is applied to the other terminal of the capacitor; the comparator being characterized in that the switching means and the control logic circuit are arranged to apply capacity to the other terminal, during a third phase (d) preceding the application of the reference voltage (Vr) to the capacitance (C), a compensation voltage (Vc) close to this voltage and taken not from the precision divider bridge but from a source with low output impedance.

2. Comparator according to claim 1, characterized in that the compensation voltage source consists of a capacitor (20) supplied by an impedance adapter amplifier (18) whose input is connected to an auxiliary divider bridge (16 ).

3. Analog-digital converter characterized in that it comprises a precision divider bridge with multiple intermediate taps and a plurality of comparators according to one of claims 1 and 2, all receiving a common ana logic voltage (Vin) and voltages of reference taken from the intermediate sockets of the divider bridge, the converter further comprising a decoding logic circuit (DEC) receiving the outputs of the comparators in order to complete between which consecutive reference voltages the analog voltage is located.

4. Analog to digital converter according to claim 3, characterized in that a same source of compensation voltage is applied during the third phase to several comparators corresponding to neighboring reference voltages, the value of this compensation voltage being chosen at around the average of these reference voltages.