FR2512978A1 - Circuit de rythme controleur de sequence - Google Patents

Circuit de rythme controleur de sequence Download PDF

Info

Publication number
FR2512978A1
FR2512978A1 FR8215409A FR8215409A FR2512978A1 FR 2512978 A1 FR2512978 A1 FR 2512978A1 FR 8215409 A FR8215409 A FR 8215409A FR 8215409 A FR8215409 A FR 8215409A FR 2512978 A1 FR2512978 A1 FR 2512978A1
Authority
FR
France
Prior art keywords
computer
timer
control
timing circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8215409A
Other languages
English (en)
Other versions
FR2512978B1 (fr
Inventor
Theodore Scott Malinowski
Andrew Edwin Taylor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RTX Corp
Original Assignee
United Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Technologies Corp filed Critical United Technologies Corp
Publication of FR2512978A1 publication Critical patent/FR2512978A1/fr
Application granted granted Critical
Publication of FR2512978B1 publication Critical patent/FR2512978B1/fr
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Safety Devices In Control Systems (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Fuel Cell (AREA)

Abstract

L'INVENTION CONCERNE UN CIRCUIT DE RYTHME CONTROLEUR DE SEQUENCE. CE CIRCUIT COMPREND UN CONTROLEUR D'IMPULSIONS 14 RACCORDE AUX SORTIES D'UN ORDINATEUR 10 ET COMPRENANT UNE MINUTERIE 16; UN ELEMENT DE BLOCAGE 13 RACCORDE EN AVAL DE L'ORDINATEUR 10 POUR BLOQUER LES IMPULSIONS DE COMMANDE EN PRESENCE D'UN SIGNAL D'INVALIDATION; ET UN ELEMENT DE REMISE A L'ETAT INITIAL 22 COMPRENANT UN ELEMENT D'INITIALISATION DESTINE A RELANCER LE PROGRAMME SUIVI PAR L'ORDINATEUR 10 DANS LE BUT D'INITIALISER LES ELEMENTS LOGIQUES DU SYTEME DE COMMANDE. L'INVENTION EST UTILISEE POUR ASSURER UN ARRET DE FONCTIONNEMENT SUR ET FIABLE D'UNE PILE A COMBUSTIBLE EN CAS DE DEFAILLANCE DU LOGICIEL OU DES CIRCUITS LOGIQUES DE L'ORDINATEUR DE COMMANDE.

Description

La présente invention concerne, d'une manière
générale, des systèmes informatiques et, plus particu-
lièrement, un circuit contrôleur de séquence destiné à
être utilisé avec un système de commande à micro-ordi-
nateur pour une pile à combustible cu analogues, afin d'assurer un arrêt de fonctionnement sûr et fiable en
cas de défaillance dans les circuits logiques ou le lo-
giciel du micro-ordinateur.
Il existe, dans la technioue antérieure, de nombreux systèmes destinés à contrôler un ordinateur
dans le but de garantir son fonctionnemient correct.
Un système de ce type est décrit dans le brevet des Etats-Unis d'Amérique N 3 795 800 accordé le 5 mars 1974 aux noms de J Nimmo et al et ayant pour titre "WATCH DOG RELOAD INITIALIZER" Ce système détecte
un défaut de fonctionnement dans une liaison et, lors-
que cette anomalie s'est produite, conjointement avec un circuit de rythme, un circuit logique déclenche des
signaux de conditionnement pour le fonctionnement sé-
quentiel d'un processeur éloigné, ainsi qu'un ensemble
de données dans le système de télétraitement Un cir-
cuit de rythme prévu dans un initialiseur de recharge-
ment de contrôleur de séquence définitun délai prédéter-
miné Si une instruction du logiciel indiquant un
fonctionnement correct n'est pas contrôlle par l'ini-
tialiseur de rechargement de contrôleur de séquence au cours de ce délai, il est à supposer qu'il existe un état de défectuosité I Le circuit de rythme engendre
alors un ensemble de données avec un signal qui décon-
necte efficacement ce dernier Ensuite, l'initialiseur de rechargement de contrôleur de séquence exécute une
série d'opérations dans le but de normaliser le proces-
seur éloigné et l'ensemble de données Ces opérations comprennent l'effacement de toutes les informations précédentes dans le processeur éloigné de l'unité de télétraitement, la-séparation entre le système de télétraitement et la ligne téléphonique pendant un
laps de temps prédéterminé, l'initialisation du sys-
tème de télétraitement pour lui permettre de recevoir un message de retour de l'unité centrale de traitement, ainsi que le positionnement du processeur éloigné du système de télétraitement, de telle sorte qu'il puisse recevoir le message de l'unité centrale Dès que ces
opérations ont été effectuées, le système de télétrai-
tement est alors chargé avec les informations qu'il
possédait avant qu'apparaisse la condition ayant pro-
voqué le défaut de fonctionnement.
Un autre dispositif de la technique antérieu-
re est décrit dans le brevet des Etats-Unis d'Amérique N O 4 072 852 accordé au nom de J Hogan le 7 février 1978 et ayant pour titre "DIGITAL COMPUTER MONITORING AND RESTART CIRCUIT" Cet appareil contrôle, au moyen d'un détecteur d'impulsions manquantes, la présence
de signaux périodiques émis à la sortie d'un calcula-
teur numérique Lorsque le détecteur détecte l'absen-
ce de signal à la sortie du calculateur, il indique
que celui-ci ne fonctionne pas Une impulsion de re-
démarrage est alors émise et appliquée au calculateur
pour remettre ce dernier en marche et remettre le cir-
cuit de contrôle à l'état initial.
Un objet du circuit de rythme contrôleur de séquence de la présente invention est de fournir un circuit de contrôle de micro-ordinateur perfectionné
en vue d'arrêter le fonctionnement d'une centrale élec-
trique ou analogues, en cas de défaillance d'un logi-
ciel ou d'autres fonctions logiques d'un micro-ordina-
teur. Un autre objet de la présente invention est de fournir un circuit de détection de défaillances
pour contrôler la sortie d'une pile à combustible com-
mandée par micro-ordinateur en vue de mettre automa-
tiquement et en toute sécurité la centrale électrique en arrêt de fonctionnement en cas de défaillance
d'une fonction logique ou d'un logiciel.
Suivant une caractéristique particulière du
circuit de rythme contrôleur de séquence de la présen-
te invention, un micro-ordinateur assurant le fonction-
nement d'une centrale électrique est contrôlé pour dé-
tecter une défaillance éventuelle du logiciel Au cas o survient un défaut de fonctionnement, le circuit contrôleur de séquence fait passer une série de tampons
à leur état de verrouillage, ce qui a pour effet d'ar-
rêter le fonctionnement du micro-ordinateur et d'assu-
rer un arrêt contrôlé de la centrale électrique.
Suivant une autre caractéristique encore de la présente invention, on évite un démarrage accidentel
d'une centrale électrique ou analogues, commandée par-
un micro-ordinateur Etant donné que les circuits nu-
mériques fonctionnent de manière intermittente au cours d'une période de démarrage pendant laquelle le
niveau de tension appliqué par une alimentation électri-
que varie à mesure qu'il se rapproche de son potentiel opératoire, le micro-ordinateur pourrait engendrer par inadvertance des impulsions susceptibles de valider
les éléments de commutation de la centrale électrique.
Le circuit de rythme contrôleur de séquence comprend un commutateur de remise à l'état initial que l'on doit faire basculer après le démarrage pour raccorder
le micro-ordinateur aux éléments de commutation.
Les objets, caractéristiques et avantages pré-
cités de la présente invention, ainsi que d'autres
apparaîtront plus clairement à la lecture de la des-
cription ci-après de formes de réalisation préférées donnéesen se référant aux dessins annexés dans lesquels: la figure 1 est un schéma fonctionnel d'une forme de réalisation du circuit de rythme contrôleur de séquence suivant la présente invention; et la figure 2 est un diagramme de temps du circuit de rythme contrôleur de séquence illustré en figure 1.
Une des caractéristiques importantes du cir-
cuit contrôleur de séquence suivant la présente in-
vention réside dans le fait qu'il permet à la fois
d'empêcher un démarrage défectueux d'un micro-ordina-
teur commandant une centrale électrique et également d'arrêter automatiquement le fonctionnement de cette dernière en cas de défaillance d'un logiciel ou d'une autre fonction logique en relation avec les calculs devant être effectués par le micro-ordinateur Cette
caractéristique est particulièrement importante lors-
que la centrale électrique est une pile à combustible couplée, via un onduleur, à une grille de puissance, ou un dispositif semblable consommateur d'énergie de
courant alternatif Le micro-ordinateur contrôle spé-
cifiquement de nombreuses conditions associées à la
fois à la pile à combustible, à l'onduleur et à la gril-
le de puissance Lors de la mise en service d'une pile
à combustible, les entrées acheminées au micro-ordina-
teur pourraient comprendre des paramètres tels que la température de reformage, la température, le courant et la tension de cheminée, le microordinateur suivant un programme prédéterminé en vue de déterminer lé débit de combustible, le débit d'agent de refroidissement, etc, en modifiant les signaux de commande appliqués à diverses soupapes, ou analogues Un autre exemple
des calculs effectués spécifiquement par un micro-ordi-
nateur concerne les temps de mise en et hors circuit des éléments de commutation de l'onduleur Tout arrêt imprévu du logiciel ou de la fonction logique associée aux calculs effectués par le micro-ordinateur pourrait
'2978
provoquer un défaut de fonctioemeant sérieux ayant pour conséquence de faixe subir d imnportants dégats
à la pile à combustible ou à 1 onduleur En consé-
quence, il est particulièrement imporiant que le fonc-
tionnement du micro-ordinateur soit soigneusement contrôlé La mise hors service du micre-ordinateur est assurée par une impulsion d'invalidation (d-crite
ci-après plus en détail) appli-'iuêe à la borne de res-
tauration du micro-ordinateur arrêtant ainsile pro-
gramme En mêème temps, le signal d'-invalidation est acheminé à des tampons a trois états qui sont disposes dans le parcours de commande allant aux éléments de
commutation de la pile à combustible Ce signal d 1 'in-
validation a pour effet de rendre les tampons à trois états insensibles aux impulsions parasites provenant
du micro-ordinateur.
On se référera à présent à la figure 1 qui illustre une forme de réalisation d'un circuit de
rythme contrôleur de séoquence suivant la présente in-
vention Une centrale électrique (non représentee) est commandée par un micro-ordinateur 10 qui contrôle spécifiquement les nombreux paramètres d'exploitation de cette centrale et prend des décisions en suivant
les pas séquentiels d'un programme prédétermine fai-
sant partie du logiciel Le micro-ordinateur 10 com-
porte plusieurs sorties 12 par lesquelles des impul-
sions de commande pour un grand nombre de soupapes, de commutateurs, etc, sont acheminres vers les ê 1 é ments respectifs Un ou plusieurs tampons à trois états 13 ou un dispositif die blocage semblable peuvent
être localisés entre le micro-ordinateur 10 et les dis-
positifs destinés à recevoir l'impulsion de commande.
De façon connue, les tampons à trois états 13 compor-
tent une borne qui, en présence d'une impulsion, amène le dispositif à prendre un état de blocage ou à haute impédance en empêchant le passage de toute impulsion
de commande Les sorties 12 sont les accès par les-
quels les impulsions sont acheminées aux dispositifs commandés Un de ces accès, en l'occurrence, celui désigné par 12 a, est raccordé à un contrôleur d'impul- sions et il est adressé par le micro-ordinateur 10 à
la fin du sous-programme faisant partie du logiciel.
Ce contrôleur d'impulsions comprend un multivibrateur monostable 14 raccordé à la sortie 12 a, ainsi qu'une minuterie 16 raccordée à ce multivibrateur monostable 14 et qui définit le délai pour le retour de ce dernier à son état stable après un laps de temps prédéterminé en relation avec le temps de boucle de programme La sortie du multivibrateur monostable 14 est raccordée, par un conducteur 18, à une entrée d'une porte NON-ET 20. Le circuit de rythme contrôleur de séquence de la présente invention comprend également un retard
d'initialisation destiné à empêcher le circuit contrô-
leur d'impulsions de fonctionner lorsque le micro-
ordinateur 10 initialise tous les circuits numériques au cours d'une période de démarrage, après une perte
de puissance, ou un autre laps de temps au cours du-
quel le micro-ordinateur 10 remet tous les circuits logiques à l'état initial La boucle d'initialisation
comprend un multivibrateur monostable 22 dont la sor-
tie est raccordée, par une ligne 24, à une entrée de la porte NON-ET 20 Une minuterie 26 constituée, par exemple, d'un simple circuit résistance/capacité,
définit le délai pour le retour du multivibrateur mono-
stable 22 à son état stable lorsque le programme appar-
tenant au logiciel a initialisé tous les circuits logi-
ques. Sous un autre aspect encore, le circuit de
rythme contrôleur de séquence de la présente inven-
tion comprend une boucle de retard de démarrage grâce à laquelle tous les circuits logiques, y compris le
micro-ordinateur 10, disposent, au cours d'une pério-
de de démarrage, d'un temps suffisant pour atteindre un état stable avant que le micro-ordinateur n'entame le programme d'initialisation pour tous les éléments
logiques Cette boucle de retard de démarrage com-
prend une bascule 28 dont la sortie est raccordée, par
une ligne 30, à une entrée d'une porte ET 32 Une mi-
nuterie 34 raccordée à cette bascule 28 déclenche
peu après l'excitation initiale des circuits numéri-
ques et elle remet tous les éléments numériques à
l'état initial à ce moment.
On prévoit un bouton de remise à l'état ini-
tial 36 que l'on doit faire basculer chaque fois que
le circuit est verrouillé, de telle sorte que le micro-
ordinateur 10 entame le programme d'initialisation pour charger et positionner tous les circuits logiques numériques Ce bouton de remise à l'état initial 36
est raccordé, à l'intervention d'un dispositif anti-
rebond classique 38 et par une ligne 40, à une entrée de la porte ET 32 et, par une ligne 42, pour remettre à zéro à la fois la bascule 28 et le multivibrateur
monostable 22.
En se référant en outre à la figure 2, on dé-
crira ci-après le fonctionnement du circuit de rythme
contrôleur de séquence suivant la présente invention.
Ainsi qu'on l'a mentionné brièvement ci-dessus, un
délai de démarrage est prévu pour permettre une stabi-
lisation du micro-ordinateur 10 et de tous les circuits numériques lorsque le système de commande est excité en premier lieu afin d'empêcher l'apparition d'impulsions parasites qui pourraient provoquer une mise en service
accidentelle de la centrale électrique Avant le mo-
ment to, le micro-ordinateur 10 et l'ensemble de ses
circuits logiques ne sont pas excités, ce qui signi-
fie que tous les circuits occupent leur état de niveau faible Au moment to, le micro-ordinateur 10 et le système de commande pour la centrale électrique sont excités, tandis que l'ensemble du système commence à être mis sous tension Au moment te, la minuterie 34 applique, à la bascule 28, un signal indiquant qu'un laps de temps suffisant s'est écoulé pour permettre la stabilisation des circuits logiques La sortie de la bascule 28 est à l'état zéro tout comme la sortie
de la porte ET 32 La minuterie de contrôle de sé-
quence est à présent dans un état de maintien stable et prête à faire basculer le commutateur de remise à
l'état initial 36.
Au moment t 2, on fait basculer le commutateur manuel de remise à l'état initial 36 et une impulsion est appliquée à la bascule de démarrage 28, ainsi qu'au multivibrateur monostable d'initialisation 22,
ce qui a pour effet de les remettre tous deux simulta-
nément à zéro, tout en empêchant également l'applica-
tion d'une impulsion à la porte ET 32 via la ligne 40.
Lorsque le bouton de remise à l'état initial est relâ-
ché au moment t 3, les impulsions émises sur les lignes et 42 sont ramenées à leur état stable et le circuit de rythme 26 est validé A ce moment t 3, l'ensemble des trois entrées de la porte ET 32 occupent l'état de niveau fort et cette dernière est verrouillée à l'état de MISE EN CIRCUIT, amenant ainsi le micro-ordinateur à entamer son programme d'initialisation pour les circuits logiques En même temps, le tampon à trois états 13 est validé, permettant ainsi, aux signaux de commande, d'atteindre les éléments de commutation
principaux de la centrale électrique A l'interven-
tion de la porte NON-ET 20, la boucle d'initialisation
empêche le contrôleur d'impulsions d'invalider la por-
te ET 32 avant que le program e d initialisation soit
achevé et que des impulsions de commande soient engen-
drées pour les éléments de comnmutation principaux En-
fin, au moment t 5, la minuterie 26 déclencheet la por-
te ET 32 réagit alors à un signal d'invalidation émis
par le multivibrateur monostable 14 du contrôleur d'im-
pulsions.
Ainsi qu'on l'a mentionné, ie contrôleur d'im-
pulsions contrôle continuellement i-s impulsions de
commande émises à la sortie 12 a et, lors d'un fonction-
nement normal, le multi ibrateur monostable 14 est con-
tinuellement remis à zéro par chaque impulsion de com-
mande émise par le mnicro-ordinateur avant que la minuterie 16 ne déclenche Toutefois,
en cas de défaillance du logiciel ou d'une autre fonc-
tion logique, le muitivibrateur monostable 14 ne pour-
rait être remis à zéro avant que la minuterie 16 ne déclenche Toujours en se référant
à la figure 2, si cette défaillance survient au mo-
ment t 6, le signal émis sur la ligne 18 à la sortie
du multivibrateur monostable 14 passe à son état de ni-
veau fort et il invalide simultanément la porte ET 32
via la porte NON-ET 20 A ce moment, un signal de ni-
veau fort est appliqué au tampon à trois états 13, ce qui a pour effet de rendre instantanément ce dernier insensible aux impulsions de commande émises par le micro-ordinateur 10 Il en résulte une "déconnexion" de la centrale électrique par interruption instantanée de tous les signaux de commande transmis à la pile à
combustible avec, simultanément un arrêt de fonction-
nement complet de toute la centrale électrique.
Dans cet état de verrouillage, les tampons à
trois états 13 empêchent les signaux de commande d'at-
teindre les éléments de commutation principaux et au-
tres composants de la centrale électrique, si bien que
cette dernière ne peut être remise en marche par inad-
vertance Pour faire démarrer à nouveau l'ensemble du système, on fait basculer le commutateur de remise à l'état initial 36 (moment t 7) et l'ensemble du système passe à nouveau par les pas d'initialisation de la ma-
nière décrite ci-dessus.
Bien que la présente invention ait été illus-
trée et décrite en se référant à une forme de réalisa-
tion préférée, l'homme de métier comprendra que diver-
ses modifications peuvent y être apportées tant dans sa forme que dans ses détails, sans se départir de son esprit et de son cadre tels qu'ils sont définis dans
les revendications ci-après.

Claims (6)

REVENDICATIONS
1 Circuit de rythme contrôleur de séquence destiné à être utilisé avec une centrale électrique
comprenant un ordinateur qui suit un programme préé-
tabli en transmettant des signaux de commande via plu-
sieurs sorties, caractérisé en ce qu'il comprend: un contrôleur d'impulsions raccordé aux sorties de l'ordinateur et comprenant une première minuterie ayant un délai en relation avec la longueur maximum d'une impulsion de commande passant par les sorties contrôlées;
un élément de blocage raccordé en aval de l'ordi-
nateur en vue de bloquer les impulsions de commande vers le système de commande en présence d'un signal d'invalidation; et un élément de remise à l'état initial comprenant
un élément d'initialisation destiné à relancer le pro-
gramme préétabli suivi par l'ordinateur-dans le but d'initialiser les éléments logiques prévus dans le système de commande;
de telle sorte que, lorsqu'une impulsion de com-
mande appliquée par l'ordinateur via la sortie contrô-
lée dépasse une longueur prédéterminée, le contrôleur
d'impulsion applique, à des éléments tampons, un si-
gnal d'invalidation empêchant les impulsions de com-
mande d'atteindre le système de commande de la cen-
trale électrique en arrêtant ainsi-le fonctionnement
de cette dernière.
2 Circuit de rythme contrôleur de séquence suivant la revendication 1, caractérisé en ce qu'il comprend également un élément de retard de démarrage
destiné à appliquer un signal d'invalidation à l'élé-
ment de blocage au cours de la phase de mise sous ten-
sion du système de commande de façon à empêcher une
impulsion de signal parasite de valider accidentelle-
ment l'élément de commande.
3 Circuit de rythme contrôleur de séquence suivant la revendication 2, caractérisé en ce que l'élément de retard de démarrage comprend une bascule et une minuterie, cette bascule étant raccordée à l'élément de verrouillage, tandis que la minuterie ra- mène la bascule à son état stable après un laps de
temps prédéterminé qui correspond au délai de démarra-
ge.
4 Circuit de rythme contrôleur de séquence suivant la revendication 1, caractérisé en ce qu'il
comprend également un élément de remise à l'état ini-
tial raccordé à l'élément d'initialisation et à la bascule de démarrage en vue de les remettre à zéro
lors de son basculement.
5 Circuit de rythme contrôleur de séquence suivant la revendication 1, caractérisé en ce que l'élément d'initialisation comprend un multivibrateur
monostable et une minuterie destinée à ramener ce der-
nier à son état stable, cette minuterie ayant un délai
qui correspond au laps de temps requis pour initiali-
ser tous les circuits logiques de l'ordinateur.
6 Circuit de rythme contrôleur de séquence suivant la revendication 1, caractérisé en ce que le
contrôleur d'impulsions raccordé à la sortie de l'or-
dinateur comprend une minuterie dont le délai est lé-
gèrement supérieur à la longueur maximum de l'impul-
sion de commande passant par la sortie précitée, tan-
dis que, s'il n'est pas remis à l'état initial, l'élé-
ment de commande d'impulsions est amené à son état stable par la minuterie, engendrant ainsi un signal d'invalidation qui fait passer l'élément de blocage à
son état bloqué.
FR8215409A 1981-09-14 1982-09-13 Circuit de rythme controleur de sequence Expired FR2512978B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US30179881A 1981-09-14 1981-09-14

Publications (2)

Publication Number Publication Date
FR2512978A1 true FR2512978A1 (fr) 1983-03-18
FR2512978B1 FR2512978B1 (fr) 1988-02-19

Family

ID=23164929

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8215409A Expired FR2512978B1 (fr) 1981-09-14 1982-09-13 Circuit de rythme controleur de sequence

Country Status (17)

Country Link
JP (1) JPS5860309A (fr)
AU (1) AU560530B2 (fr)
BE (1) BE894388A (fr)
BR (1) BR8205190A (fr)
CA (1) CA1190307A (fr)
CH (1) CH659718A5 (fr)
DE (1) DE3232513A1 (fr)
DK (1) DK402282A (fr)
ES (1) ES515665A0 (fr)
FR (1) FR2512978B1 (fr)
GB (1) GB2105877A (fr)
IL (1) IL66716A (fr)
IT (1) IT1152572B (fr)
MX (1) MX151842A (fr)
NO (1) NO823071L (fr)
SE (1) SE8205152L (fr)
ZA (1) ZA826740B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0125682A2 (fr) * 1983-05-17 1984-11-21 Nissan Motor Co., Ltd. Système de commande numérique à surveillance d'erreur opérative au démarrage du système
EP0148995A2 (fr) * 1983-09-12 1985-07-24 Siemens Aktiengesellschaft Montage pour vérifier le démarrage dans l'ordre d'un système à micro-calculatrice de sécurité à double-canal en particulier pour des installations de chemin fer de sécurité

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239803A (ja) * 1984-05-15 1985-11-28 Yokogawa Hokushin Electric Corp 分散形制御システム
JPS6155746U (fr) * 1984-09-19 1986-04-15
US4701856A (en) * 1985-03-12 1987-10-20 Pitney Bowes Inc. Reset delay circuit for an electronic postage meter
US4747057A (en) * 1985-03-12 1988-05-24 Pitney Bowes Inc. Electronic postage meter having power up and power down protection circuitry
DE3603807C1 (de) * 1986-02-07 1987-07-30 Triumph Adler Ag Verfahren und Schaltungsanordnung zum Schutz von Schreib- oder aehnlichen Bueromaschinen vor den Folgen von elektrostatischen Entladungen
GB2187909B (en) * 1986-03-13 1990-09-12 Lake Electronic Tech An interface circuit
GB8630674D0 (en) * 1986-12-23 1987-02-04 Qualter Hall & Co Ltd Microprocessor-based controllers
GB2200476B (en) * 1987-01-29 1991-02-06 British Gas Plc Monitor system
DD275546A1 (de) * 1988-09-16 1990-01-24 Adw Ddr Kybernetik Inf Verfahren und anordnung zum testen von mikrorechnergesteuerten baugruppen und geraeten
JP2008262740A (ja) * 2007-04-10 2008-10-30 Toshiba Fuel Cell Power Systems Corp 燃料電池発電システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2636352A1 (de) * 1976-08-12 1978-02-16 Kraftwerk Union Ag Schutzsystem, insbesondere fuer einen kernreaktor
US4118792A (en) * 1977-04-25 1978-10-03 Allen-Bradley Company Malfunction detection system for a microprocessor based programmable controller
GB2038033A (en) * 1978-11-27 1980-07-16 Nsm Apparatebau Gmbh Kg Microprocessor fault protection
EP0051904A2 (fr) * 1980-11-06 1982-05-19 British Gas Corporation Circuit de commande et brûleur de carburant incorporant un circuit de commande

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2636352A1 (de) * 1976-08-12 1978-02-16 Kraftwerk Union Ag Schutzsystem, insbesondere fuer einen kernreaktor
US4118792A (en) * 1977-04-25 1978-10-03 Allen-Bradley Company Malfunction detection system for a microprocessor based programmable controller
GB2038033A (en) * 1978-11-27 1980-07-16 Nsm Apparatebau Gmbh Kg Microprocessor fault protection
EP0051904A2 (fr) * 1980-11-06 1982-05-19 British Gas Corporation Circuit de commande et brûleur de carburant incorporant un circuit de commande

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRONIC DESIGN, vol. 29, no. 4, 19 février 1981, pages 192,194,196, Denville, N.J. (US); R. BURZYNSKI: "Automatic reset protects mP-based systems from undervoltage memory hang-up." *
ELECTRONICS, vol. 49, no. 6, 18 mars 1976, pages 106,107, New York (US); J.R. BAINTER: "Dual 555 timer circuit restants microprocessor." *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0125682A2 (fr) * 1983-05-17 1984-11-21 Nissan Motor Co., Ltd. Système de commande numérique à surveillance d'erreur opérative au démarrage du système
EP0125682A3 (en) * 1983-05-17 1987-09-02 Nissan Motor Co., Ltd. Digital control system with error monitor operative upon starting system operation
EP0148995A2 (fr) * 1983-09-12 1985-07-24 Siemens Aktiengesellschaft Montage pour vérifier le démarrage dans l'ordre d'un système à micro-calculatrice de sécurité à double-canal en particulier pour des installations de chemin fer de sécurité
EP0148995A3 (en) * 1983-09-12 1987-09-30 Siemens Aktiengesellschaft Berlin Und Munchen Circuit arrangement for the verification of the in-sequence start-up of a dual-channel fail-safe microcomputer sequential logic system, in particular for railway security equipment

Also Published As

Publication number Publication date
CA1190307A (fr) 1985-07-09
CH659718A5 (de) 1987-02-13
BR8205190A (pt) 1983-08-16
IT1152572B (it) 1987-01-07
MX151842A (es) 1985-04-01
FR2512978B1 (fr) 1988-02-19
AU8832082A (en) 1983-03-24
SE8205152D0 (sv) 1982-09-10
IT8223256A0 (it) 1982-09-14
GB2105877A (en) 1983-03-30
JPS5860309A (ja) 1983-04-09
DE3232513A1 (de) 1983-03-24
BE894388A (fr) 1983-01-03
SE8205152L (sv) 1983-03-15
ZA826740B (en) 1983-07-27
DK402282A (da) 1983-03-15
ES8306411A1 (es) 1983-06-01
NO823071L (no) 1983-03-15
ES515665A0 (es) 1983-06-01
IL66716A (en) 1985-08-30
AU560530B2 (en) 1987-04-09

Similar Documents

Publication Publication Date Title
EP0076196B1 (fr) Système d'arbitrage des demandes d'accès de plusieurs processeurs à des ressources communes, par l'intermédiaire d'un bus commun
FR2512978A1 (fr) Circuit de rythme controleur de sequence
EP0252812B1 (fr) Dispositif de sécurité interdisant le fonctionnement d'un ensemble électronique après une première coupure de son alimentation électrique
FR2508246A1 (fr) Installation electrique a unite de commande acceptant des erreurs
WO1990007185A1 (fr) Dispositif de traitement de donnees comportant une memoire non volatile electriquement effaçable et reprogrammable
FR2536878A1 (fr) Circuit de remise automatique en activite d'un processeur
BE897856A (fr) Circuit de controle de selection d'horloges
FR2475779A1 (fr) Circuit et procede d'alimentation de secours pour polariser les lignes binaires d'une memoire statique a semi-conducteur
EP0815527B1 (fr) Coupleur pour gerer une communication entre un support de donnees portable et un dispositif d'echange de donnees, et dispositif d'echange de donnees associe
FR2473779A1 (fr) Circuit de commande de charge
CA2004924C (fr) Systeme electronique a plusieurs unites amovibles
EP1302859B1 (fr) Insertion à chaud d'une carte électronique dans un système d'ordinateur
FR2526601A1 (fr) Systeme d'alimentation en energie d'un appareil destine a cooperer avec un support electronique amovible tel qu'une carte et appareil equipe d'un tel systeme
FR2540685A1 (fr) Interface pour relier un systeme informatique a un dispositif actionneur
WO1990007736A1 (fr) Procede et dispositif pour la commande redondante d'un organe de puissance
FR2714986A1 (fr) Procédé de sauvegarde et/ou d'archivage de données et/ou de fichiers informatiques et dispositif pour la mise en Óoeuvre dudit procédé.
EP3672359A1 (fr) Equipement electrique qui accede, dans un mode de fonctionnement alternatif, a un reseau de telephonie mobile
EP0823088B1 (fr) Procede et equipement de test automatique en parallele de composants electroniques
FR2704337A1 (fr) Dispositif logique de gestion centralisée.
EP1998256B1 (fr) Dispositif de contrôle de communication entre un module et un bus de transmission
EP0279733A1 (fr) Procédé et dispositif de limitation de l'exploitation d'un logiciel
FR2478843A1 (fr) Dispositif de sauvegarde de donnees d'un microprocesseur en cas de coupure de courant, et appareil domestique ainsi equipe
EP1302837A1 (fr) Dispositif de génération d'un signal d'horloge
EP0103514A1 (fr) Système pour la gestion d'une pluralité de capteurs spatialement répartis
FR2540652A1 (fr) Appareil electronique de comptage et de retenue de resultats

Legal Events

Date Code Title Description
ST Notification of lapse