FR2509550A1 - Circuit de declenchement pour compteur universel - Google Patents

Circuit de declenchement pour compteur universel Download PDF

Info

Publication number
FR2509550A1
FR2509550A1 FR8212293A FR8212293A FR2509550A1 FR 2509550 A1 FR2509550 A1 FR 2509550A1 FR 8212293 A FR8212293 A FR 8212293A FR 8212293 A FR8212293 A FR 8212293A FR 2509550 A1 FR2509550 A1 FR 2509550A1
Authority
FR
France
Prior art keywords
signal
gate
input
circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8212293A
Other languages
English (en)
Other versions
FR2509550B1 (fr
Inventor
William G Wilke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of FR2509550A1 publication Critical patent/FR2509550A1/fr
Application granted granted Critical
Publication of FR2509550B1 publication Critical patent/FR2509550B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/026Input circuits comprising logic circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Manipulation Of Pulses (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

L'INVENTION CONCERNE UN CIRCUIT DE DECLENCHEMENT POUR COMPTEUR ELECTRONIQUE. LE PROBLEME TECHNIQUE POSE EST D'EVITER DE REALISER UNE ADAPTATION DU RETARD DES DIFFERENTS CIRCUITS DU COMPTEUR. IL COMPREND UN CIRCUIT DE COMMANDE BISTABLE 10 DESTINE A ENGENDRER UN SIGNAL D'ACTIVATION EN REPONSE A UN SIGNAL D'ARMEMENT GATE ET A UNE TRANSITION D'UNE PREMIERE POLARITE D'UN SIGNAL D'ENTREE A, ET UN CIRCUIT POUVANT ETRE INTERROMPU ET COMPRENANT UNE PORTE 12 BRANCHEE ENTRE LA SOURCE DESDITS SIGNAUX D'ENTREE ET UN CIRCUIT DE COMPTAGE 26, LES SIGNAUX DE COMPTAGE ETANT ENGENDRES EN REPONSE AUDIT SIGNAL D'ACTIVATION ET A UNE TRANSITION D'UNE SECONDE POLARITE DUDIT SIGNAL D'ENTREE A. L'INVENTION S'APPLIQUE EN PARTICULIER AUX COMPTEURS UNIVERSELS.

Description

" Circuit de déclenchement pour compteur universel ".
Les compteurs universels sont des instru-
ments d'essais d'usage général qui sont utilisés pour déterminer les caractéristiques de signaux électriques inconnus qui leur sont appliqués, telles que la fréquence, la période, la largeur d'impulsion, les temps de montée et de descente d'une impulsion, l'intervalle de temps en séparant deux événements électriques et la totalisation d'événements électriques En principe, la majorité de ces caractéristiques peut être déterminée en conditionnant les signaux inconnus afin d'optimiser les transitions de niveau et compter ensuite les transitions ou mesurerle temps séparant deux transitions successives Pour obtenir ces possibilités de mes re, les circuits des compteurs doivent être déclenchés pendant des intervalles de temps précis bien déterminés et les signaux doivent être acheminés et synchronisés de manière appropriée,
afin de réaliser les mesures désirées Dans le passé, ceci a en-
tralné l'utilisation de structurescomplexesde déclenchement et de comptage et,fréquemment, il a été nécessaire de réaliser une
adaptation du retard descircuits de signaux.
Conformément à la présente invention, un cir-
cuit de commande de déclenchement destiné à un compteur universel
réalise l'acheminement et la synchronisation de signaux numéri-
ques provenant de différentes entrées, y comprisune source de
signaux internes, dans l'une ou dans les deux chaînes de compta-
ge d'une paire de chaîne de comptage afin de faciliter de ce fait certaines mesures de comptage ou de mesures de temps parmi de
nombreuses autres Une première bascule bistable de synchronisa-
tion ouvre une première porte en réponse à un premier ou un se-
cond signal d'entrée et à un signal d'armement ce qui fait passer* le premier signal d'entrée dans l'une des chaînes de comptage de
la paire précitée Une deuxième bascule bistable de synchronisa-
tion ouvre une deuxième porte,en réponse à une sortie de la pre-
mière bascule bistable de synchronisation et à un second signal
d'entrée, ce qui fait passer le second signal d'entrée dans l'au-
tre chaîne comptage de la paire précitée Cette configuration est
-2 2509550
telle qu'il n'est pas nécessaire d'effectuer une adaptation des retards des circuits de signaux Les nombres mémorisés dans les chaînes de comptage peuvent être traités de manière arithmétique
par un processeur pour obtenir les différents résultats de me-
sure. C'est donc un objet de la présente invention de prévoir un nouveau circuit de déclenchement destiné à un
compteur universel.
C'est encore un autre objet de la présente invention de fournir un arrangement simple de déclenchement et un circuit de commande pour ce dernier, afin d'acheminer et de synchroniser des signaux numériques provenant de différentes
entrées dans un appareil de comptage universel.
Selon encore un autre objet de la présente invention, on prévoit un circuit de déclenchement destiné à un
appareil de comptage dans lequel des circuits de signaux à vi-
tesse élevée comportent un minimum de portes, ce qui permet
d'obtenir un fonctionnement avec une bande passante élevée.
Un autre objet de l'invention est de prévoir un circuit de déclenchement pour un appareil de comptage dans lequel l'adaptation du retard de nombreux circuits de signaux
est éliminée.
Selon encore un autre objet de l'invention, on prévoit un circuit de commande à une seule porte destiné à un appareil de comptage qui peut être réalisé en utilisant deux bascules bistables et deux ensembles de portes, ce qui permet de réaliser une économie en ce qui concerne les composants, les
coûts, l'encombrement et la consommation.
D'autres caractéristiques et avantages de
l'invention ressortiront de la description qui suit, faite à
titre illustratif en se référant aux dessins ci-annexés, sur lesquels la fig 1 est le schéma d'un circuit de
commande de déclenchement pour un compteur universel à deux ca-
naux, conforme à la présente invention
3 2509550
la f ig 2 est une table de décision concer-
nant des signaux de commande du circuit de la f ig 1 en vue du fonctionnement du compteur universel; la f ig 3 est un diagramme de forme d'ondes destiné à faciliter l'explication du circuit de la f ig 1;
la f ig 4 est le schéma d'une bascule bi-
stable de synchronisation simple et de sa porte associée,-et
la f ig 5 est un diagramme de temps illus-
trant le fonctionnement du circuit de la fig 4.
La fig 1 représente le schéma d'un circuit de commande de déclenchement destiné à un compteur universel à deux canaux dans lequel une première bascule bistable 10, une première porte 12, une deuxième bascule bistable 14 et une deuxième porte 16 réalisent le déclenchement synchronisé de
signaux numériques afin de faciliter certaines mesures de comp-
tage et de temps parmi de nombreux autres Le mode de réalisa-
tion représenté est réalisé avec la technique ECL (logique à couplage d'émetteur) et les différents composants représentés sont disponibles dans le commerce On a représenté un grand
nombre de résistances chutrices P qui sont pratiquement identi-
ques dans tout le schéma; ces résistances chutrices sont bran-
chées entre différentes lignes de composants et une certai ne tension VT; du fait que ces résistances chutrices sont de type
connu, elles ne seront pas décrites en détail.
Dans le mode de réalisation qui a été réa-
lisé et essayé, les résistances P ont une valeur de 75 ohms et
on-utilise une tension de + 2,7 volts.
Un circuit de signal pour le canal A com-
prend une borne d'entrée 20, une porte OU 22 fonctionnant en
amplificateur intermédiaire et comportant des sorties complé-
mentaires A et A, un interrupteur à transistor 24 fonctionnant en amplificateur à base commune lorsqu'il est conducteur, la porte mentionnée ci-dessus 12 et la première bascule bistable 26 d'un dispositif de comptage-qui peut être avantageusement
constitué par une chaîne de comptage d'ondulations.
4 - De manière analogue, un circuit de signal pour le canal B comprend une borne d'entrée 30, une porte OU 32 comportant des sorties complémentaires B et B, un interrupteur à transistor 34, la porte mentionnée plus haut 16 et la première bascule bi-stable 36 d'une autre chaîne de comptage.
Dans les deux canaux A et B du mode de réali-
sation préféré, toutes les bascules bistables 10, 14, 26 et 36 sont des bascules bistables à déclenchement sur front positif du type D Pour des raisons qui apparaîtront plus bas, il est important d'obtenir que la polarité de la transition de signal qui est utilisée pour déclencher les bascules de synchronisation et 14 soit opposée à la polarité de la transition de signal qui est utilisée pour déclencher les bascules bistables de la
chaîne de comptage 26 et 36 L'inversion de polarité est réali-
sée en inversant le signal grâce aux portes 12 et 16 Il y a lieu de noter que les bascules bistables 26 et 36 pourraient, suivant une variante de réalisation, être à déclenchement sur front négatif, les portes 12 et 16 étant non-inverseuses afin
d'obtenir le même résultat.
Une unité logique de commande 40 fournit
une pluralité de signaux logiques de commande afin de détermi-
ner le mode de fonctionnement du circuit de commande de déclen-
chement L'unité logique de commande 40 peut avantageusement être constituée par des portes logiques câblées, dont l'état
peut être déterminé par des interrupteurs à partir d'un pan-
neau de commande, ou bien cette unité logique de commande peut être réalisée de manière plus sophistiquée, par exemple sous forme d'un microprocesseur ou analogue Les différents états et signaux logiques produits par l'unité logique de commande et -leurs effets sur le circuit de commande de déclenchement sont les suivants Un signal de commande V est appliqué par l'intermédiaire d'une résistance C sur la base d'un transistor 42 afin de commander son état conducteur/non-conducteur Etant
donné que le transistor 42 est représenté comme étant un tran-
-5- sistor PNP,il sera rendu conducteur par un niveau bas logique et rendu non-conducteur par un niveau haut logique Lorsque le transistor 42 est rendu conducteur, il devient un élément en
série dans le circuit de signal à grande vitesse B vers l'en-
trée d'horloge de la bascule 10, ledit circuit comportant éga- lement trois portes OU câblées 44,46 et 48, et une porte ET 50
à entrée négative.
Un signal de commande W est appliqué à tra-
vers une autre résistance C à la base d'un transistor 52 afin de commander l'état de conduction ou de non-conduction de ce dernier Il y a lieu de noter que toutes les résistances C des circuits de signal de commande peuvent avoir la même valeur et dans le mode de réalisation qui a été construit et essayé, ces résistances avaient une valeur de un kilohm Lorsque le transistor 52 est conduteur, il devient un élément en série dans le circuit de signal A à grande vitesse par l'intermédiaire
des portes 44, 46, 50 et 48 vers l'entrée d'horloge de la bascu-
le bi-stable 10 Un signal de commande X est appliqué à travers une résistance C à la base d'un transistor NPN 54 qui, lorsqu'il est rendu conducteur par un niveau haut logiquebloque la porte à entrée négative 50 en forçant une de-ses entrées au niveau haut. Un signal de commande GATE est appliqué par l'intermédiaire d'une porte OU 56 à l'entrée D de la bascule 10 Lorsque le signal GATE estau niveau bas, la bascule 10 est armée et un niveau logique bas sur son entrée D sera transmis de manière synchronisée à la sortie Q, ce qui active la porte 12 et arme la bascule 14 Ce fonctionnement sera discuté plus bas
en se rapportant à un exemple spécifique.
Un signal de contrôle Y est appliqué par l'intermédiaire d'une résistance C à la base d'un transistor 34 de manière à commander l'état conducteur ou non-conducteur
de ce dernier et à commander également la conduction ou la non-
conduction d'un transistor 62 par l'intermédiaire d'un inver-
seur 60 et d'une résistance C reliée à la base de ce transistor 62 Lorsque le signal Y est au niveau bas, le transistor 34 est conducteur-et le transistor 62 est bloqué, et le signal d'entrée B peut passer à travers le transistor 34 et une porte OU câblée 64 vers la porte ET 16 à entrée négative et vers l'entrée d'horloge de la bascule 14 Lorsque le signal Y est
au niveau logique haut, le transistor 34 est bloqué, le transis-
tor 62 est conducteur, ce qui fait passer les signaux CLOCK à travers le transistor 62 et la porte OU 64 vers la porte ET 16 et la bascule 14 Le signal CLOCK peut avantageusement être constitué par une haute fréquence de référence stable, telle que, par exemple, un signal d'horloge à 320 megahertz afin de
faciliter des mesures de temps précises.
Un signal de commande Z est appliqué par l'intermédiaire d'une résistance C à la base d'un transistor 66
afin de commander la conduction ou la non-conduction de ce der-
nier, et ce signal de commande Z est également appliqué par l'in-
termédiaire d'un inverseur 68 et d'une résistance C à la base d'un transistor 24 de manière à commander la conduction ou la
non-conduction de ce dernier Lorsque le transistor 66 est con-
ducteur, il relie la sortie Q provenant de la bascule 10 à une
des entrées de la porte OU 56 et à l'une des entrées d'une por-
te ET 70 à entrée négative Bien entendu, lorsque le transistor
66 est bloqué, son collecteur et les entrées ci-dessus des por-
tes 56 et 70 sont forcés à l'état logique bas par l'une des
résistances chutrices afin d'activer ces deux portes Un si-
gnal RESET est appliqué à partir de l'unité logique de commande
, de manière à initialiser les bascules 10 et 14 de synchro-
nisation, en mettant les deux sorties Q au niveau haut et les deux sorties Q au niveau bas, lors de la réception d'un niveau logique haut Les bascules 26 et 36 de la cha'lne de comptage sont remises à zéro (les deux sorties Q étant à l'état bas) par
ce même signal.
Pour résumer la description des signaux de
commande provenant de l'unité logique de commande 40, on peut se reférer à la fig 2 qui montre une table de vérité indiquant -7- l'état des signaux pour les différents signaux de commande pour un certain nombre de fonctionnement du compteur universel Un point noir signifie que le signal de commande est au niveau bas
et un espace blanc indique que le signal de commande est à ni-
veau haut On peut appliquer un ensemble particulier de signaux de commande afin d'activer certains signaux à grande vitesse en vue du fonctionnement d'un compteur universel particulier et ce serait un exercice de type scolaire pour les spécialistes de décrire l'actionnement des circuits Comme exemple, supposons que l'on désire mesurer la largeur d'une impulsion appliquée à l'entrée A Cette mesure est communément réalisée en ouvrant
une porte par le front avant de l'impulsion concernée, en comp-
tant des impulsions connues tant que la porte est ouverte et
en fermant ensuite ladite porte par le front arrière de l'impul-
sion considérée Ainsi, si l'on observe les états logiques indi-
qués dans la troisième colonne horizontale de la figure 2, on voit que les signaux de commande V et Y sont au niveau haut,
alors que les signaux de commande W, X et Z sont au niveau bas.
De cette manière, les transistors 42, 54, 24, 34 sont bloqués.
Une des entrées de la porte 12 est forcée au niveau bas par une résistance chutrice, alors que l'autre entrée est maintenue au niveau haut par la sortie Q de la bascule 10 Le transistor 52 est rendu conducteur afin d'acheminer le signal d'entrée A a l'une des entrées de la porte ET 50 à entrée négative qui était, pour le moment, à l'état bloqué par le niveau haut appliqué à son autre entrée et provenant de la sortie Q de la bascule 10
(en supposant que le niveau RESET est au niveau logique haut).
Le transistor 62 est rendu conducteur, ce qui fait passer le
signal CLOCK sur la porte ET à entrée négative 16 qui est main-
tenuebloquée par la sortie à niveau élevé Q de la bascule 14.
Le transistor 66 est rendu conducteur, ce qui fait passer la sortie Q à bas niveau de la bascule 10 aux entrées des portes OU 56 et ET 70, le signal GATE est initialement à l'état logique
haut, si bien que,après que le signal RESET passe à l'état lo-
gique bas, les sorties Q des bascules 10 et 14 sont maintenues -8- au niveau haut par le signal de niveau haut appliqué à l'entrée D de la bascule 10 Lorsque toutes ces conditions sont établies, on peut réaliser la mesure de largeur d'impulsion Tout d'abord, le signal GATE est forcé au niveau bas, ce qui arme la bascule 10 en plaçant un signal de niveau bas à son entrée D Supposons
que le front avant d'une impulsion A soit montant, par consé-
quent le front avant du signal A est descendant La porte ET 50 est encore bloquée; cependant, la porte ET 70 est activée et le front descendant de l'impulsion K fait passer la sortie de la porte ET 70 au niveau haut en faisant basculer la bascule 10 et en faisant passer le niveau bas présent sur l'entrée D de cette dernière à sa sortie Q et, par suite, à l'entrée D de la
bascule 14 tout en activant également les portes ET 12 et 50.
La sortie de la porte 12 passe au niveau haut en faisant bascu-
ler la bascule 26 La sortie Q de la bascule 10 passe au niveau
haut, ce qui bloque la porte 70 et amène un niveau haut à l'en-
trée D de bascule 10 par l'intermédiaire de la porte OU 56 Le prochain front positif du signal CLOCK appliqué à la bascule 14 fait passer le niveau bas présent à l'entrée D de cette bascule à sa sortie Q, et lorsque le signal CLOCKI devient négatif, la porte ET 16 est activée, ce qui entraîne le passage de sa sortie au niveau haut en faisant basculer la bascule 36 dans la chaîne de comptage du canal B Loxsque la porte ET 16 est ainsi activée
par la sortie Q à niveau bas de la bascule 14, le signal CLOCK-
passe à travers et les fronts positifs qui en résultent sont comptés par la chaîne de comptage du canal B Il est-possible que le front arrière de l'impulsion d'entrée A arrive A cet
instant, la transition positive du signal K n'a pas d'effet par-
ce que la-porte ET 70 est bloquée; cependant, le front négatif
de l'impulsion A, qui est appliqué par l'intermédiaire du tran-
sitor 52 fait passer la sortie de la porte ET 50 qui est mainte-
nant activée au niveau haut, ce qui fait basculer la bascule 10 et avancer le niveau haut de son entrée D à sa sortie Q ce qui bloque la porte 12 Le front positif suivant du signal CLOCK fait passer le niveau haut à travers la sortie Q de la bascule 14, ce qui bloque la porte ET 16 et fait cesser le comptage des
impulsions CLOCE dans la chaîne de comptage du canal B La chaî-
ne de comptage du canal A a enregistré simplement une seule fois pendant cette opération Ainsi, à la fin de cycle, il y a un élément de compté dans la chaîne de comptage A etdans la chaî- ne de comptage B, un nombre de coups qui est proportionnel à la largeur de l'impulsion A Ces coups peuvent être alors lus par un micro-processeur qui calcule le temps écoulé entre le
front avant et le front arrière de l'impulsion A afin de réali-
ser une mesure de largeur d'impulsion De manière alternative, on peut répéter ce processus plusieurs fois afin d'effectuer
une mesure de la moyenne de la largeur A Pour calculer la lar-
geur moyenne, le micro-processeur divise simplement le nombre de coups de la chaîne B par le nombre de coups de la chaîne A,
afin d'obtenir le nombre moyen d'impulsions par cycle.
On peut décrire le fonctionnement du circuit de nouveau, en utilisant les formes d'onde représentées à la Fig 3; si on suppose que l'on désire mesurer la période d'un signal répétitif appliquée à la borne d'entrée 20 du canal A. Si on se réfère de nouveau à la Fig 2, on peut voir que pour la deuxième ligne horizontale, tous les signaux de commande V, W, X, Y et Z sont au niveau haut Ainsi, la porte ET 50 est bl.oquée pour cette mesure, les signaux CLOCK sont activés par l'intermédiaire des transistors 62, les transistors 34 et 66
sont bloqués et le transistor 24 est rendu conducteur, de ma-
nière à faire passer le signal d'entrée A à la porte ET 12.
Initialement, le signal RESET est au niveau haut, ce qui force les sorties Q de toutes les bascules au niveau haut, le signal GATE est au niveau haut et après que le signal RESET soit passé
au niveau bas, le signal GATE maintient les sorties Q des bas-
cules de synchronisation 10 et 14 au niveau haut, ce qui main-
tient les portes 12 et 16 à l'état bloqué Lorsque le signal
GATE passe au niveau bas, le cycle de mesure est activé.
Lorsque le signal GATE passe au niveau bas, un niveau logique bas est appliqué à l'entrée D de la bascule
2509550.
- Pour le front négatif suivant du signal A, la sortie de la porte ET 70 à entrée négative passe au niveau haut, ce qui fait
basculer la bascule 10 et fait passer le niveau bas de son en-
trée D à sa sortie Q,ce qui active la porte ET 12 Cependant, du fait que le signal A est au niveau haut à cet instant, la sortie de la porte ET 12 reste au niveau bas La transition positive suivante du signal CLOCK appliquée à la bascule 14 fait passer le niveau bas de son entrée D à sa sortie Q ce qui active la porte ET 16 Cependant, du fait que le signal CLOCK est au niveau haut à cet instant, la sortie de la porte ET 16 reste au niveau bas Lorsque le signal CLOCK passe au niveau bas, la sortie de la porte ET 16 passe au niveau haut et la transition positive
qui en résulte fait basculer la bascule 36 de la chaîne de comp-
tage du canal B, ce qui initialise le compte des impulsions d'horloge De manière similaire, lorsque le signal A passe au niveau bas, la sortie de la porte ET 12 qui est activée passe au niveau haut et la transition positive qui est produite de
cette manière fait basculer la bascule 26 de la chaîne de comp-
tage du canal A, ce qui initialise le compte des cycles du si-
gnal A Ces conditions étant établies, les portes ET 12 et 16 resteront activées jusqu'à ce que le signal GATE passe au niveau haut, les chaînes de comptage recevant respectivement les inverses
des signaux d'entrée A et des signaux CLOOK.
Il peut arriver que le signal GATE soit mis à l'état haut afin de terminer la mesure et au front négatif
suivant du signal d'entrée A, une transition positive est pro-
duite à la sortie de la porte ET 70, ce qui fait basculer la
bascule 10 et fait passer le niveau haut du signal GATE de l'en-
trée D de la bascule 10 à sa sortie Q ce qui bloque la porte
ET 12 et arrête de ce fait le comptage dans la chaîne de comp-
tage du canal A A la transition positive suivante du signal CLOCK, le niveau haut passe de l'entrée D de la bascule 14 à sa sortie Q, ce qui bloque la porte ET 16 et arrête de ce fait,
le comptage dans la chaîne de comptage du canal B Un micro-
processeur peut alors lire les chaînes de comptage et calculer il - le nombre d'impulsions d'horloge par cycle du signal A, et en outre, par division, compter la période moyenne d'un cycle du signal A L'inverse de ce résultat peut également être calculé de manière à obtenir la fréquence du signal A On pourra noter sur la Fig 2 que les états logiques des signaux de commande
V à Z sont identiques pour les deux premières lignes horizonta-
les, mesure de fréquence du canal A et mesure de la période du canal A.
De la description précédente, on peut se ren-
dre compte que les fronts d'amorçage des signaux qui activent
les bascules bistables de synchronisation 10 et 14 et les por-
tes 12 et 16 sont de polarité opposée aux fronts de signaux qui activent les bascules bistables 26 et 36 de la première chaîne de comptage L'importance de ce fait;deviendra claire si on examine en détail une des bascules de synchronisation et sa porte associée telles qu'elles sont représentées sur la Fig 4 en liaison avec le chronogramme de la Fig 5 Pour des
raisons de simplification, la bascule 10, la porte ET 12 à en-
trée négative et un dispositif de comptage 26 à déclenchement sur front positif sont représentés sans détail additionnel; un
signal devant être compté est appliqué directement par l'inter-
médiaire d'une ligne 90 à l'entrée d'horloge de la bascule 10.
Le signal GATE est appliqué directement à l'entrée D par l'in-
termédiaire d'une ligne 92 La sortie Q de la bascule et le
signal à compter sont reliés par les lignes 94 et 96 respective-
ment aux entrées d'une porte ET 12 La sortie de la porte ET 12
est reliée par la ligne 98 au dispositif de comptage 26 A l'ini-
tialisation du système, le signal GATE sur la ligne 92 est au niveau haut, de même que la sortie Q sur la ligne 94 La porte
ET 12 étant ainsi bloquée, sa sortie sur la ligne 98 est au ni-
veau bas A l'instant To, le signal de commande GATE sur la li-
gne 92 est mis au niveau bas et la transition positive suivante
du signal de comptage sur la ligne 90 fait basculer la bas-
cule 10 Après un léger retard de propagation 102, le niveau bas de l'entrée D de la bascule 10 arrive à la sortie Q, ce qui
12 2509550
-12 - fournit une transistion négative 104 sur la ligne 94 La porte 12 est alors armée A la transition négative suivante 106 du
signal à compter, la porte 12 est activée et après un court dé-
lai de propagation 108, la sortie de la porte 12 passe au niveau haut, ce qui fournit une transition positive 110 La transition
positive suivante 112 du signal à compter sur la ligne 90 pro-
duit une transition négative 114 à la sortie de la porte 12
tant que le signal GATE reste au niveau bas Ensuite la transi-
tion négative suivante 116 fournit une transition positive 118
à la sortie de la porte 12 Ce processus peut continuer, cepen-
dant à titre d'exemple, on peut supposer qu'à un instant T 1 le signal GATE de la ligne 92 est forcé au niveau haut Ensuite la transition positive suivante 120 du signal à compter fait passer la ligne 96 au niveau haut et transfère le signal GATE de niveau haut à travers la bascule 10 en faisant passer la ligne 94 au niveau haut; il en résulte un blocage immédiat de la porte ET
12 et la mise à l'état bas de la ligne 98 On peut voir mainte-
nant que deux transitions positivesl O O et 112 du signal à comp-
ter se produisent entre les instants T et T; ce sont cependant
les transisitions négatives 106 et 116 qui suivent qui fournis-
sent des transitions positives 110 et 118 qui sont comptées dans la chaîne de comptage On peut également constater que le front
négatif 106 peut se produire n'importe o entre les fronts po-
sitifs 100 et 112 (même avant le front 104) et qu'il en résulte-
ra encore un front positif 110 à compter D'autre part, sur la ligne 98 n'apparaissent pas de déformations qui pourraient pro duire un comptage erroné De plus, le retard de propagation 102 peut être relativement long par rapport à la largeur du signal à compter En fait, il peut avoir n'importe quelle longueur qui reste inférieureà la période du signal à comptér, diminunuée de la largeur minimale qui doit apparaître à la ligne 98 pour que
la bascule 26 puisse compter de manière fiable De cette maniè-
re, on a éliminé la nécessité-de faire une compensation du re-
tard des circuits de signaux en interposant Les portes supplé-
mentaires.
La description ci-dessus n'a été fournie qu'à
titre d'exemple nullement limitatif et il est évident que l'on peut y apporter des modifications ou variantes sans pour autant
sortir du cadre de la présente invention.
14 2509550
-14 -

Claims (4)

REVENDICATIONS
1 ) Circuit de déclenchement pour un comp-
teur électronique, caractérisé en ce qu'il comprend un circuit
de commande bistable ( 10) destiné à engendrer un signal d'acti-
vation en réponse à un signal d'armement (GATE) et à une transi- tion d'une première polarité d'un signal d'entrée (A), et un circuit pouvant être interrompu et comprenant une porte ( 12) branchée entre la source desdits signaux d'entrée et un circuit
de comptage ( 26), les signaux de comptage étant engendrés en ré-
ponse audit signal d'activation et à une transition d'une seconde
polarité dudit signal d'entrée (A).
2 ) Circuit de déclenchement selon la revendication 1, caractérisé en ce que le circuit de commande bistable comprend une bascule bistable à déclenchement de type D ( 10),ledit signal d'armement (GATE) fournissant l'entrée D de ladite bascule et ledit signal d'entrée(A fournissant l'entrée
de déclenchement de ladite bascule.
3 ) Circuit de déclenchement selon l'une
des revendications 1 ou 2, destiné à un compteur-électronique,
caractérisé en ce qu'il comprend un premier circuit de commande
bistable ( 10) activé par un signal d'armement (GATE) et un pre-
mier signal de déclenchement en vue de produire un premier signal d'activation, un premier circuit porte ( 12) actionné au moins partiellement par ledit premier signal d'activation en vue de produire un premier signal de comptage, un deuxième circuit de
commande bistable ( 14) actionné par ledit premier signal d'ac-
tivation et par un second signal de déclenchement en vue de pro-
duire un second signal d'activation, et un second circuit porte
( 16) actionné par ledit second signal d'activation et ledit se-
cond de déclenchement en vue de produire un second signal de comptage. 4 ) Circuit de déclenchement selon la revendication 3, caractérisé en ce que ledit premier signal de déclenchement peut être choisi parmi un premier signal d'entrée
(A) et un second signal d'entrée (B) et en ce que le second si-
gnal de déclénchement peut être choisi entre ledit second signal -
d'entrée (B) et un signal d'horloge (CLOCK).
) Circuit de déclenchement selon la revendication 4, caractérisé en ce qu'il comprend en outre des moyens ( 24, 68) pour appliquer ledit premier signal d'entrée (A) audit premier circuit porte ( 12). 6 ) Circuit de déclenchement selon la revendication 5, caractérisé en ce qu'il comporte, en outre, des
moyens de commande logique destinés à établir un mode de fonc-
tionnement parmi un grand nombre en appliquant lesdits premier (A) et second (B) signaux d'entrée, ledit signal d'armement
<GAT) et ledit signal d'horloge (CLOCK) auxdits circuits bi-
stables ( 10, 14) et auxdits circuits porte ( 12, 16) d'une mania-
re prédéterminée.
) Circuit de déclenchement selon la revendication 3, caractérisé en ce que lesdits premier et second circuits de commande bistables comprennent des bascules bistables
à déclenchement.
8 ) Circuit de déclenchement selon la revendication 3, caractérisé en ce que chacun desdits signaux
de comptage est produit en synchronisme avec un signal de déclen-
chement respectif et sur un front d'impulsion dont la pente est opposée à celle utilisée pour déclencher le circuit de commande
b.Lstable correspondant.
FR828212293A 1981-07-13 1982-07-13 Circuit de declenchement pour compteur universel Expired FR2509550B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/282,368 US4423337A (en) 1981-07-13 1981-07-13 Gate circuit for a universal counter

Publications (2)

Publication Number Publication Date
FR2509550A1 true FR2509550A1 (fr) 1983-01-14
FR2509550B1 FR2509550B1 (fr) 1989-02-10

Family

ID=23081201

Family Applications (1)

Application Number Title Priority Date Filing Date
FR828212293A Expired FR2509550B1 (fr) 1981-07-13 1982-07-13 Circuit de declenchement pour compteur universel

Country Status (7)

Country Link
US (1) US4423337A (fr)
JP (1) JPS5810929A (fr)
CA (1) CA1188376A (fr)
DE (1) DE3226032C2 (fr)
FR (1) FR2509550B1 (fr)
GB (1) GB2104329B (fr)
NL (1) NL186357C (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996037954A2 (fr) * 1995-05-26 1996-11-28 National Semiconductor Corporation Circuit pour generer une impulsion d'horloge commandee par porte a la demande

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057430A (en) * 1988-09-15 1991-10-15 Biotronic Systems Corporation Biochemical sensor responsive to bubbles
JPH02125252U (fr) * 1989-03-28 1990-10-16
US4972139A (en) * 1989-05-12 1990-11-20 Tektronix, Inc. Method for increasing the resolution of measurements taken using a counter-timer
JPH0377848U (fr) * 1989-11-29 1991-08-06

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917927A (en) * 1974-04-15 1975-11-04 Us Navy Automatic ranging frequency counter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591858A (en) * 1968-05-31 1971-07-06 Beckman Instruments Inc Pulse rate to analog converter
GB1265498A (fr) * 1969-04-26 1972-03-01
JPS528196B2 (fr) * 1972-12-07 1977-03-07
JPS5325786B2 (fr) * 1974-04-24 1978-07-28
US3924193A (en) * 1974-10-29 1975-12-02 Hycel Inc Logic circuit including J-K flip flop providing output pulse in respose to longer duration input pulse
JPS52145A (en) * 1975-06-23 1977-01-05 Hitachi Ltd Tertiary value generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917927A (en) * 1974-04-15 1975-11-04 Us Navy Automatic ranging frequency counter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS INTERNATIONAL vol. 51, no. 7, mars 1978; J. VAN DER WINDT et al. "Making accurate measurements with counters and timers", pages 83-88 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996037954A2 (fr) * 1995-05-26 1996-11-28 National Semiconductor Corporation Circuit pour generer une impulsion d'horloge commandee par porte a la demande
WO1996037954A3 (fr) * 1995-05-26 1996-12-27 Nat Semiconductor Corp Circuit pour generer une impulsion d'horloge commandee par porte a la demande

Also Published As

Publication number Publication date
US4423337A (en) 1983-12-27
JPS6317364B2 (fr) 1988-04-13
NL8202764A (nl) 1983-02-01
DE3226032C2 (de) 1984-12-13
JPS5810929A (ja) 1983-01-21
GB2104329A (en) 1983-03-02
GB2104329B (en) 1985-07-03
DE3226032A1 (de) 1983-02-03
CA1188376A (fr) 1985-06-04
NL186357B (nl) 1990-06-01
NL186357C (nl) 1990-11-01
FR2509550B1 (fr) 1989-02-10

Similar Documents

Publication Publication Date Title
FR2589585A1 (fr) Circuit destine a la synchronisation d&#39;un controleur de circuit a canaux multiples
FR2544932A1 (fr) Amplificateur vertical d&#39;oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise
CA1023812A (fr) Dispositif de recherche automatique des elements caracteristiques d&#39;une trame binaire a multiplexage de temps
GB2283632A (en) Device for testing an electrical line
JPH08297177A (ja) 時間間隔測定回路
FR2530821A1 (fr) Unite de mesure logique
FR2468153A1 (fr) Systeme chronometrique
FR2509550A1 (fr) Circuit de declenchement pour compteur universel
US2844790A (en) Interval timer
FR2814876A1 (fr) Positionnement du front et mesure de la gigue pour des elements electroniques
FR2488420A1 (fr) Dispositif d&#39;obtention de l&#39;histogramme des distances dans le temps entre des evenements successifs
FR2461958A1 (fr) Circuit de comparaison de phase
FR2610742A1 (fr) Generateur de signaux de temps
EP3690456B1 (fr) Mesure de la durée d&#39;une impulsion
EP0076780A1 (fr) Procédé pour réduire la consommation d&#39;un moteur pas à pas et dispositif mettant en oeuvre ce procédé
US4064736A (en) Method and apparatus for measuring performance times of a shutter apparatus
FR2495861A1 (fr) Circuit diviseur electronique a facteur reglable
FR2692088A1 (fr) Circuit de temps mort de type reconductible.
SU408312A1 (ru) Устройство для исследования графов
SU838661A1 (ru) Устройство дл измерени параметровВибРАции KOHTAKTOB
SU729528A1 (ru) Цифровой фазометр
SU1469555A1 (ru) Устройство дл оценки импульсной характеристики канала
SU1620955A1 (ru) Цифровой частотомер дл измерени частоты гармонического сигнала
SU597980A1 (ru) Цифровой девиометр
RU2190838C2 (ru) Устройство для измерения инерционности частотных датчиков

Legal Events

Date Code Title Description
ST Notification of lapse