FR2485302A1 - Disposition de circuit, s'appliquant particulierement a la section receptrice d'un module d'interface terrestre a interpolation numerique de la voix faisant partie d'un systeme de transmission par satellite amrt, apte a reconstruire les canaux de surcharge - Google Patents

Abstract

LA CONFIGURATION BINAIRE, EXPRIMANT UN ECHANTILLON DE SIGNAL GENERIQUE, AUQUEL EST ASSOCIE UN BIT RELATIF A UN CANAL DE SURCHARGE, EST TRANSFEREE, DANS LA PREMIERE MOITIE DU TEMPS DE CANAL, DANS LA LIGNE RELATIVE D'UNE MEMOIRE A ACCES CASUEL. PAR CONTRE, DANS LA DEUXIEME MOITIE DU TEMPS DE CANAL LE BIT RELATIF AU CANAL DE SURCHARGE EST MEMORISE. LORSQUE LA CONFIGURATION BINAIRE SUCCESSIVE EST RECUE, LE BIT DU CANAL DE SURCHARGE EST DEPLACE A GAUCHE D'UNE POSITION ET DANS LA POSITION QU'IL OCCUPAIT PRECEDEMMENT EST TRANSFERE LE DEUXIEME BIT. AU MOMENT DE LA RECEPTION D'AUTRES CONFIGURATIONS BINAIRES ON ENREGISTRE D'AUTRES DECALAGES A GAUCHE DES BITS RECUS PRECEDEMMENT JUSQU'AU MOMENT OU LA RECEPTION DES BITS RELATIFS AU CANAL DE SURCHARGE CONSIDERE EST TERMINEE.

Description

La présente invention est relative à une disposition de

circuit, apte à reconstruire les canaux de surcharge, s'appli-

quant particulièrement à la section réceptrice d'un module d'interface terrestre du type à interpolation -numérique de la voix et faisant partie d'un système de transmission par satellite AMRT (accès multiple par répartition dans le temps) comprenant une pluralité de stations, dont chacune est munie d'une unité centrale sur laquelle sont branchés une pluralité desdits modules

d'interface terrestre.

Les modules d'interface terrestre du type à interpolation

de la voix utilisent les temps d'inactivité, présents dans une -

conversation téléphonique, pour convoyer sur le même canal de transmission du satellite les conversations provenant d'autres parleurs; de cette façon sur les n canaux du satellite sont

transmis jusqu'à 2n canaux terrestres.

Lorsqu'on relève une activité phonique dans un nombre de canaux terrestre supérieur à 2n, on constate des conditions

de surcharge qui peuvent être soutenues en introduisant une dé-

gradation de la qualité des connexions téléphoniques.

Dans le but de minimiser les effets négatifs dus à la dégradation indiquée ci-dessus on a étudié quelques stratégies de gestion de la surcharge, l'une desquelles prévoit une augmentation du nombre des canaux satellites disponibles en empirant le

rapport signal/bruit.

En effet cette stratégie prévoit qu'en présence de sur-

charge le bit le moins significatif de chaque échantillon de signal ne soit pas transmis et elle prévoit, à sa place, la

transmission d'un bit de l'un des canaux de surcharge.

La section émettrice de chaque module d'interface ter-

restre, dans lequel est adoptée la stratégie indiquée ci-dessus, prévoit donc la présence de moyens aptes à distribuer les bits, exprimant les canaux de surcharge, dans les positions de la trame occupées par lesdits bits les moins significatifs de chaque

échantillon de signal; la section réceptrice des modules d'in-

terface terrestre prévoit par contre la présence de moyens aptes à extraire, de la trame reçue, les bits relatifs aux canaux de surcharge-et aptes aussi à reconstruire les codes auxquels les

bits se rapportent.

A ce propos la section réceptrice de quelques modules d'interface terrestre de type connu prévoit la présence d'un registre dans lequel sont déversés les bits relatifs aux canaux

de surcharge.

Une fois que tous les bits relatifs à un canal ont été reçus, le contenu du registre est transféré dans une mémoire d'expansion à laquelle aboutissent les systèmes PCM sortant du

module d'interface terrestre.

Une solution technique du type décrit crée des inconvé-

nients dans les cas o, dans la même trame AMRT, le module d'interface terrestre en question doit recevoir des données, de la même station, dans deux ou plusieurs intervalles de temps séparés par l'émission d'autres stations. En effet, si l'on adopte cette solution, l'émission d'un bloc de canaux de la part d'une station générique ne peut être interrompue qu'une fois que n x 7 canaux ont été transmis, car à ce moment-là tous les 7 bits exprimant un échantillon de signal d'un canal de surcharge ont été reçus et, par conséquent, on peut effectuer leur transfert dans la

mémoire d'expansion.

Le fait d'assujettir l'émission, de la part d'une station

générique, de blocs de canaux constitués par n x 7 canaux consti-

tue dans certains cas un inconvénient, car il assujettit la dis-

tribution des canaux à l'intérieur de la trame.

Le but de la présente invention est la réalisation d'une

disposition de circuit pour la reconstruction des canaux de sur-

charge ne présentant pas ledit inconvénient.

Dans ce but la disposition de circuit suivant l'invention est apte à extraire les bits relatifs aux canaux de surcharge

de la trame reçue et elle est aussi apte à les placer directe-

ment dans les cellules correspondantes de la mémoire d'expansion.

De cette façon les blocs de canaux émis par lesdites stations peuvent être constitués par un nombre quelconque de canaux. La disposition de circuit suivant l'invention prévoit

par conséquent la présence en combinaison des éléments caractéris-

tiques suivants: - un premier registre apte à recevoir en série les codes relatifs à un canal de transmission du satellite; - un deuxième registre apte à recevoir en parallèle les codes contenus dans le premier registre, une pluralité de multiplexeurs, en nombre égal au nombre d'échantillons de signal placés dans un canal de transmission du satellite, présentant un premier groupe de huit entrées auxquelles parviennent les codes relatifs aux canaux normaux et comprenant aussi un deuxième groupe de huit entrées auxquelles parviennent

les codes relatifs aux canaux de surcharge, la septième, et res-

pectivement la huitième, entrée du deuxième groupe étant connec-

tée à la huitième entrée du premier groupe, et respectivement à un niveau logique fixe;

- une pluralité de mémoires à accès casuel, chacune des-

quelles est connectée à la sortie d'un multiplexeur correspondant, lesquelles sont adressées par le numéro du canal terrestre auquel se rapportent les codes; - une pluralité de registres de sortie, chacun desquels

reçoit en entrée les bits du deuxième au septième qui correspon-

dent à la sortie de la mémoire à accès casuel correspondante, et dont les sorties sont connectées au deuxième groupe d'entrées du

multiplexeur correspondant.

D'autres caractéristiques de l'invention résulteront plus

clairement à la lecture de la description suivante relative à un

exemple non limitatif de réalisation et accompagnée des-figures cijointes dans lesquelles

- la figure 1 montre l'organisation des données à l'inté-

rieur d'une trame AMRT;

- la figure 2 montre le schéma à blocs d'un module d'in-

terface terrestre,

La figure 3 montre dans le détail la disposition de cir-

cuit réalisée suivant l'invention; -- la figur' 4 montre des formes d'onde relatives à la

figure 3.

La figure 1 montre l'organisation des données, à l'inté- rieur d'une salve d'impulsions "burst" d'une trame AMRT = 750 p seconde soit en ce qui concerne les canaux normaux, soit en ce qui concerne les canaux de surcharge. Une salve d'impulsions générique comprend le message d'attribution AM exprimé au moyen de 48 bits (24 bits d'information plus 24 bits de protection) et

elle comprend en outre les données relatives à 120 canaux satelli-

tes SC dans chacun desquels sont placés 48 bits relatifs à six échantillons de signal; chaque échantillon de signal est codifié

au moyen de huit bits.

La figure 1 montre en outre l'organisation des bits à l'intérieur des canaux satellites SC1, SC2 et SC7 tant en ce qui concerne les canaux normaux qu'en ce qui concerne les canaux de surcharge. En présence de surcharge dans le canal satellite SC1, en remplacement du huitième bit des six échantillons de signal c1,c2, c6, est transmis le premier bit de six échantillons relatifs

à autant de canaux de surcharge.

Dans le canal satellite SC2,.....0SC7 en présence de sur-

charge, en remplacement du huitième bit des six échantillons de -25 signal est transmis le deuxième........ le septième bit des

échantillons de signal relatifs à ce canal de surcharge.

La transmission des sept bits relatifs à six canaux de surcharge s'épuise donc une fois que sept canaux satellites

SC., SC7 ont été transmis.

Dans la figure 2 on a illustré le schéma par blocs d'un module d'interpolation numérique de la voix, lequel. comprend une section émettrice ST, une section réceptrice SR et une unité d'interface UI à laquelle aboutissent N systèmes MIC (modulation

par impulsions codées) (par exemple 2 M bit/s).

La section émettrice ST prévoit la présence de révéla-

teurs de voix SD qui se chargent de relever si dans les diffé-

rents canaux desdits systèmes MIC il y a une activité phonique.

L'unité SD est connectée à une unité d'attribution de canaux AC, laquelle se charge d'associer le canal terrestre, dans lequel l'unité SD dans une trame générique AMRT a relevé la

présence d'activité phonique, à un canal satellite associé pré-

cédemment à un autre canal terrestre dans lequel l'unité SD dans

la même trame AMRT n'a pas relevé la présence d'activité phonique.

L'unité d'attribution de canaux AC se charge en outre de communi-

quer, à une unité AM préposée à la formation du message d'attri-

bution, l'association canal satellite-canal terrestre effectuée

précédemment et elle se charge en outre d'écrire cette associa-

tion dans une mémoire connexions de transmission CT apte à mémo-

riser toutes les associations des canaux satellites aux canaux ter-

restres effectués par l'unité AC.

Puisque les révélateurs de voix SD introduisent un retard dans le relèvement d'activité phonique, on a prévu la présence d'une ligne de retard DL apte à retarder les codes qui doivent être transmis dans le but de compenser les retards introduits

par l'unité SD.

A la sortie de l'unité DL est prévue une mémoire de com-

pression MC comprenant une première mémoire A et une deuxième mémoire B. Après avoir écrit d'une manière continue six trames MIC dans la mémoire A, les six trames successives sont écrites dans

la mémoire B et en même temps est effectuée la lecture de la mé-

moire A. La lecture est effectuée à une vitesse élevée, émettant en sortie des paquets de données, respectant l'association canal

satellite - canal terrestre mémorisée dans l'unité CT.

La mémoire de compression MC prévoit en outre la présence de moyens aptes, dans des conditions de surcharge, à effectuer le remplacement du huitième bit par les bits relatifs aux canaux

de surcharge.

A la sortie de la mémoire de compression MC est prévu un circuit additionneur CS apte à associer le message d'attribu-' tion, codifié par l'unité AM suivant un code à correction d'erreur,

au paquet de données qui correspond à la sortie de l'unité MC.

Le paquet de données organisé comme cela est illustré dans la figure 1 est envoyé à ladite unité centrale laquelle se charge de le moduler et de l'envoyer au satellite auquel parviennent

en outre les paquets de données émis par les autres stations.

Le satellite retransmet à chaque unité centrale les paquets de données émis par toutes les stations et les unités centrales les transmettent à la section réceptrice des modules

d'interface terrestre.

Chaque section réceptrice SR prévoit la présence d'un décodeur du message d'attribution DM auquel est connectée une mémoire connexions de réception CR dans laquelle est déversé le

contenu du message d'attribution dans le but d'informer la sec-

tion réceptrice sur les associations canal satellite - canal

terrestre effectuées par la section émettrice du module d'in-

terface terrestre appartenant à la station qui a émis le paquet

de données reçu.

Les données associées au message d'attribution parvien-

viennent à une mémoire d'expansion qui prévoit elle aussi la présence d'un ensemble de mémoire A et d'un ensemble de mémoire B; dans un ensemble générique sont effectuées alternativement les opérations d'écriture à vitesse élevée et par paquets tandis

que dans l'autre ensemble sont effectuées les opérations de lec-

ture d'une façon continue à la vitesse des systèmes MIC sortant

du module d'interface terrestre.

L'invention prévoit une réalisation particulière de la mémoire d'expansion ME laquelle est illustrée dans le détail dans

la figure 3.

L'unité ME prévoit la présence d'un registre RS qui est alimenté en série par le paquet de données disponible à la sortie

de la section réceptrice de l'unité centrale.

Les données contenues dans le registre RS sont donc transférées en parallèle dans un registre RP, présentant une capacité de mémorisation de 48 bits égale au nombre de bits prévus dans chaque canal satellite. Les huit bits relatifs à chacun des six échantillons de signal parviennent au premier groupe d'entrées

1, 2, 8 d'un multiplexeur correspondant MvT1, MT2.

MT6 qui présentent un deuxième groupe d'entrées 20, 3., 90 relatives aux bits des canaux de surcharge. A la sortie de chaque

multiplexeur MT1....... MT6 est connectée une mémoire corres-

pondante à accès casuel RAM1... , RAM6 qui présentent 30 lignes et chaque ligne est apte à.mémoriser huit bits, La ligne dans laquelle doivent être écritsles bits qui correspondent à la sortie desdits multiplexeurs est repérée par le numéro du canal terrestre, fourni par la mémoire connexions de réception CR de la figure 2, à laquelle se rapportent les - codes. Le numéro du canal terrestre parvient aux mémoires au

moyen d'un multiplexeur MT7, à la première entrée duquel parvien-

nent les adresses d'écriture Aw et à la deuxième entrée duquel parviennent les adresses de lecture Ar de ces mémoires. Les adresses d'écriture Aw sont disponibles à la sortie d'un autre multiplexeur MT8 qui reçoit sur une de ses entrées l'adresse

d'écriture An des canaux normaux et sur une deuxième entrée l'a-

dresse d'écriture A des canaux de surcharge. A la sortie de chaque mémoire à accès casuel on a prévu un registre de sortie RU

comprenant six cellules de mémoire dont les sorties 2., 30,.

sont connectées aux entrées respectives 20, 30,..,70 des

multiplexeurs MT,,....,MT6.

On peut remarquer que dans lesdits multiplexeurs MT1,, MT6 l'entrée 1 des canaux normaux est associée à l'entrée 20 des canaux de surcharge, que l'entrée 2 est associée à l'entrée 30 et ainsi de suite jusqu'à ce que l'entrée 6 soit

associée à l'entrée 7o.

On peut en outre remarquer que l'entrée 80 est câblée à l'entrée 8 tandis que la dernière entrée des canaux de surcharge

est connectée à un niveau logique fixe.

On va maintenant illustrer le fonctionnement de la struc-

ture de circuit qui vient d'être décrite à l'aide des formes d'onde de la figure 4 o dans le diagramme a) on a indiqué par t

l'intervalle de temps qui définit la durée de chaque canal satel-

lite. Dans le diagramme b) on a par contre représenté le signal de contrôle des multiplexeurs MT1., MT6 et MT8 lesquels, pendant la première moitié de l'intervalle t, émettent en sortie les bits relatifs aux canaux normaux tandis que dans la deuxième moitié de cet intervalle de temps ils émettent en sortie les bits

relatifs aux canaux de surcharge.

Dans le diagramme c) on a en outre représenté les

intervalles de temps pendant lesquels à l'entrée du multiple-

xeur MT8 est présente l'adresse d'écriture An des canaux normaux, tandis que dans le diagramme d) on a représenté les intervalles de temps pendant lesquels est présente l'adresse d'écriture A

des canaux de surcharge.

Les impulsions représentées dans le diagramme e) cons-

tituent par contre des commandes d'écriture pour les mémoires à accès casuel RAM tandis que le front de montée de l'impulsion

représenté dans le diagramme f) constitue la commande de mémori-

sation, dans les registres RU, des codes qui correspondent à la

sortie des mémoires RAM.

Si l'on se rapporte à une condition o l'on enregistre

la présence de surcharge, un groupe générique de huit bits pré-

sent dans le registre RP est transféré, au moyen du multiplexeur MTi correspondant, dans la ligne de mémoire repérée par l'adresse

An pendant la première moitié de l'intervalle de temps t.

Au début de la deuxième moitié de l'intervalle de temps t, à l'entrée de la mémoire apparaît l'adresse A 0 et le content de la-ligne ainsi repérée se présente en sortie et est mémorisé

dans le registre RU lorsque le signal f) est actif.

Le contenu de RU se présente à l'entrée du multiplexeur et avec le huitième bit du groupe de huit bits indiqué ci-dessus <ce huitième bit constitue le premier bit d'un canal de surcharge) il est transféré dans la ligne de mémoire, repérée par l'adresse

A0, présente à l'entrée du multiplexeur MT8.

Lorsque dans le registre RP parviennent les bits relatifs

au canal satellite successif, le groupe de huit bits qui corres-

pond à l'entrée du multiplexeur MT1 est placé dans la ligne de

mémoire repérée par l'adresse An.

Au début de la deuxième moitié de l'intervalle de temps t la ligne de mémoire repérée par l'adresse A qui coincide avec

l'adresse A0 du cycle précédent est lue.

En coincidence avec l'excitation du signal f) on enregis-

tre la mémorisation du premier bit relatif au canal de surcharge dans la septième cellule du registre RU et on enregistre aussi la mémorisation des autres bits présentant une signification casuelle. Ce premier bit correspond à la sortie 7. de RU qui est associée à l'entrée 6 de MT1; à l'entrée 80 de MT1 est parvenu pendant ce temps le deuxième bit du canal de surcharge que l'on

vient de considérer, à la suite de quoi en coincidence avec l'im-

pulsion d'écriture située dans la deuxième moitié de l'intervalle de temps t on enregistre l'écriture du code présent aux entrées ,...., 8. de MT,'

On peut remarquer que le premier bit du canal de surchar-

ge a été déplacé à gauche d'une position et que dans la cellule de mémoire qu'il occupait précédemment le deuxième bit du canal

de surcharge est maintenant mémorisé.

Au moment de la réception d'autres canaux satellites,on enregistre d'autres décalages à gauche des bits relatifs à ce canal de surcharge jusqu'à ce que, à la hauteur du canal satellite SC7, tous les sept bits de ce canal de surcharge soient parvenus et que ledit premier bit occupe la position extrême vers la gauche

de la ligne de mémoire repérée par l'adresse A..

En supposant que l'émission du bloc de canaux relatifs à la station que l'on vient de considérer s'arrête à la hauteur du canal satellite SC4, on n'enregistre aucun inconvénient car les bits des canaux de surcharge sont directement placés dans la ligne de mémoire qui leur est destinée et pas dans un organe auquel peuvent accéder toutes les stations comme on l'a indiqué

précédemment en rapport avec la technique connue.

Lorsque la station que l'on vient de considérer émet le deuxième bloc de canaux on enregistre la réception du canal satellite SC5 auquel est associé le cinquième bit du canal de surcharge. Au moment de la mémorisation de ce bit on enregistre le décalage d'un pas à gauche des bits reçus précédemment et le

fonctionnement reprend comme cela a été spécifié ci-dessus.

Une fois que l'écriture de tous les bits relatifs à la

trame Ti qui parvient à la section réceptrice à l'instant consi-

déré est terminée, on effectue la lecture des mémoires RAM tandis que les bits relatifs à la trame Ti + 1 sont écrits dans un ensemble de mémoires analogue à celui qui a été illustré dans la figure 3. Une fois que les opérations d'écriture sont terminées on active en effet le signal de contrôle k du multiplexeur XT7 qui rend disponibles en sortie les adresses de lecture Ar qui provoquent l'émission des codes écrits dans les mémoires RAM

pendant la trame précédente. Les codes ainsi localisés sont trans-

mis, au moyen de l'unité d'interface IN, au système PCM auquel

ils sont destinés.

Claims (5)

REVENDICATIONS

1. Disposition de circuit, apte à reconstruire les canaux de surcharge, s'appliquant particulièrement à la section

réceptrice d'un module d'interface terrestre à interpolationnu-

mérique de la voix faisant partie d'un système de transmission par satellite AMRT comprenant une pluralité de stations, auxquel- les parviennent des données organisées en trames T et constituées par une unité centrale à laquelle aboutissent une pluralité de modules d'interface terrestre, caractérisée par le-fait qu'elle comprend: - un premier registre (RS) apte à recevoir en série les codes situés dans un canal de transmission du satellite (SC), - un deuxième registre (RP) apte à recevoir en parallèle les codes contenus dans le premier registre (RS); une première pluralité de multiplexeurs (MT1,...MT6), en nombre égal au nombre d'échantillons de signal placés dans un canal de transmission du satellite, présentant un premier groupe de huit entrées (1, 2,.... 8) auxquelles parviennent les codes relatifs aux canaux normaux qui correspondent à autant de sorties du deuxième registre (RP) et comprenant aussi un deuxième groupe de huit entrées (2 30,3o. 90) auxquelles parviennent les codes relatifs aux canaux de surcharge, la septième (8), et respectivement la huitième (9), entrée du deuxième groupe étant

connectée à la huitième entrée (8) du premier groupe, et respec-

tivement à un niveau logique fixe; - une pluralité de mémoires à accès casuel (RAM1,

RAM6) chacune desquelles est connectée à la sortie d'un multi-

plexeur correspondant (MT,,...... MT6) lesquelles sont adressées

par le numéro du canal terrestre auquel les codes reçus'se rap-

portent; - une pluralité de registres de sortie (RU,, RU6), chacun desquels reçoit en entrée les bits du deuxième au septième qui correspondent à la sortie du multiplexeur (MT1...... MT6) auquel ils sont associés, dont les sorties (20. . 70) sont connectées au deuxième groupe d'entrées (20. 70) du multi-

plexeur correspondant (MT1...., MT6).

2. Disposition de circuit suivant la revendication 1, caractérisée par le fait que les mémoires à accès casuel (RAM1, RAM6) reçoivent les bits d'adresse au moyen d'un premier multiplexeur (MT7) au premier groupe d'entrées duquel parviennent les adresses d'écriture (Aw), au deuxième groupe d'entrées duquel parviennent les adresses de lecture (Ar) et à l'entrée de contrôle duquel parvient un signal (k) apte à autoriser le transfert en sortie des adresses d'écriture, ou bien des adresses de lecture, pendant la réception de codes relatifs à une trame Ti, ou bien

relatifs à une trame Ti + 1.

3. Disposition de circuit suivant la revendication 2, caractérisée par le fait que lesdites adresses d'écriture (AW) correspondent à la sortie d'un deuxième multiplexeur (MT8) au premier groupe d'entrées duquel elle reçoit les adresses (A n) relatives au canaux normaux et au deuxième groupe d'entrées duquel elle reçoit les adresses (A.) relatives aux canaux de surcharge,

caractérisée ultérieurement par le fait que dans la première moi-

tié de l'intervalle de temps t, qui définit la durée de chacun desdits canaux de transmission du satellite, ladite pluralité de

multiplexeurs (MT1,., MT6) ainsi que ledit deuxième multiple-

xeur (MT8), émettent en sortie les codes présents au premier

groupe d'entrées tandis que dans la deuxième moitié de cet inter-

valle de temps t ils émettent en sortie les codes présents au

deuxième groupe d'entrées.

4. Disposition de circuit suivant la revendication 1, caractérisée par le fait que lesdites mémoires à accès casuel (RAM1,., RAM6) reçoivent une commande (e) d'écritures à la fin de la première et de la deuxième moitié de chaque intervalle de

temps t.

5. Disposition de circuit suivant la revendication 1

caractérisée par le fait que chaque registre de sortie (RU1,.....

RU6) reçoit une commande (f) de mémorisation, des codes qui cor-

respondent à la sortie de la mémoire à. accès casuel correspondan-

te, au début de la deuxième moitié de chaque intervalle de temps t.