FI96647B

FI96647B - Analog video connection for a digital video display device

Info

Publication number: FI96647B
Application number: FI920416A
Authority: FI
Inventors: Jarmo Kurikko
Original assignee: Icl Personal Systems Oy
Priority date: 1992-01-30
Filing date: 1992-01-30
Publication date: 1996-04-15
Also published as: DE4390256T1; GB9414763D0; FI96647C; GB2278525A; FI920416A; GB2278525B; FI920416A0; WO1993015497A1; JPH07503327A

Description

9664796647

Digitaalisen videonäyttölaitteen analoginen videoliityntäAnalog video connection for a digital video display device

Keksinnön kohteena on digitaalisen videonäyttölaitteen analoginen videoliityntä, joka käsittää analogi-5 sen videosisääntulon ainakin yhden analogisen videosignaalin vastaanottamiseksi, jolloin vaaka- ja pystypoikkeutus-signaalit on joko yhdistetty videosignaaliin tai vastaanotetaan erillisinä signaaleina; digitointivälineet mainitun ainakin yhden analogisen videosignaalin digitoimisek-10 si; välineet sellaisen peruskellosignaalin generoimiseksi, jonka taajuus on vähintään n kertaa haluttu videotaajuus, missä n>l; välineet digitaalisen näyttölaitteen ohjaussignaalien ja digitointivälineiden näytteenottokellosignaalin generoimiseksi synkronissa peruskellosignaalin kanssa.The invention relates to an analog video interface of a digital video display device comprising an analog video input for receiving at least one analog video signal, wherein the horizontal and vertical deflection signals are either combined with the video signal or are received as separate signals; digitizing means for digitizing said at least one analog video signal; means for generating a basic clock signal having a frequency at least n times the desired video frequency, where n> 1; means for generating digital control device control signals and digitizing means sampling clock signal in synchronism with the base clock signal.

15 Tietokoneiden grafiikkanäyttöjärjestelmien yhtey dessä käytetään esimerkiksi VGA-tyyppisen näytönohjaimen yhteydessä yleisimmin analogisilla videosignaaleilla ohjattavaa mustavalkoista tai värillistä kuvaputkinäyttöä (analoginen jännite kuvaa suoraan kunkin värisen kuvapis-20 teen kirkkautta). Ns. sylimikroissa (notebook) käytetään lähes poikkeuksetta nykyisin digitaalisia nestekide (LCD)-tyyppisiä näyttöpaneeleja. Joissakin erikoisratkaisuissa on pyritty myös ns. pöytämallisissa mikrotietokoneissa (PC) korvaamaan kuvaputkinäyttö digitaalisella LCD-, plas-25 ma- tai elektroluminenssi (EL)-paneelilla.15 In the case of computer graphics display systems, for example, a black-and-white or color CRT monitor controlled by analog video signals is most commonly used in connection with a VGA-type video card (analog voltage directly describes the brightness of each color pixel). Almost without exception, digital liquid crystal display (LCD) type display panels are used in so-called laptops. Some special solutions have also sought to on desktop microcomputers (PCs) to replace the CRT display with a digital LCD, plas-25 ma or electroluminescence (EL) panel.

Digitaaliset näyttöpaneelit vaativat digitaalisen ohjauksen, mikä merkitsee käytännössä sitä suurempaa tarvittavien signaalijohtimien lukumäärää mitä enemmän väri-informaatiota siirretään kuvaruudulle. FRC-tekniikalla 30 (Frame rate control) sekä dithering-tekniikalla (raste-: rointi) pyritään kuvainformaatiota käsittelemällä ja pulssittamalla saamaan aikaan pienemmällä signaalimäärällä vastaava efekti (ts. lisäämättä signaalijohtimien määrää). Tekniikat yleensä aiheuttavat värinää ja vilkkumista ku-35 vaan. Suuri johdinmäärä on helposti sijoitettavissa ns.Digital display panels require digital control, which in practice means the greater the number of signal wires required, the more color information is transferred to the screen. The FRC (Frame rate control) technique 30 and the dithering technique (rasterization) aim at processing and pulse the image information to produce a corresponding effect with a smaller number of signals (i.e. without increasing the number of signal conductors). Techniques usually cause vibration and flicker while. A large number of conductors can be easily placed in the so-called

2 96647 lattakaapelilla laitteen sisälle sylimikrossa, mutta pöytämallisissa suurempikokoisissa laitteistoissa näyttö-paneeli sijoitetaan erilliseen koteloon, johon kuvainfor-maatio siirretään erillistä ulkoista kaapelia pitkin.2 96647 with a flat cable inside the device in a laptop, but in desktop-sized larger installations, the display panel is placed in a separate housing into which the image information is transferred via a separate external cable.

5 Signaalijohtimien lukumäärän kasvaessa yhdyskaapeli tulee kuitenkin nopeasti jäykemmäksi ja kömpelömmäksi sijoittaa, mikä haittaa suuresti laitteiston käyttöä. Edelleen eri näyttöpaneelit vaativat erilaisen signaalijohtimien kytkennän tai jopa erilaiset ohjaus- ja ajoitussignaalit toi-10 miakseen. Tämä vaatisi erilaisten kaapeleiden käyttämisen eri näyttöpaneeleilla. Lisäksi kuvan asemointi eri paneeleilla toimii eri tavalla ja saattaa vaatia jopa eri ajoitukset toimiakseen. Eri paneelit tukevat eri värimääriä poiketen myös siten toisistaan (vrt. digitaalisten signaa-15 lijohtimien lukumäärä). Edelleen liitäntäkaapeleiden digi taaliset signaalit aiheuttavat helposti häiriöitä ympäristöön (RFI, EMI, EMC).5 However, as the number of signal wires increases, the connecting cable must quickly be placed stiffer and more clumsy, which greatly impairs the use of the equipment. Furthermore, different display panels require different signal wire connections or even different control and timing signals to operate. This would require the use of different cables on different display panels. In addition, positioning an image on different panels works differently and may even require different timings to work. Different panels support different amounts of color, thus also differing from each other (cf. the number of digital signal-15 conductors). Furthermore, the digital signals of the connection cables easily cause interference to the environment (RFI, EMI, EMC).

Edelleen digitaalisten näyttöpaneelien vaatimien digitaalisten signaalien käyttö merkitsee epästandardin 20 näytönohjaimen kehittämistä, jonka liitynnät poikkeavat yleisesti tietokonelaitteistoissa käytetystä analogisesta videoliitännästä. Lisäksi toistaiseksi pienemmistä tuotantomääristä johtuen digitaalista näyttöpaneelia tukevat näytönohjainpiirit ovat kalliimpia kuin massatuotannossa 25 olevat vain analogista kuvaputkea ohjaavat piirit.Furthermore, the use of digital signals required by digital display panels implies the development of a non-standard video card 20, the interfaces of which differ from the analog video interface commonly used in computer hardware. In addition, due to the lower production volumes so far, the video card circuits supporting the digital display panel are more expensive than the circuits controlling only the analog picture tube in mass production.

Kuten edellä esitetystä ilmenee, digitaalisten LCD-, plasma- tai EL-käytön laajenemista rajoittaa huomattavasti niiden vaatimien ohjaussignaalien, liitäntöjen ja näytönohjaimien poikkeaminen sekä toisistaan että varsin-30 kin useimmissa tietokonelaitteissa käytössä olevista, "de : facto"-standardeiksi muodostuneista näytönohjaimista (ku ten VGA) ja niiden liitynnöistä. Täten olisi olemassa ilmeinen tarve kyetä ohjaamaan digitaalista näyttöpaneelia suoraan esimerkiksi VGA-näytönohjaimella analogisen stan-35 dardin mukaisen videoliitynnän kautta. Tämä puolestaan Λ · t#‘f 14 U mil 3 96647 merkitsee, että digitaalisen näyttöpaneelin yhteydessä täytyy olla liitäntälaitteisto, joka digitoi analogisen videosignaalin ja generoi kunkin näyttöpaneelin tarvitsemat ohjaussignaalit. Tähänkin liittyy kuitenkin huomatta-5 via ongelmia.As can be seen from the above, the expansion of digital LCD, plasma or EL use is severely limited by the differences in the control signals, interfaces and video cards they require, both from each other and from the "de: facto" video cards used in most computer devices (such as VGA) and their interfaces. Thus, there would be an obvious need to be able to control a digital display panel directly with, for example, a VGA video card via an analog standard 35 video interface. This in turn Λ · t # ‘f 14 U mil 3 96647 means that the digital display panel must have an interface hardware that digitizes the analog video signal and generates the control signals required by each display panel. However, there are also considerable problems with this.

Digitaalinen näyttöpaneeli vaatii toimiakseen tarkasti analogisen videosignaalin kanssa sopivassa vaiheessa olevan kellosignaalin, sillä muussa tapauksessa kuvaruudulla näytetyssä kuvassa saattaa helposti esiintyä väri-10 nää. Samoin digitointitaajuuden on oltava aina mahdollisimman lähellä käytetyn näytönohjaimen videotaajuutta. Vaikka esimerkiksi VGA-näytönohjainten videotaajuuksille on olemassa ns. "de facto"-standardin mukaiset arvot, näitä ei ohjaimissa aina täsmälleen noudateta, jolloin tar-15 vittavan synkronoinnin säilyttäminen digitaalisen näyttö- paneelin koko kuva-alueella on erittäin vaikea. Lisäksi näytönohjaimen videotaajuus ei pysy vakiona vaan saattaa vaeltaa, joskin suhteellisen pienissä rajoissa (taajuus-synteesillä generoitu videotaajuus). Helposti mieleen tu-20 leva ratkaisu on tuoda tarvittava kellosignaali kaapelissa suoraan näytönohjaimelta. Tämä kuitenkin aiheuttaa ei-yh-teensopivuuden "de facto"-standardin mukaisen näytönohjaimen kanssa, koska tällainen yhteensopiva näytönohjain ei sisällä kaapeliliitännässään videokellosignaalia. Lisäksi 25 radiotaajuisen 25-30 MHz kellosignaalin sijoittaminen yh- dyskaapeliin aiheuttaa helposti häiriöongelmia.The digital display panel requires a clock signal at the appropriate stage to work accurately with the analog video signal, otherwise color-10 may easily appear in the image displayed on the screen. Likewise, the digitizing frequency must always be as close as possible to the video frequency of the video card used. Although, for example, for video frequencies of VGA video cards, there are so-called values according to the "de facto" standard, these are not always followed exactly in the controllers, which makes it very difficult to maintain the necessary synchronization over the entire image area of the digital display panel. In addition, the video frequency of the video card does not remain constant but may migrate, albeit within relatively small limits (video frequency generated by frequency synthesis). An easy-to-remember solution is to bring the necessary clock signal on the cable directly from the video card. However, this causes incompatibility with a "de facto" standard video card, because such a compatible video card does not include a video clock signal in its cable connection. In addition, placing a 25 radio frequency 25-30 MHz clock signal on the connection cable easily causes interference problems.

Keksinnön päämääränä on aikaansaada digitaaliselle näyttölaitteelle analoginen videoliityntä, joka on yhteensopiva halutun yleisesti käytettävän analogisen näytönoh-30 jaimen ja sen kaapeliliitännän kanssa kuitenkin samalla : mahdollistaen värinättömän ja korkean kuvan laadun digi taalisella näyttöpaneeli11a.It is an object of the invention to provide an analog video interface for a digital display device that is compatible with the desired commonly used analog display controller and its cable connection, while at the same time: enabling vibration-free and high image quality with a digital display panel.

Tämä saavutetaan johdannossa esitetyn tyyppisellä digitaalisen videonäytön analogisella videoliitynnällä, 35 jolle on keksinnön mukaisesti tunnusomaista, että video- 4 96647 liitäntä edelleen käsittää välineet analogisen videosignaalin todellisen videotaajuuden määrittämiseksi mainittujen vastaanotettujen signaalien perusteella, ja että mainitut välineet peruskellosignaalin generoimiseksi ovat oh-5 jelmoitavat siten, että niiden generoima ohjelmallisesti muutettava taajuus on vähintään n kertaa mainittu määritetty todellinen videotaajuus, missä n>l.This is achieved by an analog video interface of a digital video display of the type described in the introduction, characterized according to the invention that the video interface further comprises means for determining the actual video frequency of the analog video signal based on said received signals, and that said means for generating a basic clock signal are programmable. the programmable frequency they generate is at least n times said specified actual video frequency, where n> l.

Keksinnön perusjatuksena on kiinteän digitaalisen näyttöpaneelin kellosignaalin ja näytteenottokellon sijas-10 ta käyttää syntesoitua kellosignaalia, jonka taajuus asetetaan kulloinkin vastaanotetun videosignaalin todellisen videotaajuuden mukaan. Vastaanotetun videosignaalin todellisen videotaajuuden selvittämiseksi riittävän tarkasti keksinnön mukainen videoliityntä laskee videotaajuuden 15 vastaanotetun vaaka- tai pystypoikkeutusjakson pituuden ja siihen kussakin näyttöresoluutiossa sisältyvien videokel-lojaksojen (kuvapisteiden) perusteella. Lasketun todellisen videotaajuuden perusteella syntesoidaan useimmiten nelinkertainen peruskellotaajuus, josta generoidaan mainittu 20 näytteenottokello sekä kaikki digitaalisen näytön ohjaussignaalit. Nelinkertainen peruskellotaajuus (n=4) on erityisen edullinen, koska keksijän havainnon mukaan stabiilin ja häiriöttömän kuvan (ei kuvapisteiden vilkkumista) saamiseksi kuvaruudulle, näytteenottokellojakso ei saa 25 poiketa vastaanotetun analogisen videosignaalin videokel-lojaksosta enempää kun 1/4 videokellojaksoa. Lisäksi näyt-teenottohetken on oltava aina ajoitettu videosignaalin stabiiliin muuttumattomaan hetkeen, mikä ehkäisee kvan-tisointivirheen sekä aikaansaa stabiilin vilkkumattoman 30 kuvan ruudulla. Jos näytteenottohetki ajoittuu videosig-: naalinmuutoshetkeen, se näkyy kuvaruudulla vilkkumisena tai virheellisenä kuvainformaationa. Tällä menetelmällä saadaan näytteenottokello ja kaikki näytönohjaussignaalit tahdistettua vastaanotettuun videosignaaliin riittävällä 35 tarkkuudella. Näytteenottokello ja digitaalisen näytön • 5 96647 videokello saadaan helposti jakamalla peruskellotaajuus n:llä, esim. neljällä. Vastaavasti näytön tarvitsemat vaaka- ja pystypoikkeutussignaalit sekä mahdolliset muut ohjaussignaalit ja -pulssit voidaan synnyttää ohjelmal-5 lisesti rekisteriparametreilla määrätyistä määristä pe-ruskellojaksoja. Näin keksinnön mukaisessa videoliityn-nässä on mahdollista ohjelmallisesti muuttaa kaikkien signaalien ajoitusta kulloisenkin näytönohjaimen (videosignaalin) ja digitaalisen näytön vaatimusten mukaiseksi.The basic idea of the invention is to use a synthesized clock signal instead of the clock signal and the sampling clock of the fixed digital display panel, the frequency of which is set according to the actual video frequency of the received video signal. In order to determine the actual video frequency of the received video signal with sufficient accuracy, the video interface according to the invention calculates the video frequency 15 on the basis of the length of the received horizontal or vertical deflection period and the video clock periods (pixels) included in each display resolution. On the basis of the calculated actual video frequency, a fourfold basic clock frequency is most often synthesized, from which said 20 Sampling Clocks and all control signals of the digital display are generated. Four times the basic clock frequency (n = 4) is particularly advantageous because, according to the inventor's observation, in order to obtain a stable and interference-free image (no pixel flicker) on the screen, the sampling clock period must not differ from the video clock period of the received analog video signal by more than 1/4 video clock. In addition, the sampling moment must always be timed to a stable constant moment of the video signal, which prevents quantization error and provides a stable non-flashing image on the screen. If the sampling time coincides with the time of the video signal change, it will appear on the screen as flickering or incorrect image information. With this method, the Sampling Clock and all display control signals can be synchronized with the received video signal with sufficient accuracy. The sampling clock and the digital display • 5 96647 video clock are easily obtained by dividing the basic clock frequency by n, e.g., four. Correspondingly, the horizontal and vertical deflection signals required by the display as well as any other control signals and pulses can be generated programmatically from a number of basic clock cycles determined by the register parameters. Thus, in the video interface according to the invention, it is possible to programmatically change the timing of all signals to suit the requirements of the respective video card (video signal) and digital display.

10 Generoitu vaakapoikkeutussignaali saadaan helposti tahdistettua vastaanotettuun vaakapoikkeutussignaaliin hetkellisesti lisäämällä tai vähentämällä vaakapoikkeutus-jakson (synkronointipulssin) sisältämien peruskellojaksojen määrää. Generoimalla kaksi lyhyttä vaakasynkronointi-15 pulssia jokaisessa vaakapoikkeutusjaksossa voidaan yksinkertaisella tavalla toteuttaa lomitettu pyyhkäisy digitaalisella näytöllä. Vastaavasti voidaan näytönohjaimen ollessa tekstimoodissa venyttää kuvaa pystysuunnassa generoimalla osassa vaakapoikkeutusjaksoja useampia kuin 20 yksi vaakasynkronointipulssi ja synnyttämällä tätä kautta ylimääräisiä tyhjiä juovia tekstirivien väliin. Edelleen näytönohjaimen tekstimoodissa, jossa on yleensä 720 pistettä vaakajuovalla, voidaan videosignaali tulostaa hyväksyttävän laatuisena digitaalisella näyttöpaneelilla, 25 jossa on 640 pistettä vaakajuovalla, jättämällä pois joka yhdeksäs näytteenottokellopulssi ja digitaalisen näytön vastaava videokellopulssi, minkä seurauksena näytöllä jätetään esittämättä joka yhdeksäs videosignaalin kuvapiste.10 The generated horizontal deflection signal can be easily synchronized with the received horizontal deflection signal by momentarily increasing or decreasing the number of basic clock periods contained in the horizontal deflection period (synchronization pulse). By generating two short horizontal synchronization-15 pulses in each horizontal deflection period, an interlaced sweep on a digital display can be implemented in a simple manner. Similarly, when the video card is in text mode, the image can be stretched vertically by generating more than 20 horizontal synchronization pulses in a portion of the horizontal deflection periods and thereby generating additional blank lines between lines of text. Furthermore, in the video mode of the video card, which generally has 720 dots on the horizontal line, the video signal can be output of acceptable quality on a digital display panel with 640 dots on the horizontal line, omitting every ninth sampling clock pulse and the corresponding video clock pulse on the digital display.

Keksinnön mukaisessa videoliitynnässä voidaan va-30 loisuutta kuvaruudulla säätää muuttamalla videosignaalin digitoinnin alarajan jännitetasoa pitäen samalla digitoitavan jännitealueen kokoa muuttumattomana tai ohjaamalla taustavalon invertterin toimintaa. Kontrastin säätö saadaan vastaavasti muuttamalla digitoinnin ylärajaa ja pi-35 tämällä alaraja vakiona. Lisäksi digitointivälineen jäi- 6 96647 keen sijoitetulla "look up"-tyyppisellä konversiomuistilla voidaan digitoidulle videodatalle lähes mielivaltaisesti suorittaa kulloinkin ohjattavan digitaalisen videonäytön ominaisuuksien vaatimat valoisuus-, kontrasti-, väri-5 ja/tai sananpituuskorjaukset.In the video interface according to the invention, the brightness on the screen can be adjusted by changing the voltage level of the lower limit of the digitization of the video signal while keeping the size of the voltage range to be digitized unchanged or by controlling the operation of the backlight inverter. Contrast adjustment is obtained by changing the upper limit of digitization and pi-35 by setting the lower limit constant, respectively. In addition, the "look up" type conversion memory placed in the freezer of the digitizing means allows the brightness, contrast, color and / or word length corrections required by the characteristics of the digital video display to be controlled to be performed almost arbitrarily on the digitized video data.

Keksinnön mukaisen videoliitynnän avulla saadaan erilaiset digitaaliset mustavalko- ja värinäyttöpaneeli-tyypit (LCD, TFT LCD, EL) liitetyksi "de facto"-standardin analogisen kytkennän ja standardin taipuisan videokaapelin 10 avulla standardin mukaisiin VGA-ohjaimiin sekä muihin analogisiin näytönohjaimiin (esim. 8514/A, XGA, multimediaoh-jaimet). Keksinnön mukainen videoliityntä on siten näytön-ohjainriippumaton (ja lähes resoluutioriippumaton) ratkaisu, joka tarjoaa yhteensopivuuden paitsi 640-pisteisissä 15 näyttömoodeissa myös esimerkiksi 720-pisteisissä teksti moodeissa. Liityntä on sisäisen digitaalisen kytkentänsä vuoksi räätälöitävissä kunkin valmistajan näyttöpaneelille sopivaksi. Lisäksi konversiomuisti mahdollistaa kontrastin ja valoisuuden säädön ohjelmallisesti jopa käyttäjä- tai 20 sovellutuskohtaisesti sekä näyttöpaneelin värisävyjen kor jaamisen (gamma-korjaus) eri paneeleilla tai käyttäjän määriteltävissä olevat värisävyt.The video interface according to the invention allows various types of digital black and white and color display panels (LCD, TFT LCD, EL) to be connected to standard VGA controllers as well as other analog video cards via a "de facto" standard analog connection and a standard flexible video cable 10 (e.g. 8514 / A, XGA, multimedia drivers). The video interface according to the invention is thus a display controller-independent (and almost resolution-independent) solution which offers compatibility not only in 640-point display modes but also, for example, in 720-point text modes. Due to its internal digital connection, the interface can be customized to suit each manufacturer's display panel. In addition, the conversion memory allows you to adjust the contrast and brightness programmatically on a per-user or per-application basis, as well as to correct the color tones of the display panel (gamma correction) on different panels or user-definable color tones.

Seuraavassa keksintöä selitetään yksityiskohtaisemmin suoritusesimerkkien avulla viitaten oheisiin piirrok-25 siin, joissa kuvio 1 on lohkokaavio eräästä tietokoneen näyttö-järjestelmästä, jossa keksinnön mukaista videoliityntää voidaan soveltaa, kuvio 2 esittää videonäyttölaitteen kuvaruutua ja 30 havainnollistaa kuinka videosignaalin vaaka- ja pystysuun- täiset synkronointisignaalit sijoittavat kuvan kuvaruudulle, kuvio 3 on erään keksinnön mukaisen analogisen videoliitynnän lohkokaavio, 35 kuvio 4 on kuvion 3 ohjausyksikön lohkokaavio, il ' Itf’? IMI I I » tl : : 7 96647 kuvio 5 on ajoituskaavio, joka havainnollistaa analogisen videosignaalin näytteenottoa, kuviot 6, 7 ja 8 ovat ajoituskaavioita, jotka havainnollistavat vaakapoikkeutussignaalin synkronointia, 5 kuvio 9 on ajoituskaavio, joka havainnollistaa pisteen poistoa tekstimoodissa, kuviot 10 ja 11 ovat ajoituskaavioita, jotka havainnollistavat vaakasynkronointipulssien generointia lomittamat tomas s a ja vastaavasti lomitetussa näyttömoodissa, 10 kuvio 12 on ajoituskaavio, joka havainnollistaa kuvan venytystä, kuvio 13 on lohkokaavio, joka havainnollistaa FRC-piirin käyttöä väripaneelin ohjaukseen, ja kuvio 14 on lohkokaavio, jossa käytetään välimuis-15 tia kahteen lohkoon jaetun mustavalkonäytön ohjaukseen.In the following, the invention will be explained in more detail by means of exemplary embodiments with reference to the accompanying drawings, in which Fig. 1 is a block diagram of a computer display system in which a video interface according to the invention can be applied; Fig. 2 shows a screen of a video display device and illustrates horizontal and vertical video sync. on the screen, Fig. 3 is a block diagram of an analog video interface according to the invention; Fig. 4 is a block diagram of the control unit of Fig. 3, il 'Itf'? IMI II »tl:: 7 96647 Fig. 5 is a timing diagram illustrating the sampling of an analog video signal, Figs. 6, 7 and 8 are timing diagrams illustrating the synchronization of the horizontal deflection signal, Fig. 9 is a timing diagram illustrating dot removal in text mode, and Figs. timing diagrams illustrating the generation of horizontal synchronization pulses interleaved in Thomas and interlaced display modes, respectively, Fig. 12 is a timing diagram illustrating image stretching, Fig. 13 is a block diagram illustrating the use of an FRC circuit for color panel control, and Fig. 14 is a block diagram; to control a black and white screen divided into two blocks.

Keksintö soveltuu käytettäväksi minkä tahansa digitaalisella videosignaalilla ohjattavan näyttölaitteen ohjauksessa. Tällainen näyttölaite voi olla esimerkiksi nestekidenäyttö, plaemanäyttö, elektroluminenssinäyttö, jne.The invention is suitable for use in controlling any display device controlled by a digital video signal. Such a display device may be, for example, a liquid crystal display, a plasma display, an electroluminescent display, etc.

20 Kuviossa 1 on esitetty eräs tietokonejärjestelmä, jossa keksintöä voidaan soveltaa. Tietokonejärjestelmä käsittää henkilökohtaisen tietokoneen 1 (PC), johon voi olla kytkettynä näppäimistö 3, hiiriohjain 4 sekä näyttölaite 2. PC 1 sisältää näytönohjaimen, joka synnyttää vi-25 deosignaalin, joka voi muodostua useista eri fyysisistä signaaleista ja joka syötetään videokaapelin 5 kautta näyttölaitteelle 2.Figure 1 shows a computer system in which the invention can be applied. The computer system comprises a personal computer 1 (PC), to which a keyboard 3, a mouse controller 4 and a display device 2 may be connected. The PC 1 includes a video card which generates a video signal, which may consist of several physical signals, and which is fed to the display device 2 via a video cable 5.

Kuvio 2 havainnollistaa videosignaalin poikkeutus-tai ohjaussignaaleja sekä niiden vaikutusta kuvan sijoit-30 tumiseen kuvaputken kuvaruudulle. Vaakajuova- tai poik-keutusjakso HPER tarkoittaa jaksoa, jonka aikana pyyhkäistään yksi vaakajuova vasemmalta oikealle kuvaruudun poikki ja palataan takaisin seuraavan vaakajuovan alkuun. HPER muodostuu aktiivisesta näyttöjaksosta HACTIVB/ joka määrää 35 aktiivisen kuva-alueen 21 näyttöruudulla, sekä sammutus- 8 96647 jaksosta HBLANK, joka käsittää ainakin etuportaan HFP, vaakasynkronointipulssin HSYNC ja takaportaan HBP. Sammutus jakson HBLANK aikana tapahtuu mm. palautus seuraavan juovan alkuun. Vastaavasti kuva- tai pystypoikkeutusjakso 5 VPER muodostuu näyttö jaksosta sekä sammutus jaksosta VBLANK, joka sisältää ainakin etuportaan VFP, pystysyn-kronointipulssin VSYNC ja takaportaan VBP. Kaikki edellä mainitut pystypoikkeutuksen ohjausjaksot muodostuvat vaa-kapoikkeutusjakson HPER monikerroista, joiden lukumäärä 10 kussakin tapauksessa määrätään ohjelmoitavilla ohjauspara-metreilla, kuten myöhemmin tullaan selostamaan.Figure 2 illustrates video signal deflection or control signals and their effect on image placement on the CRT screen. Horizontal line or offset period HPER means the period during which one horizontal line is swiped from left to right across the screen and returns to the beginning of the next horizontal line. The HPER consists of an active display period HACTIVB / which determines 35 active image areas on the 21 display screens, and a shutdown period HBLANK comprising at least a front stage HFP, a horizontal synchronization pulse HSYNC and a rear stage HBP. Shutdown during the HBLANK period takes place e.g. return to the beginning of the next line. Correspondingly, the image or vertical deflection period 5 VPER consists of a display period and a shutdown period VBLANK, which includes at least a front stage VFP, a vertical sync pulse VSYNC and a rear stage VBP. All of the above-mentioned vertical deflection control periods consist of multiples of the horizontal deflection period HPER, the number of which in each case is determined by programmable control parameters, as will be described later.

Näyttöjaksojen ja vactivb kestoajat suhteessa HPER ja VPER aikoihin yleensä määräävät näytettävän kuvan leveyden ja korkeuden kuvaruudulla, ts. kuvan koon. Synk-15 ronointipulssien HSYNC ja VSYNC paikat suhteessa vastaaviin näyttö jaksoihin H^^ ja V^^ määräävät vastaavasti kuvan paikan vaaka- ja pystysuunnassa.The durations of the display periods and vactivb relative to the HPER and VPER times usually determine the width and height of the displayed image on the screen, i.e., the size of the image. The positions of the sync-15 resonant pulses HSYNC and VSYNC relative to the respective display periods H ^ ^ and V ^^ determine the position of the image in the horizontal and vertical directions, respectively.

Videotaajuudella tarkoitetaan videopistekellon (Video dot clock) eli videokellon taajuutta, jolloin yksi 20 videokellojakso on yhden näytöllä esitetyn pisteen piirtämiseen käytetty aika. Resoluutio on vaakasuunnassa H,^^-jakson videojaksojen lukumäärä, pystysuunnassa V^^-jakson HPER-jaksojen lukumäärä.Video frequency refers to the frequency of a video dot clock, i.e. one video clock cycle, which is the time used to draw one dot on the screen. The resolution is the number of video periods of the horizontal H, ^^ period, and the number of HPER periods of the V ^^ period in the vertical direction.

Nykyisissä mikrotietokoneissa (esim. IBM PC-yhteen-25 sopivissa) käytetään suurimmaksi osaksi VGA (Video Graphics Array) -tyyppistä näytönohjainta, joka on korvannut vanhemmat EGA-, CGA-, MDA- ja HGC-tyyppiset näytönohjaimet. Vaikka esillä olevan keksinnön mukaista videoliityn-tää voidaan soveltaa periaatteessa mille tahansa näytönoh-30 jaimelle, keksinnöllä halutun yhteensopivuuden kannalta v ovat kiinnostavimpia juuri VGA-ohjaimet ja uudemmat oh jaimet (kuten XGA, 8514/A), ja keksintöä tullaankin selostamaan käyttäen niitä esimerkkeinä.Current microcomputers (e.g., IBM PC-25-compliant) mostly use a VGA (Video Graphics Array) type graphics card that has replaced older EGA, CGA, MDA, and HGC type video cards. Although the video interface according to the present invention can be applied in principle to any video card, VGA controllers and newer controllers (such as XGA, 8514 / A) are of most interest for the desired compatibility of the invention, and the invention will be described using them as examples.

Kuviossa 3 on esitetty eräs keksinnön mukainen lii-35 tyntälaitteisto digitaalisen LCD-näyttöpaneelin kytkemi-Figure 3 shows an interface device according to the invention for connecting a digital LCD display panel.

m m i < |«i I . 4 m Sm m i <| «i I. 4 m S

9 96647 seksi analogiseen videosignaaliin. Laitteiston periaatteena on reaaliajassa digitoida vastaanotetut analogiset videosignaalit ja generoida näyttöpaneelille sopivat ajoi-tussignaalit, joiden avulla digitoidut videosignaalit voi-5 daan siirtää sarjamuotoisena paneelin elektroniikalle. Keksinnön mukaisen videoliitännän avulla voidaan kaikki "de facto" -standardin mukaisen VGA-tyyppisen näytönohjaimen näyttömoodit esittää digitaalisella LCD-paneelilla samanlaisena kuin ne esiintyisivät analogiatyyppisen kuva-10 putkinäytön kuvaruudulla, jota havainnollistettiin kuviossa 2. Yhteensopiva VGA-näytönohjäin kykenee tyypillisesti tuottamaan 720 x 400 -resoluutioisen tekstimoodin sekä 640 x 480 -resoluutioisen grafiikkamoodin (eniten käytetyt VGA-näyttömoodit).9 96647 sex to analog video signal. The principle of the equipment is to digitize the received analog video signals in real time and to generate suitable timing signals for the display panel, by means of which the digitized video signals can be transmitted in series to the electronics of the panel. With the video connection according to the invention, all display modes of a "de facto" standard VGA type video card can be displayed on a digital LCD panel similar to those which would appear on the screen of an analog type picture-10 tube display illustrated in Fig. 2. A compatible VGA graphics card is capable of resolution text mode and 640 x 480 resolution graphics mode (the most commonly used VGA display modes).

15 Kuvion 3 laitteisto on jaettu useaan lohkoon toi minnallisin perustein. Nämä lohkot ovat analoginen vi-deosisääntulo 31, CPU-mikrokontrolleri 32, kommunikaa-tiokanavaliitäntäpiiri 33, EEPROM-muisti 34, ohjauspiiri 35, A/D-muunnospiirit 36, konversiomuisti 37, ulostulo-20 puskuri 38 sekä LCD-näyttöpaneeli 39.15 The apparatus of Figure 3 is divided into several blocks on an operational basis. These blocks are analog video input 31, CPU microcontroller 32, communication channel interface circuit 33, EEPROM memory 34, control circuit 35, A / D conversion circuits 36, conversion memory 37, output 20 buffer 38, and LCD display panel 39.

Videosisääntulo 31 on tarkoitettu kytkettäväksi pääasiassa "de facto" -standardin mukaiseen VGA-näytönoh-jaimeen, jonka videoliitännässä käytetään videon siirtämiseen taulukon 1 mukaisia signaaleja.The video input 31 is intended to be connected mainly to a "de facto" standard VGA video card, the video interface of which uses the signals of Table 1 to transmit video.

• · 10 96647 TAULUKKO 1 VGA-tyyppisen näytönohjaimen näyttölaitteen signaalilii-täntä 5 Signaali Nimi Kuvaus 1 R Punaisen värin analoginen ohjaussig naali. Signaalia käytetään vain vä-rinäyttölaitteen kanssa.• · 10 96647 TABLE 1 Signal connector for VGA graphics card 5 Signal Name Description 1 R Red analog control signal. The signal is only used with the color display device.

2 G Vihreän värin tai mustavalkoisen ana- 10 loginen ohjaussignaali. Mustavalkota- so-oh jausta käytetään mustavalkonäyt-tölaitteen kanssa.2 G Green or black and white analog 10 control signal. Black and white level control is used with the black and white display device.

3 B Sinisen värin analoginen ohjaussig naali. Signaalia käytetään vain vä-15 rinäyttölaitteen kanssa.3 B Blue analog control signal. The signal is only used with the color display device.

4 1D2 Näyttölaitteen tunnistussignaali 2 5 Reserved Varattu (maadoitus) (gnd) 6 R-Return Punaisen analogiasignaalin (nasta 1) 20 maadoitus. Signaalia käytetään vain värinäyttölaitteen kanssa.4 1D2 Display device detection signal 2 5 Reserved Reserved (ground) (gnd) 6 R-Return 20 ground of the red analog signal (pin 1). The signal is used only with a color display device.

7 G-Return Vihreän värin tai mustavalkotasosig- naalin maadoitus.7 G-Return Ground green or black and white signal.

8 B-Return Sinisen värin maadoitussignaali. Sig- *: 25 naalia käytetään vain värinäyttölait teen kanssa.8 B-Return Blue ground signal. Sig- *: 25 lbs is used only with a color display device.

9 Key Koodaus (liittimen nasta-aukko tukit tu) 10 GND Digitaalisten signaalien maadoitus.9 Key Coding (connector pin hole blocked) 10 GND Ground for digital signals.

30 11 ID0 Näyttölaitteen tunnistussignaali 0.30 11 ID0 Display device identification signal 0.

12 IDI Näyttölaitteen tunnistussignaali 1.12 IDI Display device identification signal 1.

13 HSYNC Näyttölaitteen vaakapoikkeutussignaa- li.13 HSYNC Horizontal deflection signal of the display unit.

14 VSYNC Näyttölaitteen pystypoikkeutussignaa- 35 li.14 VSYNC Display device vertical deflection signal 35.

15 Reserved Varattu 11 9664715 Reserved Reserved 11 96647

Keksinnön mukainen laitteisto käyttää ensisijaisessa suoritusmuodossaan taulukon 1 signaaleista hyväksi ainoastaan R-, G- ja B-videosignaaleja (0-0,7 V) sekä TTL-tasoisia vaaka- ja pystypoikkeutussignaaleja HSYNC ja 5 VSYNC. Analogiset videosignaalit R, G ja B syötetään kukin omalle A/D-muuntimelleen 36. Vastaanotetut vaakapoikkeu-tussignaalit HSYNC ja VSYNC syötetään ohjauspiirille 35 ja CPU:lie 32.In its preferred embodiment, the apparatus according to the invention utilizes only the R, G and B video signals (0-0.7 V) and the TTL level horizontal and vertical deflection signals HSYNC and 5 VSYNC from the signals of Table 1. The analog video signals R, G and B are each fed to their own A / D converter 36. The received horizontal offset signals HSYNC and VSYNC are fed to the control circuit 35 and the CPU 32.

CPU huolehtii koko laitteiston toimintojen ohjaami-10 sesta ja alustamisesta sekä oikeiden näyttömoodien valinnasta. Lisäksi CPU 32 voi kommunikaatioliitännän 33 avulla standardin VGA-videoliitännän ja kuvion 1 kaapelin 5 kautta kommunikoida PC:n keskusyksikön 1 (kuvio 1) kanssa FI-patenttihakemuksessa 914435 esitettyjen periaatteiden 15 mukaisesti. Tällöin PC voi videoliitännän kautta ohjata näyttölaitetta ohjelmallisesti. Ohjausohjelma voi käsittää kuvanpaikan-, valoisuuden-, konstrastin-, venytyksen-, ja värikorjauksen ohjauksen, näyttömoodin valinnan, ym. Vastaavasti CPU 32 voi siirtää PC:lie 1 erilaisia näyttölait-20 teen tunnistus- ja tilatietoja.The CPU takes care of controlling and initializing the functions of the entire hardware and selecting the correct display modes. In addition, the CPU 32 can communicate with the PC central processing unit 1 (Fig. 1) via the standard VGA video connection and the cable 5 of Fig. 1 by means of the communication interface 33 according to the principles 15 set forth in the FI patent application 914435. In this case, the PC can control the display device programmatically via the video connection. The control program may include image position, brightness, contrast, stretch, and color correction control, display mode selection, etc. Accordingly, the CPU 32 may transmit various display device identification and status information to the PC 1.

Laitteistoa ohjatessaan CPU 32 käyttää hyväksi muistissa 34 säilytettyjä laitteiston ominaisuustietoja. Muisti 34 on haihtumatonta tyyppiä ja se voi olla kommunikaatioliitännän 33 kautta uudelleen ohjelmoitavissa ·: 25 PC:n ohjelmiston avulla. Muistissa voi olla useita eri näyttömoodeja kuvaavia parametreja, jotka CPU 32 ottaa käyttöön kyseistä näyttömoodia käytettäessä. Tyypillisesti muistiin 34 tallennetaan kuvan asemointi-, näyttömoodi-, kontrasti-, valoisuus- ja värikorjausparametreja.When controlling the hardware, the CPU 32 utilizes the hardware property information stored in the memory 34. The memory 34 is of the non-volatile type and can be reprogrammed via the communication interface 33 using PC software. The memory may contain a number of parameters describing the different display modes that the CPU 32 enables when using that display mode. Typically, memory 34 stores image positioning, display mode, contrast, brightness, and color correction parameters.

30 CPU 32 tunnistaa näytönohjaimen käyttämän näyttö- moodin vastaanottamiansa poikkeutussignaalien (niiden ajoitusten ja polariteettien) perusteella ja alustaa laitteiston näyttömoodia vastaavaksi. Kuten aikaisemmin to-detiin stabiilin ja häiriöttömän kuvan saamiseksi A/D-35 muuntimen 36 avulla näytteenottotaajuuden tulisi olla hy- 12 96647 vln lähellä näytönohjaimen käyttämää vldeotaajuutta. Koska eri näytönohjaimien vldeotaajuudet saattavat kuitenkin merkittävästi poiketa nimellisestä VGA-videotaajuudesta, täytyy keksinnön mukaisen liityntälaitteiston kyetä riit-5 tävän tarkasti määrittämään kulloinkin vastaanottamansa videosignaalin vldeotaajuus.The CPU 32 identifies the display mode used by the video card based on the received deflection signals (their timings and polarities) and initializes the hardware to match the display mode. As previously stated, in order to obtain a stable and interference-free image by means of the A / D-35 converter 36, the sampling frequency should be close to the video frequency used by the video card. However, since the video frequencies of the various video cards may differ significantly from the nominal VGA video frequency, the access equipment according to the invention must be able to determine with sufficient accuracy the video frequency of the video signal received in each case.

Keksinnön ensisijaisessa suoritusmuodossa CPU 32 laskee vldeotaaj uuden vastaanottamansa vaakapoikkeutussig-naalin HSYNC avulla. Tällöin käytetään hyväksi tietoja, 10 että VGA-näytönohjaimen vaakaresoluutio (aktiivinen video-jakso Häctivb kuviossa 2) käsittää 640 pistettä eli videokel-lojaksoa vastaavan vaakapoikkeutusjakson HPER pituus on 800 pistettä eli videokellojaksoa. CPU laskee vastaanotetun vaakapoikkeutussignaalin HSYNC useaan vaakapoikkeutus-15 jaksoon HPER kuluvan ajan tarkan, laitteiston sisäisen referenssikellosignaalin avulla. Todellinen videokellojakson aika saadaan jakamalla laskettu vaakapoikkeutusjaksoon HPER käytetty aika ennalta määrätyllä videokellojaksojen määrällä 800. Tulos kertoo kuinka paljon VGA-näytönohjai-20 men käyttämä videotaajuus poikkeaa nimellisestä kyseisen VGA-resoluution videotaajuudesta. Tiedon perusteella CPU 32 muodostaa ohjelmoitavalle ohjauspiirille 35 sopivan rekisteriarvon ja syöttää sen ohjauspiirille 35. Esimerkiksi kun laskettu vaakapoikkeutusjakson HPER pituus on *: 25 31,778 mikrosekuntia (poikkeutustaajuus 31,468 kHz), yhden videokellojakson pituus on HPER/800=39,721 ns, mikä vastaa videotaajuutta 25,175 MHz. Mikäli vaakapoikkeutusjakso HPER sisältää enemmän tai vähemmän kuin 800 pistettä, voi PC kommunikaatioliitännän 33 kautta siirtää uuden arvon 30 CPU:lie 32.In a preferred embodiment of the invention, the CPU 32 calculates the new received horizontal deflection signal HSYNC. In this case, information is used that the horizontal resolution of the VGA video card (active video period Häctivb in Fig. 2) comprises 640 points, i.e. the length of the horizontal deflection period corresponding to the video clock period, is 800 points, i.e. the video clock period. The CPU calculates the time of the received horizontal deflection signal HSYNC into several horizontal deflection-15 periods HPER using an accurate, hardware-internal reference clock signal. The actual video clock period time is obtained by dividing the calculated time spent on the horizontal deflection period HPER by a predetermined number of video clock cycles of 800. The result tells how much the video frequency used by the VGA video card differs from the nominal video frequency of that VGA resolution. Based on the information, the CPU 32 generates a suitable register value for the programmable control circuit 35 and supplies it to the control circuit 35. For example, when the calculated horizontal deviation period HPER length is *: 25 31.778 microseconds (deflection frequency 31.468 kHz), one video clock period is HPER / 800 = 39.775 MHz. . If the horizontal deflection period HPER contains more or less than 800 points, the PC can transfer the new value 30 to the CPU 32 via the communication interface 33.

Ohjauspiiri 35 generoi toisiinsa synkronoidut oh-jausignaalit: A/D-muuntimen 36 näytteenottokellon SAMPLE, ulostulopuskurin 38 ohjauskellon LOAD sekä digitaalisen näytön 39 videokellon CLOCK ja poikkeutus- ja ohjaussig-35 naalit HSYNC', BLANK', VSYNC. Ohjauspiiri 35 sisältää 13 96647 vaihelukitun silmukan (PLL) ja jänniteohjatun oskillaattorin (VCO) 41. PLL toimii keksinnön ensijäisessä suoritusmuodossa videotaajuuteen nähden nelinkertaisella (n=4) kellotaajuudella 4xCLCK, jonka piirin 41 VCO syntesoi 5 CPU:n 32 syöttämien parametrien perusteella. Taajuussyn-teesialue on suhteellisen kapea 24-29 MHz, jolloin saavutetaan riittävän stabiili kellotaajuus. RFI-häiriöiden pienentämiseksi piiri 41 on edullisesti integroitu piiri, kuten ICS1394, ja kellosignaalin 4xCLK on käytössä vain 10 piirin 41 sisällä. Tällöin piiri 41 sisältää myös tarpeelliset rekisterit kellosignaaliin 4xCLK sekä ohjaussignaalien CLOCK, SAMPLE ja LOAD generoimiseksi. Piiri 41 sisältää lisäksi kiteen XTAL, jota käytetään referenssi-taajuutena signaalin 4xCLK syntesoinnissa sekä CPU:n 32 15 tarkkana referenssikellona. Vastaanotettujen vaaka- ja pystypoikkeutussignaalien HSYNC ja VSYNC polariteetit asetetaan polariteettisäätöpiirillä 44B piirin 35 sisäisten polariteettien mukaiseksi ja synkronoidaan digitaalisella synkronointiasteella 45 piirin 35 sisäiseen kello-20 signaaliin ennen piirille 41 syöttämistä.The control circuit 35 generates synchronized control signals: the sampling clock SAMPLE of the A / D converter 36, the control clock LOAD of the output buffer 38 and the video clock CLOCK of the digital display 39 and the deflection and control signals HSYNC ', BLANK', VSYNC. The control circuit 35 includes 13,966,447 phase-locked loops (PLLs) and a voltage-controlled oscillator (VCOs) 41. In the preferred embodiment of the invention, the PLL operates at four times (n = 4) clock speed 4xCLCK, synthesized by the VCOs of circuit 41 based on parameters input by CPU 32. The frequency synthesis range is relatively narrow 24-29 MHz, whereby a sufficiently stable clock frequency is achieved. To reduce RFI interference, the circuit 41 is preferably an integrated circuit, such as ICS1394, and the clock signal 4xCLK is used only within the circuit 41. In this case, the circuit 41 also contains the necessary registers for the clock signal 4xCLK and for generating the control signals CLOCK, SAMPLE and LOAD. Circuit 41 further includes a crystal XTAL which is used as a reference frequency in the synthesis of the 4xCLK signal and as an accurate reference clock of the CPU 32. The polarities of the received horizontal and vertical deflection signals HSYNC and VSYNC are set by the polarity control circuit 44B to match the internal polarities of the circuit 35 and are synchronized by a digital synchronization stage 45 to the internal clock signal of the circuit 35 before being fed to the circuit 41.

Piiri 35 sisältää lisäksi poikkeutusohjaimen 43, joka tuottaa vastaanotettuihin poikkeutussignaaleihin HSYNC ja VSYNC synkronoidut, näyttöpaneelille 39 sopivat omat poikkeutussignaalit HSYNC', VSYNC' ja BLANK', jotka 25 rakentuvat samoista elementeistä HSYNC, HBP, HACTIVB, HFP, VSYNC, VBP, Vju^ro ja VFP kuin kuviossa 2 havainnollistetussa kuvaputkinäytön videosignaalissa. Ohjain 43 sisältää poikkeutukseen käytettävät ohjausrekisterit. Ohjelmoitavan poikkeutusohjaimen 43 avulla voidaan laitteistossa helpos-30 ti käyttää erilaisia komponentteja (A/D, konversiopiiri, FRC-piiri) ja sovittaa laitteiston ajoitukset käytettyjä komponentteja vastaaviksi. Keksinnön ensisijaisessa suoritusmuodossa vaakapoikkeutussignaali HSYNC' ja BLANK' muodostetaan ohjelmoitavasta määrästä 4xCLK-kellosignaalin 35 jaksoja ja vaakasynkronointisignaali VSYNC' muodostetaan 14 96647 ohjelmoitavasta määrästä vaakapoikkeutusjaksoja HPER. Generoitujen poikkeutussignaalien polariteetit sovitetaan polariteetin säätöpiirillä 44A kullekin näyttöpaneelille 39 sopivaksi.The circuit 35 further includes a deflection controller 43 which produces its own deflection signals HSYNC ', VSYNC' and BLANK 'synchronized to the received deflection signals HSYNC and VSYNC, suitable for the display panel 39, which are constructed of the same elements HSYNC, HBP, HACTIVB, HFP, VSYNC, VSYNC and VFP as in the CRT video signal illustrated in Fig. 2. Controller 43 contains control registers used for deflection. With the aid of the programmable deflection controller 43, various components (A / D, conversion circuit, FRC circuit) can be easily used in the equipment and the timings of the equipment can be adjusted to correspond to the components used. In a preferred embodiment of the invention, the horizontal deflection signal HSYNC 'and BLANK' are formed from a programmable number of 4xCLK clock signal periods 35 and the horizontal synchronization signal VSYNC 'is formed from 14,96647 programmable number of horizontal deflection periods HPER. The polarities of the generated deflection signals are adjusted by the polarity control circuit 44A to suit each display panel 39.

5 Piirejä 41, 43, 44A ja 44B ohjataan ohjausrekiste- reihin 42 ohjelmoiduilla parametreillä, jotka CPU 32 ohjelmoi ohjausväylän 30 kautta.Circuits 41, 43, 44A and 44B are controlled by parameters programmed in control registers 42, which are programmed by CPU 32 via control bus 30.

Kuten edellä todettiin, piiri 41 toimii videotaa-juuteen nähden nelinkertaisella taajuudella, jolloin myös 10 yleensä kaikki piirin 35 generoimat signaalit voidaan synkronoida vaakapoikkeutussignaaliin HSYNC tarkkuudella, joka on vähintään yksi neljäsosa videokellojaksosta. Näytteenottokellon SAMPLE ja digitaalisen näytön 30 vi-deokellon kellojaksot muodostuvat kukin neljästä perus-15 kellon 4xCLK jaksosta (alkuperäinen todellinen videotaa-juus).As stated above, the circuit 41 operates at a frequency four times the video frequency, so that also generally all the signals generated by the circuit 35 can be synchronized to the horizontal deflection signal HSYNC with an accuracy of at least one quarter of the video clock period. The clock cycles of the SAMPLE sampling clock and the 30 video de-clock clocks of the digital display each consist of four 4xCLK cycles of the basic 15-clock clock (the original true video frequency).

A/D-muuntimen suorittamaa analogisten signaalien R,A / D converter for analog signals R,

G ja B näytteenottoa havainnollistetaan kuviossa 5. A/D-muunnos suoritetaan piirin 35 määräämällä hetkellä käyttä-20 mällä näytteenottokellosignaalia SAMPLE siten, että näytteenotto ajoitetaan aina videosignaalin stabiiliin muuttumattomaan hetkeen, mikä ehkäisee kvantisointivirheen sekä aikaansaa stabiilin viIkkunattoman kuva kuvaruudulla. Kuvion 5 mukaisesti tämä on aikaansaatu siten, että näyt-. 25 teenottopulssin, jonka pituus on kaksi peruskellon 4xCLKSampling G and B is illustrated in Figure 5. A / D conversion is performed at a time determined by circuit 35 using the sampling clock signal SAMPLE so that sampling is always timed to a stable constant moment of the video signal, which prevents quantization error and provides a stable window-free image on the screen. According to Figure 5, this is achieved by showing. 25 input pulses with a length of two basic clocks 4xCLK

jaksoa, nouseva etureuna ajoitetaan kunkin videokellojakson alkuun, jolloin pulssin laskeva takareuna, joka aktivoi näytteenoton, osuu keskelle videokellojaksoa signaalin stabiiliin kohtaan.period, the ascending leading edge is timed to the beginning of each video clock period, with the descending trailing edge of the pulse activating sampling hitting the center of the video clock period at a stable point in the signal.

30 Koska kuvion 3 liityntälaitteisto käynnistyy sa tunnaisella hetkellä VGA-näytönohjaimen tilaan (vastaanotetun videosignaalin poikkeutusjaksoon) nähden, on ohjauspiirin 35 esimerkiksi näyttömoodia vaihdettaessa tai laitteistoa käynnistettäessä kyettävä automaattisesti 35 vaihelukitsemaan generoimansa vaakasynkronointipulssin 15 96647 HSYNC' vastaanotettuun vaakasynkronointipulssiin HSYNC. Tätä ominaisuutta tarvitaan myös koska laitteiston sisäinen kello CLOCK ei ole täsmällisesti sama kuin vastaanotetun signaalin videotaajuus.Since the interface equipment of Fig. 3 starts at the same time as the VGA video card state (received video signal deflection period), the control circuit 35 must be able to automatically phase lock the generated horizontal synchronization pulse 15 96647 HSYNC 'to the received balance, for example when changing the display mode or starting the equipment. This feature is also needed because the hardware internal clock CLOCK is not exactly the same as the video frequency of the received signal.

5 Kuvioon 4 viitaten, edellä mainitun toiminnon ai kaansaamiseksi piirin 41 vaihelukittu silmukka vertaa 45:stä vastaanotettua, 4xCLK:iin synkronoitua vaakapoik-keutuspulssia HSYNC generoituun vaakapoikkeutuspulssiin HSYNC' kellotaajuudella 4xCLK. Mikäli pulssit HSYNC ja 10 HSYNC' ovat täsmälleen samassa vaiheessa, ei suoriteta minkäänlaisia säätöjä. Mikäli HSYNC'-pulssin etureuna (tilan muutos) esiintyy myöhemmin kuin vastaanotetun HSYNC-pulssin etureuna, siirretään digitaaliselle näytölle 39 lähtevien poikkeutussignaalien HSYNC', VSYNC' ja BLANK' 15 sekä näytteenottosignaalin SAMPLE ja signaalin LOAD vaihetta aikaisemmaksi "varastamalla" yksi tai useampi signaaleja ohjaavista 4xCLK-kellopulsseista. Kuvion 6 tapauksessa HSYNC'-pulssin etureuna on kaksi 4xCLK-jaksoa myöhässä, minkä vuoksi suoritetaan edellä mainittu vaihesiir-20 to lyhentämällä kyseistä HSYNC'-pulssia kahdella 4xCLK-kellojaksolla.Referring to Fig. 4, to obtain the above-mentioned function ai, the phase-locked loop of the circuit 41 compares the 45 received horizontal deflection pulses HSYNC synchronized to 4xCLK with the generated horizontal deflection pulse HSYNC 'at a clock frequency of 4xCLK. If the pulses HSYNC and 10 HSYNC 'are in exactly the same phase, no adjustments are made. If the leading edge of the HSYNC 'pulse (state change) occurs later than the leading edge of the received HSYNC pulse, the digital display 39 is preceded by "stealing" one or more phases of the output deflection signals HSYNC', VSYNC 'and BLANK' 15 and the sampling signal SAMPLE and signal LOAD. 4xCLK-clock pulses. In the case of Figure 6, the leading edge of the HSYNC 'pulse is two 4xCLK cycles late, so that the above-mentioned phase shift is performed by shortening said HSYNC' pulse by two 4xCLK clock cycles.

Vastaavasti HSYNC'-pulssin tullessa liian aikaisin HSYNC-pulssiin nähden, viivästetään edellä mainittujen ohjaussignaalien vaihetta lisäämällä niihin yksi tai use-25 ampi 4xCLK-kellojakso, kuten kuviossa 7 on havainnollistettu .Similarly, when the HSYNC 'pulse arrives too early for the HSYNC pulse, the phase of the above control signals is delayed by adding one or more 25-hour 4xCLK clock cycles, as illustrated in Fig. 7.

Vaihtoehtoinen ratkaisu on synkronoinnin aikaansaamiseksi on, että vaihelukittu silmukka peruskellopuls-sien lukumäärän muuttamisen sijasta ohjaa VC0:ta ja sitä 30 kautta peruskellotaajuutta. Jos generoitu HSYNC'-pulssi on ajallisesti edellä synkronoitua HSYNC-pulssia, HPER-jaksoon kuluvaa aikaa pidennetään pienentämällä peruskellotaajuutta. Jos generoitu HSYNC'-pulssi on ajallisesti jäljessä, peruskellotaajuutta kasvatetaan, jolloin HPER-jak-35 son aika lyhenee.An alternative solution to achieve synchronization is for the phase-locked loop, instead of changing the number of basic clock pulses, to control VC0 and through it the basic clock frequency. If the generated HSYNC 'pulse is temporally ahead of the synchronized HSYNC pulse, the time for the HPER period is extended by decreasing the base clock frequency. If the generated HSYNC 'pulse is lagging in time, the base clock frequency is increased, shortening the HPER division time.

16 96647 HSYNC- ja HSYNC'-pulssien vertailuhetki on aina HSYNC-pulsain etureunalla. Poikkeutuepulssin HSYNC' takareunaa käytetään määräämään kuvan paikka näyttöpaneelilla 39. Kellopulssien 4xCLK lisääminen/poistaminen tehdään 5 vertailun jälkeen hyvin nopeasti vielä saman poikkeutus-pulssin aikana, jolloin korjaus koskee välittömästi alkavaa poikkeutusjaksoa HPER. Tällä tavoin kaikki ohjauspiirin 35 generoimat ohjaussignaalit pysyvät synkronisessa vaiheessa vastaanotetun videosignaalin tilaan nähden ja 10 kuva tulostuu kuvaruudulle oikeaan paikkaan ilman häiriöitä.16 96647 The reference moment for HSYNC and HSYNC 'pulses is always at the leading edge of the HSYNC pulses. The trailing edge of the deflection pulse HSYNC 'is used to determine the position of the image on the display panel 39. Adding / removing 4xCLK clock pulses is done very quickly after 5 comparisons during the same deflection pulse, with the correction for the immediately starting deflection period HPER. In this way, all the control signals generated by the control circuit 35 remain in synchronous phase with the state of the received video signal, and the image 10 is printed on the screen in the correct position without interference.

Vaihtoehtoinen yksinkertaisempi ratkaisu synkronoinnin aikaansaamiseksi on käyttää synkronoitua HSYNC-pulssia pakko-ohjatusti asettamaan poikkeutusohjauspiirin 15 43 sisältämän HSYNC'-laskurirekisterin ja sallimaan las kurin toiminta HSYNC-pulssin päättymisen jälkeen, kuten kuviossa 8 on havainnollistettu. Tällä tavoin laskurin ulostulo muodostaa ohjaavan HSYNC-pulssin pituisen HSYNC'-pulssin, pulssien vaihe-eron ollessa enintään yksi kel-20 losignaalin 4xCLK jakso.An alternative, simpler solution for achieving synchronization is to use the synchronized HSYNC pulse in a forced manner to set the HSYNC 'counter register contained in the deflection control circuit 15 43 and allow the counter to operate after the HSYNC pulse has expired, as illustrated in Figure 8. In this way, the output of the counter forms an HSYNC 'pulse of the length of the controlling HSYNC pulse, the phase difference of the pulses being at most one 4xCLK period of the clock signal.

Kuten aikaisemmin todettiin CPU 32 kykenee poikkeu-tussignaalien HSYNC ja VSYNC avulla tunnistamaan erilaisia tekstimoodeja ja lomitetun näyttömoodin. Lomitetussa näyttömoodissa (joka käytetään esimerkiksi televisiossa) kuvan ·: 25 parilliset ja parittomat juovat tuotetaan erikseen peräk käisten kuvakenttien aikana. Tällaisen moodin havaitessaan CPU 32 ohjelmoi piirin 35 tuottamaan jokaisella vaakapoik-keutusjaksolla välittömästi peräkkäin kaksi normaalia lyhyempää HSYNC'-pulssia yhden normaalipituisen sijasta ja 30 näin ohjaamaan näyttöpaneelia 39 siirtämään sisäistä osoitintaan yhden vaakajuovan ylitse eteenpäin. Näin saadaan näyttölaite toimimaan lomitetussa näyttömoodissa. Kuvioissa 10 ja 11 on esitetty HSYNC'-pulssien generointi lomit-tamattomassa ja vastaavasti lomitetussa näyttömoodissa.As previously stated, the CPU 32 is capable of recognizing various text modes and an interleaved display mode by means of the deviation signals HSYNC and VSYNC. In the interlaced display mode (used, for example, on a television), the even and odd lines of the image ·: 25 are produced separately during successive image fields. Upon detecting such a mode, the CPU 32 programs circuit 35 to produce two consecutive shorter HSYNC 'pulses instead of one normal length immediately after each horizontal offset period, thereby controlling the display panel 39 to advance the internal pointer over one horizontal line. This causes the display device to operate in interlaced display mode. Figures 10 and 11 show the generation of HSYNC 'pulses in non-interlaced and interleaved display modes, respectively.

35 VGA:n tekstimoodeissa on yleensä 720 kuvapistettä »»» a-itt ι ΐ4ΐ* . - i 17 96647 vaakajuovalla. Jotta kuva tulostuisi hyväksyttävän laatuisena digitaalisella näyttöpaneelilla, joka kykenee esittämään 640 kuvapistettä vaakajuovalla, on joka yhdeksäs piste poistettava. Helpoimmin tämä tapahtuu muuttamal-5 la PC:llä kirjasintyyppejä ja siirtymällä käyttämään VGA-näytönohjaimella 640 kuvapisteen resoluutiota. Eräät käyttöjärjestelmät, kuten OS/2 ja valmiit sovellutusohjelmat, vaativat kuitenkin yhteensopivuutta kuvaputkinäyttöjen kanssa (muuttamaton VGA-ympäristö). Keksinnön mukaisessa 10 liityntälaitteistossa voidaan saavuttaa yhteensopivuus näiden ohjelmistojen kanssa jättämällä digitoimatta joka yhdeksäs vastaanotetun videosignaalin kuvapiste. Käytännössä kyseinen piste ei sisällä lainkaan informaatiota, vaan sitä on käytetty erottamaan eri kirjaimet toisistaan 15 kuvaruudulla.35 VGA text modes usually have 720 pixels »» »a-itt ι ΐ4ΐ *. - i 17 96647 with horizontal line. In order for an image to print at an acceptable quality on a digital display panel capable of displaying 640 pixels in a horizontal line, every ninth dot must be removed. The easiest way to do this is to change the fonts on your PC and switch to using the VGA graphics card with a resolution of 640 pixels. However, some operating systems, such as OS / 2 and pre-built applications, require compatibility with CRT monitors (unchanged VGA environment). In the access equipment 10 according to the invention, compatibility with these software can be achieved by not digitizing every ninth pixel of the received video signal. In practice, that dot contains no information at all, but has been used to distinguish between different letters on 15 screens.

Havaitessaan normaalin VGA-tekstimoodin, CPU 32 ohjelmoi piirin 35 jättämään näytteenottopulssi pois joka yhdeksännen pisteen kohdalla ja samalla poistamaan vastaava näyttöpaneelin 39 videokellon CLOCK pulssi alkaen en-20 simmäisestä kuvapisteestä HBLANK'-signaalin H^^-jakson alkamisen jälkeen, kuten kuviossa 9 on havainnollistettu. Pienempiresoluutioisessa näyttömoodeissa (esim. 40x25-tekstimoodi) jätetään vastaavat pulssit pois sekä 17. että 18. kuvapisteen kohdalla, jolloin vastaava näytön 39 näyt-25 töresoluutio on 360x400 alkuperäisen 720x400 sijasta ja merkin koko vaakasuunnassa on 16 kuvapistettä.Upon detecting the normal VGA text mode, the CPU 32 programs the circuit 35 to omit the sampling pulse at every ninth point and at the same time remove the corresponding CLOCK pulse of the video clock 39 of the display panel 39 from the first pixel after the start of the HBLANK 'signal H ^^ period, as shown in Fig. 9. . In lower resolution display modes (e.g., 40x25 text mode), the corresponding pulses are omitted for both the 17th and 18th pixels, with the corresponding display resolution of the display 39 being 360x400 instead of the original 720x400 and the horizontal size of the character being 16 pixels.

Tekstimoodissa voidaan näytöllä 39 esitettyä kuvaa ohjelmallisesti venyttää pystysuunnassa generoimalla esimerkiksi joka 9. vaakajuovalla yhden tai useamman ylimää-30 räisen HSYNC'-pulssin, kuten kuviossa 12 on esitetty, samalla tavoin kuin lomitetun näyttömoodin yhteydessä. Tyypilliseen VGA:n merkkialueeseen kuuluu 9x16 pistettä, jolloin generoidaan ainakin yksi ylimääräinen pulssi esim. joka 16. juovalla. Tällä tavoin aikaansaadaan tekstimoo-35 deissa tyhjien juovien syntymisen tekstirivien väliin.In text mode, the image displayed on screen 39 can be programmatically stretched vertically by generating, for example, every 9th horizontal line one or more additional HSYNC 'pulses, as shown in Figure 12, in the same manner as in interlaced display mode. A typical VGA signal range includes 9x16 dots, generating at least one extra pulse, e.g., every 16 lines. In this way, blank lines are created between lines of text in text formats.

96647 1896647 18

Ylimääräisten vaakasynkronointipulssien lukumäärä m sekä juovat k, joilla ne generoidaan, voidaan valita kulloisenkin tekstimoodin ja halutun venytyse£ektin mukaan. Tätä varten poikkeutuksenohjauspiiriin 43 on sijoitettu juovia 5 laskeva laskuri, joka ohjaimen 43 ohjausrekisteriin tallennetun arvon saavuttaessaan generoi ylimääräisiä HSYNC'-pulsseja, joiden lukumäärä määrätään ohjaimen 43 toiseen ohjausrekisteriin tallennetulla parametrilla.The number m of additional horizontal synchronization pulses and the lines k on which they are generated can be selected according to the respective text mode and the desired stretching distance. To this end, a line counting counter 5 is placed in the deflection control circuit 43, which, upon reaching the value stored in the control register of the controller 43, generates additional HSYNC 'pulses, the number of which is determined by a parameter stored in the second control register of the controller 43.

Laitteistossa käytetty A/D-muunnin 36 voidaan to-10 teuttaa millä tahansa videosignaalin digitointiin tarkoitetulla tai soveltuvalla A/D-muuntimella. Sopivia piirejä ovat esimerkiksi Bt 252 tai Bt 254, joita valmistaa Brook-tree Corporation, San Diego, USA. Edellinen piiri käsittää yhden A/D-muuntimen ja jälkimmäinen kolme rinnakkaista 15 A/D-muunninta. A/D-muuntimen 36 jälkeen on kytketty digitoidulla videoulostulolla osoitettava konversiomuisti digitoidun ulostulodatan muokkaamiseksi. Konversiomuisti 37 voi olla integroidun A/D-muunninpiirin sisällä (Bt 252) tai erillinen muistipiiri. Konversiomuisti 37 sisältää 20 hakutaulukon, johon on kutakin digitoitua videosignaa-liarvoa kohti tallennettu vastaava ulostuloarvo, joka syötetään digitaalisena videosignaalina näytölle 39.The A / D converter 36 used in the apparatus can be implemented with any A / D converter intended or suitable for digitizing a video signal. Suitable circuits include, for example, Bt 252 or Bt 254, manufactured by Brook-tree Corporation, San Diego, USA. The former circuit comprises one A / D converter and the latter three parallel 15 A / D converters. After the A / D converter 36, a conversion memory addressed by the digitized video output is connected to edit the digitized output data. The conversion memory 37 may be inside an integrated A / D converter circuit (Bt 252) or a separate memory circuit. The conversion memory 37 contains 20 look-up tables with a corresponding output value stored for each digitized video signal value, which is input to the display 39 as a digital video signal.

Konversiomuistin 37 avulla voidaan aikaansaada valoisuuden tai kontrastin muutos kuvaruudulla muuttamalla • 25 konversiomuistin 37 sisältöä. A/D-muunninpiiri Bt 254 si sältää kuusi ohjelmoitavaa D/A-muunninta, joilla voidaan asettaa digitoinnnin ala- ja ylärajat (kvantisoinnin refe-renssiarvot) kutakin videosignaalia R, G, B varten. Edellä mainittu valoisuuden muutos voidaan aikaansaada myös muut-30 tamalla digitoinnin alarajan jännitetasoa pitäen samalla digitoitavan jännitealueen koko muuttumattomana tai ohjaamalla invertteriä (D/A-muuntimen 40 kautta). Kontrastin muutos saadaan pitämällä alaraja vakiona ja muuttamalla aluetta. Itse näyttöpaneelilla 39 kontrasti on yleensä 35 kiinnitetty tiettyyn arvoon, jota on vaikea muuttaa.The conversion memory 37 can be used to change the brightness or contrast on the screen by changing the contents of the • 25 conversion memory 37. The A / D converter circuit Bt 254 includes six programmable D / A converters with which the lower and upper limits of digitization (quantization reference values) can be set for each video signal R, G, B. The above-mentioned change in brightness can also be effected by changing the voltage level of the lower limit of the digitization while keeping the size of the voltage range to be digitized unchanged or by controlling the inverter (via the D / A converter 40). The change in contrast is obtained by keeping the lower limit constant and changing the range. On the display panel 39 itself, the contrast is usually 35 fixed to a certain value which is difficult to change.

r 19 96647r 19 96647

Konversiomuistin 37 avulla voidaan valoisuus- ja kontrastisäädön lisäksi toteuttaa ohjelmallisesti eri pa-neelityyppien liitännän vaatimat muutokset (eri sananle-veys) sekä värikorjaus. TFT-tyyppisellä LCD-paneelilla 5 olevat värisuotimet aikaansaavat yleensä hieman purppura-maisen kuvan samalla ohjauksella, jolla kuvaputkinäyttö tuottaa hyvin lähellä alkuperäiskuvaa olevan näytön. Kon-versiomuistilla 37 voidaan korjata tällaiset värivirheet (gammakorjaus), aikaansaada positiivikuva, tehostekuvia, 10 jne.With the help of the conversion memory 37, in addition to the brightness and contrast adjustment, the changes required by the connection of different panel types (different word widths) as well as color correction can be implemented programmatically. The color filters on the TFT-type LCD panel 5 generally produce a slightly purple image with the same control that the CRT display produces a display very close to the original image. The conversion memory 37 can correct such color defects (gamma correction), obtain a positive image, effect images, 10, and so on.

Konversiomuistin 37 paikalla voidaan käyttää LCD-paneelien ohjaamiseen suunniteltua RAMDAC-piiriä, jota käytetään tavallisesti VGA-tyyppisissä näytönohjaimissa.Instead of the conversion memory 37, a RAMDAC circuit designed to control LCD panels, which is commonly used in VGA-type graphics cards, can be used.

Eräs tällainen piiri on Cirrus-Logicsin GD 6340, jolla 15 voidaan lisätä näytöllä 39 näytettävien värien lukumäärää käyttämällä FRC- tai dithering-tekniikkoja, jotka voivat joissakin tapauksissa tuottaa suuremman integrointiasteen-sa (vähemmän oheiskomponentteja) ansiosta jopa edullisemman ratkaisun kun tavallisen konversiomuistin käyttö. Eräs 20 tällainen vaihtoehtoinen kytkentä on esitetty kuviossa 13.One such circuit is Cirrus-Logics' GD 6340, which can 15 increase the number of colors displayed on the display 39 using FRC or dithering techniques, which in some cases can provide an even cheaper solution than using standard conversion memory due to its higher degree of integration (fewer peripherals). One such alternative connection is shown in Figure 13.

Edellä mainitun GD 6340 piirin käyttö mahdollistaa myös näyttölaitteiden ketjutuksen, koska piiri tukee sekä digitaalista näyttölaiteohjausta että kuvaputkiohjausta.The use of the above-mentioned GD 6340 circuit also enables the daisy-chaining of display devices, as the circuit supports both digital display device control and picture tube control.

Digitaaliset valkonäyttöpaneelit (esim. Sharp r 25 LM64148Z) on useimmiten jaettu kahteen lohkoon (1/240 duty ratio), joita täytyy osoittaa samanaikaisesti. Kuviossa 14 on esitetty tällaisen näyttöpaneelin ohjaukseen soveltuva kytkentä, jossa konversiomuistin 37 väliin on kytketty lisäohjain 120 ja välimuisti 121. Ohjain 120 tallentaa 30 konversiomuistin 27 tuottaman digitaalisen videodatan välimuistiin 121 ja lukee datan välimuistista 121 mustaval-konäytön ajoituksen- ja osoitusmekanismin vaatimalla tavalla näyttöpaneelille 39 syöttämistä varten.Digital white display panels (e.g. Sharp r 25 LM64148Z) are most often divided into two blocks (1/240 duty ratio) that must be assigned simultaneously. Fig. 14 shows a circuit suitable for controlling such a display panel, in which an additional controller 120 and a cache 121 are connected between the conversion memory 37. The controller 120 stores the digital video data produced by the conversion memory 27 in the cache 121 and reads the data from the cache 121 as required by the black and white timing and assignment mechanism 39 for.

Keksinnön mukaiseen liityntälaitteistoon voidaan 35 lisäksi sisällyttää toimintoja, joiden avulla käyttäjä voi 20 96647 PC:n näppäimistöllä tai hiiriohjauksella ohjelmallisesti suorittaa kommunikaatioliitynnän 33 kautta erilaisia kuvan säätöjä esimerkiksi FI-patenttihakemuksessa 914435 esitetyllä tavalla tai oheislaiteliitännän 32A kautta, johon 5 voidaan ohjausta tai tiedonsiirtoa varten kytkeä esim. näppäimistö, kosketusnäyttö, hiiri, invertteri, säätöpo-tentiometrit manuaalisia säätöjä varten, jne.The interface device according to the invention can further include functions by means of which the user can programmatically perform various image adjustments via the communication interface 33, for example as described in FI patent application 914435, or via a peripheral interface 32A. keyboard, touch screen, mouse, inverter, adjustment potentiometers for manual adjustments, etc.

Kuvan säätäminen kohdalleen kuvaruudulla voi tapahtua esimerkiksi seuraavaksi. PC:n näytönohjaimen muistiin 10 tallennetaan bittikartta, joka muodostaa näytöllä olevan aktiivikuvan äärilaitoja seuraavan suorakulmion. Näppäimistöä, hiirtä tai muuta oheislaitetta, kuten kosketusnäyttöä, käyttäen voidaan kuvaa siirtää kuvaruudulla antamalla PC:n ohjelmiston avulla CPU:lle 32 komento siirtää 15 kuvaa yhden 4xCLK-kellojakson verran oikealle tai vasemmalle (pystysuunnassa juovan ylös tai alas). CPU 32 siirtää kuvan ohjelmoimalla uudelleen ohjauspiirin 35 poikkeu-tusohjaimen 43 ohjainrekisterit vastaamaan uutta kuvan paikkaa. Tämän säätöohjelmiston käyttäminen vaatii käyttä-20 jäitä laitteiston parempaa tuntemista, mutta samalla saavutetaan vielä entistä parempi ja tarkempi kuvan asemointi ja luotettavuus.For example, adjusting the image on the screen can be done next. A bitmap is stored in the memory 10 of the PC video card, which forms a rectangle following the extremes of the active image on the screen. Using a keyboard, mouse, or other peripheral device, such as a touch screen, the image can be transferred on the screen by using the PC software to instruct the CPU 32 to move 15 images one 4xCLK clock cycle to the right or left (vertical line up or down). The CPU 32 transfers the image by reprogramming the controller registers of the deflection controller 43 of the control circuit 35 to correspond to the new position of the image. Using this adjustment software requires a better knowledge of the hardware, but at the same time even better and more accurate image positioning and reliability is achieved.

Ohjauspiirin 35 taajuussyntesoijan VCO taajuuspoik-keamaa voidaan lisäksi tarkentaa tallentamalla PC:n näy-25 tönohjaimen muistiin bittikartta, joka muodostaa näytölle 39 pisteiden muodostaman ristikon kuvan oikeaan reunaan. Muutettaessa jänniteohjatun taajuusgeneraattorin taajuutta ristikon kuvapisteet alkavat väristä, kun näytteenottotaajuus poikkeaa liiaksi PC:n näytönohjaimen käyttämästä vi-30 deotaajuudesta. Siirtymällä CPU:n 32 ohjelmiston avulla välillä pienempään ja välillä suurempaan näytteenottotaajuuteen päin voidaan haarukoida paras taajuus, jolla näytetyssä kuvassa ei esiinny välkyntää. Tämä säätötapa soveltuu erinomaisesti tapauksiin, joissa ajoitukset eivät 35 ole "de facto" -standardin mukaiset.In addition, the frequency offset of the VCO of the frequency synthesizer of the control circuit 35 can be refined by storing a bitmap in the memory of the PC video controller, which forms a grid of dots formed on the display 39 on the right side of the image. When changing the frequency of a voltage-controlled frequency generator, the pixels of the grid start from color when the sampling frequency deviates too much from the vi-30 deo frequency used by the PC video card. By switching between the lower and sometimes the higher sampling frequency by means of the software of the CPU 32, the best frequency at which there is no flicker in the displayed image can be bracketed. This control method is ideal for cases where the timings do not conform to the "de facto" standard.

Il I NH ' t liltt M 4 MIl I NH 't liltt M 4 M

· 21 96647· 21 96647

Kuvan asetuttua kohdalleen käyttäjän haluamaan palkkaan, CPU 32 voidaan haluttaessa ohjata tallettamaan ajoitusta kuvaavat tiedot muistiin 34. Virhetilanteessa kuva saadaan lähtöasemaan tai oletusarvopaikkaan pikava-5 linnalla (esim. jollakin PC:n näppäimen painalluksella).Once the image is aligned with the user's desired salary, the CPU 32 may be instructed to store timing information in memory 34. If desired, the image is retrieved to the home or default location at the quick-5 castle (e.g., by pressing a key on a PC).

Eräillä näytönohjainpiireillä kuva saattaa eri näyttömoodeissa esiintyä eri paikassa jopa samassa ajoi-tusmoodissa. Tämä ei aiheuta ongelmia kuvaputkinäytöllä, koska kyse on hyvin pienestä erosta kuvaruudulla. Digitaa-10 lisella näyttöpaneelilla 39 se kuitenkin aiheuttaa kuvan siirtymisen joko vasemmalle tai oikealla, jolloin viivettä vastaava kuvapistejoukko kuva-alueen reunasta jää näyttämättä kuvaruudulla. Viive johtuu näytönohjaimen erilaisista sisäisistä kytkentäreiteistä eri näyttömoodeissa. Esi-15 merkiksi VGA:n yleisin tekstimoodi 3+ käyttää resoluutiota 720 x 400 mutta kuitenkin samaa ajoitusmoodia kuin grafiikkamoodi 6 (640 x 200). Näytönohjainpiirin toimintatapa näissä moodeissa poikkeaa suuresti toisistaan ja kuvat saattavat sijoittua kuvaruudulla edellä mainitulla tavalla 20 toisistaan poikkeavasti.With some video card circuits, the image may appear in different locations in different display modes, even in the same timing mode. This does not cause any problems with the CRT monitor, as this is a very small difference on the screen. However, with the digital display panel 39, it causes the image to shift either left or right, leaving a set of pixels corresponding to the delay from the edge of the image area not displayed on the screen. The delay is due to the different internal switching paths of the video card in different display modes. For example, the most common text mode 3+ in VGA uses a resolution of 720 x 400 but still the same timing mode as graphics mode 6 (640 x 200). The operation of the video card circuit in these modes differs greatly, and the images may be arranged differently on the screen as mentioned above.

Ongelma voidaan ratkaista keksinnön mukaisessa laitteessa esimerkiksi sijoittamalla näyttömoodin vaihtoa ohjaavaan PC:n laiteohjelmistoon kommunikaatiokutsu, jonka avulla keksinnön mukaiselle liityntälaitteistolle siirre- • · 25 tään tarkka tieto käytetystä näyttömoodista. CPU 32 etsii muistista 34 tätä näyttömoodia vastaavat kuvanasetuspara-metrit ja ohjelmoi ohjauspiirin 35 kuvanasetusrekisterit näitä parametreja vastaavasti. PC:n laiteohjelmisto voi olla sijoitettu PC:n EPROM-muistiin tai systeemimuistiin 30 ajoaikaisena ohjelmistona (TSR).The problem can be solved in the device according to the invention, for example, by placing a communication call in the firmware of the PC controlling the change of the display mode, by means of which precise information about the display mode used is transmitted to the access equipment according to the invention. The CPU 32 searches the memory 34 for image setting parameters corresponding to this display mode and programs the image setting registers of the control circuit 35 according to these parameters. The PC firmware may be located in the PC's EPROM memory or system memory 30 as runtime software (TSR).

. , CPU:n 32 ohjelmistoon voidaan sijoittaa helposti myös käyttäjä- tai sovellutuskohtaisia säätöarvoja, jotka otetaan käyttöön käyttäjän vaihtuessa tai sovellutusta käynnistettäessä.. , User or application-specific control values can also be easily inserted into the software of the CPU 32, which are activated when the user changes or the application is started.

35 Keksinnön mukaista liityntää voidaan käyttää ana- 22 96647 logiakytkentäisten näytönohjainten testauksessa kytkemällä digitaalisen näytön tilalle tietokone. Yhden kuvakentän aikana ohjaimen videosignaali digitoidaan keksinnön mukaisella liitynnällä ja digitoidusta kuvainformaatiosta las-5 ketään summatermi, joka poikkeaa testikuvalle lasketusta summatermistä, jos näytönohjaimessa on vikaa.The interface of the invention can be used to test analog logic video cards by replacing a digital display with a computer. During one image field, the video signal of the controller is digitized by the interface according to the invention and no sum term is calculated from the digitized image information, which differs from the sum term calculated for the test image if there is a fault in the video card.

Kuviot ja niihin liittyvä selitys on tarkoitettu vain havainnollistamaan esillä olevaa keksintöä. Yksityiskohdiltaan keksinnön mukainen analoginen videoliityntä voi 10 vaihdella oheisten patenttivaatimusten puitteissa.The figures and the related description are intended to illustrate the present invention only. The details of the analog video connection according to the invention may vary within the scope of the appended claims.

Claims

23 96647

An analog video interface of a digital video display device, comprising 5 analog video inputs (31) for receiving at least one analog video signal, wherein the horizontal and vertical deflection signals are either combined with the video signal or received as separate signals, digitizing means (36) for digitizing said at least one analog video signal. ) for generating a basic clock signal having a frequency of at least n times the desired video frequency, where n> 1, means (41,43) for generating a control clock signal of the digital display device and the digitizing means in synchronism with the basic clock signal, further comprising 32) for determining the actual video frequency of the analog video signal based on said received signals, and that said means (41) for generating a basic clock signal are programs; such that the programmable frequency they generate is at least n times said specified * 25 actual video frequency, where n> l.

Video interface according to claim 1, characterized in that the means (41) for generating a basic clock signal comprise programmable frequency synthesis means, and that the means (32) for determining the video frequency 30 comprise calculating means for calculating and dividing the length of the received horizontal and / or vertical deflection signal and for programming the frequency synthesis means to generate a corresponding n-fold basic clock frequency. «« 24 96647

Video interface according to claim 2, characterized in that said predetermined number of video frequency periods can be programmed to correspond to the respective video signal to be received, either automatically or by the user.

Video interface according to one of Claims 1, 2 or 3, characterized in that the sampling clock cycle and / or the digital display control clock cycle consists of n basic clock cycles, the active edge of the sampling pulse is timed to a stable constant moment of the analog video signal, and the digital video display and the horizontal synchronization pulse is formed from a programmable number of basic clock cycles, and that the vertical deflection period and the vertical synchronization pulse are formed from a programmable number of horizontal deflection periods.

Video interface according to claim 4, characterized in that the control means (35) compares the received horizontal synchronization pulse with the generated horizontal synchronization pulse at said basic clock frequency and synchronizes the horizontal synchronization pulses later by subtracting or increasing the leading edge of the horizontal synchronization pulse.

Video interface according to claim 4 or 5, characterized in that the control means (35) comprises counter means clocked by the basic clock and forced by the received horizontal deflection signal to generate a horizontal synchronization pulse.

Video interface according to any one of claims 2 to 6, characterized in that the control means (35) compares the received horizontal synchronization pulse with the generated horizontal synchronization pulse 35 at said basic clock frequency alli u a s »« 25 96647 and synchronizes the horizontal synchronization pulses by adjusting the frequency.

Video interface according to one of the preceding claims, characterized in that the received analog video signal is in an interleaved display mode, and in that each generated horizontal deflection period contains two successive horizontal synchronization pulses.

Video interface according to one of the preceding claims, characterized in that the received analog video signal is in text mode, and that every kth horizontal deflection period contains m additional horizontal synchronization pulses to obtain an image stretching effect, where k and m are programmable parameters.

Video interface according to one of Claims 4 to 9, characterized in that the resolution of the digital display (39) is Nx pixels on the horizontal line, and that the received analog video signal corresponds to a text mode with N2 pixels on the horizontal line, where N ^ Nj, and that the control means removes at least every 9th or 17th and 18th pixel from each horizontal line by omitting the corresponding clock pulse controlling the display.

Video connection according to one of the preceding claims, characterized in that the control means comprise data transmission means (33) for data transmission with a computer, such as for issuing user commands, preferably via a video input (31).

Video interface according to one of the preceding claims, characterized in that the video interface comprises a user interface (32A) for issuing user commands, and that the control means (32, 34, 35) performs the desired image adjustment on the screen in response to commands given by the user.

Video interface according to one of the preceding claims, characterized in that the video interface 35 comprises a user interface (32A) for issuing user commands, and that the control means (32, 34, 35) in response to user commands adjusts the generated basic clock frequency in the on-screen display. to eliminate noise in the image.

Video connection according to one of the preceding claims, characterized in that the control means comprise a memory (34) in which the information required for image control for the various display modes is stored.

Video interface 10 according to one of the preceding claims, characterized in that the digitizing means (36) comprise an A / D converter for digitizing said at least one video signal, and that the control means (32) adjust the brightness and / or contrast level on the digital display screen by adjusting at least one The lower limit voltage level of the digitization of the A / D converter and / or the size of the voltage range to be digitized.

Video interface according to one of the preceding claims, characterized in that the digitizing means (36) is associated with a conversion memory means (37) for displaying digitized output data to be indicated by the digitized video output of the A / D converter, preferably programmable by the control means (32), and that the conversion The memory means preferably performs a controllable digital video display for the digitized video signal in each case: the brightness, contrast, color and / or word length correction required by the features.

Video interface according to one of the preceding claims, characterized in that the digitizing means (36) is associated with means (110) indicated by the digitized video output of the A / D converter for increasing the colors to be displayed by FRC or dithering technology.

Video interface according to one of the preceding claims, characterized in that the digital display (39) is a display divided into two blocks to be assigned simultaneously, and in that the display (39) of the digitizing means (36) and ) includes a video data cache (121) and cache and display assigning means (120) for inputting video data from the cache to the display.

Video interface according to one of the preceding claims, characterized in that the video interface comprises means (110) for daisy-chaining the screens. 28 96647