FI95335B - Menetelmä kahden tahdistusgeneraattorin tahdistussignaalien vaiheen synkronoimiseksi tietoliikenneverkoissa - Google Patents

Description

5 95335

Menetelmä kahden tahdistusgeneraattorin tahdistussignaa-lien vaiheen synkronointi seksi tietoliikenneverkoissa

Digitaalisten tietoliikenneverkkojen eri osissa, kuten välitys- tai siirtolaitteissa, digitaalisten tietojen oikea-aikaista välitystä ja siirtoa varten on järjestetty tahdistusgeneraattorilaitteita. Näissä tahdistusgeneraat-10 torilaitteissa kehitetään kulloisenkin laitteen oikea-aikaista ohjausta varten tarvittavat tahdistussignaalit.

Tietoliikenneverkon plesiokronisessa käytössä eri tahdis-tusgeneraattorilaitteissa on muodostettava erittäin tar-15 kasti bittinopeutta noudattavia ja pitkäaikaisesti stabiileja tahdistussignaaleja. Tällainen käyttötapa vaatii tosin erittäin suuret kustannukset kullakin tahdistus-generaattorilaitteella, mutta toisaalta se sallii hyvin joustavan ja laajan verkkorakenteen.

20

Synkronisesti käytetyissä tietoliikenneverkoissa keskeiseen paikkaan asennetaan erittäin tarkka, häiriövarmistet-tu tahdistusgeneraattorilaite. Tässä tahdistusgeneraatto-rilaitteessa kehitetyt tahdistussignaalit jaetaan siirto-25 teknisten laitteiden kautta digitaalisten tietojen, esimerkiksi puhetietojen kanssa tietoliikenneverkon kaikkiin komponentteihin. Vaiheensäätöpiirein - Phase-Locked-Loop - varustettujen tahdistusgeneraattorilaitteiden avulla kehitetään komponenteissa kulloinkin tahdistussignaaleja, 30 joiden vaiheet vastaavat saapuvien erittäin tarkkojen tahdistussignaalien vaihetta. Sellainen tahdistusgeneraattorilaite vaiheensäätöpiirillä tunnetaan julkaisusta Proceedings of 1979 ISCAS, ss. 804, 805, "A mikroproces-sor-controlled phase-locked loop for network synchronisa-35 tion". Näiden tahdistusgeneraattorilaitteiden avulla taataan verkon eri komponenteissa digitaalisten tietojen oikea-aikainen käsittely. Tietoliikenneverkon plesiokro- 2 95335 niseen käyttöön verrattuna kunkin tahdistusgeneraattori-laitteen kustannukset tahdin tarkkuuden ja erityisesti pitkäaikaisen stabiilisuuden suhteen ovat synkronikäytössä pienemmät, mutta siihen liittyy kalliimpi siirtotekniikka 5 ja verkon tilan suhteen rajoitetumpi rakenne.

Sekä plesiokronisessa että synkronisessa tietoliikenneverkon käytössä on verkon solmuihin, erityisesti digitaalisiin välityslaitteisiin järjestettävä häiriövarmistetut tah-10 distusgeneraattorilaitteet. Tätä varten järjestetään kaksi saunalla tavalla toteutettua - ts. vaiheensäätöpiirein varustettua - tahdistusgeneraattorilaitetta, jolloin ensimmäisen tahdistusgeneraattorilaitteen - jota jatkossa sanotaan referenssitahdistusgeneraattorilaitteeksi - tah-15 distussignaalit tahdistetaan saapuviin erittäin tarkkoihin tahdistussignaaleihin, ja toisen tahdistusgeneraattorilaitteen - jota jatkossa sanotaan tahdistusgeneraattori-laitteeksi - tahdistussignaalit tahdistetaan referenssi-tahdistusgeneraattorilaitteen muodostamiin referenssitah-20 distussignaaleihin. Referenssitahdistusgeneraattorilait- teen vikaantuessa suoritetaan pääosin automaattisesti vaihtokytkentä tahdistusgeneraattorilaitteelle. Koska kummatkin tahdistusgeneraattorilaitteet esimerkiksi väli-tyslaitteistossa useimmiten on järjestetty jollekin etäi-25 syydelle toisistaan - esim. eri telxnekehikkoon, suurilla käsittelynopeuksilla toimivissa tietoliikenneverkoissa -tahdistussignaalit suurilla bittinopeuksilla - tahdistus-generaattorilaitteissa kehitettyjen tahdistussignaalien vaiheet poikkeavat toisistaan, johtuen signaalien kulku-30 ajoista tahdistusgeneraattoreiden välisillä yhteyksillä.

Nämä vaihepoikkeamat aiheuttavat referenssitahdistus-generaattorilaitteen vikaantumisen yhteydessä merkittäviä häiriöitä erityisesti digitaaliselle tiedonvälitykselle ja -siirrolle. Tämä voi erityisesti digitaalisen datasiirron 35 osalta johtaa siirtohäiriöhin ja mahdollisesti yhteyksien katkeamisiin.

3 95335

Keksinnön perustana on tehtävänä muodostaa menetelmä, jonka avulla kahden tahdistusgeneraattorilaitteen välisestä etäisyydestä riippumatta niitä voidaan ohjata siten, että tahdistusgeneraattorilaitteiden kulloinkin kehittämien 5 tahdistussignaalien vaiheet ovat samat. Tehtävä ratkaistaan patenttivaatimuksen 1 tunnusmerkkien mukaisesti.

Keksinnön ydinajatuksena on pidettävä sitä, että tahdis-tusgeneraattorilaitteeseen tahdistussignaalin tahdistami-10 seksi referenssitahdistussignaaliin järjestetyn vaiheen-säätöpiirin lisäksi referenssitahdistusgeneraattorilait-teeseen myös järjestetään vaiheensäätöpiiri, jonka avulla ainakin yhdelle liitäntäjohdolle järjestetty ainakin yksi viivelaite säädetään siten, että saavutetaan referenssios-15 killaattorikellosignaalin n-kertaista jaksonpituutta vastaava vaihepoikkeama. Nämä viivejohdon säätösuureet, jotka osoittavat vaihepoikkeaman oskillaattorin n:nnessä kellosignaalissa ja vaihepoikkeaman oskillaattorikellosig-naalien n:n jaksonpituuden puitteissa, muodostavat yhdessä 20 korjausinformaation, joka välitetään tahdistusgeneraatto- rilaitteelle. Tahdistusgeneraattorilaitteessa korjataan oskillaattorikellosignaaleja korjausinformaatiolla osoitettujen vaihepoikkeamien mukaisesti.

25 Keksinnön mukaisen menetelmän oleellisena etuna on nähtävä tahdistussignaalien vaiheensäätöpiirin avulla toimivan tahdistamismenetelmän käyttöön ottaminen molemmissa tah-distusgeneraattorilaitteissa. Tällöin voidaan keksinnön mukaisessa toetutuksessa käyttää koeteltuja piiritoteu-30 tuksia, ja mikroprosessoria käytettäessä voidaan käyttää koeteltuja ohjelmaratkaisuja.

Keksinnön mukaista menetelmää voidaan erityisen edullisesti käyttää digitaalisessa puhelinkeskuksessa. Tällöin 35 voidaan tahdistusgeneraattorilaitteet sijoittaa toisistaan erilleen, esim. eri telinekehikkoon. Tämän ansiosta 4 95335 mahdollistetaan digitaalisten puhelinkeskuslaitteiden modulaarinen mekaaninen rakenne.

Keksinnön mukaisen menetelmän patenttivaatimuksen 2 mukai-5 sen toisen edullisen suoritusmuodon mukaisesti välitetään korjausinformaatiot referenssitahdistussignaalin pulssi-leveys- tai pulssivälimodulaatiolla. Tämä tarkoittaa sitä, että molempien tahdistusgeneraattorilaitteiden tahdistus-signaalien väliset mitatut vaihepoikkeamat osoitetaan 10 referenssitahdistussignaalin pulssin leveyden tai pulssien välin pituuden avulla. Tahdistusgeneraattorilaitteelle välitetyn referenssitahdistussignaalin pulssileveys- tai pulssivälimittauksella määritetään sen vaihepoikkeama ja säädetään vastaavasti tahdistussignaalin vaihetta. Tämän 15 erityisen edullisen referenssitahdistussignaalin pulssi-leveys- tai pulssivälimodulaation avulla se voidaan välittää kor jausinformaation kanssa yhden ainoan yhteyden kautta referenssitahdistusgeneraattorilaitteelta tahdistus- generaattorilaitteelle.

20

Vaihtoehtoisesti voidaan korjausinformaatio kulloinkin välittää 'm' koodatulla pulssileveys- tai pulssivälimodu-loidulla referenssitahdistussignaalilla - ks. patenttivaatimus 3. Tämä menettely on erityisen edullinen silloin, 25 kun pulssileveys- tai pulssivälivaiheet eivät riitä edustamaan vaadittavia vaihepoikkeama-arvoja. Järjestetään siis määrätyille pulssileveyksille tai pulssiväleille ennalta määrätyt loogiset arvot - esim. looginen "1" tai "0". Valitun koodin mukaisesti - esim. kymmennumeroinen 30 binäärikooodi - koodataan sillä hetkellä voimassa olevan vaihepoikkeaman mukaisesti kymmenen referenssitahdistus-signaalia ja välitetään tahdistusgeneraattorilaitteelle. Nämä kymmenen referenssitahdistussignaalia vastaanotetaan tahdistusgeneraattorilaitteessa ja dekoodataan valitun 35 koodaustavan mukaisesti. Dekoodattu informaatio edustaa tällöin referenssitahdistuslaitteessa mitattua kahden tahdistussignaalin välistä vaihepoikkeamaa.

Il »U'l Kill il-*·** · I

5 95335

Keksinnön mukaisen menetelmän toisen edullisen suoritusmuodon mukaisesti referenssitahdistussignaalit tahdistetaan vaiheensa tai taajuutensa osalta referenssitahdistus-generaattorilaitteelle tuotuhin verkon tahdistussignaa-5 leihin referenssitahdistuslaitteessa lisäksi olevan refe-renssivaiheensäätöpiirin avulla - ks. patenttivaatimus 4. Tämä referenssitahdistussignaalien tahdistelminen verkon tah-distussignaaleihin on järjestetty referenssitahdistus-generaattorilaitteille synkronisesti käytetyissä tietolii-10 kenneverkoissa, jolloin verkon tahdistussignaalit jaetaan keskeisesti järjestetystä ylemmän tason erittäin tarkasta tahdistuslaitteesta sopivalla siirtotekniikalla - esim. PCM-siirtotekniikalla - verkon komponenttien, esim. puhelinkeskusten referenssitahdistusgeneraattorilaitteille.

15 Käytettäessä jo selitettyä vaiheensäätöpiiriä kummassakin tahdistusgeneraattorilaitteessa, on tahdistusgeneraatto-rilaitteessa olevaa vaiheensäätöpiiriä varten järjestettävä suurempi säätönopeus kuin referenssitahdistusgeneraat-20 torilaitteessa - ks. patenttivaatimus 5 - ja referenssitah-distusgeneraattorilaitteessa olevaa vaiheensäätöpiiriä varten on järjestettävä suurempi säätönopeus kuin referenssi-vaiheensäätöpiirille - ks. myös patenttivaatimus 6. Vaiheen-säätöpiirien säätönopeuksien tällaiset nopeussuhteet ovat 25 erityisen edulliset, koska näin voidaan välttää epästabii-lisuudet, erityisesti värähtelypyrkimykset.

Jotta tahdistussignaalin taajuuden vaiheensäätöpiirien säätönopeuteen sovittamisen kustannukset voitaisiin pitää 30 mahdollisimman pieninä, on erityisen edullista, että tahdistussignaalien taajuus sovitetaan vaiheensäätöpiirien säätönopeuteen - ks. patenttivaatimus 7. Täten voidaan jättää pois muut taajuus jakajat tai taa juuskerto jalaitteet.

35 Keksinnön mukaisen menetelmän patenttivaatimuksen 8 mukaisen toisen edullisen suoritusmuodon mukaisesti viritetään referenssitahdistussignaalit ja tahdistussignaalit taa- 6 95335 juutensa osalta informaation käsittelyä tai siirtoa varten PCM-käyttöä varten järjestettyyn ja standardoituun kehys-tahdistukseen tai synkronointitahdistukseen. Oskillaatto-rikellosignaaleista kulloinkin johdetut tahdistussignaa-5 lit toimivat tällöin kehystahdistusinformaationa, esim. 2 MBit/s PCM-yhteystahdin 32-kanavaisena kehystahdistukse-na. Tämä tarkoittaa sitä, että vältetään kustannukset tahdistussignaalin taajuuden sovittamisesta PCM-kehystah-din taajuuteen tai sen johtamisesta oskillaattorikellosig-10 naaleista.

Keksinnön edullisen edelleen kehitelmän mukaisesti - ks. patenttivaatimukset 9...14 - voidaan menetelmän toteuttavaa laitetta käyttää sekä referenssitahdistusgeneraatto-15 rilaitteena että tahdistusgeneraattorilaitteena - ks. erityisesti patenttivaatimukset 9 ja 10. Tämä saavutetaan osittain siten, että ensimmäiseen ja toiseen pulssileveys-modulaatiolaitteeseen sekä vaiheenmittauslaitteeseen järjestetään muistilaitteet, joihin talletetaan ohjauslait-20 teelta välitettyä säätöinformaatiota tai informaatiota mittaustuloksista, ja joiden avulla keksinnön mukaisen laitteen osia voidaan ohjata tehottomiksi. Muistilaitteeseen talletetulla informaatiolla voidaan esimerkiksi vii-velaitteeseen säätää viiveeksi 0 ms, jolloin se ohjataan 25 tehottomaksi. Keksinnön mukaisen laitteen toinen oleellinen etu voidaan nähdä siinä, että laskurilaitteen avulla lasketaan jatkuvasti kello-oskillaattorilla muodostettuja oskillaattorikellosignaaleja, ja että laskurilaitteen lähdöissä rinnakkain olevat laskuritulokset johdetaan määrät-30 tyinä hetkinä sekä ensimmäiseen että toiseen pulssileveys-modulaatiolaitteeseen pulssileveysmoduloitujen tahdistus-signaalien muodostamiseksi ja lisäksi vaiheenmittauslait-teeseen. Laskurilaitteen useampikertaisella hyväksi käyttämisellä voidaan säästää piiritekniikassa. Sen lisäksi 35 laskuritulokset ovat digitaalisessa muodossa - esimerkiksi binäärisesti koodattuina digitaalisina signaaleina. Laskuritulokset soveltuvat siten erityisen hyvin muuhun si a»:t Hu i t « a - - 7 95335 digitaaliseen käsittelyyn - laitteisto- ja ohjelmistokom-ponenteissa.

Viivelaite on keksinnön mukaisen laitteen toisen edullisen 5 suoritusmuodon mukaisesti liitetty jompaankumpaan tai jaettu symmetrisesti kumpaankin liitäntäjohtoon referens-sitahdistusgeneraattorilaitteessa ja/tai tahdistus-generaattorilaitteessa - ks. patenttivaatimus 11. Symmetrisen jaon ansiosta voidaan useampia pienempiä, samalla 10 tavalla rakentuvia viivelaitteita käyttäen saavuttaa sama viiveajan säätöalue, kuin yhdellä ainoalla kookkaalla viivelaitteella. Viiveajat määritetään tällöin suoraan säätölaitteilla tai informaatiota siirtämällä - esimerkiksi jälleen patenttivaatimusten 2 tai 3 mukaisesti tahdis-15 tusgeneraattorilaitteelle - ja säädetään tätä varten järjestetyllä muistilaitteella.

Erityisen edullisesti toteutetaan viiveeltään säädettävä viivelaite integroitujen piirien sarjaan kytkettävillä 20 verkoilla (arrays) - ks. patenttivaatimus 12. Kulloinkin sarjaan kytkettävien verkkojen lukumäärä, joilla kulloinkin on tunnettu kulkuaika tai viiveaika, ohjataan tällöin säätölaitteella muistilaitteen kautta. Tällä tavalla voidaan esimerkiksi binäärisesti koodatun informaation muo-25 dostamisen avulla kytkeä sarjaan binääristä informaatiota vastaava lukumäärä verkkoja.

Kahden viivelaitteen, kiikun ja kolmen muistilaitteen erityisen edullisen järjestelyn avulla - ks. patenttivaa-30 timus 13 - voidaan toisaalta ohjauslaitteen avulla säätää ensimmäisen viivelaitteen viiveet ja toisaalta siirtää ohjauslaitteelle vaihemittaustulokset - jotka esiintyvät oskillaattorin n kellosignaalin jaksonpituutena ja oskil-laattorikellosignaalin yhden jaksonpituuden osien lukumää-35 ränä. Toinen viivelaite voidaan jälleen muodostaa sarjaan kytketyillä verkoilla, jolloin verkkojen lähdöt kulloinkin liittyvät ohjauslaitteen tuloihin.

8 95335

Keksinnön mukaisen laitteen patenttivaatimuksen 14 mukaisen toisen edullisen suoritusmuodon mukaisesti on toiseen pulssileveysmodulaatiolaitteeseen järjestetty positiivinen ja negatiivinen vertailulaite, joiden kulloinkin 5 ensimmäiset vertailutulot on kulloinkin liitetty muistilaitteeseen ja joiden toiset vertailutulot on liitetty laskurilaitteen lähtöihin, ja negatiivisen vertailulait-teen lähtö on johdettu pulssileveysmoduloidun tahdistus-signaalin muodostavan toisen kiikun asetustuloon ja posi-10 tiivisen vertailulaitteen lähtö on johdettu toisen kiikun nollaustuloon. Tämän vertailu- ja muistilaitteiden sekä toisen kiikun järjestelyn avulla voidaan muodostettavien pulssileveysmoduloitujen tahdistussignaalien napaisuuden vaihtelua muuttaa mielivaltaisesti niiden ajallisen esiin-15 tymisen osalta. Tämä tarkoittaa sitä, että tahdistussig-naalit voidaan lähettää mielivaltaisina hetkinä, ts. niiden vaihetta voidaan muuttaa mielivaltaisesti, ja tahdistus-signaalien pulssinleveys, joka edustaa korjausinformaa-tiota, voidaan säätää mielivaltaisesti.

20

Keksinnön toinen edullinen suoritusmuoto on nähtävissä siinä, että viivelaitteet muodostetaan viivelinjalla, jonka ainoat viive-elimet toteutetaan n- ja p-kanavatran-sistoreilla ja niiden avulla muodostettavilla invertte-25 reillä - ks. patenttivaatimus 15. Tällä tavalla muodostettu viivelinja tunnetaan EP-patenttihakemuksesta 0274606, joka on julkaistu 20.7.1988. Viivelinjan läpi kulkevien signaalien viivettä muutetaan johtamalla viivelinjan toisiinsa liitettyihin hilaliitäntöihin tasajännite tai tasasuunnat-30 tu pulssinleveysmoduloitu signaali. Jos integroituun piiriin viivelinjan lisäksi lisätään vaiheenvertailuelin -ks. patenttivaatimus 16 -, niin referenssitahdistus- generaattorilaitteessa voidaan tahdistaa kehitetyt refe-renssitahdistussignaalit saapuviin tahdistussignaaleihin 35 ja samalla määrittää vaihepoikkeama. Tällöin vaiheenver-tailupiirin lähdössä käsillä oleva, tasasuunnattujen puls-sinleveysmoduloitujen signaalien taso edustaa näiden mo- 9 95335 lempien tahdistussignaalien välistä voimassa olevaa vai-hepoikkeamaa. Tasoarvo on tämän jälkeen muunnettava digitaaliseksi informaatioksi ohjauslaitteessa tapahtuvaa edelleenkäsittelyä varten. Tämä muunnos voidaan toteuttaa 5 esimerkiksi kaupan olevin analogia/digitaali-muunninlait-tein. Vaiheenvertailupiirin lisäksi tapahtuva järjestäminen integroituun piiriin tunnetaan myös EP-patenttihake-muksesta 0274606.

10 Seuraavassa keksinnön mukaisen menetelmän ja vastaavasti keksinnön mukaisen laitteen suoritusesimerkkiä selitetään lähemmin kahden lohkokaavion ja kahden vuokaavion avulla. Niissä: 15 kuvio 1 on referenssitahdistusgeneraattori- ja tahdistus-generaattorilaitteen muodostavan häiriövarmenne-tun tahdistuslaitteen lohkokaavio; kuvio 2 on referenssitahdistusgeneraattorilaitteen ja 20 vastaavasti tahdistusgeneraattorilaitteen lohko- kaavio? kuvio 3 on vuokaavio kuvion 1 ja kuvion 2 mukaisen referenssitahdistusgeneraattorilaitteen selittä-25 mistä varten; ja kuvio 4 on vuokaavio kuvion 1 ja kuvion 2 mukaisen tahdistusgeneraattorilaitteen selittämistä varten.

30

Kuvio 1 esittää häiriövarmennetun tahdistuslaitteen TE, joka muodostuu referenssitahdistusgeneraattori- ja tahdis-tusgeneraattorilaitteesta RTG, TG. Tahdistuslaite TE on esimerkiksi järjestetty tietoliikenneverkon välityslait-35 teistoon. Tällöin tahdistuslaitteessa TE kehitetään väli-tyslaitteistoon saapuvan informaation oikea-aikaista välittämistä varten välttämättömät tahdistussignaalit. Näin 10 95335 muodostetut tahdistussignaalit tsi jaetaan välitysjärjestelmän kaikkiin komponentteihin ja tahdistetaan niissä esimerkiksi käsittelykellosignaalien kanssa. Tahdistus-laite TE käsittää kaksi ssunalla tavalla toteutettua 5 tahdistusgeneraattorilaitetta RTG, TG. Molemmissa tahdis-tusgeneraattorilaitteissa RTG, TG muodostetaan tahdistus-signaalit tsrf ts, jotka johdetaan vaihtokytkentälaitteel-le USE. Tämän vaihtokytkentälaitteen USE avulla suoritetaan toisen tahdistusgeneraattorilaitteen RTG, TG tai tahdis-10 tussignaalien tsr, ts vikaantuessa vaihtokytkentä kulloisellekin toiselle tahdistusgeneraattorilaitteelle RTG, TG tai toisille tahdistussignaaleile tsr, ts. Vaihtokytkentälaitteen USE lähdössä A on häiriövarmennetut tahdistus-signaalit tse, jotka johdetaan esimerkiksi välityslait-15 teiston järjestelmäkomponenteille.

Toisessa tahdistusgeneraattorilaitteista RTG, TG - jota jatkossa merkitään referenssitahdistusgeneraattorilait-teeksi RTG - muodostetaan referenssitahdistussignaalit 20 tsr, jotka välitetään toiselle tahdistusgeneraattorilait-teelle TG. Tässä tahdistusgeneraattorilaitteessa TG muodostetut tahdistussignaalit ts synkronoidaan saapuvien re-ferenssitahdistussignaalien tsr kanssa vaiheen suhteen ja ne välitetään referenssitahdistusgeneraattorilaitteelle.

25

Referenssitahdistusgeneraattori- ja vastaavasti tahdis-tusgeneraattorilaite RTG, TG muodostuu kulloinkin Selmalla tavalla toteutusta tasajänniteohjatusta oskillaattorikel-lolaitteesta VCO, laskurilaitteesta MC, ensimmäisestä ja 30 toisesta pulssinleveysmodulointilaitteesta PMD1, PMD2, vaiheenmittauslaitteesta PME ja ohjauslaitteesta RMP, MP.

Kuvio 2 esittää referenssitahdistusgeneraattori- ja vastaavasti tahdistusgeneraattorilaitteen RTG, TG lohkokaa-35 vion, jossa yksityiskohtaisesti on esitetty ensimmäisen ja toisen pulssinleveysmodulointilaitteen PMDl, PMD2 ja vaiheenmittaus laitteen PME piiritekniset komponentit. Ensim- 11 95335 mäisessä keskeisessä ohjauslaitteessa MP tutkitaan ja käsitellään eri laitteilta PMDl, PMD2 ja PME välitettyä mittaus- ja vastaavasti tulosinformaatiota, ja tuotettu säätöinformaatio johdetaan vastaaville laitteille PMDl, 5 PMD2 ja PME. Keskeinen ohjauslaite MP toteutetaan esimerkiksi 8-bittisellä mikroprosessorilla SAB 8051 (Siemens). Säätö-, mittaus ja tulosinformaatiota vaihdetaan keskeisen ohjauslaitteen MP ja laitteiden PMDl, PMD2 ja PME välillä välimuistilaitteen ROM kautta. Tämä välimuistilaite ROM on 10 toteutettu kaupan olevalla ROM- (Read Only Memory) muis-tikomponentilla. Keskeisen ohjauslaitteen MP pääsy väli-muistilaitteeseen ROM informaation lukemista ja tallettamista varten tapahtuu ohjauslaitteessa MP sovelletulla standardisoidulla menetelmällä. Tästä välimuistilaittees-15 ta ROM säätöinformaatio pääsee laitteisiin PMDl, PMD2 ja PME järjestettyihin muistilaitteisiin RPD, RTF, RNF, RPF, RVZ tai vastaavasti mittaus- ja tulosinformaatiota välitetään sille laitteisiin PMDl, PMD2 ja PME järjestetyistä muistilaitteista ERG, ERF.

20

Jo selitettyjen komponenttien lisäksi tahdistusgeneraat-torilaitteeseen TG on järjestetty jänniteohjattu oskil-laattorilaite VCO, laskurilaite MC ja alipäästösuodatus-laite TP. Oskillaattorilaite VCO muodostuu esimerkiksi 25 integroidusta kideoskilaattoripiiristä sekä päästöpiiris-tä, jolla oskillaattorin taajuutta voidaan säätää ennalta määrätyissä rajoissa. Koska päästöpiiri tavallisesti toteutetaan kapasitanssidiodeilla, aikaansaadaan taajuuden muutos muuttamalla oskillaattorilaitteen VCO jännitetuloon 30 SE johdettua tasajännitettä. Tämä tasajännite tai ohjaus-jännite as muodostetaan alipäästösuodatuslaitteella TP siihen tulevilla pulssinleveysmoduloiduilla signaaleilla pds. Alipäästösuodatuslaite TP toteutetaan esimerkiksi vastuksesta ja kondensaattorista kytketyllä alipääs-35 tösuodattimella. Pulssinleveysmoduloidut signaalit pds kehitetään ensimmäisessä puissinleveysmodulointilaitteessä PDMl. Oskillaattorilaitteessa VCO kehitetyt oskillaat- 12 95335 torikellosignaalit ots johdetaan laskurilaitteen MC las-kurituloon ZE. Laskurilaitteessa välitetyt oskillaattori-kellosignaalit ots lasketaan jatkuvasti binäärisesti esimerkiksi 20-bittisellä synkronilaskurilla, ja binäärisesti 5 koodatut laskuritulokset es valmistellaan kulloinkin esimerkiksi 20:een rinnan järjestettyyn laskurilähtöön. Laskurilaitteen MC lähdössä olevat laskuritulokset es edustavat tahdistusgeneraattorilaitteen TG aika-akselia, ja ne johdetaan ensimmäiselle ja toiselle pulssinleveysmoduloin-10 tilaitteelle PDMl, PDM2 sekä vaiheenmittauslaitteelle PME.

Ensimmäisessä pulssinleveysmodulointilaitteessa PDMl laskuritulokset es johdetaan pulssinleveys-vertailijän VPD ensimmäiseen 20reen tuloon. Pulssinleveys-vertailijän VPD 15 toiset 20 tuloa on liitetty pulssinleveys-muistilaittee-seen RPD. Pulssinleveys-vertailijassa VPD muodostetaan, vertaamalla jatkuvasti molemmissa 20-bittisissä tuloissa olevaa informaatiota, pulssinleveysmoduloituja signaaleja pds, jotka johdetaan pulssinleveys-vertailijän VPD lähdös-20 tä alipäästälaitteelle TP.

Toisessa pulssinleveysmodulointilaitteessa PDM2 johdetaan laskuritulokset es 20-bittisen JA-elimen UD 20reen ensimmäiseen tuloon. 20-bittisen JA-elimen UD 20rssa toisessa 25 tulossa ovat jakajamuistilaitteeseen RTF talletettu informaatio. Tämän JA-elimen UD avulla määritetään miten usein laskuritulokset es luovutetaan JA-elimen UD lähdössä. Laskuritulosten luovuttamistiheys ja siten taajuus määrätään jakajamuistilaitteeseen RTF talletetun informaation 30 avulla. JA-elimen UD 20 lähtöä on johdettu rinnan negatiivisen vertailijan VN ja positiivisen vertailijan VP kulloinkin 20reen tuloon. Negatiivisen vertailijan VN 20 muuta tuloa on liitetty negatiivisen muistilaitteen RNF 20reen lähtöön. Samalla tavalla on positiivisen vertailijan 35 VP 20 muuta tuloa liitetty positiivisen muistilaitteen RPF 20 reen lähtöön. Molempiin muistilaitteisiin RNF, RPF talletettava säätöinformaatio välitetään niille ohjaus- 13 95335 laitteesta MP välimuistilaitteen ROM kautta. Vertaamalla jatkuvasti kulloinkin 20:ssa tulossa läsnä olevaa informaatiota osoitetaan positiivisessa vertailijassa VP napaisuuden vaihto positiiviseksi jännitteeksi ja negatiivisel-5 la vertailijalla VN napaisuudenvaihto negatiiviseksi jännitteeksi, ja luovutetaan kulloinkin vertailijan VN, VP lähdöstä. Positiivisen vertailijan VP lähtö johdetaan toisen kiikkuportaan KS2 nollaustuloon R ja negatiivisen vertailijan VN lähtö asetustuloon S. Tämä toinen kiikku-10 porras KS2 toteutetaan esimerkiksi integroidulla vakiotek-niikkaa olevalla asetus- ja nollaustuloilla S, R varustetulla RS-kiikkupiirillä. Napaisuuden vaihtoa osoittavalla informaatiolla asetetaan tämän toisen kiikkuportaan KS2 lähtöön positiivinen ja vastaavasti negatiivinen jännite.

15 Tämän toisen kiikkupiirin KS2 lähtö edustaa toisen puls-sinleveysmodulointilaitteen PDM2 lähtöä, jossa, sen mukaan käytetäänkö sitä referenssitahdistusgeneraattorilaitteena tai tahdistusgeneraattorilaitteena RTG, TG, on joko refe-renssitahdistussignaali tsr tai tahdistussignaali ts.

20

Vaiheenmittauslaitteessa PME laskuritulokset es luovutetaan karkeavaihe-muistilaitteen ERG 20 tuloon. Tässä karkeavaihe-muistilaitteessa ERG muodostetaan saapuvan tahdistussignaalin ts oskillaattorikellosignaalin ots vai-25 hepoikkeamista n jaksonpituudella - n:llä saa olla vain kokonaislukuarvoja - sisäiset tahdistussignaalit tsr, jotka talletetaan ja välitetään välimuistilaitteen ROM kautta ohjauslaitteelle MP. Hetket, jolloin laskuritulokset es on luovutettava karkeavaihe-muistilaitteeseen ERG, 30 määrätään asettamalla vastaavasti informaatio - esimerkiksi lyhytaikainen positiivinen jännite - karkeavaihe-muistilaitteen ERG vastaanottotuloon. Tämä luovutushetken määräävä informaatio muodostetaan ensimmäisessä kiikkupor-taassa KS1 ja johdetaan sen lähdön ja TAI-elimen OD kautta 35 karkeavaihe-muistilaitteen ERG vastaanottotuloon. Tämän ensimmäisen kiikkuportaan KS1 kellotuloon johdetaan oskil-laattorilaitteessa VCO muodostetut oskillaattorikellosig- 14 95335 naalit ots. Ensimmäisen kiikkuportaan KSl tuloon - esimerkiksi D-tuloon - johdetaan ensimmäisen viivelaitteen VZE1 kautta välitetyt referenssitahdistussignaalit tai tahdis-tussignaalit ts, tsr. Tämän ensimmäisen kiikkuportaan KSl 5 lähtö on lisäksi johdettu toisen hienovaihe-muistilaitteen ERF vastaanottotuloon UF. Ensimmäinen viivelaite VZE1, VZE2 on toteutettavissa esimerkiksi kytkemällä sarjaan standardisarjan integroituja verkkopiirejä. Tällöin voidaan muodostaa sarjaan kytkettyjen verkkojen pienempiä ryhmiä 10 siten, että verkkojen lukumäärä vastaa binääriarvojen erillisiä ryhmiä - esimerkiksi ryhmiä, joissa on yksi, kaksi, neljä, kahdeksan, jne. verkkoa. Lisäämällä sopiva ohjauslogiikka voidaan n-numeroista - esimerkiksi kuu-sinumeroista - binääristä informaatiota käyttämällä kytkeä 15 sarjassa peräkkäin mielivaltainen lukumäärä verkkoja. Suoritusesiemrkissä oletettakoon, että viivemuistilait-teeseen RV talletetaan kuusinumeroinen binääritieto, joka kuuden yhteyden kautta ohjaa ensimmäistä viivelaitetta VZE1 siten, että peräkkäin kytketään binääristä informaatiota 20 vastaava määrä verkkoja - enintään esimerkiksi 64. Peräkkäin kytkettävien verkkojen määrä ja vastaavasti viive-muistilaitteeseen RVZ talletettavan informaation laatu muodostetaan ohjauslaitteessa MP ja välitetään välimuis-tilaitteen ROM kautta viivemuistilaitteelle RVZ. Ensimmäi-25 sen viivelaitteen VZE1 lähtö on lisäksi kytketty toisen viivelaitteen VZE2 tuloon ja sannalla ohjauslaitteen MP tuloon eli porttiin MPPl. Ensimmäisen viivelaitteen VZEl tuottamat tahdistussignaalit ts, tsr johdetaan viive-elimenä toteutetun toisen viivelaitteen VZE2 tuloon. Viive-30 elin muodostuu jälleen sarjaan kytketyistä vakiosarjan integroitujen piirien verkoista. Suoritusesimerkkiä varten oletettakoon, että sarjaan on kytketty 20 verkkoa, ja etä verkkojen lähdöt kulloinkin on johdettu rinnan hienovaihe-muistilaitteen ERF tuloihin. Asettamalla vastaava in-35 formaatio hienovaihe-muistilaitteen ERF vastaanottotuloon UF, määrätään hetki jolloin hienovaihe-muistilaitteen ERF 20:ssa tulossa oleva informaatio vastaanotetaan siihen.

15 95335

Viive-elimen tuloon saapuva tahdistussignaali ts, tsr kulkee sen läpi, jolloin jokainen verkko aiheuttaa määrätyn ajallisen viiveen. Samalla tahdistussignaali ts, tsr vaikuttaa ensimmäisen kiikkuportaan KS1 D-tulossa. Ensim-5 mäisen kiikkuportaan KS1 kellotulossa olevan oskillaatto-rikellosignaalin ots seuraava napaisuudenvaihto aiheuttaa sen, että hienovaihe-muistilaitteen ERF tuloissa oleva informaatio vastaanotetaan siihen täsmälleen sillä hetkellä. Tahdistussignaalin ts,tsr napaisuuden vaihdon läpikul-10 kernien verkkojen määrä aikaansaa oskillaattorikellosignaa-lin ots jaksonpituuden puitteissa vaikuttavan vaihepoik-keaman. Jos esimerkiksi hienovaihe-muistilaitteeseen ERF vastaanotettaisiin informaatio sillä hetkellä, jolloin tahdistussignaalin ts, tsr napaisuuden vaihto on kulkenut 15 kymmenen verkon läpi, niin saapuvan tahdistussignaalin ts ja sisäisesti muodostetun tahdistussignaalin ts välinen vaihepoikkeama on kymmenen verkon viivettä. Verkon viiveen ollessa esimerkiksi 5 ns, saadaan vaihepoikkeamaksi siten 50 ns. Verkkojen lukumäärää voidaan edelleen nostaa, mutta 20 verkkojen lähdöt on kuitenkin johdettava vastaavan koodaus logiikan - esimerkiksi binäärisen koodauslogiikan -kautta. Tällöin saavutetaan se, että esimerkiksi 64: n verkkolähdön informaatio voidaan välittää binäärisesti koodattuna hienovaihe-muistilaitteelle ERF kuudella binää-25 risesti koodatulla johdolla. Jotta karkeavaihe-muistilait-teen ERG vastaanottotuloa UG voitaisiin ohjata myös ohjauslaitteella MP, kun esiintyy pulssinleveyttä osoittavan tahdistussignaalin ts, tsr napaisuuden vaihto, on ohjauslaitteen MP toinen lähtö eli portti MPP2 liitetty 30 TAI-elimen OD toiseen tuloon.

Kuviossa 3 on esitetty ja vastaavasti perusteellisesti selitetty kuvion 1 mukaisesti muodostetulla tahdistuslait-teella TE olevalla referenssiohjauslaitteella RMP sovel-35 letun ohjelman vuokaavio. Suoritusesimerkkiä varten edellytettiin, että referenssitahdistusgeneraattorilaitteella RTG kehitettyjä tahdistussignaaleja tsr ei tarvitse tah- 16 95335 distaa muihin verkkotahdistuslaitteelta välitettyihin verkkotahdistussignaaleihin. Siten referenssitahdistus-generaattorilaitetta RTG käyttöönotettaessa on ladattava määrätty informaatio referenssiohjauslaitteesta RMP väli-5 muistilaitteen ROM kautta pulssileveysmuistilaitteeseen RPD.

Kuviossa 4 on esitetty ja perusteellisesti selitetty tahdistusgeneraattorilaitteen TG ohjauslaitteessa MP so-10 vellettuja ohjelmia. Tahdistusgeneraattorilaite TG on tällöin järjestetty kuviota 1 vastaavaan tahdistuslaittee-seen TE.

Ensimmäisen ja toisen pulssinleveysmodulointilaitteen 15 PMDl, PMD2, laskurilaitteen MC ja vaiheenmittauslaitteen PME erilliset komponentit - lukuunottamatta ohjauslaitetta - on toteutettava esiintyvistä suurista käsittelynopeuksista johtuen tavanomaisilla integroiduilla piireillä, esimerkiksi muistilaitteet tavallisilla kaupan olevilla 20 rekisteripiireillä ja muut komponentit siten kuin jo selitettiin - tai erityisen edullisesti ASIC-tekniikan (Application Specified Integrated Circuit) integroiduilla piireillä. Koska tällä välin käytettävissä on ASIC-tekniikan mukaisia integroituja piirejä, joihin on sisällytetty · 25 myös mikroprosessorijärjestelmät, voidaan referenssitah-distusgeneraattorilaite ja vastaavasti tahdistusgeneraattorilaite RTG, TG kokonaisuudessaan sijoittaa yhteen ASIC-piiriin.

30 35

Claims (16)

17 95335

1. Menetelmä tahdistusgeneraattorilaitteen (TG) oskillaat-torikellolaitteessa (VCO) muodostettujen digitaalisten oskillaattorikellosignaalien (ots) vaiheen tai taajuuden 5 tahdistamiseksi - digitaalisiin referenssioskillaattorin tahdistussignaa-leihin (tor)f jotka muodostetaan referenssitahdistus-generaattorilaitteen (RTG) referenssioskillaattorikello-laitteessa (RVCO), tunnettu siitä, että 10. referenssitahdistus- ja vastaavasti tahdistusgeneraat- torilaitteessa (RTG, TG) referenssi- ja vastaavasti oskil-laattorisignaaleista (tor, to) kulloinkin pulssilaitteen ja referenssiprosessorin ja vastaavasti prosessorilaitteen (RMP, MP) avulla johdetaan alemmalla taajuudella olevia 15 referenssitahdistussignaaleja ja vastaavasti tahdistus-signaaleja (tsr, ts), jolloin määritellyt signaalireunat edustavat referenssioskillaattorin ja vastaavasti oskillaattorin tahdistussignaalien (tor, to) vaihetta, - tahdistusgeneraattorilaitteessa (TG) vaiheenmittaus- ja 20 ohjauslaitteen (MP) muodostaman vaiheensäätöpiirin avulla oskillaattorikellosignaalien (ots) vaihe tai taajuus tahdistetaan tahdistusgeneraattorilaitteelle (TG) välitettyihin referenssitahdistussignaaleihin (tsr), - referenssitahdistusgeneraattorilaitteessa (RTG) säätö-25 ja viivelaitteesta (VZE2) muodostetun säätöpiirin avulla mitataan vaiheenmittauslaitteen (PME) ja ohjauslaitteen (RMP) muodostamassa säätölaitteessa referenssitahdistus-signaalien (tsr) ja referenssitahdistusgeneraattorilait-teelle (RTG) liitäntäjohdon (VL) kautta välitettyjen 30 tahdistussignaalien (ts) väliset vaihepoikkeamat ja muodostetaan säätöinformaatiota, jonka avulla ohjataan ainakin yhtä viiveitään ohjattavissa olevaa muuta viivelaitetta (VZE1), joka on liitetty ainakin yhteen liitäntäjohtoon (VL) referenssitahdistus- ja vastaavasti tahdistussignaa-35 lien (tsr, ts) välittämiseksi, siten että referenssitah-distussignaalien (tsr) ja tahdistussignaalien (ts) väliset vaihepoikkeamat vastaavat referenssioskillaattorin kel- 18 95335 losignaalin (ots) n-kertaista jaksonpituutta, - muodostetaan referenssitahdistusgeneraattorilaitteen (RTG) säätölaitteessa 'n' jaksonpituuden aikana mitattu ja n:nnen jaksonpituuden aikana mitattu tahdistussignaalien 5 (ts, tsr) välistä vaihepoikkeamaa edustava korjausinfor-maatio (ki), joka välitetään tahdistusgeneraattorilait-teelle (TG), - tahdistusgeneraattorilaitteessa (TG) ohjauslaitteen (MP) avulla korjataan tahdistussignaalien (ts, tsr) vaihetta 10 välitetyn korjausinformaation (ki) mukaisesti.

2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että korjausinformaatio (ki) välitetään referens-sitahdistussignaalin (tsr) pulssileveys- tai pulssiväli- 15 modulaatiolla.

3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että korjausinformaatio (ki) välitetään kulloinkin 'm' koodatulla pulssileveys- tai pulssivälimoduloidulla 20 referenssitahdistussignaalilla (tsr).

4. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että ref erens s itahdis tus generaattorissa (RTG) tahdistetaan toisen referenssivaiheensäätöpiirin 25 avulla referenssioskillaattorikellosignaalien (ots) vaihe tai taajuus verkon tahdistussignaaleihin.

5. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että tahdistusgeneraattorissa (TG) 30 olevalle vaiheensäätöpiirille on järjestetty suurempi säätönopeus kuin referenssitahdistusgeneraattorin (RTG) vaiheensäätöpiirille.

6. Jonkin edellisen patenttivaatimuksen mukainen menetel-35 mä, tunnettu siitä, että referenssitahdistusgeneraattoris- sa (RTG) olevalle säätöpiirille on järjestetty suurempi säätönopeus kuin referenssivaiheensäätöpiirille. 95335 19

7. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että referenssi- ja vastaavasti oskillaattorikellosignaalien (ots) suhteen pienemmän taajuuden omaavat referenssitahdistus- ja vastaavasti tahdis- 5 tussignaalit (tsr, ts) on taajuudeltaan viritetty vaiheen-säätöpiirien ja vastaavasti säätiöpiirien säätönopeuksiin.

8. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että referenssi- ja vastaavasti 10 oskillaattorikellosignaalit (tsr, ts) taajuudeltaan on viritetty PCM-käyttöön soveltuvaan, informaation käsittelyyn ja välitykseen järjestettyyn ja standardoituun kehys-ja vastaavasti synkronointitahdistukseen.

9. Laite jonkin edellisen patenttivaatimuksen mukaisen menetelmän toteuttamiseksi, tunnettu siitä, että tahdis-tusgeneraattorilaitteessa (TGE) oskillaattorikellosignaalit (ots) muodostavan ja taajuudeltaan ohjattavan digitaalisen oskillaattorikellolaitteen (VCO) lähtö on liitetty 20 laskurilaitteen (MC) kellotuloon, että laskurilähdöt, joissa laskurilaitteessa (MC) tuotetut laskuritulokset ovat, on liitetty ensimmäiseen ja toiseen pulssinleveys-modulointilaitteeseen (PDMl, PDM2) sekä vaiheenmittaus-laitteeseen (PME) , että ensimmäisen pulssinleveysmoduloin-25 tilaitteen (PDMl) lähtö on liitetty alipäästösuodatuslait-teen (TP) kautta oskillaattorikellolaitteen (VCO) ohjaus-tuloon, että toisessa pulssinleveysmodulointilaitteessa (PMD2) on tahdistussignaalin (ts) tuottava tahdistussig-naalilähtö, että vaiheenmittauslaite (PME) on varustettu 30 tulolla saapuvia tahdistussignaaleja (ts) varten, ja että ensimmäiseen ja toiseen pulssinleveysmodulointilaittee-seen (PDMl, PDM2) sekä vaiheenmittauslaitteeseen (PME) kulloinkin on järjestetty säätöinformaation tai laitteiden tuottaman informaation välitallettavat muistilaitteet 35 (RPD, RTF, RNF, RPF, ERG, ERF, RVZ) , jotka toisen välimuistin (ROM) kautta on liitetty ohjauslaitteeseen (MP). 20 95335

10. Patenttivaatimuksen 9 mukainen laite, tunnettu siitä, että referenssitahdistusgeneraattorilaitteeksi (RTG) määritellyn tahdistusgeneraattorilaitteen (TG) toisen pulssinleveysmodulointilaitteen (PMD2) lähtö on liitetty 5 toisen tahdistusgeneraattorilaitteen (TG) vaiheenmit- tauslaitteen (PME) tuloon, ja että toisen tahdistusgeneraattorilaitteen (TG) toisen pulssinleveysmoduloin-tilaitteen (PDM2) lähtö on liitetty referenssitahdistus-generaattorilaitteen (RTG) vaiheenmittauslaitteen (PME) 10 tuloon, kulloinkin liitäntäjohdon kautta.

11. Jonkin patenttivaatimuksen 9 - 10 mukainen laite, tunnettu siitä, että viivelaite (VZl), jonka viiveeseen voidaan vaikuttaa, on liitetty toiseen tai symmetrisesti 15 jakaantuneena molempiin liitäntäjohtoihin referenssitahdis- tusgeneraattori- ja/tai tahdistusgeneraattorilaitteessa.

12. Patenttivaatimuksen 11 mukainen laite, tunnettu siitä, että viivelaite (VZEl) kulloinkin on toteutettu useampien 20 integroitujen piirien kytkettävien verkkojen viive johtona, jolloin kulloinkin sarjaan kytkettävien verkkojen lukumäärää ohjataan ohjauslaitteella.

13. Jonkin patenttivaatimuksen 9-12 mukainen laite, 25 tunnettu siitä, että vaiheenmittauslaitteeseen (PME) on järjestetty sen kellosignaalituloon liittyvä ensimmäinen viivelaite (VZEl), että viivelaitteen (VZEl) signaalin viiveeseen vaikuttamiseksi se on liitetty vaikuttavaa informaatiota tallettavaan välimuistilaitteeseen (RVZ), 30 että ensimmäisen viivelaitteen (VZEl) lähtö vaihepoik- keaman määrittämiseksi toisen viivelaitteen (VZE2) oskil-laattorikellosignaalin (ots) n:nnen jaksonpituuden puitteissa on liitetty ensimmäisen kiikkuportaan (KS1) tuloon ja ohjauslaitteen (MP) tuloon (MPPl), että ensimmäisen 35 kiikkuportaan (KS1) kellotulo on liitetty oskillaattori- kellolaitteen (VCO) lähtöön, että ensimmäisen kiikkuportaan (KS1) lähtö on liitetty yhdistämiselimen (OD) kautta i· : aa i mu ι i t a ; 9533E 21 'n' oskillaattorikellosignaalin jaksonpituuden aikaisen vaihepoikkeaman välitallettavan karkeavaihe-muistilait-teen (ERG) vastaanottotuloon (UG) sekä nrnnen oskillaattorikellosignaalin jaksonpituuden aikaisen vaihepoik-5 keaman välitallettavan hienovaihe-muistilaitteen (ERF) vastaanottotuloon (UF), että toisen viivelaitteen (VZE2) lähdöt on liitetty hienovaihe-muistilaitteen (ERF) tuloihin ja karkeavaihe-muistilaitteen (ERG) tulot laskuriläh-töihin, ja että ohjauslaitteen (MP2) toinen lähtö (MPP2) 10 on johdettu yhdistämiselimen (OD) toiseen tuloon.

14. Jonkin patenttivaatimuksen 9-13 mukainen laite, tunnettu siitä, että toiseen pulssinleveysmodulointilait-teeseen (PDM2) on järjestetty positiivinen ja negatiivinen 15 vertailija, joiden kulloinkin ensimmäiset vertailutulot on kulloinkin liitetty muistilaitteeseen (RNF, RPF) ja toiset vertailutulot laskurilaitteen (MC) lähtöihin, ja että negatiivisen vertailijän (RNF) lähtö on liitetty pulssinleveysmoduloidut tahdistussignaalit (ts) muodos-20 tavan toisen kiikkuportaan (KS2) asetustuloon (S) ja positiivisen vertailijän (VP) lähtö on johdettu toisen kiikkuportaan (KS2) nollaustuloon (R).

15. Jonkin patenttivaatimuksen 9-14 mukainen laite, 25 tunnettu siitä, että viivelaitteet (VZE1, VZE2) muodostuvat useampia peräkkäin kytkettyjä viive-elimiä käsittävästä viivelinjasta, että viive-elimet on toteutettu integroitua CMOS-piiritekniikkaa soveltavista n- ja p-seostuskanava-transistoreista ja niistä muodostetuista inverttereistä, 30 että invertterien tulo kulloinkin on liitetty lähdeliitän-nästään negatiiviseen syöttöjännitteeseen liitetyn n-ka-navatransistorin hilaliitäntään ja keräinliitännästään positiiviseen syöttöjännitteeseen liitetyn p-kanavatran-sistorin hilaliitäntään ja että niiden lähtö kulloinkin on 35 liitetty kulloisenkin kanavatransistorin vielä kytkemät-tömään keräin-, vastaavasti lähdeliitäntään, - että jokainen viive-elin osittain muodostuu kahdesta 22 95335 peräkkäin pytketystä invertteristä, ja että sen viiveaikaan vaikuttamiseksi — kulloinkin liitetään toinen p-kanavatransistori p-kanavatransistorien ja positiivisen syöttöjännit- 5 teen väliin siten, että tämän p-kanavatransistorin lähdeliitäntä liittyy invertterin p-kanavatransistorin keräinliitäntään ja sen keräinliitäntä syöttö jännitteeseen, tai — liitetään kulloinkin n-kanavatransistori n-kana- 10 vatransistorien ja negatiivisen syöttöjännitteen väliin siten, että tämän n-kanavatransistorin keräinliitäntä kulloinkin liittyy invertterin n-kanavatransistorin lähdeliitäntään ja sen lähdeliitäntä negatiiviseen syöttöjännitteeseen ja hilaliitännät 15 liitetään sekä toisiinsa samassa viive-elimessä että hilaliitäntöihin kulloinkin muissa viive-elimissä, - että viive-elimet toteutetaan integroituna piirinä, ja että viiveketjun tulo ja lähtö sekä viiveketjun elimien väliset liitännät kulloinkin liitetään ulkoista kytkentää 20 varten järjestettyyn liitäntään.

16. Patenttivaatimuksen 15 mukainen laite, tunnettu siitä, että viive johto on kytketty vaiheenvertailuelimen jälkeen, että vaiheenvertailuelin osittain muodostuu kahdesta sar-25 jaan järjestetystä invertteristä ja että toiseen invert-terielimeen kulloinkin on liitetty syöttöjännitteen ja n-ja vastaavasti p-kanavatransistorien väliin kaksi muuta n-ja vastaavasti p-kanavatransistoria sarjaan keräin-lähde-ja vastaavasti lähde-keräin-suuntaan, että toisen invert-30 terielimen n- ja vastaavasti p-kanavatransistoria seuraa-vien kanavatransistorien hilaliitännät kulloinkin on johdettu takaisin invertterin tuloon ja kulloinkin syöttöjännitteeseen liitettyjen kanavatransistorien hilaliitännät toisiinsa ja viiveketjun lähtöön, että vaiheenvertailueli-35 men lähtöä edustavan toisen invertterielimen lähdön ja negatiivisen syöttöjännitteen väliin on kytkettävissä kondensaattori, ja että vaiheenvertailuelimen lähtö on 23 95335 liitetty suoraan kaikkiin viive-elinten toisiinsa liitettyihin hilaliitäntöihin ja ulkoista kytkentää varten järjestettyyn liitäntään.

5 Patentkrav