FI92449B - Häiriötön kytkeytyminen aikajakoiseen väylään - Google Patents

Häiriötön kytkeytyminen aikajakoiseen väylään Download PDF

Info

Publication number
FI92449B
FI92449B FI925921A FI925921A FI92449B FI 92449 B FI92449 B FI 92449B FI 925921 A FI925921 A FI 925921A FI 925921 A FI925921 A FI 925921A FI 92449 B FI92449 B FI 92449B
Authority
FI
Finland
Prior art keywords
control
connection circuit
state
circuit according
logic
Prior art date
Application number
FI925921A
Other languages
English (en)
Swedish (sv)
Other versions
FI92449C (fi
FI925921A0 (fi
Inventor
Antti Poutanen
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI925921A priority Critical patent/FI92449C/fi
Publication of FI925921A0 publication Critical patent/FI925921A0/fi
Priority to DE4396777T priority patent/DE4396777T1/de
Priority to GB9511800A priority patent/GB2288894B/en
Priority to PCT/FI1993/000557 priority patent/WO1994015298A1/en
Priority to AU58163/94A priority patent/AU5816394A/en
Application granted granted Critical
Publication of FI92449B publication Critical patent/FI92449B/fi
Publication of FI92449C publication Critical patent/FI92449C/fi
Priority to SE9502180A priority patent/SE515782C2/sv

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/029Provision of high-impedance states
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

92449 Häiriötön kytkeytyminen aikajakoiseen väylään - Störningsfri anslutning tili en tidsmultiplexerad fil 5 Esillä oleva keksintö koskee liitäntäpiiriä sähköisen yksikön kytkemiseksi häiriöttömästi sähköiseen väylään, jossa kulkee usean sähköisen yksikön välillä aikajakoisia väylä-signaaleja, joka liitäntäpiiri käsittää lähdössään jokaista sähköisen yksikön väylään kytkettävää signaalijohdinta var-10 ten kolmitilapuskurin, jossa on ohjaustulo sen ohjaamiseksi suurimpedanssiseen tilaan sähköisen yksikön väylään kytkemistä ja väylästä irrottamista varten.
Tietoliikennelaitteet, kuten televerkkoihin liittyvät tieto-15 liikennelaitteet, käsittävät usein useita ns. pistoyksiköi-tä, jotka on liitetty tietoliikenneväylään, jossa tieto kulkee. Tällöin tieto siirtyy siten, että siirrettävä tieto syötetään pistoyksikön kautta väylään, josta jokin toinen pistoyksikkö poimii tiedon siirrettäväksi toivottuun osoit-20 teeseen. Näin ollen pistoyksiköt sekä syöttävät väylään tietoa että ottavat tietoa sieltä ja käsittävät logiikkaa tiedon käsittelemiseksi. Nykyisissä digitaalisissa tiedonsiirtoverkoissa on yhä enemmän siirrytty käyttämään aikajakotekniikkaa, jolloin käytetään aikajakoisia synkronisia signaa-25 leja. Aikajakoisista synkronisista väyläsignaaleista pisto-yksiköt poimivat tietyt aikavälit ja vastaavasti syöttävät väylään tiettyjen aikavälien tietoa. Suuren tiedonsiirtokapasiteetin omaavissa laitteissa sähköisiä pistoyksiköitä varmennetaan luotettavuuden vuoksi, jolloin väylään on olta-30 va kytkeytyneenä varmentava pistoyksikkö, joka kytkeytyy käyttöön toisen pistoyksikön vioittuessa. Kytkettäessä väylään toista pistoyksikköä tai poistettaessa jokin pistoyksikkö häiriytyvät järjestelmän sisäiset signaalit ellei erityisiä piiriratkaisuja käytetä. Aikajakoisia signaaleja kä-35 sittelevissä laitteissa häiriytyvät myös muiden aikavälien signaalit, kun tiettyjä aikavälejä käsitteleviä pistoyksiköitä lisätään tai poistetaan, ellei erityisiä piiriratkaisuja käytetä.
92449 __ - _____ p 2
Pistoyksiköt voivat käytännössä olla erilaista logiikkaa käsittäviä piirikortteja, jotka kytketään väylään liittimin esim. siten, että pistoyksikkö on helposti kiinnitettävissä ja irrotettavissa. Häiriöiden välttämiseksi liittämis- ja 5 irrottamishetkellä on pistoyksikössä käytetty ns. pidennettyjä nastoja pistoyksikön virransyötölle (käyttöjännitteelle) ja/tai vastaavasti lyhyempiä nastoja signaalijohtimille, jotta käyttöjännitteet kytkeytyisivät pistoyksikölle ennen signaalilinjojen liittämistä väylään ja vastaavasti, jotta 10 signaalijohtimet irtoaisivat väylästä ennen pistoyksikön käyttöjännitteiden poistumista. Tämän ratkaisun käyttö on kuitenkin hankalaa, koska pistoyksiköt käsittävät tavallisesti suuren määrän johtimia ja pitäisi varmistua siitä, että jokaista johdinta varten on järjestetty oikean pituinen 15 nasta liittimeen. Toisena vaihtoehtona on käyttää erillisiä ns. liitäntäpiirejä, joita on saatavana kaupallisesti. Nämä liitäntäpiirit sijoitetaan pistoyksikön logiikan ja väylän välille ja ne käsittävät mm. puskureita, kuten kolmitilapus-kureita, jotka ohjataan suurimpedanssiseen tilaan siksi ai-20 kaa kun pistoyksikkö kytketään signaalijohtimistaan väylään ja ohjataan pois suurimpedanssitilasta kun pistoyksikkö otetaan käyttöön. Näiden erillisten liitäntäpiirien haittana on, että ne sisältävät piirejä useita eri sovelluksia varten, jolloin tiettyä sovellusta varten ne sisältävät turhia 25 piirejä ja vievät siten turhan paljon tilaa. Lisäksi pisto-yksiköissä on tavallisesti enemmän signaalijohtimia kuin mitä kaupallisissa liitäntäpiireissä on puskureita, jolloin liitäntäpiirejä tarvitaan useita ja ne vievät tilaa pistoyksikön käsittävällä piirikortilla, joka pyritään saamaan pie-30 nikokoiseksi, jotta tiedonsiirtolaitteiden koko saadaan pidettyä pienenä. Lisäksi liitäntäpiirit täytyy ohjata ulkoisesti oikea-aikaisesti oikeisiin tiloihin, jotta kytkeytyminen olisi häiriötöntä. Häiriötön kytkeytyminen saattaa näin ollen olla epävarmaa.
Esillä olevan keksinnön tarkoituksena on toteuttaa häiriötön kytkeytyminen aikajakoiseen väylään siten, että vältetään edellä mainitut haitat. Tämä on mahdollista pistoyksikköön 35 3 >‘2449 integroidun liitäntäpiirin avulla, joka käsittää puskureita ja ohjauspiirejä, joilla on toteutettu puskureiden automaattinen loogisten tilojen ohjaus ja liitäntäpiirien tarvitsema apujännitteen minimointi kytkemällä pistoyksikön logiikka-5 piirien kellosignaalit automaattisesti pois väylään kytkeytymisen ajaksi. Näin varmistetaan häiriötön kytkeytyminen pienellä virrankulutuksella ja automaattisen ohjauksen ansiosta häiriötön kytkeytyminen on hyvin hallittua ja signaalin häiriytyminen vältetään varmasti. Mainittujen haittojen 10 välttämiseksi liitäntäpiiri on lisäksi integroitu samaan mikropiiriin kuin pistoyksikön varsinainen toiminnallinen logiikka.
Keksinnön mukaiselle liitäntäpiirille on tunnusomaista se, 15 että se käsittää ohjauslohkon, joka ohjaa jokaisen kolmiti-lapuskurin tilaa ja johon on ennalta ohjelmoitu sen antamat lähtötilat ja joka automaattisesti asettaa kolmitilapusku-reiden tilat ja jossa on lisäksi tulo sen ohjelmoimiseksi ulkoisesti.
20
Keksinnön mukainen liitäntäpiiri käsittää jokaisella sähköisen yksikön väylään kytkeytyvällä signaalijohtimella kolmi-tilapuskurin, jokaista kolmitilapuskuria ohjaavan logiikan, joka asettuu aina ennalta määrättyyn tilaan sen mukaan mitä 25 ohjauslogiikkaan liittyvään muistiin on ennalta ohjelmoitu.
Muisti ja siten ohjauslogiikka on myös erikseen ohjattavissa haluttuihin loogisiin tiloihin. Lisäksi liitäntäpiiriin on järjestetty elimet logiikkapiirin kellosignaalin katkaisemiseksi, esim. ohjattava kytkin, jota ohjataan myös kolmitila-30 puskuria ohjaavalla logiikalla.
Kun pistoyksikkö kytketään väylään, se saa ulkoisesta syöt-tölinjasta pienen apujännitteen, jolla se toimii. Apujänni-telinjaa varten piirikortille voidaan järjestää pidennetty 35 nasta, jotta liitäntäpiiri saa apujännitteen ennen pistoyksikön kytkeytymistä väylään, jolloin liitäntäpiiri on hallitussa tilassa kytkeytymishetkellä. Ohjauslogiikka ohjaa kol-mitilapuskurit suurohmiseen tilaan, jolloin pistoyksikkö ei 4 ? 2 4 4 9 kuormita eikä häiritse väylää, ja ohjaa logiikkapiirin kellosignaalin katkaisun virrankulutuksen minimoimiseksi, jolloin erittäin heikkokin apujännite on riittävä liitäntäpii-rille. Kun pistoyksikkö otetaan käyttöön, sen tehonsyöttöyk-5 sikkö herätetään ja kun tehonsyöttöyksiköstä saadaan riittävän suuruinen käyttöjännite, kellosignaalien katkaisu logiikkapiireille poistetaan ja ohjauslogiikalle annetaan signaali muuttuneesta tilasta, jolloin se poistaa kolmitilapus-kurit suurimpedanssisesta tilasta, jolloin logiikkapiireiltä 10 voidaan syöttää ulos väylälle pistoyksikköön sisääntulevaa dataa ja vastaavasti väylältä voidaan vastaanottaa signaalia. Tällöin puskurit seuraavat väylään menevän ja sieltä tulevan datan loogisia tiloja.
15 Keksintöä selostetaan seuraavassa lähemmin viittaamalla oheiseen kuvaan, joka esittää keksinnön mukaista liitäntä-piiriä ja sen liitäntöjä väylään ja pistoyksikön logiikka-piireihin.
20 Kuvassa esitetyssä kytkentäkaaviossa keksinnön mukaiseen liitäntäpiiriin kuuluu jokaista signaalijohdinta S varten kolmitilapuskuri 1, hallitun häiriöttömän kytkeytymisen väylään (ei esitetty) varmistava ohjauslohko 2, joka käsittää liitäntäpiirin joidenkin lohkojen tiloja asettavan bi-stable 25 -logiikan 3 ja muistin 4, edullisesti siirtorekisterin 4, jossa on muistissa bi-stable-logiikan 3 lähtötilat, ja ainakin yhden kellosignaalin 15, 16 ja pistoyksikön ainakin yhden logiikkapiirin 7, 8 välissä olevan kellosignaalin kat-kaisuelimen 5, 6. Kuvassa esitetyt logiikkapiirit 7, 8 eivät 30 ole osa keksinnön mukaista liitäntäpiiriä, vaan osa pistoyk-sikköä, johon liitäntäpiirikin edullisesti integroidaan.
Kytkettäessä pistoyksikkö väylään se saa ulkoisesta syöttö-linjasta (ei esitetty) pienen apujännitteen, jonka liitän-35 täpiiri tarvitsee toimintoihinsa ja muu osa pistoyksikköä pysyy lepotilassa. Apujännitelinjaa varten piirikortille . voidaan järjestää pidennetty nasta, jotta liitäntäpiiri saa apujännitteen ennen pistoyksikön kytkeytymistä väylään, joi-
II
5 52449 loin liitäntäpiiri on hallitussa tilassa kytkeytyrnishetkellä. Ohjauslohko 2 ohjaa kolmitilapuskurit 1 suurohmiseen tilaan, jolloin pistoyksikkö ei kuormita eikä häiritse väylää, ja ohjaa logiikkapiirien 7, 8 kellosignaalien 15, 16 5 katkaisun virrankulutuksen minimoimiseksi, jolloin erittäin heikkokin apujännite on riittävä liitäntäpiirille. Liitäntä-piirissä on register access -linja 18, joka on kytketty pis-toyksikköä ohjaavaan mikroprosessoriin (ei esitetty), joka antaa kolmitilapuskureita 1 ohjaavan bi-stable-logiikan 3 10 lähtötilat ohjausrekisterin 4 muistiin. Kun pistoyksikkö kytketään väylään, ohjausrekisteri 4 ohjaa bi-stable-logiikan 4 lähdöt 10 ohjausrekisterin muistissa oleviin tiloihin automaattisesti, jolloin kolmitilapuskurit 1 asettuvat suu-rimpedanssiseen tilaan, eikä väylään kytkeytyvä pistoyksikkö 15 siten häiritse väylässä kulkevia signaaleja. Bi-stable-lo-giikasta 3 saadaan samalla ohjaukset 11, 12 kellosignaalin katkaisuelimiin 5, 6, jotka ovat esim. ohjattavia kytkimiä, logiikkapiirien 7, 8 kellosignaalien 15, 16 katkaisemiseksi. Kun pistoyksikkö otetaan käyttöön, sen tehonsyöttöyksikkö 20 (ei esitetty) herätetään ja kun tehonsyöttöyksiköstä saadaan riittävän suuruinen käyttöjännite, kellosignaalien 15, 16 katkaisu logiikkapiireiltä 7, 8 poistetaan ja ohjauslohkolle 2 annetaan signaali muuttuneesta tilasta, jolloin se poistaa kolmitilapuskurit 1 suurimpedanssisesta tilasta, jolloin 25 logiikkapiireiltä 7, 8 voidaan syöttää ulos väylälle pisto-yksikköön sisääntulevaa dataa S ja vastaavasti väylältä voidaan vastaanottaa signaalia S. Tällöin puskurit seuraavat väylään menevän ja sieltä tulevan datan tilaa. Kellosignaalien 15, 16 kytkeminen logiikkapiireille 7, 8 tapahtuu si-30 ten, että kun tehonsyöttöyksikkö on käynnistynyt tarvittavalle käyttöjännitetasolle, tulee tästä tieto liitäntäpii-riin siinä olevaan hardware reset -linjaan 13, josta menee ohjaus joko kellosignaalin katkaisuelimelle 6 suoraan ja bi-stable-logiikalle 2 tai pelkästään bi-stable-logiikalle 2.
35 Kun bi-stable-logiikalle 2 tulee hardware reset -signaali 13, se ohjaa 11 katkaisuelimen 5 kytkemään kellosignaalin logiikkapiirille 8 ja ohjaa 10 kolmitilapuskurit 1 pois suu-riohmisesta tilasta. Sen sijaan, että tieto tehonsyöttöyksi- 6 92449 kön käynnistymisestä menee hardware reset -linjaan 13, mikroprosessori voi antaa tästä tiedon 18 ohjauslohkoile antamalla ohjausrekisteriin 4 uudet tilat. Edellä esitetyn lisäksi hardware reset -linjaa 13 voidaan käyttää esto-ohjauk-5 sena 13, jolloin, kun kolmitilapuskurit normaalitapauksessa ohjautuvat automaattisesti suurimpedanssiseen tilaan kytkettäessä pistoyksikkö väylään, voidaan tämä haluttaessa estää antamalla esto-ohjauslinjaan 13 bi-stable-logiikalle 3 ja katkaisuelimille 5, 6 ohjaus, jolla estetään kellosignaalin 10 katkaisu ja kolmitilapuskurin lähtö.
Kuvassa ei ole esitetty tehonsyöttöyksikköä ja sitä, miten se voidaan liittää pistoyksikön piireille syöttämään käyttö-jännitettä. Käytännössä tämä voidaan ratkaista siten, että 15 apujännitelinjan, tehonsyöttöyksiköltä tulevan linjan ja pistoyksikön välille järjestetään kytkin, jota ohjaa tehon-syöttöyksikkö. Ohjaus toimii tällöin siten, että kytkin kytkee pistoyksikölle ja liitäntäpiirille apujännitteen siksi aikaa kun pistoyksikkö kytketään väylään ja kun pistoyksikkö 20 otetaan käyttöön, sitä ohjaava mikroprosessori herättää te-honsyöttöyksikön, joka käynnistyttyään ohjaa kytkimen toiseen asentoon, jolloin pistoyksikköön ja liitäntäpiiriin tulee käyttöjännite tehonsyöttöyksiköltä eikä apujännitelin-jalta. Samalla tehonsyöttöyksiköstä menee tieto sen heräämi-25 sestä liitäntäpiirin hardware reset -linjaan 13.
Esillä olevan keksinnön avulla voidaan sähköisiä yksiköitä, kuten pistoyksiköitä, liittää väylään ja irrottaa väylästä häiriöttömästi. Keksintö soveltuu erityisesti tiedonsiirto-30 laitteisiin, joiden väylissä käsitellään ja siirretään aika-jakoisia signaaleja.
Il

Claims (10)

1. Liitäntäpiiri sähköisen yksikön kytkemiseksi häiriöttö-mästi sähköiseen väylään, jossa kulkee usean sähköisen yksikön välillä aikajakoisia väyläsignaaleja, joka liitäntäpiiri 5 käsittää lähdössään jokaista sähköisen yksikön väylään kytkettävää signaalijohdinta varten kolmitilapuskurin (l), jossa on ohjaustulo (10) sen ohjaamiseksi suurimpedanssiseen tilaan sähköisen yksikön väylään kytkemistä ja väylästä irrottamista varten, tunnettu siitä, että se käsittää ohjaus-10 lohkon (2) , joka ohjaa jokaisen kolmitilapuskurin (1) tilaa ja johon on ennalta ohjelmoitu sen antamat lähtötilat (10) ja joka automaattisesti asettaa kolmitilapuskureiden (1) tilat ja jossa on lisäksi tulo (18) sen ohjelmoimiseksi ulkoisesti . 15
2. Patenttivaatimuksen 1 mukainen liitäntäpiiri, tunnettu siitä, että siinä on elimet (5, 6) sähköisen yksikön kellosignaalien (15, 16) katkaisemiseksi, joita katkaisuelimiä (5, 6) ohjaa kolmitilapuskureita ohjaava ohjauslohko (2). 20
3. Patenttivaatimuksen 1 tai 2 mukainen liitäntäpiiri, tunnettu siitä, että ohjauslohko (2) käsittää ennalta määrättyihin tiloihin asettuvan ohjauslogiikan (3) ja ohjelmoitavan muistielimen (4), johon on ennalta tallennettu ohjaus- 25 logiikan (3) lähtötilat.
4. Patenttivaatimuksen 1 mukainen liitäntäpiiri, tunnettu siitä, että siinä on esto-ohjaus (13), jolla estetään automaattisen ohjauksen (2) päällekytkeytyminen. 30
5. Patenttivaatimuksen 3 mukainen liitäntäpiiri, tunnettu siitä, että ohjauslogiikka (3) käsittää bi-stable-logiikan (3) .
6. Patenttivaatimuksen 3 mukainen liitäntäpiiri, tunnettu siitä, että muistielin (4) käsittää ohjausrekisterin (4). 8 92449
7. Patenttivaatimuksen 1 mukainen liitäntäpiiri, tunnettu siitä, että sähköinen yksikkö käsittää keskussuorittimen, joka ohjaa liitäntäpiirin ohjauslohkoa (2).
7 >2449
8. Patenttivaatimuksen 4 mukainen liitäntäpiiri, tunnettu siitä, että esto-ohjaus on kytketty ohjauslogiikkaan (3).
9. Patenttivaatimuksen 4 tai 8 mukainen liitäntäpiiri, tunnettu siitä, että esto-ohjaus on kytketty kellosignaalin 10 katkaisuelimeen (6).
10. Jonkin edellisen patenttivaatimuksen mukainen liitäntäpiiri, tunnettu siitä, että se on integroitu samaan mikropiiriin kuin sähköisen yksikön varsinainen toiminnallinen 15 logiikka (7, 8) .
FI925921A 1992-12-29 1992-12-29 Häiriötön kytkeytyminen aikajakoiseen väylään FI92449C (fi)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FI925921A FI92449C (fi) 1992-12-29 1992-12-29 Häiriötön kytkeytyminen aikajakoiseen väylään
DE4396777T DE4396777T1 (de) 1992-12-29 1993-12-28 Störungsfreies Sichanschalten an einen zeitmultiplexen Bus
GB9511800A GB2288894B (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
PCT/FI1993/000557 WO1994015298A1 (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
AU58163/94A AU5816394A (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
SE9502180A SE515782C2 (sv) 1992-12-29 1995-06-15 Störningsfri anslutning till en tidsmultiplex buss

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI925921 1992-12-29
FI925921A FI92449C (fi) 1992-12-29 1992-12-29 Häiriötön kytkeytyminen aikajakoiseen väylään

Publications (3)

Publication Number Publication Date
FI925921A0 FI925921A0 (fi) 1992-12-29
FI92449B true FI92449B (fi) 1994-07-29
FI92449C FI92449C (fi) 1994-11-10

Family

ID=8536476

Family Applications (1)

Application Number Title Priority Date Filing Date
FI925921A FI92449C (fi) 1992-12-29 1992-12-29 Häiriötön kytkeytyminen aikajakoiseen väylään

Country Status (6)

Country Link
AU (1) AU5816394A (fi)
DE (1) DE4396777T1 (fi)
FI (1) FI92449C (fi)
GB (1) GB2288894B (fi)
SE (1) SE515782C2 (fi)
WO (1) WO1994015298A1 (fi)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081733A (en) * 1997-04-16 2000-06-27 Motorola, Inc. Communication control apparatus and method
FI103452B (fi) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Ristikytkentälaitteen väyläarkkitehtuuri
FI103453B1 (fi) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Automaattinen ehdollinen ristikytkentä
FI103451B (fi) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Ristikytkentälaitteen osan kolmitilainen lähtö
FI103449B (fi) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Ristikytkentäprosessorin käskyarkkitehtuuri
FI103621B1 (fi) * 1997-08-26 1999-07-30 Nokia Telecommunications Oy Menetelmä ja laite ohjauskanavien sisällyttämiseksi tietovirtaan

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217801B (it) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A Apparato per rimozione/inserzione a caldo su un bus di connessione di unita, di registrazione magnetica a supporto non rimovibile
US4949334A (en) * 1989-04-21 1990-08-14 Alcatel Na, Inc. Protected information transfer system

Also Published As

Publication number Publication date
DE4396777T1 (de) 1995-12-07
GB2288894A (en) 1995-11-01
FI92449C (fi) 1994-11-10
GB9511800D0 (en) 1995-08-23
SE515782C2 (sv) 2001-10-08
GB2288894B (en) 1996-10-09
SE9502180L (sv) 1995-06-15
SE9502180D0 (sv) 1995-06-15
WO1994015298A1 (en) 1994-07-07
FI925921A0 (fi) 1992-12-29
AU5816394A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
EP0174998B1 (en) Multiplexed interconnection of packet switching node packages
CA1252219A (en) Variable length backplane bus
CA1151315A (en) Electrical equipment
US4843539A (en) Information transfer system for transferring binary information
FI92449B (fi) Häiriötön kytkeytyminen aikajakoiseen väylään
EP0366468B1 (en) Connector and interface device
KR920009255A (ko) 광 통신 터미널용 가입자 인터페이스
US6410869B1 (en) Branch assembly for a communication bus
EP0897231A2 (en) Repeater circuit
FI92448C (fi) Järjestelmä jännitteen järjestämiseksi useaan sähköisen yksikön yhteiseen jännitelinjaan
US5202940A (en) Modular electro-optic bus coupler system
CN216561773U (zh) 自动跳线装置及通信设备
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
US6542952B1 (en) PCI computer system having a transition module and method of operation
EP0757882B1 (en) Time switch system
US6925077B1 (en) System and method for interfacing between a media access controller and a number of physical layer devices using time division multiplexing
US6750566B2 (en) Bus access unit for a pluggable electrical unit
US5691947A (en) Multiplexed programming voltage and status over single conductor
US20030200376A1 (en) System for data transfer between microcomputer devices
JP2594280B2 (ja) 活線挿抜方法
US5408467A (en) Transmit-receive unit for digital loop carrier transmission systems
RU2260835C2 (ru) Расширяемая автоматическая система
US6965561B1 (en) Terminal multiplexer structure
KR100251782B1 (ko) 자체 진단 기능을 가지는 종합정보통신망 가입자 인터페이스회로 및 그 진단방법
JPH0131739B2 (fi)

Legal Events

Date Code Title Description
BB Publication of examined application