FI89443C - Felsaekrad multiprocessor-centralstyrenhet med hoeg aotkomst i ett foermedlingssystem och foerfarande foer minneskonfigurationsdrift av denna centralstyrenhet - Google Patents
Felsaekrad multiprocessor-centralstyrenhet med hoeg aotkomst i ett foermedlingssystem och foerfarande foer minneskonfigurationsdrift av denna centralstyrenhet Download PDFInfo
- Publication number
- FI89443C FI89443C FI871059A FI871059A FI89443C FI 89443 C FI89443 C FI 89443C FI 871059 A FI871059 A FI 871059A FI 871059 A FI871059 A FI 871059A FI 89443 C FI89443 C FI 89443C
- Authority
- FI
- Finland
- Prior art keywords
- memory
- pair
- processor
- configuration control
- block
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
Väli tysjarjestelman vi rhevarrni stettu moni prosessori keskusoh- jausyksikkö, jolla on suuri käytettävyys, ja menetelmä tämän keskusohjausyksikön muistikonfiyuraationohjauskäyttöä varten 1 89443
Keksintö kohdistuu patenttivaatimuksen 1 johdanto-osassa määritellyn erityisen moniprosessorikeskusohjausyk sikön kehitys-muotoon ja tätä varten optimoidun muistik o n fiyuraationonjau s -menetelmän k o h i tysmuotoori. Keksinnön lähtökohtana on tällöin ui-patentti hakemus P 33 34 773.5 ( = VPA 83 P 17 2 7). Siinä esitetty mui sti 1 elikon EDC k ood i v i r iie va rmi s tu s voidaan tällöin toteuttaa erityisen luotettavasti esim. DE-patenttihakemuksen P 33 15 71 o. 5 ( = VPA 83 P 1382 E) mukaisesti, kun tällöin myös rn ui sti pa i kari osoitteeseen liitetään EDC-koodi.
Tällaisen ke s k u suri j a u sy k s i k ö n on oltava erittäin hyvin virneitä sietävä, ts. esiintyvät virheet on havaittava mahdollisimman nopeasti ja keskusmuistin vialliset tai riittävän viallisiksi epäillyt elimet on eliminoitava mahdollisimman nopeasti, ennen kuin virheistä syntyy uusia virheitä, jotka voivat häiritä välitysjärjestelmän toimintaa. Tämän vuoksi cöss~ ke skusonjausyk sikussä muis ti 1 ohkojen ohjausyksiköltä -normaalisti myös väyläjärjestel mää ja keskusprosessoreja -jotka ovat itsessään kahdennettuja ja virhevarmistettuja, käytetään rinnan mikrosynkronisesti - mahdollisesti sallittua tiettyä vai heiiukumaa lukuunottamatta.
Tällaisella keskusohjausyksiköliä on lisäksi oltava erittäin suuri käytettävyys, ts. siinä saa esiintyä keskeytymättömästä käytöstä huolimatta mikäli mahdollista enintään joidenkin sekuntien tai minuuttien ajan vuodessa jonkinlaisia vakavia ·' häiriöitä. Myöskään keskusohj ausyksi kön keskuspäämui sti ei mikäli mahdollista saa koskaan aiheuttaa väl i ty s toimi nnan - täydellistä vikaantumista. Välityskäyttöä on tämän vuoksi voitava ylläpitää edelleen mahdollisimman hyvin virheitä sietäväsi! myös jonkin - usein myös erilaisten - keskusmuistin el ii;iistä vikaantuessa ja tullessa erotetuksi.
, 99443
Ktii s i ιιηϋπ tehtävä, joka on - parantaa edelleen keskusohjausyksikön keskuspäämuistin mui sti käy tön luotettavuutta, - eli ennen kaikkea parantaa edelleen sen virheiuen sietoa ja k ay tottavyyt tä, - veli cy s t o i i.i i n n a n luotettavuuden paran t a in i seksi edelleen, ratkaistaan pa ten tt i vaa t i i..uk ses sa 1 mainituilla toimenpiteillä.
Keksinnön Mukaan vä 1 i ty s j är jestel liiän keskusmuistia ohjataan erittein nopeasti ja erittäin hyvin virheitä sietavästi, eli äärimmäisen luotettavasti, kahdennetuilla i.iui sti kohtai si 11 a i.i u i s t i k o n f i ^ u r a a t i o non j au sprose s sore i 11 a , jotka voidaan toteuttaa esim. kaupallisesti saatavilla o-bitin tai esi m. myös 32-bi ti n prosessori pii reillä ja jotka erikoiskytkennän ja -käytön ansiosta toimivat erittäin nopeasti ja ennen kaikkea luotettavasti. Tämän ansiosta muistikonfiguraationohjaukseen ei yleensä enää tarvita yhtä tai useampaa keskusohjausyksikön prosessoreista eikä keskusväyläjärjestelmä enää myöskään vastaavasti kuormita keskusmuistia tämän keskusmui sti n käytöllä. Keskusprosessorit voivat tällöin omistautua kokonaan omiin tehtäviinsä ja ovat siten vastaavasti aikaisempaa enemmän käytettävissä omiin tehtäviinsä. Tämä parantaa siten myös edelleen väy 1 ä järjestel tnän ja ylipäänsä koko keskusohjausyk-sikön käytettävyyttä.
Epäitsenäisissä vaatimuksissa mainitut lisätoimenpiteet man-aollistavat muistikäytön luotettavuuden parantamisen edelleen. Patenttivaatimuksien mukaiset toimenpiteet mahdollistavat nimittäin vaatimuksen 2 mukaan muistikoniiyuraationohjauksen -virkistus mukaanluettuna - suorittamisen täysin automaattisesti myös mui sti 1 oiikon käy ttöhä i r i öi den tapauksessa, vaatimuksen 3 mukaan helpotetaan esiintyvien virheiden syiden myöhempää ui aijnosti soi nti a , niin että mahdollisesti esiintyvät o 89443 korjaukset voidaan suorittaa oikein kohdi stetusti , vaatimuksien 4 ja 5 mukaan jopa muisti1ohkoparin vikaantuessa vielä mahdol1isimaan luotettavan keskusmuistin käytön jatkamisen mahdollistamisen jopa silloin, kun sinne tallennettua informaatiota menetetään, vaatimuksien o ja 7 mukaan jopa yhuen muistikonfiyuraationohjausprosessorin vikaantuessa luotettavan muis ti nohjauksen ylläpitämisen, vaatimuksen o mukaan jopa mui $ ti korif i yuraa ti onoh jausprosessori par i n vikaantuessa luotettavan iiiui s ti hai 1 i rinan ylläpitämisen edelleen, ja vaati..suksen 5 mukaan keskusmuistin luotettavuuden parantamisen edelle e r. .
keksintöä, sen kehitysmuotoja ja etuja selitetään edelleen Kuviossa esitetyn suoritusesimerkin avulla.
Tussa kuviossa esitetty keskusohjausyksikköesimerkki vastaa pitkälti edellu mainitun DL-patenttihakemuksen P 33 34 773.5 ( = VPA pj 1' 1727 ) kuviota ja selitystä ja lisäksi myös kes-ku soi) j au sy k s i k k öes i rnerkk i ä , jota on selitetty - tämän keskus-ohjausyksikön i,luita tehtäviä ja näkökulmia korostaen - seu-raavissa muissa LiE-patentti hakemuksi ssa P 33 34 792.1 ( * VPA 33 P 1722) P 33 34 7b3.4 ( = VPA 83 P 1723 ) P j3 34 766.2 ( = VPA 33 P 1724 ) P 33 34 737.2 ( = VPA 33 P 1725) P 33 34 796.4 ( = VPA 63 P 1726) sekä P 33 15 71U.5 ( = VPA 33 P 1332 )
Esillä olevan julkaisun kuviossa esitetyn keskusohjausyksik-köesimerkin rakennetta ja toimintatapaa ei tämän vuoksi tarvitse enää selittää kaikkien yksi ty i s k o h tiensä osalta. Sen * . sijaan riittää, kun tässä tarkastellaan enää vain keksinnön
Mukaisen rakenteen ja sitä varten optimoidun r.iui stikonf i gu-raation ohjausmenetel mä n erityispiirteitä .
4 89443
Esillä olevan julkaisun kuviossa esitetyssä keskusohjausyksi-kdssä on erikoisuutena keskuspäämui sti ssa CITY ennen kaikkea erittäin hyvin vi riievarmi stetusti käytetty muistikoniiguraa-ti onoh j ausprosessor i pari SpPU/SpPl. Esitetyssä esi merk i ssä sen prosessoreilla on k u ruma 11 aki n oma prosessori-EJC-pi i ri nsä El)CU/LuC1 seka lisäksi prosessori-vertai 1 upi i ri VP molempien muistikorifiguraationohjausprosessoreiden konekäskyjen ja/tai tietojen vertai1 emi seksi.
Tässä kuviossa on esitetty vielä keskuspäämui sti ssa CiiY neljä iii ui sti 1 onkopar i a i iäti a/1 IB 0 b . . . iIB 3 a/ΠΒ3 b , joiden muistinohjaus-yksikoitä käytetään - mahdollisesti hyväksyttäväu tiettyä vai heiiukumaa lukuunottamatta - mi krosynk roni sesti rinnan, ääitä muisti1 ohkoja käytetään esitetyssä esimerkissä muisti-lohkoko h täisten aiui sti - EUC-pi i ri en (i:EUCua/l'i:EuCUb. .. n: EoC3a/ii: EDC3b avulla erittäin hyvin vi rhevarmi stetusti , jolloin osoitteita ja/tai kirjoitettavia ja/tai luettuja tietoja verrataan lisäksi - huolimatta mahdollisesta EDC-kor-jauksesta - vielä muisti1ohkoparikohtaisi 11 a muistivertailu-piireillä VU...V3.
Kuviossa on esitetty siis erittäin voimakkaasti vi rhevarrr.i s-tettu välitysjärjestelmän, esim. puhel i nväl i ty sj är jestel litan erittäin luotettava moni prosessorikeskusohjausyksikko, jossa on neljä normaalitoiminta-aikana itsessään virhevarmistettua ja - mahdollisesti sallittua tiettyä vai heiiukumaa lukuunottamatta - mi krosynkrorii sesti rinnan käytettyä mui sti 1 ohkopari a ilBUa/liDOb.. .liä3a/iiB3b, jotka siis muodostuvat kukin ensimmäisestä { <j ) ja toisesta (b) mui sti 1 ohkosta . Nämä muis ti 1 ohkopa -rit mu on liitetty samoin itsessään kahdennettuun ja - mahdollisesti sallittua tiettyä vai heiiukumaa lukuunottamatta -virhevarmennetusti mikrosynkronisesti käytettyyn keskusväylä-järj es tel määri d :CiiYU/U: CMYi ja ne muodostavat keskuspäämui s-tin CiiY pääosan. V äy 1 ä j ä r j e s tel mää n B:CMY on lisäksi liitetty rinnan useita kulloinkin erilaisia hetkellisiä välitystehtäviä suorittavia keskusprosessoreja BPb, BP1, CPU ... CP9, IOCO, 5 89443
IO C1..... jolloin myös nämä keskusprosessorit BP, CP, IuC
ovat itsessään kandennettu ja ja vi rhevarmi stettu ja ja niitä käytetään - myös talloin mahdollisesti sallittua tiettyä vai-neliukumaa lukuunottamatta - rinnan mikrosynkronisesti.
Ainakin suuri osa keskusprosessoreista BP, CP, IUC voi päästä luku- ja/tai kirjoi tus toi minnassa esim. kyseisen prosessorin lähettämien muistiosoitteiden tarkoituksellisesta rajoittamisesta johtuen normaa1isti vain osaan keskusmuistin CMY muistipaikoista, eli esim. vain ainakin yhden muisti1ohkoparin , esim jiL3a/iiC3b, molempien mui sti 1 ohkojen johonkin muistin-osaan, jolloin molempien mui sti 1 ohkojeri kyseisiin osoitettavissa oleviin muistinosiin tallennetaan normaalisti identtistä informaatiota.
muisti1onkoparin , esim. muisti1ohkoparin MB3a/MB3b, poikkeus-toi mi n ta - a i k o i ria - nimittäin sen jälkeen kun sen muisti-EUC-piiri, eli esim. ii:EDC3b, on todennut mainitussa toisessa mui sti 1 ohkossa , : eli tässä i!B3b, t, ioni nkerta i sen virheen, joka ei ole ilman muuta korjattavissa.
Edellä mainitun DE-patenttihakemuksen P 33 34 773.5 ( =VPA 83 P 17Z7) mukaisesti automaattinen muistikonfiguraationohjaus erottaa voimakkaasti vialliseksi epäiltävän toisen n u i stilohkon MB 3 b väyl ä järjestel i.iästä B : CMYU/B : CMY1, jolloin tämän muisti1 ohkoparin yksi, ensimmäinen muisti1 ohko , tällöin siis MB3a, suorittaa tästä hetkestä alkaen yksin luku- ja/tai kirjoitustoiminnan kyseisten keskusprosessori en BP, CP, IUC kanssa .
: Tällaisina poikkeustoiminta-aikoina toiseen muisti1 ohkoon ilBJö tallennettu informaatio korjataan vähitellen yrittämällä uuoel1eenlatausta esim. muis tikonfiyuraa tionohjausprosessori-parin SpPu/SpPl tai väyläjärjestelman B : CiTYU/B : CHY1 sisältämän osoitegeneraattorin avulla joko heti toisen mui sti 1 ohkori 6 89443 MB3b erottamisen jälkeen täysin automaattisesti ja/tai sen korjaamisen jälkeen kaynnistysohjauksel1 a automaattisesti.
Li u ci e 11 eenl ataus saadaan aikaan lukemalla tämän mui s ti 1 ohkopa-rin i ILi 3 a/. i 13 3 b en si mm a i ses tä mui sti 1 ohkosta MlJ3a ja kirjoittamalla ensimmäisestä muisti1 ohkosta HB3a luettu informaatio tähän toiseen muisti1 ohkoon ITB3b, edellyttäen että toinen muisti1 ohko HB3b toimii tällöin jälleen virheettömästi , jolloin tämän toisen muisti1 ohkon uudel1eenlatauksen aikana samanaikaisesti suoritetun ensimmäisen muisti1 ohkon kirjoitus-toiminnan aikana sama ensimmäiseen muisti1 ohkoon HB3a kirjoitettu informaatio kirjoitetaan heti samalla osoitteella myös toiseen mui sti 1 ohkoon i. ti 3 b. Kyseisen mui sti 1 ohkopari n MB3a/M□3b uudel1eenlatausyrityksen aikana tai sen jälkeen suoritetulla kyseisen mui sti 1 ohkopari n MB3a/iiB3b testiajolla voidaan tarkastaa sen t.iui sti - EDC-pi i rien M: EL)C3a/M: EL)C3b sekä sen muisti-vertai 1upiirin V3 avulla, onko uudel1eenlataus onnistunut vai tarvitaanko (uutta) korjausta ja uutta uudel-1eenlatausyri tystä.
Huistikohtainen , mikrosynkronisesti rinnan käytetty automaattisen rnuistikonfiguraationohjauksen suoritettava muistikonfi-guraationohjau s-prosessori pari SpPO/SpPl on siten yhdistetty suoraan keskuspaämuisti in CMY ja mahdollisesti myös sijoitettu fysikaalisesti samaan paikkaan - johtojen signaalikulkuai-kojen pienentämiseksi - ja se vaikuttaa siten suoraan eikä keskusväyläjärjestelmän B : CMYO/B : CI1Y1 välityksellä keskuspää-muistiin CMY ja siellä ennen kaikkea myös suoraan muistilohkojen MiiUa ... ilB3b ohjaukseen. Keskusväyl ä järjestel mäl tä B:ClIYo/B:CMY1 ja keskusprosessoreilta BP, CP, 10C poistuu siten muistikonfiguraatiotehtävien kuormitus, iiui sti konf i guraa-tionohjaus-prosessoripari n SpPO/SpPl toimintaa tarkastetaan jatkuvasti myös itsessään oman prosessori-EDC-piirin EOCO,
EuC1 tai prosessori-pari teetti bitti piiri n avulla ja lisäksi tästä omasta EDC-koodi- tai pari teettibittitarkastuksesta huolimatta prosessori kohtaisella prosessori-vertailupiirillä VP. Tällainen muistikohtainen virhevarmistettu muis tikonfigu- 7 89443 raationohjausprosessoripari SpPU/SpPl - tai useat tällaiset uuistikohtaiset parit - parantavat omasta erittäin hyvin vir-hevarmistetusta toiminnastaan johtuen samalla tavalla erittäin paljon keskuspäämuistin toiminnan luotettavuutta.
Tämä yksi tai useampi muistikonfi^uraationohjausprosessori-pari SpPU/Spl’1 ohjaa talloin edullisimmin keskusmui sti 1 ohkojen tili kaikkien vi rki stysjaksojen oikea-aikaista suoritusta niin kauan kuin kyseinen pari toimii omien tarkastustensa mukaan hairiuttomästi. Lisäksi tämä pari ohjaa virkistysjakso-jeri aikana suoraan tai epäsuoraan tallennetun, virkistysjak-son aikana luetun informaation tarkastuksia ja korjauksia edullisimmin moi sti kohtai Sten mui sti -EDC-ρί i rien ri: E u C 0 a ... i,:cDCJb avulla. Ennenkaikkea se ohjaa heti kun jonkin muisti-lohkon muisti-LdC-piiri, esim. M:EUCJb, on todennut moninkertaisen virheen, joka ei ole enää ilman muuta korjattavissa, tämän mui sti 1 ohkori M B 3 b erottamisen väyl ä järjestelmästä h:Ci.Yu/B:CilYl sekä tätä seuraavan poikkeustoiminnan uudelleen! a tausyri tyksia varten tämän erotetun mui sti 1 ohkon !iB3b lataamiseksi uudelleen. Lisäksi se ohjaa uudel1eenlatauksen onnistuneen päättymisen jälkeen kyseisen muisti1 ohkon MB3b j ä 11 eenky tkentää väy 1 ä j ä r j estel mää n B : CilYG/B: CMY1 ja siirtymisen kyseisen ta u i sti 1 ohkopari n MB3a/iiB3b molempien muisti-lohkojen mikrosynkroniseen rinnankuyttöon eli siirtymisen normaaii toimi n ta-ai k aa n .
keskusmuistin CilY, esim. yksityisten mui sti 1 ohkojen MB ja/tai tiettyjen niiden EOC-piirien M:EUC tai vertai 1upiirien V/VP, vianmääritystä ja ohjattua, mahdollisesti esiintyvää korjausta helpotetaan esim. siten, että ainakin yksi mui sti konf i ;ju-raationohjausprosessoreista SpPG/SpPl rekisteröi erityiseen rekisteriin tai ehkä myös rekisterinä käytettyyn erityiseen muistialueeseen esim. muisti1 ohkojen MBGa/iiBUo osiin, viit-teen erotuksen väy 1 ä järjestel mästä B : CiiYG/B : LiiYl aiheutta-neesta viasta tai vioista ja/tai viitteen kyseisestä erotetusta elimestä, eli esim. määrätystä muisti1 ohkosta kuten esim. ilii3b, mahdollisesti myös enemmän tai vähemmän tarkan viitteen komennosta, jota suoritettaessa kyseinen vika esiin tyi .
a 89443
Kun toiminnan aikana esim. luettaessa tai esim. jo virkistyksessä, il lienee vaara, että keskusmuisti CiiY eli esim. jokin muisti 1 ohkopari, kuten i lii 3 a/ΙΊΒ 3 b , on viallinen tavalla, joka ei ole korjattavissa, - kun nimittäin esim. tämän rnui sti 1 ohkopari n molempiin muisti-lohkoillin tallennettuja informaatioita - huolimatta EUC-tarkastuksesta ja huolimatta mahdollisesta EDC-korjauksesta -verrataan lisäksi toisiinsa niiden muisti-vertai 1upiirin , esim. V3 avulla ja verrattujen informaatioiden välille jaa talloin epäyhtä1 aisyy k siä, tällöin voidaan ensin kyseinen perustana oleva komento, - esim. lukeminen, edul 1 i si i.iiiii n toi staa mui stikonfiguraationohjausprosessori parin SprMj/SpPl avulla. Tällöin osoittautuu usein, että virhe on jälleen äkillisesti kadonnut, niin että normaalitoimintaa voidaan jälleen jatkaa. Epäyhtäläisyyden esiintyessä toistuvasti voidaan kuitenkin liipaista hälytys, esim. siten, että kyseinen elin, - esim. kyseinen muisti1ohkopari MBx, erotetaan tällöin lopullisesti keskusväyläjärjestelmästä Li: Cii Y ϋ /13: CM Y1, tai se erotetaan sisäisesti keskusmuistista muistiympäristöstäan ja korvataan mahdollisuuksien mukaan heti - edullisimmin jälleen muistikonfiguraationohjausprosessori pari n avulla - varael i mel 1 ä , eli esim. vararnuisti1ohkopa-rilla, ja jos tällöin on kyse vararnuisti1ohkoparista, se ladataan uudelleen mahdollisuuksien ja tarpeen mukaan.
Keksinnön r.iuisesti käytetty keskuspäamui sti CMY voi jopa yhden muistikonfiyuraa tionohjausprosessoreista vikaantuessa pysyä eoelleen - usein ilman mainittavia haittoja - täysin käytettävänä: Sen jälkeen kun yksi prosessori-EDC-piireista , 9 89443 esiin. EuCl, on todennut kyseisessä mu i sti konf i guraa ti onoh-jausprosessorissa SpP moninkertaisen virheen, jota se ei voi iliitaii muuta korjata, kyseinen muistikonfiguraationohjauspro-sessori, esim. SpPl voidaan nimittäin kytkeä pois toiminnasta ja toinen moistikonfiguraationohjausprosessori SpP voi suorittaa yksin ia ui sti konf i guraati onohjauksen.
Toisen - tai molempien - prosessori-EDC-piireistä EDC0/EUC1 toteaman moninkertaisen virheen, joka ei ole enää ilman muuta korjattavissa, jälkeen voidaan myös kyseinen muistikonfigu-raationohjausprosessoripari SpPU/SpPl kytkeä irti ja korvata heti täysin toimivasti kytkemällä toimintaan varaprosessori-pari. Hyös prosessori-vertai 1upiirin VP toteaman - esim. kyseisen prosessori-EDC-μΐirin , esim. EDCl, suorittamasta korjauksesta Huolimatta esiintyvän - virheen jälkeen voidaan koko muistikonfiguraationohjauspari SpPO/SpPl kytkeä irti ja korvata heti täysin toimivasti kytkemällä toimintaan varata ui sti konfiyuraati onohjausprosessori pari. Tämän korvauksen ohjauksen voi tällöin myös aikaansaada itse tällöin erotettu luisti konf iyuraationohj ausprosessori pari.
On myös edullista tarkastaa ajoittain keskusmuistin virheenne vai t semi sen suorittavien piirien, eli esim. eri EDC-piirien ja vertai 1upiirien , toiminnan virheettömyys. Muistikonfigu-raation ohjausprosessoripari SpPU/SpPl voi tätä varten kutsua ja käyttää siihen valmistettua erikoisohjelmaa, ja viallinen piiri EUC/V korvataan tarvittaessa varapiirillä.
Claims (9)
10 89443 l. Välitysjärjestelmän - esim. puhelinvälitysjärjestel män - virhevarmistettu moniprosessorikeskusohjausyksikkö, jolla on suuri käytettävyys ja jossa keskuspäämuisti (CMY) on itsessään kahdennettu, - nimittäin se sisältää yhden tai useamman normaalitoiminta- aikoina - mahdollisesti sallittua tiettyä vaiheliukumaa lukuunottamatta - mikrosynkronisesti rinnan käytetyn muisti-lohkoparin (MB3a/MB3b), - eli ainakin ensimmäisen (MB3a) ja ensimmäiseen (MB3a) nähden - mahdollisesti sallittua vaiheliukumaa lukuunottamatta - mikrosynkronisesti rinnan käytetyn toisen muistiloh-kon (MB3b), keskusväyläjärjesteinään (B:CMY0; B:CMY1) on liitetty rinnan keskuspäämuisti (CMY), eli muistilohkopari (MBOa/MBOb) tai muistilohkoparit (MBOa/MBOb,... MB3a/MB3b), sekä joukko kulloinkin erilaisia hetkellisiä välitystehtäviä käsitteleviä keskusprosessoreja (BPO, BP1, CPO ... CP9, IOCO, I0C1, ...), jokaisen muistilohkoparin (esim. MB3a/MB3b) muistilohkoihin rinnan tallennetut informaatiot tallennetaan itsessään EDC-koodin mukaan virhevarmistetusti jokaiseen muistilohkoon yksittäisiin muistilohkoihin yksilöllisesti liittyvien muisti-EDC-piirien (M:EDC0a...M:EDC3b) avulla, ainakin suuri joukko keskusprosessoreista (BPO...I0C1...) voi päästä ainakin yhden muistilohkoparin (esim. MB3a/MB3b) molempien muistilohkojen ainakin yhteen - normaalisti identtistä informaatiota tallentaviin - muistinosiin luku- ja/tai kirjoitustoimintaa varten, ja muistilohkoparin (esim. MB3a/-MB3b) poikkeustoiminta-aikoina - nimittäin yhden muistiEDC-piireistä (esim. M:EDC3b) yhden tällaisen muistilohkoparin (MB3a/MB3b) yhdessä, mainitussa toisessa muistilohkossa (esim. MB3b) havaitseman moninkertaisen virheen, jota se ei voi enää ilman muuta korjata, jälkeen, automaattinen muistikonfiguraationohjaus erottaa toisen muistilohkon (MB3b) väyläjärjestelmästä (B:CMY0/ B:CMY1) ja tämän muistilohkoparin (MB3a/MB3b) jäljellä oleva ensimmäinen muistilohko (MB3a) suorittaa tällöin yksin luku- ja/tai kirjoi- 11 89443 tustoimi nnan kyseisten keskusprosessorei den (BPU... IOCI... ) kanssa, erotuksen aikana toiseen muisti1 ohkoon (riB3b) tallennettu informaatio korjataan vähitellen - mahdollisesti jo heti toisen niui sti 1 ohkon (HB3b) erottai.ii sen jälkeen täysautomaattisesti tai ainakin myöhemmin toisen mui sti 1 ohkon (HB 3 tl) korjaamisen jälkeen käynni sty soh j auk sen jälkeen automaattisesti osoitegeneraattorin avulla suoritetulla uudelleenlatausyrityksellä, - nimittäin lukemalla tämän muisti1ohkoparin (MB3a/MB3b) ensimmäisestä mui sti 1 ohkosta {1 -1B 3 a ) ja kirjoittamalla ensimmäisestä muisti1 ohkosta (MB3a) luettu informaatio tähän toiseen muisti1 ohkoon (HB3b), sikäli kun toinen muistilohko (MB3b) toimii tällöin jälleen vi riiee ttomä sti , jolloin siinä tapauksessa, että tämän vähitellen suoritettavan toisen muistilohkon (i-iB 3 b ) uudel 1 eenl atauk sen aikana suoritetaan samanaikaisesti sen lomassa ensimmäisen muistilohkon (liU3a) k i r j oi tu s toi mi n ta , sama ensimmäiseen mui sti 1 ohkoon (HB3a) kirjoitettu informaatio kirjoitetaan heti samaan osoitteeseen myös toiseen muisti1 ohkoon (MB 3 b ), tunnettu si i tä , että automaattista muistikonfiguraationohjausta varten ainakin yksi muistikohtainen kulloinkin - samoin mahdollisesti sallittua tiettyä vai li el iuku ma a lukuunottamatta - mi k ro synkronisesti rinnan käytetty muistikonfiguraationohjausprosessoripari (SpPU/SpPl) , jonka toimintaa itsessään tarkastetaan myös oman prosessori-EuC-koodi- tai prosessori-pari teettibittipiirin (EDCO, EDC1) avulla ja jonka toimintaa tästä omasta EDC-koodi- tai pariteettibitti-tarkastuksesta huolimatta tarkastetaan lisäksi jatkuvasti prosessori-vertai 1upiirin (VP) avulla, joka vertaa Kyseisten muistikonfiguraationohjausprosessoreiden (SpPU/SpPl) yksilöllisiä konekäskyjä ja/tai käsittelytul ok si a , on liitetty suoraan eikä keskusväyläjärjestelmä n (B:CMY0/-ä:C.,Yl) Vulityksellä keskuspäämuistiin (CMY). 12 89443 2. liene te 1 .uä mui sti konfi guraati onohjauskay ttöä varten patentti vaati uuk sen 1 mukaiselle keskusohjausyk si köli e , tunnettu siitä, että muistikonfiguraationohjausprosessoripari (SpPu/SpPl) - tai muis tikonfiguraationohjausprosessoriparit - joka tapauksessa niin kauan kuin kyseinen muistikonfiguraationohjausprosesso-ripari (SpPO/SpPl) toi m i i oman tarkastuksensa ( V F’, EUCO/EdCl) mukaan hä i ri öttömästi aikaansaa muisti1 ohkojen (iIB0a...MB3b) virkistysjaksot, aikaansaa ja/tai suorittaa virkistysjaksojen aikana muistissa olevan, virkisty sjakson aikana luetun informaation tarkastuksia ja korjauksia EuC-koodin {Π:EDCOa...M:EDC 3b) avulla, erottaa sen jälkeen kun mui sti 1 ohkon (WD3b) yksi mui sti-Ei)C-piireista (esim. ,l:LBC3b) on todennut kyseisessä muistiloh-kossa (iit;3b) moninkertaisen virheen, jota se ei voi enää ilman muuta korjata, tämän mui sti 1 ohkon (!iö3d) väyl a järjestelmästä ( ό : Ci iYLi/b : CilYi ) ja aikaansaa ja/tai suorittaa poi kkeustoimi n-nan uuciel 1 eenl atausyri tystä varten tämän erotetun muisti1on-kon (liB3b) uudelleenlataamiseksi ja uudelleenlataamisen päättymisen jälkeen kytkee kyseisen muis-tilorikon (hD3b) jälleen väyl ä jär jestel mää n ( B: CnYC/B: CliYl) ja aikaansaa ja/tai suorittaa kyseisen muisti1ohkoparin (;-iB3d/i,B3t>) molempien mui sti 1 ohkojen mi kro synk ron i sen rinnan-Käytön eli siirtymisen normaalitoi minta-aikaan.
3. Patenttivaatimuksen k mukainen menetelmä, tunnet-t u siitä, että ainatcin yksi mui sti konfi guraati onoh j ausprosessorei sta (SpPo/SpPl) rekisteröi erityiselle muistialueelle (esim. lohkoi s s a i ibba/ilBOb) viitteen väyl a järjestel musta ( B: CHYO/B: Ci: Y1) erottamisen perusteena olevasta virheestä, seko erotetusta mui sti 1 ohkosta (iiB3b), manuol1isesti myös enemmän tai vähemmän tarkasti osoitteesta, jossa kyseinen virne havaittiin. 13 89443
4. Patenttivaatimuksen 2 tai 3 mukainen menetelmä, tunnettu siitä, että norinaa 1 i toi mi nta-ai koi na ainakin luettaessa tai virkistyksessä muisti1ohkoparin (esim. MU3a/(iB3b) molempiin mui s ti 1 ohkoi hi n tallennettuja informaatioita verrataan toisiinsa, luettaessa ja/tai virkistyksessä suoritetusta EDC-tarkastuksesta huolimatta, lisäksi muisti-verta i1upiirissä (VQ... V3) ja verrattujen informaatioiden ollessa toisistaan eroavia kyseinen muistitoimitus, eli esim. lukeminen, toistetaan.
5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että epäyhtaläisyyden esiintyessä toistuvasti kyseinen muistikonfiguraationohjausprosessoripari (SpPo/SpPl) antaa hälytyksen, erottaa kyseisen muisti1ohkopa-rin keskusväyl ä jär jestel mästä (li: CMYO/B: CMY1) ja korvaa sen varamui sti1ohkopari11 a .
6. Jonkin patenttivaatimuksista 2-5 mukainen menetelmä, tunnettu siitä, että sen jälkeen kun jokin prosessori -EJC-piiri (esim E0C1) tai pro se ssori-pariteettibittipiiri on todennut virheen, jota se ei voi enää ilman muuta korjata, siihen liittyvä muistikonfiguraationohjausprosessori (esim. SpPl) kytketään pois ja kyseisen muistikonfiguraationohjaus-prosessoripari n (SpPO/SpPl) toinen muistikonfiguraationoh-jausprosessori (SpPJ) suorittaa yksin muistikonf1guraationoh- j auk sen .
7. Jonkin patenttivaatimuksista 2-5 mukainen menetelmä, tunnettu siitä, että sen jälkeen kun jokin prosessori -EDC-pi i rei stä (esim. EDC1) tai prosessori-pari teettibitti-piiri on todennut virheen, jota se ei voi enää ilman muuta korjata, kyseinen muistikonfiguraationohjausprosessoripari -- (SpPU/SpPl) kytketään pois ja korvataan kytkemällä toimintaan varamuistikon figuraationohjausprosessoripari.
14 B 9 443
8. Jonkin patenttivaatimuksista 2-7 mukainen menetelmä, tunnettu siitä, että sen jälkeen kun prosessori-vertailupiiri (VP) on havainnut virheen, mahdollisesti huolimatta tähän muistikonfiguraationohjausprosessoripariin (SpPO/SpPl) kuuluvan prosessori-BDC-piirin (esim. EDC1) suorittamasta korjauksesta, kyseinen muistikonfiguraationoh-jausprosessoripari (SpPO/SpPl) kytketään pois (esim. Se:n avulla) ja korvataan kytkemällä toimintaan varamuistikonfi-guraationohjausprosessoripari.
9. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että kyseinen muistikon- figuraationohjausprosessoripari (SpPO/SpPl) aikaansaa ja/tai suorittaa lisäksi ajallisin välein erityiseen muistialueeseen (esim. lohkoissa MBOa/MBOB) tallennetun erikoiskoes-tusohjelman kutsumisen ja käsittelyn virheenhavaitsemisen suorittavien piirien testaamista varten, esim. muisti-EDC-piirien (M:EDC) ja/tai prosessori-EDC-piirien (EDC0/EDC1) ja/tai muisti-vertailupiirien (V0...V3) ja/tai prosessori -vertailupiirin (VP) testaamista varten.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3608245 | 1986-03-12 | ||
| DE3608245 | 1986-03-12 | ||
| DE3625036 | 1986-07-24 | ||
| DE3625036 | 1986-07-24 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI871059A0 FI871059A0 (fi) | 1987-03-11 |
| FI871059A FI871059A (fi) | 1987-09-13 |
| FI89443B FI89443B (fi) | 1993-06-15 |
| FI89443C true FI89443C (fi) | 1993-09-27 |
Family
ID=25841898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI871059A FI89443C (fi) | 1986-03-12 | 1987-03-11 | Felsaekrad multiprocessor-centralstyrenhet med hoeg aotkomst i ett foermedlingssystem och foerfarande foer minneskonfigurationsdrift av denna centralstyrenhet |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4860333A (fi) |
| EP (1) | EP0238841B1 (fi) |
| CN (1) | CN1016828B (fi) |
| AR (1) | AR245831A1 (fi) |
| AT (1) | ATE69346T1 (fi) |
| BR (1) | BR8701107A (fi) |
| DE (1) | DE3774309D1 (fi) |
| DK (1) | DK166702B1 (fi) |
| FI (1) | FI89443C (fi) |
| GR (1) | GR3003729T3 (fi) |
| PT (1) | PT84445B (fi) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956766A (en) * | 1985-07-25 | 1990-09-11 | International Business Machines Corp. | Systems for inhibiting errors caused by memory cartridge insertion/removal using an idle loop |
| ES2025099B3 (es) * | 1986-07-23 | 1992-03-16 | Siemens Ag | Sistema de comunicacion isdn estructurado modular con formacion y anuncio de textos de faltas |
| CA1297593C (en) * | 1987-10-08 | 1992-03-17 | Stephen C. Leuty | Fault tolerant ancillary messaging and recovery system and method within adigital switch |
| US5289586A (en) * | 1988-11-29 | 1994-02-22 | Hitachi, Ltd. | Digital information transmission apparatus and method of driving information transmission bus system thereof |
| US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
| DE59008026D1 (de) * | 1990-03-23 | 1995-01-26 | Siemens Ag | Schaltungsanordnung für die Routineprüfung einer Schnittstelle zwischen Anschlussgruppen und dem Koppelnetz eines PCM-Fernmeldevermittlungssystems. |
| US5544180A (en) * | 1992-06-08 | 1996-08-06 | Qlogic Corporation | Error-tolerant byte synchronization recovery scheme |
| US5771367A (en) * | 1992-12-17 | 1998-06-23 | International Business Machines Corporation | Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores |
| US5937029A (en) * | 1996-08-02 | 1999-08-10 | Nice Systems, Ltd. | Data logging system employing M N +1! redundancy |
| KR19980020514A (ko) * | 1996-09-09 | 1998-06-25 | 김광호 | 종합정보통신망 사설교환기의 결함내성 구현방법 |
| JPH11331376A (ja) * | 1998-05-08 | 1999-11-30 | Fujitsu Ltd | 電子交換機の試験手順実行方法及びそのシステム |
| US7111228B1 (en) | 2002-05-07 | 2006-09-19 | Marvell International Ltd. | System and method for performing parity checks in disk storage system |
| US7287102B1 (en) | 2003-01-31 | 2007-10-23 | Marvell International Ltd. | System and method for concatenating data |
| US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7064915B1 (en) | 2003-03-10 | 2006-06-20 | Marvell International Ltd. | Method and system for collecting servo field data from programmable devices in embedded disk controllers |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7080188B2 (en) | 2003-03-10 | 2006-07-18 | Marvell International Ltd. | Method and system for embedded disk controllers |
| US7526691B1 (en) | 2003-10-15 | 2009-04-28 | Marvell International Ltd. | System and method for using TAP controllers |
| US7139150B2 (en) * | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
| US7120084B2 (en) | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
| US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
| US8032674B2 (en) * | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
| US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
| US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
| US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
| US7802026B2 (en) * | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
| US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
| US7283418B2 (en) * | 2005-07-26 | 2007-10-16 | Micron Technology, Inc. | Memory device and method having multiple address, data and command buses |
| JP5014899B2 (ja) * | 2007-07-02 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 再構成可能デバイス |
| US9847105B2 (en) * | 2016-02-01 | 2017-12-19 | Samsung Electric Co., Ltd. | Memory package, memory module including the same, and operation method of memory package |
| CN108153648B (zh) * | 2017-12-27 | 2021-04-20 | 西安奇维科技有限公司 | 一种实现灵活调度的多冗余计算机的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2232256A5 (fi) * | 1973-05-29 | 1974-12-27 | Labo Cent Telecommunicat | |
| US3882455A (en) * | 1973-09-14 | 1975-05-06 | Gte Automatic Electric Lab Inc | Configuration control circuit for control and maintenance complex of digital communications system |
| IT1111606B (it) * | 1978-03-03 | 1986-01-13 | Cselt Centro Studi Lab Telecom | Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione |
| US4371754A (en) * | 1980-11-19 | 1983-02-01 | Rockwell International Corporation | Automatic fault recovery system for a multiple processor telecommunications switching control |
| DE3334773A1 (de) * | 1983-09-26 | 1984-11-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum betrieb eines in normalbetriebszeit parallel betriebenen speicherblockpaares |
-
1987
- 1987-02-17 DE DE8787102239T patent/DE3774309D1/de not_active Expired - Fee Related
- 1987-02-17 EP EP87102239A patent/EP0238841B1/de not_active Expired - Lifetime
- 1987-02-17 AT AT87102239T patent/ATE69346T1/de not_active IP Right Cessation
- 1987-03-04 AR AR87306914A patent/AR245831A1/es active
- 1987-03-11 FI FI871059A patent/FI89443C/fi not_active IP Right Cessation
- 1987-03-11 BR BR8701107A patent/BR8701107A/pt not_active IP Right Cessation
- 1987-03-11 DK DK124587A patent/DK166702B1/da not_active IP Right Cessation
- 1987-03-11 PT PT84445A patent/PT84445B/pt not_active IP Right Cessation
- 1987-03-11 US US07/024,749 patent/US4860333A/en not_active Expired - Fee Related
- 1987-03-12 CN CN87101839A patent/CN1016828B/zh not_active Expired
-
1992
- 1992-02-06 GR GR910401544T patent/GR3003729T3/el unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0238841B1 (de) | 1991-11-06 |
| ATE69346T1 (de) | 1991-11-15 |
| FI871059A0 (fi) | 1987-03-11 |
| PT84445A (de) | 1987-04-01 |
| FI89443B (fi) | 1993-06-15 |
| DK124587D0 (da) | 1987-03-11 |
| BR8701107A (pt) | 1987-12-29 |
| DK166702B1 (da) | 1993-06-28 |
| GR3003729T3 (fi) | 1993-03-16 |
| FI871059A (fi) | 1987-09-13 |
| PT84445B (pt) | 1989-10-04 |
| US4860333A (en) | 1989-08-22 |
| CN87101839A (zh) | 1987-12-02 |
| EP0238841A1 (de) | 1987-09-30 |
| CN1016828B (zh) | 1992-05-27 |
| DE3774309D1 (de) | 1991-12-12 |
| AR245831A1 (es) | 1994-02-28 |
| DK124587A (da) | 1987-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI89443C (fi) | Felsaekrad multiprocessor-centralstyrenhet med hoeg aotkomst i ett foermedlingssystem och foerfarande foer minneskonfigurationsdrift av denna centralstyrenhet | |
| FI89442B (fi) | Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem | |
| KR101728581B1 (ko) | 제어 컴퓨터 시스템, 제어 컴퓨터 시스템을 제어하는 방법, 및 제어 컴퓨터 시스템의 이용 | |
| US7652982B1 (en) | Providing high availability network services | |
| US5530949A (en) | Transmission equipment | |
| US11627036B2 (en) | Smart failover of redundant network IP based on redundant computer | |
| US8347142B2 (en) | Non-disruptive I/O adapter diagnostic testing | |
| US3833798A (en) | Data processing systems having multiplexed system units | |
| US7657734B2 (en) | Methods and apparatus for automatically multi-booting a computer system | |
| US5852735A (en) | Method and apparatus for exchanging a program over a network computer system that permits reactivation of the original program if an error occurs | |
| CN114840495A (zh) | 一种数据库集群防脑裂的方法、存储介质与设备 | |
| FI97193C (fi) | Menetelmä välitysjärjestelmän moniprosessori-keskusohjausyksikön käyttämiseksi | |
| JP2011158995A (ja) | コンピュータ装置及びそのｂｉｏｓアップデート方法 | |
| FI83139B (fi) | Foerfarande foer drift av ett i normaldriftstid parallellt drivet minnesblockpar. | |
| FI78591C (fi) | Centralstyrenhet foer ett foermedlingssystem, saerskilt ett telefonfoermedlingssystem. | |
| JP3621634B2 (ja) | 冗長構成切替システム | |
| KR100922409B1 (ko) | 정보 처리 장치 및 메모리 이상 감시 방법 | |
| KR100290624B1 (ko) | 데이터 파일의 릴레이션 비교를 이용한 전전자교환기 데이터베이스의 오류 검사 방법 | |
| JPH11134211A (ja) | 二重化コンピュータシステムおよびその運用方法 | |
| US7587632B2 (en) | High availability, high performance software component architecture | |
| JP2698074B2 (ja) | マルチプロセッサシステムにおけるプロセッサの局データ変更方法 | |
| CN116346585A (zh) | 一种基于云原生的网络故障自我修复方法和系统 | |
| CN118646641A (zh) | 故障处理方法、装置及智能网卡 | |
| US8954795B2 (en) | System and method for responding to failure of a hardware locus at a communication installation | |
| JPH01106247A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application | ||
| MM | Patent lapsed |
Owner name: SIEMENS AKTIENGESELLSCHAFT |