DK166702B1 - Fejlsikret, hoejdisponibel multiprocessor-centralstyreenhed til et formidlingssystem og fremgangsmaade til lagerkonfigurationsdrift af denne centralstyreenhed - Google Patents

Description

DK 166702 B1

Opfindelsen angår en videreudvikling af den i indledningen til krav l definerede specielle multipro-cessor-centralstyreenhed og en videreudvikling af en dertil optimeret lagerkonfigurationsfremgangsmåde.

5 Opfindelsen tager udgangspunkt i tysk patentan søgning nr. P 33 34 773.5 Den i denne ansøgning beskrevne EDC-kode-fejlsikring af en lagerblok kan udføres særlig pålideligt, f.eks. ifølge tysk patentansøgning nr. P 33 19 710.5, idet da også lagerpladsens adresse 10 omfattes af EDC-koden.

En sådan centralstyreenhed skal være ekstremt fejltolerant, dvs. optrædende fejl skal konstateres hurtigst muligt og fejlbehæftede eller tilstrækkeligt fejlmistænkelige organer i det centrale lager skal hurtigst 15 muligt elimineres, inden der ud fra fejlen opstår yderligere fejl, som kan influere på formidlingssystemets drift. Derfor er i denne centralstyreenhed lagerblokkenes styreenheder - normalt også bussystemet og de centrale processorer - hver især dubleret og drevet fejl-20 sikret mikrosynkront parallelt - bortset fra en eventuelt tolereret vis afvigelse.

Desuden skal en sådan centralstyreenhed have en ekstrem høj disponibilitet, dvs. den skal så vidt muligt højst i nogle sekunder eller minutter pr. år - trods 25 uafbrudt drift - have graverende forstyrrelser. Også centralstyreenhedens centrale hovedlager skal altså så vidt muligt aldrig udløse et fuldstændigt sammenbrud af formidlingsdriften. Også ved udfald og frakobling af en - ofte også diverse - af det centrale lagers organer 30 skal formidlingsdriften derfor fortsat så vidt muligt opretholdes fejltolerant.

Opfindelsen har til opgave yderligere at forøge pålideligheden af lagerdriften af centralstyreenhedens centrale hovedlager, altså navnlig yderligere at forøge 35 dens fejltolerance og dens disponibilitet med henblik på yderligere at forøge formidlingsdriftens pålidelighed, DK 166702 B1 2 og denne opgave løses med de i den kendetegnende del af krav 1 nævnte foranstaltninger.

Med opfindelsen styres altså formidlingssystemets centrale lager særlig hurtigt og særlig .fejltolerant, 5 altså ekstremt pålideligt, ved hjælp af dublerede lagertilknyttede lagerkonfigurations-processorer, der f.eks. kan udgøres af kommercielt tilgængelige 8-bit- eller f.eks. 32-bit-processorchips, og som ved særlig kobling og særlig drift arbejder særlig hurtigt og navnlig 10 pålideligt. Derved behøves til lagerkonfigurationen som regel ikke længere en eller flere af centralstyreenhedens centrale processorer og følgelig belastes det centrale bussystem heller ikke længere med tilgange til det centrale lager til konfiguration af dette centrale 15 lager. De centrale processorer kan da fuldt koncentrere sig om deres egne opgaver og er tilsvarende endnu mere disponible til deres egne opgaver end hidtil. Derved bliver også disponibiliteten af bussystemet, overhovedet af hele centralstyreenheden, yderligere forøget.

20 Opfindelsen angår desuden en fremgangsmåde til lagerkonfigurationsdrift af en centralstyreenhed, som i-følge opfindelsen er ejendommelig ved det i den kendetegnende del af krav 2 angivne.

Foranstaltningerne ifølge krav 2 tillader nemlig 25 en fuldautomatisk udførelse af lagerkonfigurationen -inklusive regenereringen - også ved forstyrrelser af driften af en lagerblok.

De i underkravene nævnte yderligere foranstaltninger tillader en yderligere forøgelse af lagerdriftens .

30 pålidelighed.

Foranstaltningerne ifølge krav 3 gør det muligt at lette den senere diagnose af årsagerne til forekommende fejl, således at eventuelt nødvendige reparationer kan udføres mere målrettet.

35 Foranstaltningerne ifølge krav 4 og 5 muliggør selv ved udfald af et lagerblokpar en stadig så vidt mu- DK 166702 B1 3 ligt pålidelig fortsat drift af det centrale lager, selvom visse i dette lagrede informationer da skulle være tabt.

Foranstaltningerne ifølge krav 6 og 7 tillader 5 selv ved udfald af en af lagerkonfigurations-processo-rerne opretholdelse af en pålidelig lagerstyring.

Foranstaltningerne ifølge krav 8 tillader selv ved udfald af et lagerkonfigurations-processorpar fortsat opretholdelse af en pålidelig lagerforvaltning, og 10 foranstaltningerne ifølge krav 9 tillader en yderligere forøgelse af det centrale lagers pålidelighed.

Opfindelsen, dens videreudviklinger og fordele forklares i det følgende nærmere på grundlag af det i figuren viste udførelseseksempel.

15 Det i figuren viste eksempel på en centralsty reenhed svarer meget vidtgående til figuren og beskrivelsen i den forannævnte tyske patentansøgning nr.

P 33 34 773.5, og i øvrigt også til det centralstyreenhed s-eksempel, der under fremhævelse af andre opgaver 20 hhv. aspekter for denne centralstyreenhed er beskrevet i de yderligere tyske patentansøgninger P 33 34 792.1, P 33 34 765.4, P 33 34 766.2, 25 P 33 34 797.2, P 33 34 796.4 samt P 33 19 710.5.

Derfor behøver opbygningen og driftsmåden af det 30 i det foreliggende skrifts figur viste centralstyreen-heds-eksempel ikke at blive forklaret i alle enkelthe der. I stedet er det tilstrækkeligt her blot at gå ind på de specielle særegenheder ved opbygningen ifølge opfindelsen og ved den dertil optimerede lagerkonfigura-35 tionsfremgangsmåde.

Den i det foreliggende skrifts figur viste centralstyreenhed har som særegenhed i det centrale hoved- DK 166702 B1 4 lager CMY navnlig det ekstremt fejlsikret drevne lagerkonfigurations-processorpar SpPO/SpPl. I det viste eksempel har disse processorer hver især egne processor-EDC(ERROR DETECTION CODE)-koblinger EDC0/EDC1 5 samt yderligere en egen processor-sammenligningskobling VP til sammenligning af de to lagerkonfigurationsprocessorers maskinordrer og/eller data.

Endvidere viser denne figur yderligere fire la-gerblokpar MBOb ... MB3a/MB3b i det centrale hovedla-10 ger CMY, hvis lagerstyreenheder - bortset fra en eventuelt tolereret vis afvigelse - drives mikrosynkront parallelt. Disse lagerblokke drives i det viste eksempel ved hjælp af lagerbloktilknyttede lager-EDC-koblinger M:EDC0a/ MrEDCOb ____M:EDC3a/M:EDC3b ekstremt fejlsik- 15 ret, hvorhos yderligere også - trods eventuelle EDC-korrektioner - adresserne og/eller de informationer, der skal indskrives og/eller udlæses, sammenlignes med hinanden ved hjælp af lagerblokparrene tilhørende lagersammenligningskoblinger VO....V3.

20 Figuren viser altså en særlig stærkt fejlsikret, højdisponibel multiprocessor-centralstyreenhed i et formidlingssystem, f.eks. et telefonformidlingssystem -med fire til normaldriftstider fejlsikret - bortset fra en eventuelt tolereret vis afvigelse - mikrosynkront 25 parallelt drevne lagerblokpar MBOa/MBOb...MB3a/MB3b, der altså hvert for sig består af en første (a) og en anden (b) lagerblok. Disse lagerblokpar MB er tilsluttet det centrale, ligeledes duplerede - bortset fra den eventuelt tolererede afvigelse - fejlsikret mikrosyn-30 kront drevne bussystem B:CMYO/B:CMY1 og udgør hovedbe-standdelene i det centrale hovedlager CMY. Desuden er et stort antal af de centrale processorer BPO, BP1, CPO .... CP9, IOCO .... I0C1 som netop bearbejder forskellige formidlingsgaver, tilsluttet bussystemet 35 B:CMY parallelt, hvorhos i øvrigt også disse centrale processorer BP, CP, IOC er dubleret og drives fejlsik- DK 166702 B1 5 ret - også her bortset fra en eventuelt tolereret vis afvigelse - mikrosynkront parallelt.

I det mindste et stort antal af de centrale processorer BP, CP, I0C har, f.eks. som følge af en til-5 sigtet begrænsning af de lagerpladser, der kan afsendes af den pågældende processor, normalt kun tilgang til en del af lagerpladserne i det centrale lager CMY, altså f.eks. kun til én af lagerpladserne i hver af de to lagerblokke i mindst et af lagerblokparrene, f.eks.

10 MB3a/MB3b med henblik på en udlæsnings- og/eller skrivedrift, hvorhos der normalt i de pågældende adresserbare lagerafsnit i et lagerblokpars to lagerblokke lagres ens informationer.

Til særdriftstider for et lagerblokpar, f.eks.

15 lagerblokparret MB3a/MB3b, nemlig efter en af én af dets lager-EDC-koblinger, altså f.eks. M:EDC3b, konstateret, ikke uden videre korrigerbar multifejl i en, benævnt den anden, lagerblok, her altså MB3b, bliver ifølge den forannævnte tyske patentansøgning nr.

20 P 33 34 773.5 ved hjælp af en automatisk lagerkonfiguration den stærkt fejlmistænkelige anden lagerblok MB3b frakoblet fra bussystemet B:CMY0/B:CMY1, hvorhos fra nu af den anden, første lagerblok, altså MB3a, i dette lagerblokpar alene udfører læse- og/eller skrivedriften 25 med de pågældende centrale processorer BP, CP, IOC.

Under denne særdriftstid bliver enten straks efter frakoblingen af den anden lagerblok MB3b fuldautomatisk og/eller efter reparation deraf ved hjælp af en aktivering automatisk successivt de i den anden lager-30 blok MB3b lagrede informationer ved et genladningsforsøg korrigeret ved hjælp af en f.eks. i lagerkonfigura-tions-processorparret SpPO/SpPl eller i bussystemet B:CMY0/B:CMY1 indeholdt adressegenerator. Genladningen opnås ved udlæsning fra den første lagerblok MB3a i 35 dette lagerblokpar MB3a/MB3b og ved indlæsning af de fra den første lagerblok MB3a udlæste informationer i DK 166702 B1 6 denne anden lagerblok MB3b, såfremt den anden lagerblok MB3b da igen arbejder fejlfrit, hvorhos der under denne genladning af den anden lagerblok under en samtidigt gennemført skrivedrift af den første lagerblok 5 MB3a bevirkes, at denne i den første lagerblok MB3a indskrevne information straks også indskrives under den samme adresse i den anden lagerblok MB3b. Ved en under genladningsforsøget eller efter genladningsforsøget udført prøvekørsel af det pågældende lagerblokpar 10 MB3a/MB3b kan det ved hjælp af dets lager-EDC-koblinger M:EDC3a/M:EDC3b samt ved hjælp af dets lager-sammenligningskobling V3 kontrolleres, om genladningen er lykkedes, eller om en (ny) reparation og et nyt genladningsforsøg er påkrævet.

15 Det lagertilknyttede, mikrosynkront parallelt drevne, til den automatiske lagerkonfiguration tjenende lagerkonfigurations-processorpar SpPO/SpPl er altså direkte tilsluttet det centrale hovedlager CMY og måske også rumligt anbragt direkte der til reduktion af si-20 gnalløbetiderne over ledningerne, og det indvirker altså direkte i stedet for over det centrale bussystem B:CMY0/B:CMY1 på det centrale hovedlager CMY og dér navnlig også direkte på styringen af lagerblokkene MB0a...MB3b. Tilsvarende bliver det centrale bussystem 25 B:CMY0/B:CMY1 og de centrale processorer BP, CP, IOC aflastet for lagerkonfigurationsopgaver. Driften af la-gerkonfigurations-processorparret SpPO/SpPl overvåges ligeledes for sig selv ved hjælp af en egen processor-EDC-kobling EDCO, EDC1 eller en processor-paritets-30 bit-kobling, og den overvåges derudover trods denne egne EDC-kode- eller paritetsbit-kontrol yderligere løbende ved hjælp af den processortilknyttede processor-sammenligningskobling VP. Dette lagertilknyttede fejlsikrede lagerkonfigurations-processorpar SpO/SpPl - eller et 35 antal sådanne lagertilknyttede par - forøger som følge af den ekstremt fejlsikrede drift pålideligheden af det centrale hovedlagers drift tilsvarende ekstremt.

DK 166702 B1 7

Fortrinsvis styrer dette lagerkonfigurations-processorpar SpPO/SpPl - eller lagerkonfigurations-processorparrene - i hvert fald så længe det pågældende par ifølge sine egne kontroller arbejder forstyrrelses-5 frit den rettidige udførelse af alle regenereringscykler for de centrale lagerblokke MB. Desuden styrer dette par direkte eller indirekte under regenereringscyklerne kontrollerne og korrektionerne af de lagrede, under en regenereringscyklus læste informationer - fortrinsvis 10 ved hjælp af de lagertilknyttede lager-EDC-koblinger MrEDCOa....M:EDC3b. Navnlig styrer det, så snart der af en af lager-EDC-koblingerne, f.eks. M:EDC3b, i en lagerblok konstateres en ikke uden videre korrigerbar mul-tifejl, frakoblingen af denne lagerblok MB3b fra bus-15 systemet B:CMY0/B:CMY1 samt den efterfølgende særdrift for genladningsforsøg til genladning af denne frakoblede lagerblok MB3b. Endvidere styrer det efter den vellykkede afslutning af genladningen gentilkoblingen af den pågældende lagerblok MB3b til bussystemet 20 B:CMYO/B:CMY1 og overgangen til den mikrosynkrone paralleldrift af de to lagerblokke i det pågældende lager-blokpar MB3a/MB3b, altså overgangen til normaldriftstiden.

Fejldiagnosen og den målrettede, eventuelt nød-25 vendige reparation af det centrale lager CMY, f.eks. af enkelte lagerblokke MB og/eller af bestemte af deres EDC-koblinger M:EDC eller sammenligningskoblinger V/VP lettes f.eks. ved, at mindst én af lagerkonfigurationsprocessorerne SpPO/SpPl i et separat register eller 30 måske også i et som register anvendt særligt lagerområde, f.eks. i afsnit af MBOa/MBOb, i hvert enkelt tilfælde protokollerer en henvisning til den eller de fejl, der ligger til grund for frakoblingen fra bussystemet B:CMYO/B:CMY1, og/eller en henvisning til det pågælden-35 de frakoblede organ, altså f.eks. til en bestemt lagerblok som f.eks. MB3b, eventuelt også en mere eller DK 166702 B1 8 mindre præcis henvisning til en ordre, ved hvis bearbejdning den pågældende fejl optrådte.

Hvis der under driften, f.eks. ved læsningen, f.eks. allerede ved regenereringen, opstår., fare for, at 5 et organ i det centrale lager CMY, altså f.eks. et la-gerblokpar såsom MB3a/MB3b er uopretteligt defekt, hvis nemlig f.eks. de i dette lagerblokpars to lagerblokke lagrede informationer - trods EDC-kontrol og trods eventuel EDC-korrektion - yderligere blev sammen-10 lignet med hinanden ved hjælp af deres lager-sammenligningskobling, f.eks. V3, . og der da vedblivende var uligheder mellem de sammenlignede informationer, kan først den pågældende basale ordre, altså f.eks. læsningen, fortrinsvis repeteres ved hjælp af lagerkonfigura-15 tions-processorparret SpPO/SpPl. Ofte viser det sig da, at fejlen pludselig igen er forsvundet, således at den normale drift foreløbig igen kan fortsættes. Efter fornyet optræden af uligheden kan der imidlertid udløses en alarm, f.eks. på den måde, at det pågældende organ, 20 f.eks. det pågældende lagerblokpar MBx, nu definitivt frakobles fra det centrale bussystem B:CMY0/B:CMY1, hhv. internt i det centrale lager frakobles fra sine lageromgivelser og, hvis det er muligt, straks - fortrinsvis igen ved hjælp af lagerkonfigurations-processorpar-25 ret - erstattes af et erstatningsorgan, altså f.eks. af et erstatnings-lagerblokpar, og, hvis der her er tale om et erstatnings-lagerblokpar, hvis det er muligt og nødvendigt , genlades.

Selv ved udfald af en af lagerkonfigurations-30 processorerne kan det ifølge opfindelsen drevne centrale hovedlager CMY fortsat - ofte uden nævneværdige tab -forblive fuldt disponibelt: Efter en af en af processor-EDC-koblingerne, f.eks. EDC1, konstateret, af denne ikke uden videre korrigerbar multifejl i den pågældende 35 lagerkonfigurations-processor SpP, kan nemlig den tilhørende lagerkonfigurations-processor, f.eks. SpPl,

Claims (9)

1. Fejlsikret, højdisponibel multiprocessor-cen-tralstyreenhed i et formidlingssystem, f.eks. et telefonformidlingssystem, i hvilket et centralt hovedlager (CMY) er dubleret i sig 35 selv, - nemlig indeholder ét eller flere til normal- DK 166702 B1 10 driftstider - bortset fra en evt. tolereret vis afvigelse - i sig selv mikrosynkront parallelt drevne lagerblokpar (MB3a/MB3b), - altså indeholder mindst en første (MB3a) og 5 en i forhold til den første (MB3a) - bortset fra den evt. tolererede afvigelse - mikrosynkront parallelt drevet anden lagerblok, det centrale hovedlager (CMY), altså lagerblokpar ret (MBOa/MBOb) eller lagerblokparrene 10 (MBOa/MBOb, ...MB3a/MB3b), samt et antal centra le processorer (ΒΡΟ,ΒΡΙ, CPO, — CP9, IOCO, I0C1), som hver især bearbejder forskellige momentane formidlingsopgaver,parallelt er tilsluttet et centralt bussystem (BrCMYO, B:CMY1), 15 de i hvert lagerblokpars (f.eks. MB3a/MB3b) la gerblokke parallelt lagrede informationer i hver lagerblok for sig lagres fejlsikret efter en EDC-kode ved hjælp af lager-EDC-koblinger (MiEDCOa... M:EDC3b), som er individuelt tilknyttet de enkel-20 te lagerblokke, i det mindste et stort antal af de centrale processorer (BPO ... IOC1 ...) har tilgang til mindst ét af de - normalt ens informationer lagrende - lagerafsnit i hver af de to lagerblokke 25 i mindst ét af lagerblokparrene (f.eks. MB3a/ MB3b) med henblik på læse- og/eller skriveoperation, og i hvilket der nemlig efter en af én af lager-EDC-koblin-gerne (f.eks. M:EDC3b) konstateret, af denne 30 ikke uden videre korrigerbar multifejl i en, benævnt den anden, lagerblok (f.eks. MB3b) i et sådant lagerblokpar (MB3a/MB3b), af en automatisk lagerkonfiguration bevirkes frakobling af den anden lagerblok (MB3b) fra bus-35 systemet (B:CMY0/B:CMY1), hvorpå den første la gerblok (MB3a) i dette lagerblokpar (MB3a/MB3b) DK 166702 B1 11 alene udfører læse- og/eller skrivedriften med de pågældende centrale processorer (BPO ... IOC1 ...), i hvilket de i den anden lagerblok (MB3b) lagrede informationer under., frakoblingen 5 successivt korrigeres ved et evt. allerede straks efter frakoblingen af den anden lagerblok (MB3b) fuldautomatisk, i det mindste senere efter en reparation af den anden lagerblok (MB3b) et automatisk udført gen-10 ladeforsøg ved hjælp af en adressegenerator, nemlig ved læsning fra den første lagerblok (MB3a) i dette lagerblokpar (MB3a/MB3b) og ved skrivning af de fra den første lagerblok (MB3a) udlæste informationer i denne anden la-15 gerblok (MB3b), såvidt den anden lagerblok MB3b) da igen arbejder fejlfrit, hvorhos, hvis der undet denne successivt udførte genladning af den anden lagerblok (MB3b) samtidigt udføres en derimellem indskudt skriveopera-20 tion af den første lagerblok (MB3a), skrives den ne i den første lagerblok (MB3a) indskrevne information straks under den samme adresse også i den anden lagerblok (MB3b), kendetegnet ved, at 25 til den automatiske lagerkonfiguration er mindst et enkelt lagertilknyttet, i hvert enkelt tilfælde - ligeledes bortset fra en evt. tolereret vis afvigelse - mikrosynkront parallelt drevet lager-konfigurations-processorpar (SpPO/SpPl) 30 hvis drift også selv kontrolleres ved hjælp af en egen processor-EDC-kode- eller proces-sor-paritetsbit-kobling (EDCO,EDCl), og hvis drift løbende kontrolleres yderligere ved hjælp af en 35 processorsammenligningskobling (VP), som sam menligner de tilhørende lagerkonfigurations- DK 166702 B1 12 processorers (SpP0,SpPl) individuelle maskinordrer og/eller bearbejdningsresultater direkte tilsluttet det centrale hovedlager (CMY).

2. Fremgangsmåde til lagerkonfigurationsdrift af 5 en centralstyreenhed ifølge krav 1, kendetegnet ved, at lagerkonfigurations-processorparret (SpPO/SpPl) - eller lagerkonfigurations-processorpar- rene - i hvert fald så længde det pågældende lagerkon-figurations-processorpar (SpPO/SpPl) ifølge sine egne 10 kontroller (VP, EDC0/EDC1) arbejder forstyrrelsesfrit, foranlediger lagerblokkenes (MBOa...MB3b) regenereringscykler , under regenereringscyklerne tillader og/eller udfører kontroller og korrektioner af de lagrede, 15 under regenereringscyklen læste informationer ved hjælp af EDC-kode (MrEDCOa...M:EDC3b), efter en af én af lager-EDC-koblingerne (f.eks. M:EDC3b) i en lagerblok (da MB3b) konstateret, af denne ikke uden videre korrigerbar multifejl 20 i den pågældende lagerblok (MB3b) frakobler denne lagerblok (MB3b) fra bussystemet (B:CMY0/B:CMY1) og foranlediger og/eller udfører særdriften for genladningsforsøg til genladning af denne frakoblede lagerblok (MB3b), og 25 efter afslutning af genladningen påny tilkobler den pågældende lagerblok (MB3b) til bussystemet (B:CMYO/B:CMYl) og foranlediger og/eller gennemføre den mikrosynkrone paralleldrift af de to lagerblokke i det pågældende lagerblokpar (MB3a/

30 MB3b), altså overgangen til normaldriftstid.

3. Fremgangsmåde ifølge krav 2, kendetegnet ved, at mindst én af lagerkonfigurations-proces-sorerne (SpPO/SpPl) i et separat lagerområde (f.eks. i MBOa/MBOb) i hvert enkelt tilfælde protokollerer en hen- 35 visning til den fejl, der ligger til grund for frakoblingen fra bussystemet (B:CMY0/B:CMY1), samt til den DK 166702 B1 13 frakoblede lagerblok (MB3b) og eventuelt også mere eller mindre præcist til den adresse, under hvilken den pågældende fejl blev konstateret.

4. Fremgangsmåde ifølge krav 2 eller 3, k e n -5 detegnet ved, at til normaldriftstider bliver i det mindste ved læsning eller regenerering de i de to lagerblokke i et lagerblokpar (f.eks. (MB3a/MB3b) lagrede informationer trods den ved læsningen og/eller regenereringen udførte EDC-10 kontrol yderligere sammenlignet med hinanden i en lager-sammenligningskobling (VO ... V3), og ved ulighed mellem de sammenlignede informationer den pågældende lagerproces, altså f.eks. læsningen , gentaget.

5. Fremgangsmåde ifølge krav 4, kendeteg net ved, at efter en gentaget optræden af uligheden udløser det pågældende lagerkonfigurations-processorpar (SpPO/SpPl) en alarm, f.eks. bliver det pågældende lagerblokpar frakoblet fra det centrale bussystem 20 (B:CMY0/B:CMY1) og erstattet af et erstatnings-lager-blokpar.

6. Fremgangsmåde ifølge et af kravene 2-5, kendetegnet ved, at efter en af én af proces-sor-EDC-koblingerne (f.eks. EDC1) eller af processor- 25 paritetsbit-koblingen konstateret, af denne ikke uden videre korrigerbar fejl bliver den tilhørende lagerkon-figurations-processor, f.eks. (SpPl) frakoblet, og den anden lagerkonfigurations-processor (SpPO) i det pågældende lagerkonfigurations-processorpar (SpPO/SpPl) over-30 tager alene lagerkonfigurationen.

7. Fremgangsmåde ifølge et af kravene 2-5, kendetegnet ved, at efter en af én af proces-sor-EDC-koblingerne (f.eks, EDC1) eller af processor-paritetsbit-koblingen konstateret, af denne ikke uden 35 videre korrigerbar fejl bliver det pågældende lagerkon-figurations-processorpar (SpPO/SpPl) frakoblet og er- DK 166702 B1 14 stattet ved tilkobling af et erstatnings-lagerkonfigura-tions-processorpar.

8. Fremgangsmåde ifølge et af kravene 2-7, kendetegnet ved, at efter en .fejl, som er 5 konstateret af en processor-sammenligningskobling (VP) -eventuelt trods korrektion ved hjælp af en processor-EDC-kobling (f.eks. EDC1), som hører til dette lager-konfigurations-processorpar (SpPO/SpPl), bliver det tilhørende lagerkonfigurations-processorpar (SpPO/SpPl), 10 f.eks. ved hjælp af (Sc) frakoblet og erstattet ved tilkobling af et erstatnings-lagerkonfigurations-proces-sorpar.

9. Fremgangsmåde ifølge et af kravene 2-8, kendetegnet ved, at det pågældende lagerkon- 15 figurations-processorpar (SpPO/SpPl) yderligere med tidsmæssige mellemrum foranlediger og/eller foretager påkaldelse og bearbejdning af et i et særligt lagerområde (f.eks. i MBOa/MBOb) lagret særkontrolprogram for en test af koblinger, der tjener til fejldetektering, 20 f.eks. for en test af lager-EDC-koblingerne (M:EDC) og/eller af processor-EDC-koblingerne (EDC0/EDC1) og/eller af lager-sammenligningskoblingerne (V0...V3) og/eller af processor-sammenligningskoblingen (VP).